KR100984228B1 - Voltage down converter - Google Patents
Voltage down converter Download PDFInfo
- Publication number
- KR100984228B1 KR100984228B1 KR1020080113420A KR20080113420A KR100984228B1 KR 100984228 B1 KR100984228 B1 KR 100984228B1 KR 1020080113420 A KR1020080113420 A KR 1020080113420A KR 20080113420 A KR20080113420 A KR 20080113420A KR 100984228 B1 KR100984228 B1 KR 100984228B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- current
- level
- comparator
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
본원 발명의 전압 강하 변환기는 제1 기준전압과 출력전압의 레벨에 따라 전원전압 단자를 통해 공급되는 전류의 양을 조절하여 상기 출력전압을 제1 전압 레벨로 유지하기 위한 강하 전압 생성부와, 제2 기준전압과 상기 출력전압의 레벨을 이용하여, 상기 출력전압이 상기 제 1 전압 레벨보다 낮은 제 2 전압 레벨보다 낮아지지 않게 상기 전류의 양을 제어하는 제어신호를 출력하는 피크 전압 안정화부를 포함한다.The voltage drop converter of the present invention includes a voltage drop generator for maintaining the output voltage at a first voltage level by adjusting an amount of current supplied through a power supply terminal according to a level of a first reference voltage and an output voltage; And a peak voltage stabilizer for outputting a control signal for controlling the amount of current such that the output voltage is not lower than the second voltage level lower than the first voltage level by using the level of the second reference voltage and the output voltage. .
또한 본원 발명의 전압 강하 변환기는 출력전압과 제1 기준전압의 크기를 비교하는 제1 비교부와, 상기 제1 비교부의 출력에 따라 전류를 공급하는 전류 공급부와, 상기 전류 공급부와 접속되어 상기 출력전압을 출력하고, 상기 출력전압을 전압 분배하여 상기 제1 비교부로 공급하는 제1 전압 분배부를 포함하는 강하 전압 생성부를 포함하는 전압 강하 변환기에 있어서, 상기 출력전압을 전압 분배하는 제2 전압 분배부와, 상기 제2 전압 분배부의 분배 전압과 제2 기준 전압을 비교하여 인에이블 신호를 출력하는 제2 비교부와, 상기 인에이블 신호에 따라 상기 전류 공급부의 전류 공급을 제어하는 제어신호를 출력하는 전류 제어부를 포함한다.In addition, the voltage drop converter of the present invention is a first comparison unit for comparing the magnitude of the output voltage and the first reference voltage, a current supply unit for supplying a current in accordance with the output of the first comparison unit, connected to the current supply unit and the output A voltage drop converter including a drop voltage generator including a first voltage divider configured to output a voltage and divide the output voltage and supply the voltage to the first comparator, wherein the second voltage divider divides the output voltage. And a second comparator for comparing an divided voltage of the second voltage divider and a second reference voltage to output an enable signal, and outputting a control signal for controlling a current supply of the current supply unit according to the enable signal. And a current controller.
VDC, 전압 강하 변환기, 피크 전류 VDC, voltage drop converter, peak current
Description
본원 발명은 반도체 메모리 장치 등에 사용되는 전압 강하 변환기에 관한 것이다.The present invention relates to a voltage drop converter used in semiconductor memory devices and the like.
반도체 메모리 장치 등의 동작에서는 여러 가지 레벨의 전압을 필요로 한다. 이를 위해 외부 전원 전압을 공급받아 해당 전압을 펌핑하여 증가시키거나, 전원 전압을 강하시켜 사용하기도 한다. 이렇게 전압을 강하하는데 전압 강하 변환기가 사용된다.The operation of the semiconductor memory device or the like requires various levels of voltage. To this end, an external power supply voltage is supplied to increase or pump down the corresponding voltage. To do this, a voltage drop converter is used.
상기 전압 강하 변환기는 크게 비교기, 전류 공급부를 포함하며 출력전압과 기준전압의 크기를 비교하여 그에 따라 전류 공급량을 조절함으로써 출력전압의 레벨을 조절하게 된다. 이때 통상적인 전압 강하 변화기에 피크 전류(peak current)가 발생하게 되면, 그에 따라 출력전압의 변동폭도 커지게 된다. 즉, 상기 피크 전류의 발생에 따라 목표전압보다 아주 작거나, 아주 큰 전압이 일시적으로 출력되는 문제점이 발생한다. 본원 발명에서는 상기 피크 전류 발생에 따른 출력 전압 변화를 방지하고자 한다.The voltage drop converter includes a comparator and a current supply unit, and adjusts the level of the output voltage by comparing the magnitude of the output voltage and the reference voltage and adjusting the current supply amount accordingly. At this time, if a peak current occurs in the conventional voltage drop changer, the variation of the output voltage also increases. That is, a problem arises in that a voltage that is very small or very large than the target voltage is temporarily output according to the occurrence of the peak current. In the present invention, it is intended to prevent the output voltage change caused by the peak current.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 피크 전류 발생에 따른 출력 전압의 변동폭을 최소화할 수 있는 전압 강하 변환기를 제공하는 것이다.The problem to be solved by the present invention according to the above problems is to provide a voltage drop converter that can minimize the fluctuation range of the output voltage caused by the peak current.
전술한 과제를 해결하기 위한 본원 발명의 전압 강하 변환기는 제1 기준전압과 출력전압의 레벨에 따라 전원전압 단자를 통해 공급되는 전류의 양을 조절하여 상기 출력전압을 제1 전압 레벨로 유지하기 위한 강하 전압 생성부와, 제2 기준전압과 상기 출력전압의 레벨을 이용하여, 상기 출력전압이 상기 제 1 전압 레벨보다 낮은 제 2 전압 레벨보다 낮아지지 않게 상기 전류의 양을 제어하는 제어신호를 출력하는 피크 전압 안정화부를 포함한다.The voltage drop converter of the present invention for solving the above problems is to maintain the output voltage at the first voltage level by adjusting the amount of current supplied through the power supply voltage terminal according to the level of the first reference voltage and the output voltage. Outputs a control signal for controlling the amount of current so that the output voltage is not lower than a second voltage level lower than the first voltage level by using a dropping voltage generator and a level of the second reference voltage and the output voltage; And a peak voltage stabilizer.
또한 본원 발명의 전압 강하 변환기는 출력전압을 분배한 제 1 분배전압과 제1 기준전압의 크기를 비교하는 제1 비교부; 상기 제1 비교부의 출력에 따라 전원전압을 출력노드로 제공하기 위한 전류 경로를 제공하는 전류 공급부; 상기 출력 노드와 접지노드 사이에 연결되어, 상기 출력전압을 분배한 상기 제 1 분배전압을 생성하는 제 1 전압 분배부; 상기 출력전압을 분배하는 제2 전압 분배부; 상기 제2 전압 분배부의 제 2 분배 전압과 제2 기준 전압을 비교하여 인에이블 신호를 출력하는 제2 비교부; 및 상기 인에이블 신호에 따라 상기 전류 공급부의 동작을 제어하기 위한 제어신호를 출력하는 전류 제어부를 포함하고, 상기 출력 전압은 상기 제 1 비교부의 출력에 의해 제 1 전압 레벨 이상으로 상승되지 않게 하고, 상기 전류 제어부에 의해서 상기 제 1 전압 레벨보다 낮은 제 2 전압 레벨 이하로 강하되지 않게 제어되는 것을 특징으로 한다.In addition, the voltage drop converter of the present invention includes a first comparison unit for comparing the magnitude of the first divided voltage and the first divided voltage divided the output voltage; A current supply unit providing a current path for providing a power supply voltage to an output node according to the output of the first comparator; A first voltage divider connected between the output node and a ground node to generate the first divided voltage in which the output voltage is divided; A second voltage divider distributing the output voltage; A second comparator comparing the second divided voltage with a second reference voltage and outputting an enable signal; And a current controller for outputting a control signal for controlling the operation of the current supply unit according to the enable signal, wherein the output voltage is not raised above the first voltage level by the output of the first comparator, The current control unit is controlled so as not to fall below the second voltage level lower than the first voltage level.
전술한 본원 발명의 과제 해결 수단에 따라 피크 전류 발생에 따른 전압 변동의 폭을 최소화할 수 있다. 이에 따라 안정된 레벨 강하 전압을 출력할 수 있다.According to the aforementioned problem solving means of the present invention it is possible to minimize the width of the voltage fluctuations caused by the peak current. As a result, a stable level drop voltage can be output.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.
도 1은 통상적으로 사용되는 전압 강하 변환기를 도시한 회로도이다.1 is a circuit diagram illustrating a voltage drop converter which is commonly used.
상기 전압 강하 변환기는 출력전압과 기준전압의 크기를 비교하는 비교부(110), 상기 비교부(110)의 출력에 따라 전류를 공급하는 전류 공급부(120), 상기 전류 공급부(120)와 접속되어 출력전압을 출력하고, 출력전압을 전압 분배하여 상기 비교부(110)로 공급하는 전압 분배부(130)를 포함한다.The voltage drop converter is connected to a
상기 비교부(110)는 기준전압(Vref1)과 상기 전압 분배부(130)가 공급하는 분배전압(V1)의 크기를 비교한다. 상기 분배전압(V1)은 출력전압(VDC)의 크기에 의해 그 값이 결정되므로, 실질적으로는 출력전압(VDC)과 기준전압(Vref1)의 크기를 비교하는 효과가 발생된다. 도면에는 도시되어 있지 않으나, 상기 비교부(110)로서 전류 미러형 차동 증폭기를 사용한다. The
비교결과 상기 분배전압(V1)의 크기가 기준전압(Vref1)보다 크면 하이레벨 전압이 출력되고, 상기 분배전압(V1)의 크기가 기준전압(Vref1)보다 작으면 로우 레벨 전압이 출력된다.As a result of the comparison, when the magnitude of the distribution voltage V1 is greater than the reference voltage Vref1, a high level voltage is output. When the magnitude of the distribution voltage V1 is smaller than the reference voltage Vref1, a low level voltage is output.
상기 전류 공급부(120)는 상기 비교부(110)의 출력을 게이트로 입력받고, 전원전압(VDD)을 일측 단자로 입력받으며, 상기 전압분배부와 타측 단자가 접속되는 PMOS 트랜지스터(P120)를 포함한다. 따라서 상기 비교부(110)의 출력에 따라 전류 공급량이 결정된다. The current supply unit 120 receives the output of the
상기 분배전압(V1)의 크기가 기준전압(Vref1)보다 커서 상기 비교부(110)가 하이레벨 전압을 출력하면, 상기 PMOS 트랜지스터(P120)가 턴오프되므로 전류 공급량이 감소한다. 역으로, 상기 분배전압(V1)의 크기가 기준전압(Vref1)보다 작아서 상기 비교부(110)가 로우레벨 전압을 출력하면, 상기 PMOS 트랜지스터(P120)가 턴온되므로 전류 공급량이 증가한다. 즉 상기 출력전압(VDC) 또는 분배전압(V1)과 기준전압(Vref1)의 차이에 따라 전류 공급량이 결정된다. If the size of the distribution voltage V1 is greater than the reference voltage Vref1 and the
상기 전압분배부(130)는 상기 전류 공급부(120)와 접지 단자 사이에 직렬접속된 제1 저항(R1) 및 제2 저항(R2)을 포함한다. 또한 상기 전압 분배부(130)와 전류 공급부(120)의 접속노드에 인가되는 전압이 출력전압(VDC)이 된다. 상기 출력전압(VDC)은 상기 전류 공급부(120)에서 공급되는 전류와 상기 분배 저항(R1, R2)의 합성저항 값의 곱에 의하여 결정된다. 상기 제1 저항(R1) 과 제2 저항(R2)의 접속노드와 상기 비교부(110)의 비반전단자에 접속되어, 분배전압이 상기 비교부(110)로 인가된다. 상기 분배전압(V1)은 다음과 같은 수학식에 의하여 결정된다.The
한편, 상기 분배저항(R1, R2)들은 NMOS 트랜지스터와 같은 스위칭 소자의 저항 특성을 이용하여 구현되기도 한다.On the other hand, the distribution resistors (R1, R2) may be implemented using the resistance characteristics of the switching element, such as NMOS transistor.
이와 같은 피드백 접속에 의하여 상기 기준전압(Vref1)에 의하여 전압 강하되는 출력전압(VDC)의 레벨이 결정된다. 즉, 분배전압(V1)의 전압이 기준전압(Vref1) 보다 커지면, 상기 비교부(110)가 하이레벨 전압을 출력시켜 전류 공급량을 감소시킨다. 그에 따라 출력전압(VDC) 및 분배전압(V1)의 크기가 감소한다. 상기 분배전압(V1)의 크기가 감소하여 기준전압(Vref1) 보다 작아지면, 상기 비교부(110)가 로우레벨 전압을 출력시켜 전류 공급량을 증가시킨다. 그에 따라 출력전압(VDC) 및 분배전압(V1)의 크기가 증가한다.By this feedback connection, the level of the output voltage VDC which is dropped by the reference voltage Vref1 is determined. That is, when the voltage of the distribution voltage V1 is greater than the reference voltage Vref1, the
도 2는 상기 통상적인 전압 강하 변환기에서 피크 전류 발생시의 문제점을 설명하기 위한 도면이다.2 is a view for explaining a problem in generating a peak current in the conventional voltage drop converter.
상기 전류 공급부(120)를 통해 피크 전류(peak current)가 발생하게 되면, 그에 따라 출력전압(VDC)의 변동폭도 커지게 된다. 목표로 하는 출력전압(VDC)의 레벨이 2.3V인 경우, 상기 피크 전류의 발생에 따라 목표전압보다 아주 작거나, 아주 큰 전압이 일시적으로 출력되는 문제점이 발생한다. 본원 발명에서는 상기 피크 전류 발생에 따른 출력 전압 변화를 방지하고자 한다.When a peak current is generated through the current supply unit 120, the variation of the output voltage VDC also increases. When the level of the target output voltage VDC is 2.3V, there occurs a problem that a voltage that is very small or very large than the target voltage is temporarily outputted according to generation of the peak current. In the present invention, it is intended to prevent the output voltage change caused by the peak current.
도 3은 본원 발명의 일 실시예에 따른 전압 강하 변환기를 도시한 회로도이다.3 is a circuit diagram illustrating a voltage drop converter according to an embodiment of the present invention.
상기 전압 강하 변환기(300)는 강하 전압 생성부(310)와 피크 전압 안정화부(320)를 포함한다.The
상기 강하 전압 생성부(310)는 상기 전압 강하 변환기는 출력전압과 기준전압의 크기를 비교하는 제1 비교부(312), 상기 제1 비교부(312)의 출력에 따라 전류를 공급하는 전류 공급부(314), 상기 전류 공급부(314)와 접속되어 출력전압(VDC)을 출력하고, 출력전압(VDC)을 전압 분배하여 상기 제1 비교부(312)로 공급하는 제1 전압 분배부(316)를 포함한다.The
상기 제1 비교부(312)는 제1 기준전압(Vref1)과 상기 제1 전압 분배부(316)가 공급하는 제1 분배전압(V1)의 크기를 비교한다. 상기 제1 분배전압(V1)은 출력전압(VDC)의 크기에 의해 그 값이 결정되므로, 실질적으로는 출력전압(VDC)과 기준전압(Vref1)의 크기를 비교하는 효과가 발생된다. 도면에는 도시되어 있지 않으나, 상기 제1 비교부(312)로서 전류 미러형 차동 증폭기를 사용한다. The
비교결과 상기 제1 분배전압(V1)의 크기가 제1 기준전압(Vref1)보다 크면 하이레벨 전압이 출력되고, 상기 제1 분배전압(V1)의 크기가 제1 기준전압(Vref1)보다 작으면 로우 레벨 전압이 출력된다.As a result of the comparison, when the magnitude of the first distribution voltage V1 is greater than the first reference voltage Vref1, a high level voltage is output, and when the magnitude of the first distribution voltage V1 is smaller than the first reference voltage Vref1. The low level voltage is output.
상기 전류 공급부(314)는 상기 제1 비교부(312)의 출력을 게이트로 입력받고, 전원전압(VDD)을 일측 단자로 입력받으며, 상기 전압분배부와 타측 단자가 접 속되는 PMOS 트랜지스터(P314)를 포함한다. 따라서 상기 제1 비교부(312)의 출력에 따라 전류 공급량이 결정된다. The current supply unit 314 receives the output of the
상기 제1 분배전압(V1)의 크기가 제1 기준전압(Vref1)보다 커서 상기 제1 비교부(312)가 하이레벨 전압을 출력하면, 상기 PMOS 트랜지스터(P314)가 턴오프되므로 전류 공급량이 감소한다. 역으로, 상기 제1 분배전압(V1)의 크기가 제1 기준전압(Vref1)보다 작아서 상기 제1 비교부(312)가 로우레벨 전압을 출력하면, 상기 PMOS 트랜지스터(P314)가 턴온되므로 전류 공급량이 증가한다. 즉 상기 출력전압(VDC) 또는 분배전압(V1)과 제1 기준전압(Vref1)의 차이에 따라 전류 공급량이 결정된다. If the size of the first division voltage V1 is greater than the first reference voltage Vref1 and the
상기 제1 전압 분배부(316)는 상기 전류 공급부(314)와 접지 단자 사이에 직렬접속된 제1 저항(R1) 및 제2 저항(R2)을 포함한다. 또한 상기 제1 전압 분배부(316)와 전류 공급부(314)의 접속노드에 인가되는 전압이 출력전압(VDC)이 된다. 상기 출력전압(VDC)은 상기 전류 공급부(314)에서 공급되는 전류와 상기 분배 저항(R1, R2)의 합성저항 값의 곱에 의하여 결정된다. 상기 제1 저항(R1) 과 제2 저항(R2)의 접속노드와 상기 제1 비교부(312)의 비반전단자에 접속되어, 제1 분배전압이 상기 제1 비교부(312)로 인가된다. 상기 제1 분배전압(V1)은 다음과 같은 수학식에 의하여 결정된다.The
한편, 상기 분배저항(R1, R2)들은 NMOS 트랜지스터와 같은 스위칭 소자의 저항 특성을 이용하여 구현되기도 한다.On the other hand, the distribution resistors (R1, R2) may be implemented using the resistance characteristics of the switching element, such as NMOS transistor.
이와 같은 피드백 접속에 의하여 상기 제1 기준전압(Vref1)에 의하여 전압 강하되는 출력전압(VDC)의 레벨이 결정된다. 즉, 제1 분배전압(V1)의 전압이 제1 기준전압(Vref1) 보다 커지면, 상기 제1 비교부(312)가 하이레벨 전압을 출력시켜 전류 공급량을 감소시킨다. 그에 따라 출력전압(VDC) 및 제1 분배전압(V1)의 크기가 감소한다. 상기 제1 분배전압(V1)의 크기가 감소하여 제1 기준전압(Vref1) 보다 작아지면, 상기 비교부(110)가 로우레벨 전압을 출력시켜 전류 공급량을 증가시킨다. 그에 따라 출력전압(VDC) 및 제1 분배전압(V1)의 크기가 증가한다.By the feedback connection, the level of the output voltage VDC, which is dropped by the first reference voltage Vref1, is determined. That is, when the voltage of the first distribution voltage V1 is greater than the first reference voltage Vref1, the
상기 피크 전압 안정화부(320)는 상기 강하 전압 생성부(310)의 출력단과 접속되어 출력전압(VDC)을 전압 분배하는 제2 전압 분배부(326), 상기 제2 전압 분배부(326)의 제2 분배전압(V2)과 제2 기준전압(Vref2)의 크기를 비교하는 제2 비교부(322), 상기 제2 비교부(322)의 비교결과에 따라 상기 전류 공급부(314)를 구동시키는 전류 제어부(324)를 포함한다.The
상기 제2 전압 분배부(326)는 상기 강하 전압 생성부(310)의 출력단과 접지 단자사이에 직렬 접속된 제3 저항 및 제4 저항(R3, R4)을 포함한다. 따라서 상기 제2 분배전압(V2)은 다음과 같은 수학식에 의해 결정된다.The
제2 비교부(322)는 제2 기준전압(Vref2)과 상기 제2 전압 분배부(326)가 공급하는 제2 분배전압(V2)의 크기를 비교하여 전류 제어부(324)의 동작을 제어하는 인에이블 신호(EN_PEAK)를 출력한다. 피크 전류의 발생으로 상기 제2 분배전압(V2)의 레벨이 갑자기 강하되어, 제2 기준전압(Vref2)의 크기가 더 커지는 경우 하이 레벨의 인에이블 신호(EN_PEAK)가 출력되어 상기 전압 제어부(324)로 전달된다. The
한편, 상기 제2 분배전압(V2)은 출력전압(VDC)의 크기에 의해 그 값이 결정되므로, 실질적으로는 출력전압(VDC)과 제2 기준전압(Vref2)의 크기를 비교하는 효과가 발생된다. Meanwhile, since the value of the second divided voltage V2 is determined by the magnitude of the output voltage VDC, an effect of substantially comparing the magnitude of the output voltage VDC and the second reference voltage Vref2 occurs. do.
상기 전류 제어부(324)는 상기 인에이블 신호(EN_PEAK)에 따라 상기 전류 공급부(314)의 동작을 제어하는 제어신호를 출력한다. 이를 위해, 상기 강하 전압 생성부(310)에 포함된 제1 비교부(312)와 전류 공급부(314)의 접속노드와 접지단자 사이에 접속된 NMOS 트랜지스터(324)를 포함한다. 상기 NMOS 트랜지스터(324)는 상기 제2 비교부(322)에서 전달되는 인에이블 신호(EN_PEAK)를 게이트로 입력받는다. 따라서 상기 인에이블 신호(EN_PEAK)가 하이 레벨인 경우, 상기 NMOS 트랜지스터(N324)는 턴온 되므로, 전류 제어부(324)의 출력인 제어신호는 접지 전압이 된다. 즉, 전류 공급부(314)에 포함된 스위칭 소자(P314)의 게이트에 접지전압을 공 급할 수 있다. 상기 스위칭 소자(P314)는 PMOS 트랜지스터이므로, 상기 전류 제어부(324)가 접지전압 공급시 턴온되어 최대 전류를 공급할 수 있다.The
한편, 상기 인에이블 신호(EN_PEAK)가 로우 레벨인 경우, 상기 NMOS 트랜지스터(N324)는 턴오프 되므로, 전류 제어부(324)의 출력인 제어신호는 플로팅 상태로 된다. 따라서 상기 전류 공급부(314)는 제1 비교부(312)의 출력에 따라 제어된다.On the other hand, when the enable signal EN_PEAK is at the low level, the NMOS transistor N324 is turned off, so that the control signal output from the
도 4는 본원 발명의 일 실시예에 따른 전압 강하 변환기의 동작을 도시한 파형도이다.4 is a waveform diagram illustrating an operation of a voltage drop converter according to an exemplary embodiment of the present invention.
도시된 바와 같이 피크 전류 발생에 따라 급격한 전압 강하가 발생하는 경우 상기 피크 전압 안정화부(320)에 포함된 제2 비교부(322)의 동작에 하이 레벨의 인에이블 신호(EN_PEAK)가 발생된다. 즉, 출력 전압(VDC)이 강하되면서 제2 분배전압(V2)이 감소됨에 따라, 상기 제2 분배전압(V2)이 제2 기준전압(Vref2)보다 작아지게 되는 것이다. 상기 인에이블 신호(EN_PEAK)에 의하여 전압 제어부(324)가 동작하여, 접지전압이 상기 전류 공급부(314)로 전달되고, 그에 따라 PMOS 트랜지스터(P314)가 턴온되어, 최대전류가 제1 전압 분배부(316)로 전달되어 출력전압(VDC)이 상승하게 된다.As illustrated, when a sudden voltage drop occurs due to the peak current, the high level enable signal EN_PEAK is generated in the operation of the
이와 같이 출력전압(VDC)이 상승하게 되면, 상기 제2 분배전압(V2)의 크기가 상기 제2 기준전압(Vref2) 커지게 되고, 상기 제2 비교부(322)는 로우 레벨의 인에이블 신호(EN_PEAK)를 출력하게 된다. 그에 따라 상기 전압 제어부(324)의 동작이 중단된다. 출력전압(VDC)이 상승하면 상기 제1 비교부(312)의 동작에 의하여 상기 전류 공급부(314)가 공급하는 전류가 감소하므로, 출력전압(VDC)가 감소하게 된다.When the output voltage VDC rises as described above, the magnitude of the second divided voltage V2 is increased to increase the second reference voltage Vref2, and the
도 1은 통상적으로 사용되는 전압 강하 변환기를 도시한 회로도이다.1 is a circuit diagram illustrating a voltage drop converter which is commonly used.
도 2는 상기 통상적인 전압 강하 변환기에서 피크 전류 발생시의 문제점을 설명하기 위한 도면이다.2 is a view for explaining a problem in generating a peak current in the conventional voltage drop converter.
도 3은 본원 발명의 일 실시예에 따른 전압 강하 변환기를 도시한 회로도이다.3 is a circuit diagram illustrating a voltage drop converter according to an embodiment of the present invention.
도 4는 본원 발명의 일 실시예에 따른 전압 강하 변환기의 동작을 도시한 파형도이다.4 is a waveform diagram illustrating an operation of a voltage drop converter according to an exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 설명><Description of Main Parts of Drawing>
300: 전압 강하 변환기300: voltage drop converter
310: 강하 전압 생성부310: dropping voltage generator
312: 제1 비교부 314: 전류 공급부312: first comparison unit 314: current supply unit
316: 제1 전압 분배부316: first voltage divider
320: 피크 전압 안정화부320: peak voltage stabilizer
322: 제2 비교부 324: 전류 제어부322: second comparison unit 324: current control unit
326: 제2 전압 분배부326: second voltage divider
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080113420A KR100984228B1 (en) | 2008-11-14 | 2008-11-14 | Voltage down converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080113420A KR100984228B1 (en) | 2008-11-14 | 2008-11-14 | Voltage down converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100054473A KR20100054473A (en) | 2010-05-25 |
KR100984228B1 true KR100984228B1 (en) | 2010-09-28 |
Family
ID=42279197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080113420A KR100984228B1 (en) | 2008-11-14 | 2008-11-14 | Voltage down converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100984228B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101143470B1 (en) * | 2010-07-02 | 2012-05-08 | 에스케이하이닉스 주식회사 | Voltage regulation circuit |
KR102336930B1 (en) * | 2020-09-25 | 2021-12-08 | 화인칩스 주식회사 | apparatus for reducing standby leakage current |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050041592A (en) * | 2003-10-31 | 2005-05-04 | 주식회사 하이닉스반도체 | Internal voltage generation device capable of temperature compensation |
KR100629258B1 (en) * | 2003-03-20 | 2006-09-29 | 삼성전자주식회사 | Internal Voltage Generator |
-
2008
- 2008-11-14 KR KR1020080113420A patent/KR100984228B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100629258B1 (en) * | 2003-03-20 | 2006-09-29 | 삼성전자주식회사 | Internal Voltage Generator |
KR20050041592A (en) * | 2003-10-31 | 2005-05-04 | 주식회사 하이닉스반도체 | Internal voltage generation device capable of temperature compensation |
Also Published As
Publication number | Publication date |
---|---|
KR20100054473A (en) | 2010-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101136691B1 (en) | Constant voltage circuit | |
US20080136396A1 (en) | Voltage Regulator | |
KR102193790B1 (en) | Semiconductor device comprising period signal generation circuit and semiconductor system using the same | |
KR100818105B1 (en) | Inner vortage genertion circuit | |
US20140176096A1 (en) | Semiconductor device and power supply system including the same | |
US8994410B2 (en) | Semiconductor device with power supply circuit | |
KR100984228B1 (en) | Voltage down converter | |
US10084311B2 (en) | Voltage generator | |
KR100630542B1 (en) | Circuit for generating reference bias compensating for voltage according to variation of temperature | |
KR100812299B1 (en) | Voltage down converter | |
KR20150019000A (en) | Reference current generating circuit and method for driving the same | |
KR100570076B1 (en) | Voltage regulating circuit and method of regulating the voltage | |
KR20050011275A (en) | Circuit for generating internal voltage | |
CN216387895U (en) | Low dropout voltage regulator circuit, chip and equipment | |
JP2006209328A (en) | Constant-voltage device | |
US9553512B1 (en) | Method and apparatus for providing a regulated output voltage via a voltage regulator based on multiple voltage references | |
KR20070079111A (en) | Circuit for generating reference voltage in semiconductor memory apparatus | |
KR20130064991A (en) | Reference voltage generation circuit and internal voltage generation circuit using the same | |
US8803502B2 (en) | Voltage regulator | |
KR100784908B1 (en) | Apparatus for trimming voltage | |
KR101005122B1 (en) | Internal Voltage Generator of Semiconductor Device | |
KR100702135B1 (en) | Initializing Signal Generating Circuit | |
KR100552655B1 (en) | Power up circuit of semiconductor memory device and its compensation method | |
KR20130015942A (en) | Semiconductor memory device | |
CN112015220B (en) | Current limiter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |