KR100983077B1 - 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법 - Google Patents

광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법 Download PDF

Info

Publication number
KR100983077B1
KR100983077B1 KR1020080110291A KR20080110291A KR100983077B1 KR 100983077 B1 KR100983077 B1 KR 100983077B1 KR 1020080110291 A KR1020080110291 A KR 1020080110291A KR 20080110291 A KR20080110291 A KR 20080110291A KR 100983077 B1 KR100983077 B1 KR 100983077B1
Authority
KR
South Korea
Prior art keywords
frequency band
band mode
frequency
transistor
digital signal
Prior art date
Application number
KR1020080110291A
Other languages
English (en)
Other versions
KR20100051236A (ko
Inventor
황상훈
박타준
김명수
홍경희
임준형
권용일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080110291A priority Critical patent/KR100983077B1/ko
Priority to US12/358,887 priority patent/US7907026B2/en
Publication of KR20100051236A publication Critical patent/KR20100051236A/ko
Application granted granted Critical
Publication of KR100983077B1 publication Critical patent/KR100983077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성 방법에 관한 것으로서, 보다 상세하게는 2개의 주파수 대역모드를 선택할 수 있는 가중치 전류셀을 포함하여 넓은 주파수 대역에서 동작할 수 있고, 가변 주파수 탱크 및 커패시터 뱅크를 포함하여 총 64개의 다양한 레벨의 발진주파수를 생성할 수 있으며, 또한 BDD(Binary Decision Diagram) 기법으로 가중치 전류셀, 가변 주파수 탱크, 및 커패시터 뱅크에 각각 인가되는 제어신호를 생성하는 제어 신호 발생기를 포함하여 넓은 주파수 대역에 분포하는 총 64개의 발진주파수를 쉽게 조절할 수 있는 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성 방법에 관한 것이다.
전압 제어 발진기, 광대역, 가중치 전류셀, 가변 주파수 탱크, 커패시터 뱅크, BDD 기법

Description

광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법{Broadband voltage controlled oscillator and method for generating broadband oscillation frequency}
본 발명은 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성 방법에 관한 것으로서, 보다 상세하게는 2개의 주파수 대역모드를 선택할 수 있는 가중치 전류셀을 포함하여 넓은 주파수 대역에서 동작할 수 있고, 가변 주파수 탱크 및 커패시터 뱅크를 포함하여 총 64개의 다양한 레벨의 발진주파수를 생성할 수 있으며, 또한 BDD(Binary Decision Diagram) 기법으로 가중치 전류셀, 가변 주파수 탱크, 및 커패시터 뱅크에 각각 인가되는 제어신호를 생성하는 제어 신호 발생기를 포함하여 넓은 주파수 대역에 분포하는 총 64개의 발진주파수를 쉽게 조절할 수 있는 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성 방법에 관한 것이다.
일반적으로, 전압 제어 발진기(VCO)는 입력되는 튜닝전압에 의해 버랙터(varactor)의 정전용량을 가변시켜 공진된 주파수를 가변시키고, 그 공진된 주파수를 발진 및 증폭시키는 모듈로서, PCS나 CDMA 단말기의 RF 트랜스시버에 널리 사용되고 있다.
RF 트랜스시버에서는 주로 LC-VCO 형태, 즉 인덕터와 커패시터를 포함하는 전압 제어 발진기 형태의 위상 고정 루프(Phase Locked Loop: PLL)를 이용한 주파수 합성기를 채택한다. 인덕터와 커패시터를 포함하는 전압 제어 발진기 형태는 수 GHz 대역의 높은 주파수를 생성할 수 있으며, 발진주파수 특성에 있어서도 위상 잡음(Phase Noise) 특성이 우수하다는 장점이 있다.
최근 무선통신 발달과 다양한 시장 변화로 인하여 대용량의 정보 전송을 위해 넓은 영역에서 동작하는 주파수 합성기의 필요성이 증대되고 있는 실정이다. 하지만 고주파에서의 인덕터와 커패시터는 그 특성이 변화하고 이에 따라 인덕터와 커패시터를 포함하는 전압 제어 발진기 형태로는 넓은 동작 영역의 발진주파수를 생성하기 어렵다는 단점이 있다.
이하, 종래 방식에 따른 전압 제어 발진기에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 종래의 방식에 따른 전압 제어 발진기(100)의 회로도를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 방식에 따른 전압 제어 발진기(100)는 제 1 부성저항부(110), 인덕터(120), 커패시터(130), 제 2 부성저항부(140)을 포함한다.
종래의 방식에 따른 전압 제어 발진기(100)는 하나의 발진 주파수 대역에 대 해 f=1/(LC)1/2의 식에 따라 인덕터 및 커패시터의 값을 산출하여 중심 주파수를 만들고, 여기에 작은 정전용량을 갖는 커패시터들을 스위치 뱅크로 만들어 각각에 해당하는 채널 주파수를 만들어 낸다. 여기서 채널 주파수는 고주파에서의 인덕터와 커패시터의 특성상 중심 주파수를 기준으로 협소한 범위 내에 있게 된다.
따라서, 종래의 방식에 따른 전압 제어 발진기(100)는 저주파를 사용하기 위해 상술한 바와 같이 생성된 발진 주파수 대역을 2분주하여 사용하였다. 예를 들어1.6GHz 내지 1.8GHz의 발진 주파수 대역을 2분주하여 800MHz 내지 900MHz의 주파수 대역을 만들어 사용하고, 이보다 더 낮은 주파수 대역을 사용하기 위해서는 다시 800MHz 내지 900MHz의 주파수 대역을 2분주하여 400MHz 내지 450MHz를 만드는 방식이다.
그러나, 이와 같은 방식은 전압 제어 발진기에 의해 생성된 발진 주파수 대역을 2분주할수록 위상 잡음 특성이 저하되고, 저주파 대역에서의 위상 잡음이 고주파 대역에도 영향을 미친다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 이루어진 것으로, 2개의 주파수 대역모드를 선택할 수 있는 가중치 전류셀을 포함하여 넓은 주파수 대역에서 동작할 수 있고, 가변 주파수 탱크 및 커패시터 뱅크를 포함하여 총 64개의 다양한 레벨의 발진주파수를 생성할 수 있으며, 또한 BDD(Binary Decision Diagram) 기법으로 가중치 전류셀, 가변 주파수 탱크, 및 커패시터 뱅크에 각각 인가되는 제어신호를 생성하는 제어 신호 발생기를 포함하여 넓은 주파수 대역에 분포하는 총 64개의 발진주파수를 쉽게 조절할 수 있는 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로서 본 발명에 따른 광대역 전압 제어 발진기는: 복수의 주파수 대역모드를 선택할 수 있는 가중치 전류셀; 상기 가중치 전류셀에 의해 선택된 주파수 대역 모드에서 발진주파수를 복수의 레벨로 조절하는 커패시터 뱅크; 상기 커패시터 뱅크에 의해 조절된 발진주파수를 복수의 레벨로 재조절하는 가변 주파수 탱크; 및 디지털 신호를 입력받아 BDD(Binary Decision Diagram) 기법으로 상기 가중치 전류셀, 상기 커패시터 뱅크, 및 상기 가변 주파수 탱크에 각각 인가될 제어신호로 변환하는 제어신호 발생기;를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제어신호 발생기는 N비트(N은 1 이상의 정수) 디지털 신 호 D0,D1,...,DN이 입력되는 제 1 입력단자 및 상기 N비트 디지털 신호와 상이한 M비트(M은 1 이상의 정수) 디지털 신호 E0, E1,...,EM이 입력되는 제 2 입력단자를 포함할 수 있다.
보다 바람직하게는, 상기 N비트 디지털 신호는 3비트 디지털 신호 D0, D1, D2이고, 상기 M비트 디지털 신호는 E0, E1,및 E2일 수 있다.
보다 바람직하게는, 상기 가중치 전류셀은 상기 D2가 0이면 제 1 주파수 대역모드, 상기 D2가 1이면 상기 제 1 주파수 대역모드와 상이한 제 2 주파수 대역모드를 선택할 수 있다.
보다 바람직하게는, 상기 가중치 전류셀은: 서로 직렬로 연결된 전류원, 제 1 트랜지스터, 및 제 2 트랜지스터를 포함하고, 일정한 전류를 상기 가중치 전류셀에 공급하는 제 1 단; 서로 직렬로 연결된 제 1 스위치, 제 3 트랜지스터, 및 제 4 트랜지스터를 포함하고, 상기 제 1 주파수 대역모드를 선택하기 위해 필요한 양의 전류를 공급하는 제 2 단; 및 서로 직렬로 연결된 제 2 스위치, 제 5 트랜지스터, 및 제 6 트랜지스터를 포함하고, 상기 제 2 주파수 대역모드를 선택하기 위해 필요한 양의 전류를 공급하는 제 3 단;을 포함할 수 있다.
바람직하게는, 상기 D2의 값에 따라 상기 제 1 스위치와 상기 제 2 스위치는 상보적으로 개폐될 수 있다.
바람직하게는, 상기 제 1 트랜지스터와 상기 제 2 트랜지스터의 채널 폭(W) 대 채널 길이(L)의 비(W/L)는 동일하고, 상기 제 3 트랜지스터와 상기 제 4 트랜지스터의 채널 폭 대 채널 길이의 비는 동일하며, 상기 제 5 트랜지스터와 상기 제 6 트랜지스터의 채널 폭 대 채널 길이의 비는 동일할 수 있다.
보다 바람직하게는, 상기 제 2 단에 흐르는 전류량(I2)은 하기 식:
I2 = I1 × {(3_W/L)/(1_W/L)}
으로 주어지고, 상기 제 3 단에 흐르는 전류량(I3)은 하기 식:
I3 = I1 × {(5_W/L)/(1_W/L)} (단, I1은 상기 제 1 단에 흐르는 전류량, 1_W/L은 상기 제 1 트랜지스터의 채널 폭 대 채널 길이의 비, 3_W/L은 상기 제 3 트랜지스터의 채널 폭 대 채널 길이의 비, 5_W/L은 상기 제 5 트랜지스터의 채널 폭 대 채널 길이의 비)으로 주어질 수 있다.
바람직하게는, 상기 커패시터 뱅크에 의해 조절된 발진주파수는 상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 (D1, D0)의 조합에 따라 각각 4가지 레벨로 조절할 수 있다.
보다 바람직하게는, 상기 커패시터 뱅크는: 서로 병렬로 연결된 복수의 커패시터부를 포함하고, 상기 복수의 커패시터부는 하나의 커패시터 및 상기 커패시터와 직렬로 연결된 하나의 커패시터 스위치를 각각 포함할 수 있다.
보다 바람직하게는, 상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 (D1, D0)의 조합에 따라 각각 상기 복수의 커패시터부의 커패시터 스위치들 중 도통된 커패시터 스위치들의 조합이 서로 상이할 수 있다.
바람직하게는, 상기 가변 주파수 탱크는 상기 (E0, E1, E2)의 조합에 따라 상기 커패시터 뱅크에 의해 조절된 주파수를 8가지 레벨로 재조절할 수 있다.
보다 바람직하게는, 상기 가변 주파수 탱크는: 서로 병렬로 연결된 복수의 버랙터(varactor)부를 포함하고, 상기 복수의 버랙터부는 하나의 버랙터 및 상기 버랙터와 직렬로 연결된 하나의 버랙터 스위치를 각각 포함할 수 있다.
보다 바람직하게는, 상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 (E2, E1, E0)의 조합에 따라 각각 상기 복수의 버랙터부의 버랙터 스위치들 중 도통된 버랙터 스위치들의 조합이 서로 상이할 수 있다.
또한, 상기와 같은 목적을 달성하기 위한 기술적인 구성으로서 본 발명에 따른 광대역 발진 주파수 생성 방법은: (a) 제어신호 발생기에서 디지털 신호를 입력받아 BDD 기법으로 가중치 전류셀, 커패시터 뱅크, 및 가변 주파수 탱크에 각각 인가될 제어신호로 변환하는 단계; (b) 상기 가중치 전류셀에 의해 복수의 주파수 대역모드를 선택하는 단계; (c) 상기 커패시터 뱅크에 의해 상기 선택된 주파수 대역 모드에서 발진주파수를 복수의 레벨로 조절하는 단계;및 (d) 상기 가변 주파수 탱크에 의해 상기 조절된 발진주파수를 복수의 레벨로 재조절하는 단계;를 포함할 수 있다.
바람직하게는, 상기 단계 (a)는 상기 제어신호 발생기에 N비트(N은 1 이상의 정수) 디지털 신호 D0, D1,...,DN및 상기 N비트 디지털 신호와 상이한 M비트(M은 1 이상의 정수) 디지털 신호 E0, E1,...,EM이 입력되는 단계를 포함할 수 있다.
보다 바람직하게는, 상기 N비트 디지털 신호는 3비트 디지털 신호 D0, D1, D2이고, 상기 M비트 디지털 신호는 E0, E1,및 E2일 수 있다.
바람직하게는, 상기 단계 (b)는 상기 D2가 0이면 제 1 주파수 대역모드, 상 기 D2가 1이면 상기 제 1 주파수 대역모드와 상이한 제 2 주파수 대역모드를 선택하는 단계를 포함할 수 있다.
바람직하게는, 상기 단계 (c)는 상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 (D1, D0)의 조합에 따라 상기 단계 (b)에 의해 선택된 주파수 대역 모드에서 발진주파수를 4가지 레벨로 조절하는 단계를 포함할 수 있다.
바람직하게는, 상기 단계 (d)는 상기 (E0, E1, E2)의 조합에 따라 상기 단계 (c)에 의해 조절된 발진주파수를 8가지 레벨로 재조절하는 단계를 포함할 수 있다.
본 발명에 따른 광대역 전압 제어 발진기는 2개의 주파수 대역모드를 선택할 수 있는 가중치 전류셀을 포함하여 넓은 주파수 대역에서 동작할 수 있고, 가변 주파수 탱크 및 커패시터 뱅크를 포함하여 총 64개의 다양한 레벨의 발진주파수를 생성할 수 있으며, 또한 BDD(Binary Decision Diagram) 기법으로 가중치 전류셀, 가변 주파수 탱크, 및 커패시터 뱅크에 각각 인가되는 제어신호를 생성하는 제어 신호 발생기를 포함하여 넓은 주파수 대역에 분포하는 총 64개의 발진주파수를 쉽게 조절할 수 있는 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 회로도를 나타낸 것이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)는 제 1 부성저항부(210), 인덕터(220), 커패시터 뱅크(230), 가변 주파수 탱크(240), 제 2 부성저항부(250), 가중치 전류셀(260), 제어신호 발생기(270)를 포함한다.
상술한대로, 공진회로의 공진주파수는 f=1/(LC)1/2의 식에 따라 결정되나, 실제로 사용되는 커패시터 및 인덕터는 손실 저항을 가지기 때문에 공진회로 내에서 손실이 발생하여 출력 전압의 진폭이 점점 저하된다. 이때문에 LC 공진회로에 에너지를 공급하여 안정적인 공진을 가능하게 하기 위해 부성저항이 필요하다. 제 1 부성저항부(210) 및 제 2 부성저항부(250)는 발진이 유지될 수 있도록 각각 두개의 트랜지스터의 게이트와 드레인을 서로 접속시켜 정궤환(positive feedback)을 형성하고 있다.
인덕터(220)는 커패시터와 함께 공진회로를 구성하기 위해 필요한 소자로서 본 발명의 일 실시예에서는 그 인덕턴스 값은 고정되어 있다.
제어신호 발생기(270)는 N비트(N은 1 이상의 정수) 디지털 신호 D0,D1,...,DN이 입력되는 제 1 입력단자(271) 및 상기 N비트 디지털 신호와 상이한 M비트(M은 1 이상의 정수) 디지털 신호 E0, E1,...,EM이 입력되는 제 2 입력단자(272)를 포함할 수 있다. 일 실시예에서, N비트 디지털 신호는 3비트 디지털 신 호 D0, D1, D2일 수 있고, M비트 디지털 신호는 상기 3비트 디지털 신호 D0, D1, D2와 상이한 3비트 디지털 신호 E0, E1,및 E2일 수 있으며, 이하 이 경우에 대하여 설명한다.
제어 신호 발생기(270)는 6비트 디지털 신호, 즉 D0, D1, D2 및 E0, E1, E2를 입력받아 BDD(Binary Decision Diagram) 기법으로 입력받은 6비트 디지털 신호를 가중치 전류셀(260) 제어신호, 가변 주파수 탱크(240) 제어신호, 및 커패시터 뱅크(230) 제어신호로 각각 변환한다. 변환된 가중치 전류셀(260) 제어신호, 가변 주파수 탱크(240) 제어신호, 및 커패시터 뱅크(230) 제어신호는 각각 가중치 전류셀(260), 가변 주파수 탱크(240), 및 커패시터 뱅크(230)에 입력된다. 여기서 사용되는 BDD 기법은 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 자명한 사항이라고 할 것이다.
도 3은 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 가중치 전류셀(260)의 회로도를 나타낸 것이다. 가중치 전류셀(260)은 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)에 대칭적으로 전류를 흐르게 하는 테일 커런트 소스(tail current source)이다. 특히 본 발명의 일 실시예에 따른 가중치 전류셀(260)은 그것을 통해 흐르는 전류의 값을 변화시켜 제 1 주파수 대역모드 및 제 2 주파수 대역모드 중 하나를 선택할 수 있다. 특히, 제 1 주파수 대역모드는 발진 주파수가 600MHz 내지 900MHz일 수 있고, 제 2 주파수 대역모드는 발진 주파수가 1.6GHz 내지 1.9GHz일 수 있다. 이하에서는 일 실시예에 따라 제 1 주파수 대역모드, 제 2 주파수 대역모드에서는 발진 주파수가 각각 600MHz 내지 900MHz, 1.6GHz 내지 1.9GHz인 경우에 대하여 설명한다.
보다 구체적으로, 가중치 전류셀(260)은 제어 신호 발생기(270)에 입력되는 6비트 디지털 신호 중 D2가 0이면 발진 주파수가 600MHz 내지 900MHz인 제 1 주파수 대역모드가 선택되고 D2가 1이면 발진 주파수가 1.6GHz 내지 1.9GHz인 제 2 주파수 대역모드가 선택되도록 D2의 값에 따라 흐르는 전류의 값을 변화시킨다.
가중치 전류셀(260)은 일정한 전류를 상기 가중치 전류셀에 공급하는 제 1 단(261), 제 1 주파수 대역모드를 선택하기 위해 필요한 양의 전류를 공급하는 제 2 단(262), 및 제 2 주파수 대역모드를 선택하기 위해 필요한 양의 전류를 공급하는 제 3 단(263)을 포함하여 이루어진다. 여기서 제 1 단(261)은 서로 직렬로 연결된 전류원(261a), 제 1 트랜지스터(261b), 및 제 2 트랜지스터(261c)를 포함하고, 제 2 단(262)은 서로 직렬로 연결된 제 1 스위치(262a), 제 3 트랜지스터(262b), 및 제 4 트랜지스터(262c)를 포함하며, 제 3 단(263)은 서로 직렬로 연결된 제 2 스위치(263a), 제 5 트랜지스터(263b), 및 제 6 트랜지스터(263c)를 포함하여 이루어진다.
제어 신호 발생기(270)에 입력되는 6비트 디지털 신호 중 D2의 값에 따라 제 1 스위치(262a)와 제 2 스위치(263a)는 상보적으로 개폐된다. 즉, D2가 0이면 제 1 스위치(262a)는 도통되고, 제 2 스위치(263a)는 차단되어 가중치 전류셀(260)을 통해 흐르는 전류는 제 2 단(262)에 흐르는 전류가 되며, 반대로 D2가 1이면 제 1 스위치(262a)는 차단되고, 제 2 스위치(263a)는 도통되어 가중치 전류셀(260)을 통해 흐르는 전류는 제 3 단(263)에 흐르는 전류가 된다.
제 2 단(262)에 흐르는 전류량과 제 3 단(263)에 흐르는 전류량은 제 2 단(262) 및 제 3 단(263)을 구성하고 있는 각각의 트랜지스터들의 채널 폭(W) 대 채널 길이(L) 비(W/L)에 의해 결정된다. 이 때, 제 1 단(261)의 제 1 트랜지스터(261b)와 제 2 트랜지스터(261c)의 채널 폭 대 채널 길이 비는 동일하고, 제 2 단(262)의 제 3 트랜지스터(262b)와 제 4 트랜지스터(262c)의 채널 폭 대 채널 길이 비는 동일하며, 제 3 단(263)의 제 5 트랜지스터(263b)와 제 6 트랜지스터(263c)의 채널 폭 대 채널 길이 비는 동일하다.
제 2 단(262)에 흐르는 전류량(I2)은 하기 식:
I2 = I1 × {(3_W/L)/(1_W/L)}
으로 주어지고,
제 3 단(263)에 흐르는 전류량(I3)은 하기 식:
I3 = I1 × {(5_W/L)/(1_W/L)} (단, I1은 제 1 단(261)에 흐르는 전류량, 1_W/L은 제 1 트랜지스터(261b)의 채널 폭 대 채널 길이의 비, 3_W/L은 제 3 트랜지스터(262b)의 채널 폭 대 채널 길이의 비, 5_W/L은 제 5 트랜지스터(263b)의 채널 폭 대 채널 길이의 비)
으로 주어진다.
따라서, 제 1 주파수 대역모드를 선택하기 위해 필요한 양의 전류 및 제 2 주파수 대역모드를 선택하기 위해 필요한 양의 전류는 상술한대로 제 3 트랜지스터(262b)의 채널 폭 대 채널 길이 비/제 1 트랜지스터(261b)의 채널 폭 대 채널 길 이 비 및 제 5 트랜지스터(263b)의 채널 폭 대 채널 길이 비/제 1 트랜지스터(261b)의 채널 폭 대 채널 길이 비를 조정하여 맞추는 것이 가능하다. 예를 들어, 제 1 주파수 대역모드를 선택하기 위해서는 전류원(261a)이 공급하는 전류의 2배가 필요하다면 제 3 트랜지스터(262b)의 채널 폭 대 채널 길이 비를 제 1 트랜지스터(261b)의 채널 폭 대 채널 길이 비의 두배로 하면 된다.
나아가 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면, 가중치 전류셀(260)에 제 2 단(262) 및 제 3 단(263)과 같은 추가적인 회로를 부가할 수 있음을 알 수 있을 것이다. 이 경우, 추가적인 회로를 구성하는 트랜지스터의 채널 폭 대 채널 길이비는 제 2 단(262) 및 제 3 단 (263)을 구성하는 트랜지스터의 채널 폭 대 채널 길이 비보다 크고, 제어 신호 발생기(270)에서도 가중치 전류셀(260) 제어신호를 발생시키기 위해 상술한 1비트 디지털 신호가 아닌 2비트 이상의 디지털 신호가 사용될 것이다.
이와 같이 가중치 전류셀(260)을 사용함으로써 600MHz 내지 900MHz 또는 1.6GHz 내지 1.9GHz인 넓은 주파수 대역에서의 발진 주파수를 생성하는 것이 가능하다. 또한 주파수 대역모드에 따라 가중치 전류셀(260)에 흐르는 전류량을 달리하여, 즉 저주파 대역의 발진 주파수 생성을 위해서는 보다 적은 양의 전류를 필요로 함으로써 광대역 전압 제어 발진기(200)의 소비 전력을 줄일 수 있다.
도 4에 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 커패시터 뱅크(230)을 나타내었다.
커패시터 뱅크(230)는 가중치 전류셀(260)에 의해 선택된 주파수 대역모드에서 발진주파수를 복수의 레벨로 조절한다. 도 4에서 도시한 커패시터 뱅크(230)는 제어신호 발생기에 입력되는 신호 중 D1 및 D0에 따라 각 주파수 대역모드당 4개의 레벨로 발진주파수를 조절한다. 예시적으로, 커패시터 뱅크(230)는 발진주파수가 600MHz 내지 900MHz인 제 1 주파수 대역모드에서 (D1,D0)가 (0,0);(0,1);(1,0);(1,1)인 경우 각각 발진주파수가 600MHz, 700MHz, 800MHz, 900MHz가 되도록 하고, 또한 발진주파수가 1.6GHz 내지 1.9GHz인 제 2 주파수 대역모드에서 (D1, D0)가 (0,0);(0,1);(1,0);(1,1)인 경우 발진주파수는 각각 1.6GHz, 1.7GHz, 1.8GHz, 1.9GHz가 되도록 할 수 있다. 상기 각 주파수 대역모드당 4개의 상이한 발진주파수 레벨은 각 커패시터부의 커패시터의 정전용량에 따라 변경하는 것이 가능하다.
이와 같은 동작을 위하여 커패시터 뱅크(230)는 도 4와 같이 4개의 커패시터부(231 내지 234)가 병렬로 연결되어 구성될 수 있다. 이때, 각각의 커패시터부(231 내지 234)는 서로 직렬로 연결된 커패시터 스위치(231a 내지 234a) 및 커패시터(231b 내지 234b)를 포함한다. 제 1 주파수 대역모드 및 제 2 주파수 대역모드에서 (D1, D0)의 조합에 따라 커패시터 스위치(231a 내지 234a) 중 도통된 커패시터 스위치들은 서로 상이하다. 따라서 각각 상이한 정전용량을 나타내게 된다. 즉, 제 1 주파수 대역모드 및 제 2 주파수 대역모드에서 각각 상이한 4개의 레벨로 발진주파수를 조절할 수 있다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 커패시터 뱅크(230)는 커패시터부의 개수를 필요에 따라 변경할 수 있을 것이다. 조절할 레벨의 수가 증가하는 경우 제어 신호 발생기(270)에서도 상술한 2비트 디지털 신호(D1, D0)가 아닌 3비트 이상의 디지털 신호가 사용될 것이다. 또한, (D0, D1)의 조합에 따라 커패시터 스위치를 하나씩 도통시키는 것이 아닌, 1 이상의 커패시터 스위치를 도통시키도록 제어신호 발생기(270)를 프로그래밍함으로써 조절하고자 하는 발진주파수의 레벨 수보다 적은 개수의 커패시터부를 사용하여 커패시터 뱅크를 구성할 수 있을 것이다. 물론, 이때에도 (D0, D1)의 조합에 따라 도통되는 커패시터 스위치들의 조합은 서로 상이하여야 한다.
도 5에 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 가변 주파수 탱크(240)를 나타내었다.
가변 주파수 탱크(240)는 커패시터 뱅크(230)에 의해 조절된 발진주파수를 복수의 레벨로 재조절한다. 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 가변 주파수 탱크(240)는 제어 신호 발생기(270)의 입력 E0, E1, E2의 값에 따라 커패시터 뱅크(230)에 의해 조절된 주파수를 상이한 8가지 레벨로 재조절한다.
이와 같은 동작을 위하여 가변 주파수 탱크(240)는 도 5와 같이 8개의 버랙터부(241 내지 248)가 병렬로 연결되어 구성될 수 있다. 각각의 버랙터부(241 내지 248)는 서로 직렬로 연결된 버랙터 스위치(241a 내지 248a) 및 버랙터(241b 내지 248b)를 포함한다. (E0, E1, E2)의 조합에 따라 버랙터 스위치(241a 내지 248a) 중 하나가 도통되고, 도통된 버랙터 스위치는 (E0, E1, E2)의 조합에 따라 서로 상이하다. 따라서 각각 상이한 정전용량을 나타내게 된다. 즉, 커패시터 뱅크(230)에 의해 조절된 발진주파수를 다시 각각 8개의 상이한 레벨로 조절할 수 있다. 이때, 8개의 발진주파수 레벨은 각 버랙터부의 버랙터의 정전용량에 따라 변경하는 것이 가능하다. 따라서, 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)는 2개의 주파수 대역모드를 갖고, 각 주파수 대역모드당 4개의 레벨로 주파수를 조절하여 이를 다시 8개의 레벨로 재조절하는바, 총 2×4×8 = 64개 레벨의 발진주파수를 내는 것이 가능하다.
커패시터 뱅크(230)와 마찬가지로 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 가변 주파수 탱크(240)의 버랙터부의 개수를 필요에 따라 변경할 수 있다. 조절할 레벨의 수가 증가하는 경우 제어 신호 발생기(270)에서도 상술한 3비트 디지털 신호(E0, E1, E2)가 아닌 4비트 이상의 디지털 신호가 사용될 것이다. 또한, (E0, E1, E2)의 조합에 따라 1 이상의 버랙터 스위치를 도통시키도록 제어신호 발생기(270)를 프로그래밍하여 조절하고자 하는 발진주파수의 레벨 수보다 적은 개수의 버랙터부를 사용하여 가변 주파수 탱크를 구성할 수 있을 것이다.
아래 표 1에 제어신호 발생기(270)에 입력되는 6비트 디지털 입력신호에 따른 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 발진주파수를 나타내었다. E0, E1, E2는 편의상 생략하였다.
[표 1]
Figure 112008077187956-pat00001
상술한바와 같이, D2의 값에 따라 주파수 대역모드가 결정되고, (D1, D0)의 조합에 따라 주파수 대역모드 내에서 각각 4개의 상이한 레벨로 발진주파수가 조절된다. 이는 다시 (E0, E1, E2)의 조합에 따라 각각 a0 내지 a7의 미세 주파수가 더해져 8가지 상이한 레벨로 발진주파수가 조절된다. a0 내지 a7의 미세 주파수의 크기는 상술한바와 같이 가변 주파수 탱크(240)의 버랙터부의 버랙터의 정전용량에 따라 조절할 수 있다.
이하, 본 발명의 일 실시예에 따른 광대역 발진 주파수 생성 방법에 대하여 설명한다.
본 발명의 일 실시예에 따른 광대역 발진 주파수 생성 방법은: (a) 제어신호 발생기에서 디지털 신호를 입력받아 BDD 기법으로 가중치 전류셀, 커패시터 뱅크, 및 가변 주파수 탱크에 각각 인가될 제어신호로 변환하는 단계; (b) 상기 가중치 전류셀에 의해 복수의 주파수 대역모드를 선택하는 단계; (c) 상기 커패시터 뱅크 에 의해 상기 선택된 주파수 대역 모드에서 발진주파수를 복수의 레벨로 조절하는 단계; (d) 상기 가변 주파수 탱크에 의해 상기 조절된 발진주파수를 복수의 레벨로 재조절하는 단계;를 포함한다.
이때, 단계 (a)는 상기 제어신호 발생기에 N비트(N은 1 이상의 정수) 디지털 신호 D0, D1,...,DN및 상기 N비트 디지털 신호와 상이한 M비트(M은 1 이상의 정수) 디지털 신호 E0, E1,...,EM이 입력되는 단계를 포함할 수 있다.
이때, N비트 디지털 신호는 3비트 디지털 신호 D0, D1, D2이고, 상기 M비트 디지털 신호는 E0, E1,및 E2일 수 있다.
또한, 단계 (b)는 D2가 0이면 제 1 주파수 대역모드, D2가 1이면 상기 제 1 주파수 대역모드와 상이한 제 2 주파수 대역모드를 선택하는 단계를 포함할 수 있다.
또한, 단계 (c)는 단계 (c)는 제 1 주파수 대역모드 및 제 2 주파수 대역모드에서 (D1, D0)의 조합에 따라 단계 (b)에 의해 선택된 주파수 대역 모드에서 발진주파수를 4가지 레벨로 조절하는 단계를 포함할 수 있다.
또한, 단계 (d)는 (E0, E1, E2)의 조합에 따라 단계 (c)에 의해 조절된 발진주파수를 8가지 레벨로 재조절하는 단계를 포함할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위 에 속한다고 할 것이다.
도 1은 종래 방식에 따른 전압 제어 발진기(100)의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 광대역 전압 제어 발진기(200)의 회로도이다.
도 3은 광대역 전압 제어 발진기(200)의 가중치 전류셀(260)의 회로도이다.
도 4는 광대역 전압 제어 발진기(200)의 커패시터 뱅크(230)의 회로도이다.
도 5는 광대역 전압 제어 발진기(200)의 가변 주파수 탱크(240)의 회로도이다.
[도면의 주요 부호에 대한 설명]
200: 광대역 전압 제어 발진기 210: 제 1 부성저항부
220: 인덕터 230: 커패시터 뱅크
240: 가변 주파수 탱크 250: 제 2 부성저항부
260: 가중치 전류셀 270: 제어신호 발생기
271: 제 1 입력단자 272: 제 2 입력단자

Claims (20)

  1. 광대역 전압 제어 발진기에 있어서,
    복수의 주파수 대역모드를 선택할 수 있는 가중치 전류셀;
    상기 가중치 전류셀에 의해 선택된 주파수 대역 모드에서 발진주파수를 복수의 레벨로 조절하는 커패시터 뱅크;
    상기 커패시터 뱅크에 의해 조절된 발진주파수를 복수의 레벨로 재조절하는 가변 주파수 탱크; 및
    디지털 신호를 입력받아 BDD(Binary Decision Diagram) 기법으로 상기 가중치 전류셀, 상기 커패시터 뱅크, 및 상기 가변 주파수 탱크에 각각 인가될 제어신호로 변환하는 제어신호 발생기;를 포함하는 광대역 전압 제어 발진기.
  2. 제 1 항에 있어서,
    상기 제어신호 발생기는 N비트(N은 1 이상의 정수) 디지털 신호 D0,D1,...,DN이 입력되는 제 1 입력단자 및 상기 N비트 디지털 신호와 상이한 M비트(M은 1 이상의 정수) 디지털 신호 E0, E1,...,EM이 입력되는 제 2 입력단자를 포함하는 광대역 전압 제어 발진기.
  3. 제 2 항에 있어서,
    상기 N비트 디지털 신호는 3비트 디지털 신호 D0, D1, D2이고, 상기 M비트 디지털 신호는 E0, E1,및 E2인 광대역 전압 제어 발진기.
  4. 제 3 항에 있어서,
    상기 가중치 전류셀은 상기 D2가 0이면 제 1 주파수 대역모드, 상기 D2가 1이면 상기 제 1 주파수 대역모드와 상이한 제 2 주파수 대역모드를 선택하는 광대역 전압 제어 발진기.
  5. 제 4 항에 있어서,
    상기 가중치 전류셀은:
    서로 직렬로 연결된 전류원, 제 1 트랜지스터, 및 제 2 트랜지스터를 포함하고, 일정한 전류를 상기 가중치 전류셀에 공급하는 제 1 단;
    서로 직렬로 연결된 제 1 스위치, 제 3 트랜지스터, 및 제 4 트랜지스터를 포함하고, 상기 제 1 주파수 대역모드를 선택하기 위해 필요한 양의 전류를 공급하는 제 2 단; 및
    서로 직렬로 연결된 제 2 스위치, 제 5 트랜지스터, 및 제 6 트랜지스터를 포함하고, 상기 제 2 주파수 대역모드를 선택하기 위해 필요한 양의 전류를 공급하는 제 3 단;
    을 포함하는 광대역 전압 제어 발진기.
  6. 제 5 항에 있어서,
    상기 D2의 값에 따라 상기 제 1 스위치와 상기 제 2 스위치는 상보적으로 개폐되는 광대역 전압 제어 발진기.
  7. 제 6 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터의 채널 폭(W) 대 채널 길이(L)의 비(W/L)는 동일하고, 상기 제 3 트랜지스터와 상기 제 4 트랜지스터의 채널 폭 대 채널 길이의 비는 동일하며, 상기 제 5 트랜지스터와 상기 제 6 트랜지스터의 채널 폭 대 채널 길이의 비는 동일한 광대역 전압 제어 발진기.
  8. 제 7 항에 있어서,
    상기 제 2 단에 흐르는 전류량(I2)은 하기 식:
    I2 = I1 × {(3_W/L)/(1_W/L)}
    으로 주어지고,
    상기 제 3 단에 흐르는 전류량(I3)은 하기 식:
    I3 = I1 × {(5_W/L)/(1_W/L)} (단, I1은 상기 제 1 단에 흐르는 전류량, 1_W/L은 상기 제 1 트랜지스터의 채널 폭 대 채널 길이의 비, 3_W/L은 상기 제 3 트랜지스터의 채널 폭 대 채널 길이의 비, 5_W/L은 상기 제 5 트랜지스터의 채널 폭 대 채널 길이의 비)
    으로 주어지는 광대역 전압 제어 발진기.
  9. 제 3 항에 있어서,
    상기 커패시터 뱅크에 의해 조절된 발진주파수는 상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 D1 및 상기 D0의 조합에 따라 각각 4가지 레벨로 조절되는 광대역 전압 제어 발진기.
  10. 제 9 항에 있어서,
    상기 커패시터 뱅크는:
    서로 병렬로 연결된 복수의 커패시터부를 포함하고,
    상기 복수의 커패시터부는 하나의 커패시터 및 상기 커패시터와 직렬로 연결된 하나의 커패시터 스위치를 각각 포함하는 광대역 전압 제어 발진기.
  11. 제 10 항에 있어서,
    상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 D1 및 상기 D0의 조합에 따라 각각 상기 복수의 커패시터부의 커패시터 스위치들 중 도통된 커패시터 스위치들의 조합이 서로 상이한 광대역 전압 제어 발진기.
  12. 제 9 항에 있어서,
    상기 가변 주파수 탱크는 상기 E0, 상기 E1 및 상기 E2의 조합에 따라 상기 커패시터 뱅크에 의해 조절된 주파수를 8가지 레벨로 재조절하는 광대역 전압 제어 발진기.
  13. 제 12 항에 있어서,
    상기 가변 주파수 탱크는:
    서로 병렬로 연결된 복수의 버랙터(varactor)부를 포함하고,
    상기 복수의 버랙터부는 하나의 버랙터 및 상기 버랙터와 직렬로 연결된 하나의 버랙터 스위치를 각각 포함하는 광대역 전압 제어 발진기.
  14. 제 13 항에 있어서,
    상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 E2, 상기 E1 및 상기 E0의 조합에 따라 각각 상기 복수의 버랙터부의 버랙터 스위치들 중 도통된 버랙터 스위치들의 조합이 서로 상이한 광대역 전압 제어 발진기.
  15. 광대역 발진 주파수 생성 방법에 있어서,
    (a) 제어신호 발생기에서 디지털 신호를 입력받아 BDD 기법으로 가중치 전류셀, 커패시터 뱅크, 및 가변 주파수 탱크에 각각 인가될 제어신호로 변환하는 단계;
    (b) 상기 가중치 전류셀에 의해 복수의 주파수 대역모드를 선택하는 단계;
    (c) 상기 커패시터 뱅크에 의해 상기 선택된 주파수 대역 모드에서 발진주파수를 복수의 레벨로 조절하는 단계;및
    (d) 상기 가변 주파수 탱크에 의해 상기 조절된 발진주파수를 복수의 레벨로 재조절하는 단계; 를 포함하는 광대역 발진 주파수 생성 방법.
  16. 제 15 항에 있어서,
    상기 단계 (a)는 상기 제어신호 발생기에 N비트(N은 1 이상의 정수) 디지털 신호 D0, D1,...,DN및 상기 N비트 디지털 신호와 상이한 M비트(M은 1 이상의 정수) 디지털 신호 E0, E1,...,EM이 입력되는 단계를 포함하는 광대역 발진 주파수 생성 방법.
  17. 제 16 항에 있어서,
    상기 N비트 디지털 신호는 3비트 디지털 신호 D0, D1, D2이고, 상기 M비트 디지털 신호는 E0, E1,및 E2인 광대역 발진 주파수 생성 방법.
  18. 제 17 항에 있어서,
    상기 단계 (b)는 상기 D2가 0이면 제 1 주파수 대역모드, 상기 D2가 1이면 상기 제 1 주파수 대역모드와 상이한 제 2 주파수 대역모드를 선택하는 단계를 포함하는 광대역 발진 주파수 생성 방법.
  19. 제 17 항에 있어서,
    상기 단계 (c)는 상기 제 1 주파수 대역모드 및 상기 제 2 주파수 대역모드에서 상기 D1 및 상기 D0의 조합에 따라 상기 단계 (b)에 의해 선택된 주파수 대역 모드에서 발진주파수를 4가지 레벨로 조절하는 단계를 포함하는 광대역 발진 주파수 생성 방법.
  20. 제 17 항에 있어서,
    상기 단계 (d)는 상기 E0, 상기 E1 및 상기 E2의 조합에 따라 상기 단계 (c)에 의해 조절된 발진주파수를 8가지 레벨로 재조절하는 단계를 포함하는 광대역 발진 주파수 생성 방법.
KR1020080110291A 2008-11-07 2008-11-07 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법 KR100983077B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080110291A KR100983077B1 (ko) 2008-11-07 2008-11-07 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법
US12/358,887 US7907026B2 (en) 2008-11-07 2009-01-23 Broadband voltage controlled oscillator and method for generating broadband oscillation frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110291A KR100983077B1 (ko) 2008-11-07 2008-11-07 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법

Publications (2)

Publication Number Publication Date
KR20100051236A KR20100051236A (ko) 2010-05-17
KR100983077B1 true KR100983077B1 (ko) 2010-09-17

Family

ID=42164656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110291A KR100983077B1 (ko) 2008-11-07 2008-11-07 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법

Country Status (2)

Country Link
US (1) US7907026B2 (ko)
KR (1) KR100983077B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173075B1 (ko) * 2020-06-19 2020-11-02 성균관대학교 산학협력단 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254849B2 (en) * 2009-04-02 2012-08-28 Qualcomm Incorporated FM radio frequency plan using programmable output counter
US9024696B2 (en) * 2013-03-15 2015-05-05 Innophase Inc. Digitally controlled injection locked oscillator
US20220053491A1 (en) * 2020-08-17 2022-02-17 Charter Communications Operating, Llc Methods and apparatus for spectrum utilization coordination between wireline backhaul and wireless systems
US11582055B2 (en) 2020-08-18 2023-02-14 Charter Communications Operating, Llc Methods and apparatus for wireless device attachment in a managed network architecture
US11563593B2 (en) 2020-08-19 2023-01-24 Charter Communications Operating, Llc Methods and apparatus for coordination between wireline backhaul and wireless systems
US11844057B2 (en) 2020-09-09 2023-12-12 Charter Communications Operating, Llc Methods and apparatus for wireless data traffic management in wireline backhaul systems
CN113114234B (zh) * 2021-03-22 2023-03-14 深圳市广和通无线股份有限公司 压控振荡器和锁相环电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864721B1 (ko) * 2007-01-24 2008-10-23 삼성전자주식회사 디지털 제어 발진기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084713B2 (en) 2004-03-29 2006-08-01 Qualcomm Inc. Programmable capacitor bank for a voltage controlled oscillator
US7061334B1 (en) * 2004-06-03 2006-06-13 Altera Corporation Apparatus and methods for wide tuning-range ring oscillators
US7336134B1 (en) * 2004-06-25 2008-02-26 Rf Micro Devices, Inc. Digitally controlled oscillator
JP2006086740A (ja) * 2004-09-15 2006-03-30 Matsushita Electric Ind Co Ltd 電圧制御発振器及び通信用半導体集積回路
JP2006319621A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 発振器およびこれを用いたｐｌｌ回路
JP2008148210A (ja) 2006-12-13 2008-06-26 Sharp Corp 電圧制御発振器、ｐｌｌ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864721B1 (ko) * 2007-01-24 2008-10-23 삼성전자주식회사 디지털 제어 발진기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173075B1 (ko) * 2020-06-19 2020-11-02 성균관대학교 산학협력단 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로

Also Published As

Publication number Publication date
US7907026B2 (en) 2011-03-15
KR20100051236A (ko) 2010-05-17
US20100117740A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
KR100983077B1 (ko) 광대역 전압 제어 발진기 및 광대역 발진 주파수 생성방법
US8253506B2 (en) Wideband temperature compensated resonator and wideband VCO
US20090066431A1 (en) Wide-band voltage controlled oscillator
US8294528B2 (en) Wideband multi-mode VCO
US7432768B2 (en) Voltage controlled digital analog oscillator and frequency synthesizer using the same
US8339208B2 (en) Method and apparatus for tuning frequency of LC-oscillators based on phase-tuning technique
KR101095881B1 (ko) 가변 용량 기능의 온 오프 스위치를 가지는 가변 용량회로, 및 이 가변 용량 회로를 사용한 전압 제어 발진기
US8299862B1 (en) Tuning circuit for inductor capacitor (LC) tank digitally controlled oscillator
EP1982410B1 (en) Oscillator gain equalization
JP2010501155A (ja) 多標準多周波数合成器における連続利得補償および高速帯域選択
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
JP2012191630A (ja) Ｖｃｏ利得補償及び位相ノイズ低減のためのプログラマブルバラクタ
US20080036506A1 (en) Frequency switching method
US7106142B2 (en) Ring-type voltage oscillator with improved duty cycle
CN1941611B (zh) 压控振荡器电路和方法
JP2008148210A (ja) 電圧制御発振器、ｐｌｌ回路
US20090108945A1 (en) Frequency synthesizer
US8120440B2 (en) Voltage controlled oscillator (VCO) with simultaneous switching of frequency band, oscillation core and varactor size
KR101101520B1 (ko) 주파수 튜닝 민감도를 개선한 가중 튜닝가능 바랙터 회로 및 차동 전압 제어 발진기
Collins et al. A 90nm, low power VCO with reduced KVCO and sub-band spacing variation
Chen et al. A 92 fsrms jitter frequency synthesizer based on a multicore class-C voltage-controlled oscillator with digital automatic amplitude control
KR101070366B1 (ko) 2단계 자동튜닝 광대역 전압제어발진기
US11637528B1 (en) Wide frequency range voltage controlled oscillators
Jahan et al. A 167 μW 915 MHz gain-boosted LC VCO
US20110049999A1 (en) Circuit for controlling a tuning gain of a voltage controlled oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 10