KR100982465B1 - Memory control method for a camera - Google Patents

Memory control method for a camera Download PDF

Info

Publication number
KR100982465B1
KR100982465B1 KR1020090007305A KR20090007305A KR100982465B1 KR 100982465 B1 KR100982465 B1 KR 100982465B1 KR 1020090007305 A KR1020090007305 A KR 1020090007305A KR 20090007305 A KR20090007305 A KR 20090007305A KR 100982465 B1 KR100982465 B1 KR 100982465B1
Authority
KR
South Korea
Prior art keywords
address
image
image information
memory
bank
Prior art date
Application number
KR1020090007305A
Other languages
Korean (ko)
Other versions
KR20100088233A (en
Inventor
이동훈
조태헌
Original Assignee
(주)씨앤에스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)씨앤에스 테크놀로지 filed Critical (주)씨앤에스 테크놀로지
Priority to KR1020090007305A priority Critical patent/KR100982465B1/en
Publication of KR20100088233A publication Critical patent/KR20100088233A/en
Application granted granted Critical
Publication of KR100982465B1 publication Critical patent/KR100982465B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/12Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Studio Devices (AREA)
  • Image Input (AREA)

Abstract

본 발명은 카메라의 메모리 제어에 관한 것으로 보다 상세하게는 DMA 컨트롤러에서 고화소수의 영상정보가 수신되면 영상 크기(Image Size), 영상 포맷(Image Format), 시작 어드레스(Base_Address), 라인 사이즈 정보를 주소 계산을 위해 초기값으로 설정하고 영상 정보의 영상 포맷을 파악하는 1 단계와, 영상 포맷에 따라 영상 정보를 저장시킬 메모리의 주소를 계산하는 2 단계와, 계산된 주소를 이용하여 영상 정보를 메모리의 하나의 뱅크에 저장시키는 3 단계를 포함한다. 이에 의해 고용량 메모리 사용에서 발생하는 제품의 단가를 줄이고 입력되는 영상 정보의 고속 처리가 가능하게 메모리 연관성을 가지도록 하여 고화소수의 영상에 대한 처리 능력을 향상 할 수 있다.The present invention relates to memory control of a camera. More specifically, when a high pixel number of image information is received from a DMA controller, an image size, an image format, a start address (Base_Address), and a line size information are addressed. Step 1 of setting the initial value and determining the image format of the image information for calculation, calculating the address of the memory to store the image information according to the image format, and calculating the address of the image information using the calculated address. Three steps of storing in one bank. As a result, it is possible to reduce the unit cost of the product resulting from the use of the high capacity memory and to have the memory association to enable the high speed processing of the input image information, thereby improving the processing capability of the high pixel number image.

카메라, 영상 정보, 라인, 뱅크, 라스. Camera, visual information, line, bank, lath.

Description

카메라의 메모리 제어 방법 {Memory control method for a camera}Memory control method for cameras {Memory control method for a camera}

본 발명은 카메라의 메모리 제어에 관한 것으로 보다 상세하게는 고화소수 의 입력 영상을 저장시 효율적으로 처리하여 고속 처리가 가능하며 고화소수의 입력 영상에 대한 처리 성능을 향상시키는 카메라의 메모리 제어 방법에 관한 것이다.The present invention relates to a memory control of a camera, and more particularly, to a memory control method of a camera for efficiently processing a high-pixel input image when storing and enabling high-speed processing and improving processing performance of a high-pixel input image. will be.

고화소의 촬영이 가능한 카메라가 대중화됨에 따라 고화소의 영상 정보의 처리에 있어 영상 정보의 크기가 처리 속도에 큰 영향을 미치며 제품의 영상 처리 능력에 영향을 미친다. As cameras capable of capturing high pixels become popular, the size of image information greatly affects the processing speed and affects the image processing capability of a product in processing image information of a high pixel.

카메라는 휴대폰뿐만 아니라 노트북이나 차량에서도 많이 사용되고 있으며 그 외 산업용으로 다양한 분야에서 사용되고 이용 분야는 계속 늘어날 전망이다. 따라서 고화소수의 영상 데이터의 처리 시간을 단축시키는 것은 매우 중요하다.Cameras are used not only in mobile phones but also in laptops and vehicles, and they are used in various fields for other industries. Therefore, it is very important to shorten the processing time of the high pixel number image data.

이하 종래의 카메라에서의 메모리 제어를 도면을 참조하여 설명한다.Hereinafter, memory control in a conventional camera will be described with reference to the drawings.

도 1은 일반적인 카메라 시스템의 구성도이고, 도 2는 종래의 메모리의 저장 구성도이다.1 is a configuration diagram of a general camera system, Figure 2 is a storage configuration diagram of a conventional memory.

카메라의 구성은 촬상소자(20), 카메라 인터페이스(22), 디스플레이부(24), 메모리(26), 멀티미디어 프로세서(28)로 구성된다.The camera is composed of an image pickup device 20, a camera interface 22, a display unit 24, a memory 26, and a multimedia processor 28.

CMOS 또는 CCD와 같은 촬상소자(20)를 갖는 카메라 모듈에서 영상 정보를 입력 받아 카메라 인터페이스(22)를 통해 메모리(26)에 영상을 저장한다.The camera module having the image pickup device 20 such as a CMOS or a CCD receives image information and stores the image in the memory 26 through the camera interface 22.

메모리(26)에 저장된 영상 정보는 멀티미디어 프로세서(28)에서 코덱(CODEC)을 통하여 JPEG 또는 MPEG과 같은 인코딩 방식을 통하여 압축 되거나 처리 된다.Image information stored in the memory 26 is compressed or processed by the multimedia processor 28 through an encoding scheme such as JPEG or MPEG through a codec.

이때, 카메라인터페이스(22)를 통해 저장되는 영상정보는 1차원 방식으로 순서적으로 도 2와 같이 저장되며 저장된 정보는 저장 방식에 따라 코덱(CODEC)에서 읽어와 처리 한다.In this case, image information stored through the camera interface 22 is sequentially stored as shown in FIG. 2 in a one-dimensional manner, and the stored information is read and processed by a codec according to a storage method.

도 2를 참조하면 종래의 카메라 메모리의 저장 방식은 선형(LINEAR) 방식의 영상정보 저장 구조를 갖게 되어 문제가 발생한다. 저장된 영상정보는 선형(LINEAR) 구조를 가짐에 따라 적은 메모리를 쓸 수 있는 장점이 생기지만 영상 압축을 위한 코덱(CODEC) 이나 영상처리를 위한 기능 블록에서 영상정보를 읽어가는 경우에 각각의 압축 표준에 따라 가로 세로 단위로 영상정보를 순서대로 요청하게 된다.Referring to FIG. 2, the conventional storage method of the camera memory has a linear image storage structure, which causes a problem. Stored image information has the advantage of using less memory as it has a linear structure, but each compression standard is used when reading image information from a codec for image compression or a function block for image processing. As a result, the video information is requested in order of width and height.

따라서 종래의 방식을 이용하면 현재 요청하는 주소와 이후에 요청하는 데이터의 주소와의 연관성이 없어 데이터를 요청하는 과정에서 손실(loss)이 발생하는 것이 문제점이다. 이러한 문제점은 고화소수 영상정보 영상처리를 위해 영상정보를 읽어 오는 과정에서 성능 저하의 원인이 된다.Therefore, when using the conventional method, there is no correlation between the address of the current request and the address of the data that is requested later. Therefore, a loss occurs in the process of requesting data. This problem causes performance degradation in the process of reading image information for high pixel image information image processing.

전술한 바와 같은 종래의 메모리에 데이터를 저장하는 방식은 데이터의 손실(loss)이 발생할 수 있으며 고화소수 영상정보 처리를 위해 영상정보를 읽어 오 는 과정에서 성능 저하의 원인이 되는 문제점이 있다. As described above, a method of storing data in a conventional memory may cause loss of data and may cause performance degradation in the process of reading image information for processing high pixel image information.

본 발명은 상술한 문제점을 해결한 것으로, 본 발명의 목적은 메모리에 고화소수의 영상 정보를 저장시 하나의 뱅크에 영상 정보를 저장시켜 제조 비용을 절약하고 고화소의 영상 정보 처리 속도를 향상시키는 카메라의 메모리 제어 방법의 제공에 있다.SUMMARY OF THE INVENTION The present invention solves the above problems, and an object of the present invention is to store the image information in one bank when storing a high pixel number of image information in a memory, saving manufacturing cost and improving the processing speed of high pixel image information. There is provided a memory control method.

전술한 목적을 달성하기 위한 본 발명에 따른 방법은 DMA 컨트롤러에서 고화소수의 영상정보가 수신되면 영상변수를 초기화하고 상기 영상 정보의 영상 포맷을 파악하는 1 단계와, 영상 포맷에 따라 상기 영상 정보를 저장시킬 메모리의 주소를 계산하는 2 단계와, 계산된 주소를 이용하여 상기 영상 정보 전체데이터를 상기 메모리의 하나의 뱅크에 저장시키는 3 단계를 포함한다.The method according to the present invention for achieving the above object comprises the steps of initializing the image variable and grasping the image format of the image information when a high pixel number of image information is received by a DMA controller; Calculating an address of the memory to be stored; and storing the entire image information data in one bank of the memory using the calculated address.

본 발명은 고화소수의 영상 입력에 대해 효율적인 메모리 구조를 제공함으로 고용량 메모리 사용으로 발생하는 제품의 단가를 줄이고 입력되는 영상 정보의 고속 처리가 가능하도록 메모리 연관성을 가지도록 하여 고화소수의 영상에 대한 처리 능력을 향상 할 수 있다.The present invention provides an efficient memory structure for a high pixel number image input, thereby reducing the unit cost of the product caused by the use of a high capacity memory and having a memory association to enable high speed processing of the input image information. Improve your skills.

또한 다양한 분야에서 요구되는 고화소수 영상 처리를 위한 어플리케이션에 범용으로 이용 할 수 있는 장점이 있다.In addition, there is an advantage that can be used in a wide range of applications for high pixel image processing required in various fields.

이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 생략될 것이라는 것을 유의하여야 한다.It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted.

본 발명은 메모리에 고화소수의 영상 정보를 실시간 저장시 뱅크의 한 라인을 채우면 다른 뱅크의 라인에 저장하지 않고 영상 정보를 하나의 뱅크에 저장시켜 제조 비용을 절감하고 고화소의 영상 정보 처리 속도를 향상시키는 카메라의 메모리 제어 방법이다.According to the present invention, if a pixel fills one line of a bank when real-time storage of high pixel number image information is stored in the bank, the image information is stored in one bank without storing the line in another bank, thereby reducing manufacturing costs and improving the processing speed of the high pixel image information. Memory control method of a camera.

본 발명에서는 입력되는 영상의 크기가 1024 바이트 이상인 고화소수로 하며 하나의 뱅크(BANK)에 저장 가능한 가로 크기를 1024 바이트와 512 바이트의 예로 설명한다.In the present invention, the size of the input image is 1024 bytes or more, and the horizontal size that can be stored in one bank BANK is described as an example of 1024 bytes and 512 bytes.

도 3은 본 발명에 의한 DMA(Direct Memory Access) 컨트롤러에서 영상 정보를 저장하기 위한 메모리 주소 계산 순서도이다.3 is a flowchart illustrating a memory address calculation for storing image information in a direct memory access (DMA) controller according to the present invention.

DMA(Direct Memory Access) 컨트롤러(도면 미도시)는 메모리에 구성된다.A DMA controller (not shown) is configured in the memory.

영상 정보를 저장하기 위한 메모리 주소(Address)는 영상 크기(Image Size), 영상 포맷(Image Format), 시작 어드레스(Base_Address), 라인 사이즈(버퍼사이즈)(TR_SIZE) 정보 등의 영상 변수가 필요하다.The memory address for storing the image information requires an image variable such as an image size, an image format, a start address Base_Address, and a line size buffer size.

영상 크기(Image Size)는 VGA(640x480), WVGA(1280x960), QXGA(2048x1536) 등 다양하게 고화소수의 영상을 가지며, 영상 포맷은 영상 압축 비중이 중요한 경우 또는 화질의 중요도가 높은 경우에 따라 다양한 영상 포맷(Image Format)을 사용한다.Image size has various high-pixel images such as VGA (640x480), WVGA (1280x960), QXGA (2048x1536), and the image format varies depending on the case where image compression ratio is important or image quality is high. Use the Image Format.

예를 들어, 영상 압축 비중이 중요한 경우 YUV 4:2:0, YUV 4:1:1 영상 포맷(Image Format)을 적용하고 화질의 중요도가 높은 경우는 YUV 4:4:4 영상 포맷(Image Format)을 사용한다.For example, if the video compression ratio is important, apply the YUV 4: 2: 0 and YUV 4: 1: 1 image formats. If the quality is important, the YUV 4: 4: 4 image format is used. ).

본 발명에 의하여 DMA(Direct Memory Access) 컨트롤러에서 수신되는 영상 정보를 프레임 메모리(Frame Memory)에 영상 정보를 저장하기 위해서는 시작 어드레스(Base_Address) 설정값과 사용하는 임시버퍼(Temporary Buffer)에 따라 한 번에 DMA(Direct Memory Access) 컨트롤러에 전송하는 라인 사이즈(TR_SIZE) 값 등의 영상변수가 초기 주소(Address) 계산을 위해 필요하다.According to the present invention, in order to store image information received from a direct memory access (DMA) controller in a frame memory, the image information is once stored according to a starting address (Base_Address) setting value and a temporary buffer used. An image variable such as a line size (TR_SIZE) value transmitted to a direct memory access (DMA) controller is required for the initial address calculation.

라인 사이즈(TR_SIZE)는 512 바이트, 1024 바이트와 같이 2n 바이트로 구성된다.The line size TR_SIZE is composed of 2 n bytes, such as 512 bytes and 1024 bytes.

또한 DMA(Direct Memory Access) 컨트롤러는 영상의 포맷과 영상 사이즈의 정보를 파악한다.In addition, a direct memory access (DMA) controller keeps track of image format and image size information.

또한 DMA 컨트롤러에서 영상정보의 저장을 위한 전송주소를 계산하기 위해 시작 어드레스(Base_Address)의 설정값과 라인(LINE)의 증감 수를 이용한 연산으로 서로 다른 뱅크(BANK)의 새로운 시작 어드레스(Base_Address)와 같은 영상변수를 설정한다.In addition, a new start address (Base_Address) of different banks (BANK) can be calculated by using the setting value of the base address (Base_Address) and the increase / decrease of the line (LINE) to calculate the transfer address for storing image information in the DMA controller. Set the same image variable.

또한 DMA 컨트롤러에서 시작 스킵 어드레스(Base_Skip_Address)와 같은 영상변수를 이용하여 메모리 뱅크의 새로운 라인을 지정하도록 하여 데이터 저장이 연속적인 라인에 저장하거나 불연속적으로 라인에 저장하도록 제어할 수 있다.In addition, a new line of the memory bank may be designated by using an image variable such as a start skip address (Base_Skip_Address) in the DMA controller so that data storage may be stored in a continuous line or in a discontinuous line.

DMA 컨트롤러에서 사용하는 임시버퍼(Temporary Buffer)의 크기(Size)에 따라 한 번에 1024 바이트를 전송할 수 없을 경우 전송중인 버퍼 사이즈를 카운트한 BUFTR_CNT와 같은 영상변수를 이용하여 주소를 계산할 수 있다.If 1024 bytes cannot be transferred at one time according to the size of the temporary buffer used in the DMA controller, the address can be calculated using image variables such as BUFTR_CNT, which counts the size of the buffer being transmitted.

본 발명은 종래와 다르게 하나의 뱅크에 영상 정보를 저장시킨다. According to the present invention, image information is stored in one bank unlike the prior art.

DMA 컨트롤러에서 메모리 제어를 위한 주소 계산 동작을 설명하면 S300~310단계에서 촬상소자를 통하여 촬영된 영상정보가 수신되면 전술한 초기 주소 설정 값을 사용 목적에 따라 초기 값으로 설정하고 수신된 영상 정보의 영상 포맷(Image Format)을 파악한다.Referring to the address calculation operation for memory control in the DMA controller, when the image information photographed through the image pickup device is received in steps S300 to 310, the above-described initial address setting value is set to an initial value according to the purpose of use, and Figure out the Image Format.

S320 단계에서 일 예로 수신된 영상 정보의 영상 포맷(Image Format)이 YUV 4:4:4 이면 YUV 4:4:4 영상 포맷(Image Format)에 맞는 메모리 전송 주소(address)를 계산한다.In operation S320, when the image format of the received image information is YUV 4: 4: 4, a memory transfer address corresponding to the YUV 4: 4: 4 image format is calculated.

메모리 전송 주소(address)는 아래의 수식으로 계산한다.The memory transfer address is calculated using the following formula.

DMA_TR_ADDR =시작 어드레스(Base_Address) + 시작 스킵 어드레스(Base_Skip_Address) + BUFTR_CNTDMA_TR_ADDR = Start Address (Base_Address) + Start Skip Address (Base_Skip_Address) + BUFTR_CNT

이러한 수식으로 계산된 전송 주소는 DMA 컨트롤러를 통해 전송하여 메모리를 제어한다.The transfer address calculated by this formula is transferred through the DMA controller to control the memory.

S330 단계로 진행하여 해당 영상의 높이(Image Height)가 End of Line에 도달 하였는지 조건을 체크한다. 이것은 수신되는 영상 정보가 없는지를 확인하는 것이다.In step S330, the condition is checked whether the image height reaches the end of line. This is to confirm that there is no image information received.

End of Line에 도달하였으면 계속 수신되는 영상정보가 없는 것으로 종료하고 End of Line에 도달하지 않았으면 S320 단계로 피드백하여 DMA 컨트롤러에서 계속 전송 주소를 계산 한다.If the end of line is reached, there is no image information continuously received. If the end of line is not reached, the process returns to step S320 to calculate the transmission address continuously.

전술한 S320 단계에서 영상 포맷(Image Format)이 YUV 4:2:2 또는 4:2:0 이면 해당 영상 포맷(Image Format)에 맞는 메모리 주소(address)를 계산하며, 영상 정보의 영상 포맷(Image Format)이 YUV 4:1:1 이면 마찬가지로 해당 영상 포맷(Image Format)에 맞는 주소(address)를 계산한다.If the image format is YUV 4: 2: 2 or 4: 2: 0 in step S320, the memory address corresponding to the corresponding image format is calculated and the image format of the image information is determined. If the format is YUV 4: 1: 1, an address corresponding to the corresponding image format is calculated.

상술한 바와 같이 DMA 컨트롤러는 수신되는 영상 정보의 영상 크기(Image Size), 영상 포맷(Image Format), 시작 어드레스(Base_Address), 라인 사이즈(버퍼사이즈)(TR_SIZE) 정보, 버퍼 사이즈를 카운트한 BUFTR_CNT 등의 정보를 이용하여 메모리의 주소를 계산하여 실시간으로 제어한다.As described above, the DMA controller includes image size (Image Size), image format (Image Format), start address (Base_Address), line size (buffer size) (TR_SIZE) information, and BUFTR_CNT counting the buffer size of the received image information. Using the information of the memory address is calculated in real time.

본 발명은 종래와 다르게 하나의 뱅크에 영상 정보를 저장시키고, 또한 시작 스킵 어드레스(Base_Skip_Address)를 이용하여 새로운 뱅크와 라인 지정하여 메모리에서의 영상 정보 저장을 조절한다.According to the present invention, image information is stored in one bank and a new bank and line are designated using a start skip address Base_Skip_Address to control storage of image information in a memory.

도 4는 본 발명의 카메라 메모리에서의 데이터를 저장하는 예의 구성도이고, 도 5은 도 4의 타이밍 도이다.4 is a configuration diagram of an example of storing data in the camera memory of the present invention, and FIG. 5 is a timing diagram of FIG. 4.

도 4를 참조하면 뱅크의 한 라인에는 1024 바이트씩 저장 가능한 예이다.Referring to FIG. 4, one line of the bank may store 1024 bytes.

본 발명에서는 영상 정보의 크기가 1024 바이트를 넘는 고화소수인 경우 첫번째 뱅크 0의 첫째 라인에 1024 바이트를 저장하고, 해당 뱅크 0의 다음 라인에 1024 바이트를 저장하고, 다음 라인에 1024 바이트를 저장하는 방식으로 하나의 뱅 크에 영상 정보를 저장한다.In the present invention, when the size of the image information is a high pixel number larger than 1024 bytes, 1024 bytes are stored in the first line of the first bank 0, 1024 bytes are stored in the next line of the corresponding bank 0, and 1024 bytes are stored in the next line. The video information is stored in one bank.

뱅크 1, 2, 3의 경우도 고화소수를 가지는 영상 정보를 저장시 한 뱅크에 영상 정보를 저장한다.The banks 1, 2, and 3 also store the image information in one bank when storing the image information having a high pixel number.

도 5은 도 4의 타이밍 도로, 본 발명에 의한 방법으로 저장시 메모리 리드 타이밍(Memory Read Timing)을 설명 한다. FIG. 5 illustrates the memory read timing during storage by the timing road of FIG. 4, by the method according to the present invention. FIG.

통상 메모리에서 데이터를 리드(read), 라이트(write) 하는 경우 리드 시의 지연시간이 크다. 종래의 경우 하나의 리드 컴맨드(Read Command)가 끝난 후 다음 뱅크에 대한 리드 컴맨드를 처리하여 데이터를 연속적으로 읽지 못하던 것을 본 발명은 NOP(No operation) 타임에도 새로운 명령을 송신하여 데이터가 연속적으로 읽혀지고 처리 속도가 향상된다.In general, when reading or writing data from a memory, a delay time when reading is large. According to the present invention, data is continuously transmitted by processing a read command for the next bank and reading data continuously after one read command is finished. Is read and processing speed is improved.

도 5의 타이밍 도를 참조하면 T0에 뱅크 0의 라스(Ras) 0 어드레스(Address)를 보내고 T1에 뱅크 1의 라스(Ras) 0 어드레스(Address)를 보낸다. 그리고 T2에 뱅크 0의 카스 어드레스(Cas Address)를 보낸다. 뱅크 0의 라스(Ras) 0 동작 완료 이전에 뱅크 2의 라스(Ras) 0 어드레스(Address)를 보내고 뱅크 0의 프리 차지(Pre-Charge) 동작을 한다.Referring to the timing diagram of FIG. 5, Ras 0 address of bank 0 is sent to T0 and Ras 0 address of bank 1 is sent to T1. The bank address of bank 0 is sent to T2. Before the Ras 0 operation of the bank 0 is completed, the Ras 0 address of the bank 2 is transmitted, and the pre-charge operation of the bank 0 is performed.

이후에도 뱅크 3의 라스(Ras) 0 어드레스(Address)를 보낼 수 있다. 그러면 연속적으로 서로 다른 뱅크에 액세스가 가능하고 메모리 리드 액세스(Memory Read Access) 시간을 줄일 수 있어서 효과적이다. 특히 메모리 액세스(Memory Access) 횟수가 많은 경우 효과적으로 액세스의 수를 줄일 수 있다. 또한 도 5의 하단부를 보면 프레임 메모리에 저장된 라인(LINE) 단위의 데이터(DATA)를 연속적으로 리 드(Read)하는 동작을 볼 수 있으며, 본 발명에 의하면 데이터가 연속적으로 읽혀지므로 처리 속도가 향상된다.After that, the Ras 0 address of bank 3 may be sent. This allows efficient access to different banks in a row and reduces memory read access time. In particular, when the number of memory accesses is large, the number of accesses can be effectively reduced. In addition, in the lower part of FIG. 5, the operation of continuously reading the data DATA of the line unit stored in the frame memory can be seen. According to the present invention, since the data is read continuously, the processing speed is improved. do.

도 6과 도 7은 본 발명에 의하여 메모리를 제어한 예의 도이다.6 and 7 are diagrams showing examples of controlling a memory according to the present invention.

도 6은 본 발명을 적용하여 하나의 뱅크에서 연속적 4096 이하의 픽셀을 저장한 예로, 버퍼가 512 바이트이어서 한 번에 전송 가능한 데이터의 수가 512 바이트인 경우 한 라인을 둘로 나누어서 데이터를 저장한 예이다.FIG. 6 illustrates an example of storing continuous 4096 pixels or less in one bank according to the present invention. In the case where the buffer is 512 bytes and the number of data that can be transmitted at one time is 512 bytes, the data is divided into two lines. .

도 7은 주소계산 방식을 변형하여 영상 정보를 비연속적으로 저장하는 예이다.7 illustrates an example of storing image information discontinuously by modifying an address calculation scheme.

도 7의 경우도 버퍼가 512 바이트인 경우이고, 저장시 하나의 영상정보를 라스 0에 저장하고, 다음에는 라스 2, 4 순으로 저장시키고, 다른 영상 정보는 라스 1, 3, 5 순으로 비연속적으로 저장하는 예이다.In the case of FIG. 7, the buffer is 512 bytes, and when storing, one image information is stored in lath 0, and then in the order of laths 2 and 4, and the other image information is stored in the order of laths 1, 3, and 5. This is an example of storing continuously.

지금까지 본 발명의 실시 예의 구성 및 동작에 대해 설명하였다. 본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 범위를 벗어나지 않는 한도 내에서 다양한 변형을 가할 수 있다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.So far, the configuration and operation of the embodiment of the present invention have been described. The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims but also by the equivalents of the claims.

도 1은 일반적인 카메라 시스템의 구성도1 is a configuration diagram of a general camera system

도 2는 종래의 메모리의 저장 구성도2 is a storage configuration diagram of a conventional memory

도 3은 본 발명에 의한 DMA(Direct Memory Access) 컨트롤러에서 영상 정보를 저장하기 위한 메모리 주소 계산 순서도3 is a flowchart illustrating a memory address calculation for storing image information in a direct memory access (DMA) controller according to the present invention.

도 4는 본 발명의 카메라 메모리에서의 데이터 저장 구성도4 is a configuration diagram of data storage in the camera memory of the present invention.

도 5는 도 4의 타이밍 도5 is a timing diagram of FIG.

도 6과 도 7은 본 발명에 의하여 메모리를 제어한 예의 도.6 and 7 show examples of controlling a memory according to the present invention;

<도면의 주요부호에 대한 설명><Description of Major Symbols in Drawing>

20: 촬상소자 22: 카메라 인터페이스20: imaging device 22: camera interface

24: 디스플레이부 26: 메모리24: display unit 26: memory

28: 멀티미디어 프로세서28: multimedia processor

Claims (7)

DMA 컨트롤러에서 고화소수의 영상정보가 수신되면 영상변수를 초기화하고 상기 영상 정보의 영상 포맷을 파악하는 1 단계와;A first step of initializing image variables and determining an image format of the image information when a high pixel number of image information is received from a DMA controller; 상기 영상 포맷에 따라 상기 영상 정보를 저장시킬 메모리의 주소를 계산하는 2 단계와;Calculating an address of a memory to store the image information according to the image format; 계산된 상기 주소를 이용하여 상기 영상 정보를 상기 메모리의 하나의 뱅크에 저장시키는 3 단계를 포함함을 특징으로 하는 카메라의 메모리 제어 방법.And storing the image information in one bank of the memory by using the calculated address. 제 1 항에 있어서,The method of claim 1, 상기 메모리의 하나의 뱅크에 저장시키는 3 단계는,Three steps of storing in one bank of the memory, 상기 영상 정보가 상기 뱅크의 시작 라인을 채우면 상기 뱅크는 고정하고 상기 라인만을 증가시키며 나머지 상기 영상 정보를 저장시키는 것을 포함함을 특징으로 하는 카메라의 메모리 제어 방법.And when the image information fills the start line of the bank, fixing the bank, increasing only the line, and storing the remaining image information. 제 1 항에 있어서,The method of claim 1, 상기 메모리의 하나의 뱅크에 저장시키는 3 단계는,Three steps of storing in one bank of the memory, 상기 영상정보가 상기 뱅크의 시작 라인을 채우면 상기 뱅크는 고정하고 상기 라인을 짝수 또는 홀수로 불연속적으로 증가시키면서 나머지 상기 영상 정보를 저장시키는 것을 포함함을 특징으로 하는 카메라의 메모리 제어 방법.And when the image information fills the start line of the bank, fixing the bank and storing the remaining image information while increasing the line evenly or oddly. 제 1항 내지 제 3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 뱅크를 구성하는 각각의 라인은 2n 바이트의 크기를 가지는 것을 특징으로 하는 카메라의 메모리 제어 방법.Each line constituting the bank has a size of 2 n bytes. 제 1항에 있어서,The method of claim 1, 상기 영상 변수는,The image variable, 상기 영상 정보의 영상 크기, 영상 포맷, 시작 어드레스(Base_Address), 라인 사이즈 정보를 포함함을 특징으로 하는 카메라의 메모리 제어 방법.And the image size, image format, start address (Base_Address), and line size information of the image information. 제 1항에 있어서,The method of claim 1, 상기 2단계는,The second step, 시작 어드레스(Base_Address), 시작 스킵 어드레스(Base_Skip_Address), 전송중인 버퍼 사이즈를 카운트한 BUFTR_CNT 변수를 이용하여 시작 어드레스(Base_Address) + 시작 스킵 어드레스(Base_Skip_Address) + BUFTR_CNT로 저장시킬 메모리의 주소를 계산하는 단계를 포함함을 특징으로 하는 카메라의 메모리 제어 방법.Computing the address of the memory to be stored as the start address (Base_Address) + start skip address (Base_Skip_Address) + BUFTR_CNT using the BUFTR_CNT variable that counts the start address (Base_Address), the start skip address (Base_Skip_Address), and the buffer size being transferred. Memory control method of the camera, characterized in that it comprises a. 제 6 항에 있어서,The method of claim 6, 상기 시작 스킵 어드레스(Base_Skip_Address)는 영상 정보를 저장할 시작 라인의 지정과 뱅크를 지정함을 특징으로 하는 카메라의 메모리 제어 방법.The start skip address Base_Skip_Address designates a start line and a bank for storing image information.
KR1020090007305A 2009-01-30 2009-01-30 Memory control method for a camera KR100982465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007305A KR100982465B1 (en) 2009-01-30 2009-01-30 Memory control method for a camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007305A KR100982465B1 (en) 2009-01-30 2009-01-30 Memory control method for a camera

Publications (2)

Publication Number Publication Date
KR20100088233A KR20100088233A (en) 2010-08-09
KR100982465B1 true KR100982465B1 (en) 2010-09-15

Family

ID=42754483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007305A KR100982465B1 (en) 2009-01-30 2009-01-30 Memory control method for a camera

Country Status (1)

Country Link
KR (1) KR100982465B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088431A (en) * 1998-05-22 1999-12-27 이데이 노부유끼 Image processing apparatus, special effect apparatus, and image processing method
KR20040082601A (en) * 2003-03-19 2004-09-30 엘지전자 주식회사 Memory access control apparatus
KR20060096548A (en) * 2005-03-02 2006-09-13 (주)씨앤에스 테크놀로지 Method for storing image data in memory
KR20080059031A (en) * 2006-12-22 2008-06-26 후지쯔 가부시끼가이샤 Memory device and semiconductor integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088431A (en) * 1998-05-22 1999-12-27 이데이 노부유끼 Image processing apparatus, special effect apparatus, and image processing method
KR20040082601A (en) * 2003-03-19 2004-09-30 엘지전자 주식회사 Memory access control apparatus
KR20060096548A (en) * 2005-03-02 2006-09-13 (주)씨앤에스 테크놀로지 Method for storing image data in memory
KR20080059031A (en) * 2006-12-22 2008-06-26 후지쯔 가부시끼가이샤 Memory device and semiconductor integrated circuit

Also Published As

Publication number Publication date
KR20100088233A (en) 2010-08-09

Similar Documents

Publication Publication Date Title
US10070134B2 (en) Analytics assisted encoding
US9131158B2 (en) Moving-image capturing apparatus and electronic zoom method for moving image
CN115209145A (en) Video compression method, system, device and readable storage medium
US20130322552A1 (en) Capturing Multiple Video Channels for Video Analytics and Encoding
US8548275B2 (en) Image processing device and image processing method
KR100982465B1 (en) Memory control method for a camera
US10448020B2 (en) Intelligent MSI-X interrupts for video analytics and encoding
JP2001285644A (en) Control method for line memory
CN115205099A (en) Image data transmission method and device and electronic equipment
US20130329137A1 (en) Video Encoding in Video Analytics
KR102247741B1 (en) An image processor, a method of operating the image processor, and an application processor including the image processor
US20130278775A1 (en) Multiple Stream Processing for Video Analytics and Encoding
JP5556082B2 (en) Memory controller, image processing system, and memory access control method
US9179156B2 (en) Memory controller for video analytics and encoding
KR20190014777A (en) System and method of processing image signal
JP5224492B2 (en) Image data transfer control device, image data transfer method, and camera having the image data transfer device
US20130322551A1 (en) Memory Look Ahead Engine for Video Analytics
US8983276B2 (en) Apparatus and method for temporary storage of image-encoding data
CN117692593A (en) Video frame processing method, device, equipment and medium based on pixel row stitching

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 10