JP5224492B2 - Image data transfer control device, image data transfer method, and camera having the image data transfer device - Google Patents

Image data transfer control device, image data transfer method, and camera having the image data transfer device Download PDF

Info

Publication number
JP5224492B2
JP5224492B2 JP2005363668A JP2005363668A JP5224492B2 JP 5224492 B2 JP5224492 B2 JP 5224492B2 JP 2005363668 A JP2005363668 A JP 2005363668A JP 2005363668 A JP2005363668 A JP 2005363668A JP 5224492 B2 JP5224492 B2 JP 5224492B2
Authority
JP
Japan
Prior art keywords
image data
image
dma
ratio
changing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005363668A
Other languages
Japanese (ja)
Other versions
JP2007164709A (en
Inventor
正人 曽雌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005363668A priority Critical patent/JP5224492B2/en
Publication of JP2007164709A publication Critical patent/JP2007164709A/en
Application granted granted Critical
Publication of JP5224492B2 publication Critical patent/JP5224492B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、デジタルカメラなどにおいて、同時出力される画像縮小率の異なる２つの画像データをＤＭＡ(Direct Memory Access)によりメモリに格納する画像データ転送制御装置及び画像データ転送方法並びに画像データ転送装置を有するカメラに関する。 The present invention, in a digital camera, the image data transfer control device and an image data transfer method as well as images data transfer device stores two image data having different image reduction ratio to be outputted simultaneously by DMA (Direct Memory Access) into the memory It relates to the camera which has.

DMAについては従来から各種の方式が提案されている。例えば複数のモジュールがデータバスを共有するシステムにおいて、各モジュールについてＤＭＡ要求を出してよい期間（要求許可期間）を予め設定し、この要求許可期間以外の期間はそのモジュールからＤＭＡ要求を出すことができないようにＤＭＡ要求を管理する技術が知られている（特許文献１参照）。そして該特許文献１においてこのＤＭＡ技術のデジタルカメラへの適用について言及している。   Various methods have been proposed for DMA. For example, in a system in which a plurality of modules share a data bus, a period during which a DMA request may be issued for each module (request permission period) is set in advance, and a DMA request may be issued from that module during a period other than the request permission period. A technique for managing DMA requests so as not to be performed is known (see Patent Document 1). The patent document 1 mentions the application of this DMA technology to a digital camera.

また従来、電子カメラにおいて撮像した画像を記録時よりも情報量を削減して表示させるとき、縮小画像データをＤＭＡでメモリに転送する技術が知られている（特許文献２参照）。該特許文献２では、カラープロセス回路によって、撮像部からの撮像信号に基づきＲＧＢ画像を生成し、そのうちＲＧＢ各色のＭＳＢ側の所定のＲＧＢデータをメモリにＤＭＡにより転送している。   Conventionally, there has been known a technique for transferring reduced image data to a memory by DMA when displaying an image captured by an electronic camera with a reduced amount of information than when recording (see Patent Document 2). In Patent Document 2, an RGB image is generated by a color process circuit based on an imaging signal from an imaging unit, and predetermined RGB data on the MSB side of each RGB color is transferred to a memory by DMA.

デジタル（電子）カメラによっては、画像処理、縮小回路（前記特許文献２のカラープロセス回路に対応）から出力される画像データを画像転送部でバッファリングし、ＤＭＡによりメモリへ書き込みを行うものがある。その場合、画像処理、縮小回路は画像縮小率の異なる２つの画像データを同時に生成して画像転送部に出力し、画像転送部は、ＤＭＡによりメモリへ書き込む。その際、前段の画像処理、縮小回路で画像縮小率の異なる２つの画像データが同時に生成されて出力されるため２つの画像転送部が用意され、出力された画像データを一旦バッファリングしてからＤＭＡ要求をしている。しかし従来では２つの画像データに対してＤＭＡ要求が同じ割合になるようにされてＤＭＡが交互に行われていたので、画像縮小率の異なる２つの画像データのメモリへのデータ出力が滞る場合には、前段の画像処理、縮小回路の動作を停止させるようにしていた。 Some digital (electronic) cameras, image processing, and buffering the image data in the image transfer unit output from the reduction circuits (corresponding to the color process circuit of the Patent Document 2), to perform a write to memory by DMA is there. In that case, the image processing / reduction circuit simultaneously generates two image data having different image reduction ratios and outputs them to the image transfer unit, and the image transfer unit writes the data to the memory by DMA. At that time, since two image data having different image reduction ratios are simultaneously generated and output by the image processing and reduction circuit in the previous stage, two image transfer units are prepared, and the output image data is temporarily buffered. A DMA request is made. However, in the past, DMA requests were made to be the same ratio for two image data, and DMA was performed alternately. Therefore , when data output to the memory of two image data having different image reduction rates is delayed. Has stopped the operation of the image processing and reduction circuit in the previous stage.

これを図５、図６を用いてその動作を説明する。縮小率の異なる２つの画像データを同時にメモリに格納する場合に第１の画像転送部１１５、第２の画像転送部１１６が用いられているとする。図５には水平方向を時間で表した第１の画像転送部１１５、第２の画像転送部１１６の処理の流れが示されており、図５に示すようにＤＭＡによりメモリへ格納する場合に第２の画像転送部１１６のバッファが空かない時間が発生し、データ入力側である前段の画像処理、縮小回路の動作をバッファが空くまで停止させている。その後、一方のバッファのデータ出力が終了し、バッファに空きができると、前段の画像処理、縮小回路の動作を再開させるのでその後でデータがバッファに溜め込まれるようになる。その一方、第１の画像転送部１１５と第２の画像転送部１１６の画像データ出力が重なる場合には、メモリへのデータ出力時間は倍になってしまう。これは図６に示すように第１の画像転送部１１５、第２の画像転送部１１６からのDREQ(DMAリクエスト)が同じ割合になるようにＤＭＡが行われるためである。DMAリクエストが同じ割合になるようにしてDMAを行うのは特許文献１にも見られるように従来から踏襲されている技術である。   The operation of this will be described with reference to FIGS. Assume that the first image transfer unit 115 and the second image transfer unit 116 are used when two image data having different reduction ratios are stored in the memory at the same time. FIG. 5 shows a flow of processing of the first image transfer unit 115 and the second image transfer unit 116 in which the horizontal direction is expressed by time. In the case of storing in the memory by DMA as shown in FIG. There is a time when the buffer of the second image transfer unit 116 is not empty, and the previous image processing and reduction circuit operation on the data input side is stopped until the buffer becomes empty. After that, when the data output of one buffer is completed and the buffer is free, the previous image processing and the operation of the reduction circuit are resumed, so that the data is stored in the buffer thereafter. On the other hand, when the image data output of the first image transfer unit 115 and the second image transfer unit 116 overlap, the data output time to the memory is doubled. This is because DMA is performed so that the DREQ (DMA request) from the first image transfer unit 115 and the second image transfer unit 116 becomes the same ratio as shown in FIG. Performing DMA so that the DMA requests are at the same rate is a technique that has been followed conventionally, as seen in Patent Document 1.

図５では、第１の画像転送部１１５側の画像サイズが第２の画像転送部１１６側で出力する画像サイズの１／３の場合の例を示しており、第２の画像転送部１１６側のバッファが３回入力するデータ量で、第１の画像転送部１１５側のバッファはFULLになる。また、図５では、バッファ１個分の転送に、第２の画像転送部１１６側の入力では4μS、出力では3μSかかり、第１の画像転送部１１５側の入力では12μS、出力では3μSかかるものとして記述しており、途中で第２の画像転送部１１６側のバッファが２個ともFULLになるため、前段の画像処理、縮小回路の動作を停止させており、計4μSの処理停止になっている。
特開２００３−１３２００７号公報 特開２００３−２３５５２号公報 FIG. 5 shows an example in which the image size on the first image transfer unit 115 side is 1/3 of the image size output on the second image transfer unit 116 side, and the second image transfer unit 116 side The buffer on the first image transfer unit 115 side becomes FULL with the amount of data that is input three times. In FIG. 5, the transfer for one buffer takes 4 μS for the input on the second image transfer unit 116 side, 3 μS for the output, 12 μS for the input on the first image transfer unit 115 side, and 3 μS for the output. Since the two buffers on the second image transfer unit 116 side become FULL in the middle, the image processing in the previous stage and the operation of the reduction circuit are stopped, and the processing stops for a total of 4 μS. Yes.
JP 2003-132007 A JP 2003-23552 A

従来のデジタルカメラでは、上述したとおり画像縮小率の異なる２つの画像データを同時にメモリに格納する場合、DMAアクセスが交互に同じ割合で行われるため、バッファが空かない時間が発生し、データ入力側である前段の画像処理、縮小回路の動作をバッファが空くまで停止させるので、全体の画像処理時間が長くなるという課題があった。   In the conventional digital camera, when two image data having different image reduction ratios are simultaneously stored in the memory as described above, DMA access is alternately performed at the same rate. Since the preceding image processing and the operation of the reduction circuit are stopped until the buffer becomes free, there is a problem that the entire image processing time becomes long.

上記のような課題を解決するために本発明は、同時出力される画像サイズが異なる２つの画像データのＤＭＡリクエストを制御してデータ転送の速度を向上させる画像データ転送制御装置及び画像データ転送方法並びに画像データ転送装置を有するカメラを提供することを目的とする。 In order to solve the above-described problems, the present invention provides an image data transfer control device and an image data transfer method for controlling the DMA request of two image data having different image sizes to be output simultaneously to improve the data transfer speed. as well as an object to provide a camera having a field picture data transfer device.

上記課題を解決するために本発明の画像データ転送制御装置は、画像データ格納手段から画像データのＤＭＡ読込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段を有する画像データ転送制御装置において、前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備えたことを特徴とする。 Image data transfer control device of the present invention in order to solve the above problems, an image processing means for processing the image data reading means for performing a DMA read image data from the image data storage means, the image data read, processed In an image data transfer control device having a pixel number conversion means for converting the number of pixels of the image data, an image that temporarily holds two types of image data having different reduction ratios of images simultaneously output from the pixel number conversion means The divided image data of each of the two types of image data is matched with the image reduction ratio set in the pixel number conversion means when storing the held image data in the image data storage means. Storage ratio changing means for changing the ratio of the number of times of sequential DMA storage in the image data storage means is provided.

また本発明の画像データ転送方法は、画像データを転送する装置のＣＰＵにて制御される処理が、格納された画像データをＤＭＡ読み込みするステップと、読込んだ画像データを処理するステップと、処理された画像データの画素数を変換して得られた画像の縮小率が異なる２種類の画像データを一時的に保持するステップと、前記画像の縮小率に合わせて、前記一時的に保持された前記２種類の画像データをそれぞれ分割された画像データ単位で順次ＤＭＡ格納していく際の回数の割合を変更するステップを含むことを特徴とする。 In the image data transfer method of the present invention, the process controlled by the CPU of the apparatus for transferring image data includes a step of DMA reading stored image data, a step of processing the read image data, Temporarily holding two types of image data having different image reduction ratios obtained by converting the number of pixels of the image data, and temporarily holding the image data in accordance with the image reduction ratio The method includes a step of changing a ratio of the number of times when the two kinds of image data are sequentially DMA-stored in divided image data units .

また本発明の画像データ転送装置を有するカメラは、撮像手段で撮像された被写体画像を画像データとして格納する画像データ格納手段と、該画像データ格納手段に格納された画像処理された画像データを表示する表示手段を備えるカメラにおいて、前記画像データを前記画像データ格納手段からＤＭＡ読み込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段と、前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備える画像データ転送装置を有し、該画像データ転送装置によって前記データ格納手段にＤＭＡ格納された画像データを用いて前記表示手段に処理された画像データを表示することを特徴とする。 The camera having the image data transfer device of the present invention displays image data storage means for storing the subject image captured by the imaging means as image data, and image processed image data stored in the image data storage means. In the camera comprising the display means for performing the above processing, the image data reading means for performing DMA reading of the image data from the image data storage means, the image processing means for processing the read image data, and the number of pixels of the processed image data. A pixel number converting means for converting, an image data holding means for temporarily holding two types of image data having different reduction ratios of images simultaneously output from the pixel number converting means, and the held image data as the image data the combined Upon stored in the storage means the reduction ratio of the set image to the pixel number conversion means, wherein the two image data of its And an image data transfer equipment comprising a storage ratio changing means for changing the ratio of the number of time continue to DMA sequentially stored in the image data storage means divided image data, respectively, said by the image data transfer equipment The processed image data is displayed on the display means using image data stored in the data storage means by DMA.

本発明の画像データ転送制御装置及び画像データ転送方法によれば、画像の縮小率に応じてＤＭＡによるデータ出力を制御するようにしたので、内部バッファを有効に活用できるようになり、データ転送のスピードアップという効果がある。 According to the image data transfer control device and the image data transfer method of the present invention, the data output by the DMA is controlled according to the image reduction rate, so that the internal buffer can be used effectively, and the data transfer It has the effect of speeding up.

また本発明の画像データ転送装置を有するカメラによれば、画像の縮小率に応じてＤＭＡによるデータ出力を制御する画像データ転送装置を有するので、ＤＭＡ格納する割合が変えられて画像データ格納手段に格納された画像処理された画像データを速やかに表示手段に表示させることができるという効果がある。 According to the camera having the image data transfer apparatus of the present invention, since an image data transfer device which controls data output by D MA in accordance with the reduction ratio of the image, storing the image data being changed is the rate of storing D MA The image processed image data stored in the means can be quickly displayed on the display means.

以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態に係る画像データ転送制御装置が適用された電子機器の概略構成を示すブロック図である。本発明の実施形態に係る画像データ転送制御装置が適用された電子機器は、電子カメラ、携帯電話、携帯情報端末等であってよい。図１において本発明の実施形態に係る画像データ転送制御装置が適用された電子機器は、プログラムの実行を行うとともに各部を制御するＣＰＵ１と、各Ｉ／Ｏ（Input/Output）デバイスの制御を行うASIC(Application Specific Integrated Circuit：特定用途向けＩＣ)２と、ＣＰＵ１の作業用メモリや画像データの一時保存用のメモリとして用いられ、外部から供給されるクロック信号に同期してデータやプログラムの格納を行うSDRAM(Synchronous Dynamic Random Access Memory)３と、ＣＰＵ１による各部の動作制御に要する制御用プログラムやカメラ用を含む複数種のアプリケーションプログラム、さらにはアプリケーションプログラムを使用して作成された各種のデータを格納するフラッシュROM４と、データの表示を行うＬＣＤ(Liquid Crystal Display：液晶表示装置)５と、各部に電力を供給する電源６と、画像の取り込みを行うＣＣＤ(Charge Coupled Device)７と、から構成されている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of an electronic apparatus to which an image data transfer control device according to an embodiment of the present invention is applied. The electronic device to which the image data transfer control device according to the embodiment of the present invention is applied may be an electronic camera, a mobile phone, a portable information terminal, or the like. In FIG. 1, an electronic apparatus to which an image data transfer control device according to an embodiment of the present invention is applied executes a program and controls each unit and each I / O (Input / Output) device. ASIC (Application Specific Integrated Circuit) 2 is used as a working memory of CPU 1 and a memory for temporarily storing image data, and stores data and programs in synchronization with an externally supplied clock signal. Stores SDRAM (Synchronous Dynamic Random Access Memory) 3 to be executed, a control program required for controlling the operation of each part by the CPU 1, multiple types of application programs including those for cameras, and various data created using the application programs A flash ROM 4 for displaying data, an LCD (Liquid Crystal Display) 5 for displaying data, A power supply 6 supplies power to the parts, the CCD (Charge Coupled Device) 7 which performs image capture, and a.

図２は、本発明の実施形態に係る画像データ転送制御装置を具現するASIC(特定用途向けＩＣ)内部の構成を示す機能ブロック図であり、図１に示したASIC内部の構成である。図２に示すASIC(特定用途向けＩＣ)２内部には、各種のモジュールが設けられている。すなわち、メモリ制御部９は、図１に示したSDRAM３やフラッシュ(FLASH)ROM４等のメモリを制御し、各メモリに対し、データのリードライトを行う。DMAC(Direct Memory Access Control)１０は、各モジュールからのDMAアクセスの調停を行う。CCD制御部１１は、図１に示したCCD７からの画像データを入力し、DMAC１０を通してベイヤデータとして図１に示したSDRAM３へ格納する処理を行う。第１の画像転送部１２は、DMAC１０を通して図１に示したSDRAM３上のベイヤデータを入力し、画像処理部１３にベイヤデータを転送する。画像処理部１３は、ベイヤデータをYUVデータに変換したり、色の処理を行う。画素数変換部１４は、画像処理部１３でデータ変換や色処理された画像データに対して画素数の変換を行って画像の拡大、縮小を行い、縮小画像を含む２種類の画像データの同時出力を行うことができる。第２及び第３の画像転送部１５、１６は、画素数変換部１４から同時出力された画像データをバッファリングし、バッファリングの状態に応じてDREQ(Direct memory access request)を転送制御部１７に送出する。転送制御部１７は、第２及び第３の画像転送部１５、１６からのDREQを制御して、DMAC１０に対してDREQを出力する。DMAC１０は転送制御部１７から出力されたDREQに基づいて第２及び第３の画像転送部１５、１６にバッファリングされている画像データを図１に示したSDRAM３に転送する。LCD制御部１８は、DMAC１０を通して図１に示したSDRAM3から表示データを入力し、図１に示したLCD５に表示するための制御を行う。   FIG. 2 is a functional block diagram showing an internal configuration of an ASIC (application-specific IC) that embodies the image data transfer control device according to the embodiment of the present invention, and is an internal configuration of the ASIC shown in FIG. Various modules are provided inside the ASIC (specific application IC) 2 shown in FIG. That is, the memory control unit 9 controls the memory such as the SDRAM 3 and the flash (FLASH) ROM 4 shown in FIG. 1, and reads / writes data from / to each memory. A DMAC (Direct Memory Access Control) 10 arbitrates DMA access from each module. The CCD control unit 11 receives the image data from the CCD 7 shown in FIG. 1 and performs a process of storing it as Bayer data in the SDRAM 3 shown in FIG. The first image transfer unit 12 inputs the Bayer data on the SDRAM 3 shown in FIG. 1 through the DMAC 10 and transfers the Bayer data to the image processing unit 13. The image processing unit 13 converts Bayer data into YUV data and performs color processing. The pixel number conversion unit 14 converts the number of pixels of the image data subjected to data conversion and color processing by the image processing unit 13 to enlarge and reduce the image, and simultaneously performs two types of image data including the reduced image. Output can be done. The second and third image transfer units 15 and 16 buffer the image data output simultaneously from the pixel number conversion unit 14 and transfer a DREQ (Direct memory access request) according to the buffering state. To send. The transfer control unit 17 controls the DREQ from the second and third image transfer units 15 and 16 and outputs the DREQ to the DMAC 10. The DMAC 10 transfers the image data buffered in the second and third image transfer units 15 and 16 to the SDRAM 3 shown in FIG. 1 based on the DREQ output from the transfer control unit 17. The LCD control unit 18 inputs display data from the SDRAM 3 shown in FIG. 1 through the DMAC 10 and performs control for displaying on the LCD 5 shown in FIG.

次に、本発明の実施形態に係る画像データ転送制御装置の動作について説明する。
まず、CCD５から取り込まれた画像データをCCD制御部１１はベイヤデータとして、DMAによりSDRAM３に格納する。次に、第１の画像転送部１２がDMAを行い、SDRAM３上のベイヤデータを画像処理部１３に転送する。画像処理部１３は、ベイヤデータをYUVデータに変換し、画素数変換部１４に処理後のデータを出力する。画素数変換部１４では画素数変換された２種類の画像データを第２及び第３の画像転送部１５、１６に出力する。本実施形態では、図５及び図６に示した従来例と同じ条件となるように第３の画像転送部１６側で処理する画像サイズの１／３の画像サイズのデータを第２の画像転送部１５側で処理しているものとする。また第２及び第３の画像転送部１５、１６に備えられたバッファすべてのバッファサイズは同一であるとする。このため、第２の画像転送部１５側のバッファは第３の画像転送部１６側のバッファの３倍の時間でバッファがFULLになる。これは、元画像が同じで片方が等倍、片方が１／３の縮小を行っているため、第３の画像転送部１６側に３ピクセル出力する間に、第２の画像転送部１５側には１ピクセルしか出力されないため、３倍の時間がかかるためである。１つのバッファがFULLになると、第２及び第３の画像転送部１５、１６は、転送制御部１７に対し、DREQ（DMAリクエスト）を出力する。本実施形態では、転送制御部１７が画像のサイズ（縮小率）に応じてDREQの制御を行う。 Next, the operation of the image data transfer control device according to the embodiment of the present invention will be described.
First, the CCD control unit 11 stores the image data captured from the CCD 5 in the SDRAM 3 by DMA as Bayer data. Next, the first image transfer unit 12 performs DMA, and transfers the Bayer data on the SDRAM 3 to the image processing unit 13. The image processing unit 13 converts the Bayer data into YUV data, and outputs the processed data to the pixel number conversion unit 14. The pixel number conversion unit 14 outputs the two types of image data having undergone pixel number conversion to the second and third image transfer units 15 and 16. In the present embodiment, data having an image size that is 1/3 of the image size processed on the third image transfer unit 16 side is transferred to the second image transfer so as to satisfy the same conditions as the conventional example shown in FIGS. It is assumed that processing is performed on the part 15 side. It is assumed that the buffer sizes of all the buffers provided in the second and third image transfer units 15 and 16 are the same. For this reason, the buffer on the second image transfer unit 15 side becomes full in three times the time on the buffer on the third image transfer unit 16 side. This is because the original image is the same, and one side is reduced at the same magnification and one side is reduced to 1/3. Therefore, while 3 pixels are output to the third image transfer unit 16 side, the second image transfer unit 15 side This is because only one pixel is output in, so it takes three times as long. When one buffer becomes FULL, the second and third image transfer units 15 and 16 output a DREQ (DMA request) to the transfer control unit 17. In the present embodiment, the transfer control unit 17 controls DREQ according to the image size (reduction ratio).

すなわち転送制御部１７には、第２及び第３の画像転送部１５、１６からのDREQが入力している。どちらか一方のみからDREQが転送制御部１７に出ていない場合には、そのままDMAC１０にDREQを出力する。しかし両方同時にDREQが転送制御部１７に出力されている場合（第２及び第３の画像転送部１５、１６のバッファがFULLになっている場合）には、画素数変換部１４に入力している画像の縮小率設定に応じて、転送制御部１７はDREQの制御を行う。本実施形態では画像の縮小率設定が１／３であるので、図４に示すように第３の画像転送部１６側のDREQ３回につき、第２の画像転送部１５側のDREQを１回だけDMAC１０に出力するようにDREQを制御する。これにより、DMAは図３のような動作になる。すなわち第２及び第３の画像転送部１５、１６の片方しか出力しない場合のバッファ１個分の転送時間は、第３の画像転送部１６では入力4μS、出力3μSであり、第２の画像転送部１５は入力12μS、出力3μSである。但し、出力が重なった場合には処理時間が倍になる。第２及び第３の画像転送部１５、１６の両方とも出力の場合には、入力は変わらず、出力は第３の画像転送部１６が4μS、第２の画像転送部１５は12μSになる。この制御により、前段の処理を停止しないため、処理時間はトータル42μSになる。従来技術と比較した場合、従来技術のような前段の画像処理、縮小回路の動作が停止しないため全体の画像処理時間は、従来技術の場合よりも4μSほど短縮されることになり、データ転送のスピードアップが可能となる。また、前段の処理を停止しないため第２及び第３の画像転送部１５、１６の内部バッファを有効に活用できる。   That is, the transfer control unit 17 receives DREQ from the second and third image transfer units 15 and 16. If DREQ is not output to the transfer control unit 17 from only one of them, the DREQ is output to the DMAC 10 as it is. However, if both DREQs are simultaneously output to the transfer control unit 17 (when the buffers of the second and third image transfer units 15 and 16 are FULL), they are input to the pixel number conversion unit 14. The transfer control unit 17 performs DREQ control in accordance with the reduction rate setting of the image being stored. In this embodiment, since the image reduction ratio setting is 1/3, as shown in FIG. 4, the DREQ on the second image transfer unit 15 side is set only once for the DREQ on the third image transfer unit 16 side. DREQ is controlled so as to be output to the DMAC 10. As a result, the DMA operates as shown in FIG. That is, when only one of the second and third image transfer units 15 and 16 is output, the transfer time for one buffer is 4 μS input and 3 μS output in the third image transfer unit 16, and the second image transfer. The unit 15 has an input of 12 μS and an output of 3 μS. However, if the outputs overlap, the processing time is doubled. When both the second and third image transfer units 15 and 16 are output, the input is not changed, and the output is 4 μS for the third image transfer unit 16 and 12 μS for the second image transfer unit 15. This control does not stop the previous process, so the total processing time is 42 μS. Compared with the prior art, the image processing in the previous stage as in the prior art and the operation of the reduction circuit do not stop, so the overall image processing time is reduced by about 4 μs compared to the case of the prior art, and data transfer Speed up is possible. In addition, since the previous processing is not stopped, the internal buffers of the second and third image transfer units 15 and 16 can be used effectively.

なお本実施形態の説明では、転送制御部１７が画像の縮小率に応じてDREQを制御してDMAによるメモリへの出力データを制御したが、画像の縮小率に代えて、転送制御部１７が画素数変換部１４から出力される出力画像サイズに応じてDREQを制御してDMAによるメモリへの出力データを制御してもよく、更には、画像の縮小率に代えて、転送制御部１７が第２及び第３の画像転送部１５、１６への入力データ量に応じてDREQを制御してDMAによるメモリへの出力データを制御するようにしてもよい。   In the description of the present embodiment, the transfer control unit 17 controls DREQ according to the image reduction rate to control the output data to the memory by the DMA, but instead of the image reduction rate, the transfer control unit 17 The DREQ may be controlled according to the output image size output from the pixel number conversion unit 14 to control the output data to the memory by the DMA. Further, instead of the image reduction rate, the transfer control unit 17 may The DREQ may be controlled according to the amount of input data to the second and third image transfer units 15 and 16, and the output data to the memory by DMA may be controlled.

本発明の実施形態に係る画像データ転送制御装置が適用された電子機器の概略構成を示すブロック図である。1 is a block diagram illustrating a schematic configuration of an electronic apparatus to which an image data transfer control device according to an embodiment of the present invention is applied. 本発明の実施形態に係る画像データ転送制御装置を具現するASIC内部の構成を示す機能ブロック図である。1 is a functional block diagram showing an internal configuration of an ASIC that embodies an image data transfer control device according to an embodiment of the present invention. 水平方向を時間で表した本発明の実施形態に係る画像転送部の処理の流れを示す図である。It is a figure which shows the flow of a process of the image transfer part which concerns on embodiment of this invention which represented the horizontal direction with time. 本発明の実施形態に係る転送制御部でDREQが制御されたＤＭＡアクセスの様子を示す図である。It is a figure which shows the mode of the DMA access by which DREQ was controlled by the transfer control part which concerns on embodiment of this invention. 水平方向を時間で表した従来の画像転送部の処理の流れを示す図である。It is a figure which shows the flow of a process of the conventional image transfer part which represented the horizontal direction with the time. DREQが同じ割合になるように制御された従来のＤＭＡアクセスの様子を示す図である。It is a figure which shows the mode of the conventional DMA access controlled so that DREQ may become the same ratio.

符号の説明Explanation of symbols

１ ＣＰＵ
２ ASIC
３ SDRAM
４ フラッシュROM
５ ＬＣＤ
６ 電源部
７ ＣＣＤ
９ メモリ制御部
１０ DMAC
１１ ＣＣＤ制御部
１２ 第１の画像転送部
１３ 画像処理部
１４ 画素数変換部
１５ 第２の画像転送部
１６ 第３の画像転送部
１７ 転送制御部
１８ ＬＣＤ制御部 1 CPU
2 ASIC
3 SDRAM
4 Flash ROM
5 LCD
6 Power supply 7 CCD
9 Memory controller 10 DMAC
DESCRIPTION OF SYMBOLS 11 CCD control part 12 1st image transfer part 13 Image processing part 14 Pixel number conversion part 15 2nd image transfer part 16 3rd image transfer part 17 Transfer control part 18 LCD control part

Claims (9)

画像データ格納手段から画像データのＤＭＡ読込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段を有する画像データ転送制御装置において、
前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備えたことを特徴とする画像データ転送制御装置。 Image data having an image data reading means for performing DMA read image data from the image data storage means, image processing means for processing the read elaborate image data, the pixel number conversion means for converting the number of pixels of the processed image data In the transfer control device,
The image data holding means for temporarily holding two types of image data having different reduction ratios of the images simultaneously output from the pixel number conversion means, and the pixels for storing the held image data in the image data storage means A storage ratio for changing the ratio of the number of times when the divided image data of each of the two types of image data is sequentially DMA-stored in the image data storage means in accordance with the image reduction ratio set in the number conversion means An image data transfer control device comprising a changing means. 前記格納割合変更手段は、前記画像データ保持手段から出力されるＤＭＡ要求の重複の有無を監視し、重複が有る場合には前記画像の縮小率に合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項１に記載の画像データ転送制御装置。 The storage ratio changing unit monitors the presence or absence of duplication of DMA requests output from the image data holding unit. If there is duplication , the two types of image data are converted into the image data in accordance with the reduction ratio of the image. 2. The image data transfer control device according to claim 1, wherein the ratio of the number of times of DMA storage in the data storage means is changed . 前記格納割合変更手段は、前記画素数変換手段から出力される出力画像サイズに合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項１または２に記載の画像データ転送制御装置。 The storage ratio changing means, according to the output image size output from the pixel number conversion means, and changing the ratio of the number of DMA store the two types of image data in the image data storage unit The image data transfer control device according to claim 1. 前記格納割合変更手段は、前記画像データ保持手段に入力される入力データ量に合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項１または２に記載の画像データ転送制御装置。 The storage ratio changing means in accordance with the amount of input data inputted to the image data holding means, and changing the ratio of the number of DMA store the two types of image data in the image data storage unit The image data transfer control device according to claim 1. 画像データを転送する装置のＣＰＵにて制御される処理が、格納された画像データをＤＭＡ読み込みするステップと、読込んだ画像データを処理するステップと、処理された画像データの画素数を変換して得られた画像の縮小率が異なる２種類の画像データを一時的に保持するステップと、前記画像の縮小率に合わせて、前記一時的に保持された前記２種類の画像データをそれぞれ分割された画像データ単位で順次ＤＭＡ格納していく際の回数の割合を変更するステップを含むことを特徴とする画像データ転送方法。 The process controlled by the CPU of the device that transfers the image data includes a step of DMA reading the stored image data, a step of processing the read image data, and converting the number of pixels of the processed image data. Temporarily storing two types of image data having different image reduction ratios obtained, and dividing the two types of temporarily stored image data in accordance with the image reduction ratios. image data transfer how, characterized in that it comprises a step of changing the percentage of times when we stored sequentially DMA image data unit was. 撮像手段で撮像された被写体画像を画像データとして格納する画像データ格納手段と、該画像データ格納手段に格納された画像処理された画像データを表示する表示手段を備えるカメラにおいて、前記画像データを前記画像データ格納手段からＤＭＡ読み込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段と、前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備える画像データ転送装置を有し、該画像データ転送装置によって前記データ格納手段にＤＭＡ格納された画像データを用いて前記表示手段に処理された画像データを表示することを特徴とするカメラ。 In a camera comprising image data storage means for storing the subject image captured by the imaging means as image data, and display means for displaying the image processed image data stored in the image data storage means, the image data is the data Image data reading means for performing DMA reading from the image data storage means, image processing means for processing the read image data, pixel number conversion means for converting the number of pixels of the processed image data, and the pixel number conversion means The image data holding means for temporarily holding two types of image data having different image reduction ratios simultaneously output from the image data, and the pixel number conversion means for storing the held image data in the image data storage means in accordance with the reduction ratio of the image, the two kinds of sequence the image data storing hand each of the divided image data of the image data To have a picture data transfer equipment comprising a storage ratio changing means for changing the ratio of the number of time continue to DMA stored, using the image data which is DMA stored in the data storage means by said image data transfer equipment A camera characterized in that the processed image data is displayed on the display means. 前記格納割合変更手段は、前記画像データ保持手段から出力されるＤＭＡ要求信号を制御して前記２種類の画像データをＤＭＡ格納する回数の割合を変更することを特徴とする請求項６に記載のカメラ。 The storage ratio changing unit controls a DMA request signal output from the image data holding unit to change a ratio of the number of times the two types of image data are DMA-stored. camera. 前記格納割合変更手段は、前記画素数変換手段から出力される出力画像サイズに合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項６または７に記載のカメラ。 The storage ratio changing means, according to the output image size output from the pixel number conversion means, and changing the ratio of the number of DMA store the two types of image data in the image data storage unit The camera according to claim 6 or 7. 前記格納割合変更手段は、前記画像データ保持手段に入力される入力データ量に合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項６または７に記載のカメラ。 The storage ratio changing means in accordance with the amount of input data inputted to the image data holding means, and changing the ratio of the number of DMA store the two types of image data in the image data storage unit The camera according to claim 6 or 7.
JP2005363668A 2005-12-16 2005-12-16 Image data transfer control device, image data transfer method, and camera having the image data transfer device Expired - Fee Related JP5224492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005363668A JP5224492B2 (en) 2005-12-16 2005-12-16 Image data transfer control device, image data transfer method, and camera having the image data transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005363668A JP5224492B2 (en) 2005-12-16 2005-12-16 Image data transfer control device, image data transfer method, and camera having the image data transfer device

Publications (2)

Publication Number Publication Date
JP2007164709A JP2007164709A (en) 2007-06-28
JP5224492B2 true JP5224492B2 (en) 2013-07-03

Family

ID=38247501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005363668A Expired - Fee Related JP5224492B2 (en) 2005-12-16 2005-12-16 Image data transfer control device, image data transfer method, and camera having the image data transfer device

Country Status (1)

Country Link
JP (1) JP5224492B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6111853B2 (en) * 2013-05-20 2017-04-12 株式会社ソシオネクスト Data transfer device, data transfer method, and semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62297963A (en) * 1986-06-18 1987-12-25 Fujitsu Ltd Allocating circuit for time slot
JP2001197346A (en) * 2000-01-17 2001-07-19 Fuji Photo Film Co Ltd Electronic camera
JP4328906B2 (en) * 2001-10-22 2009-09-09 富士フイルム株式会社 Bus control method and apparatus, and digital camera
JP2004199564A (en) * 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd Microprocessor

Also Published As

Publication number Publication date
JP2007164709A (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US7587524B2 (en) Camera interface and method using DMA unit to flip or rotate a digital image
US20060133695A1 (en) Display controller, electronic instrument, and image data supply method
CN102263880A (en) Image scaling method and apparatus thereof
US9645957B2 (en) Data processing device and data transfer control device
CN113132650A (en) Video image display processing control device and method and display terminal
JP2006301724A (en) Memory controller, image processing controller and electronic equipment
WO2010064374A1 (en) Image processing device
US10346323B2 (en) Data transfer device and data transfer method for smoothing data to a common bus
JP2006203437A (en) Camera and its image processing method
JP2010081024A (en) Device for interpolating image
JP5224492B2 (en) Image data transfer control device, image data transfer method, and camera having the image data transfer device
US20050285813A1 (en) Display controller, electronic equipment, and image data supplying method
US10719458B2 (en) Data transfer device, image processing device, and imaging device
US11314664B2 (en) Memory access device, image processing device and imaging device
JPH11296155A (en) Display device and its control method
US10452583B2 (en) Data transfer device and data transfer method having a shorter time interval between pieces of final transfer data in a frame image
US20120144150A1 (en) Data processing apparatus
JP5537392B2 (en) Data processing device
JP2006287715A (en) Image processing controller and electronic device
JP3432764B2 (en) Image display device
JP3494436B2 (en) Image processing device
JP2005227479A (en) Image processor, image processing method, and program having image processing method executed by computer
KR101035591B1 (en) image resizing device
JP2005159596A (en) Digital camera
JP2005020521A (en) Imaging apparatus and cellular phone equipped with the same imaging apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130308

R150 Certificate of patent or registration of utility model

Ref document number: 5224492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees