KR100981673B1 - Method of forming a gate in a semiconductor device - Google Patents
Method of forming a gate in a semiconductor device Download PDFInfo
- Publication number
- KR100981673B1 KR100981673B1 KR1020030006520A KR20030006520A KR100981673B1 KR 100981673 B1 KR100981673 B1 KR 100981673B1 KR 1020030006520 A KR1020030006520 A KR 1020030006520A KR 20030006520 A KR20030006520 A KR 20030006520A KR 100981673 B1 KR100981673 B1 KR 100981673B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- gate oxide
- layer
- etching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Abstract
반도체 기판 상부에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 및 상기 게이트 산화막을 식각하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 형성시 발생된 반응 생성물을 제거하는 단계; 플라즈마 질화 공정을 실시하여 노출된 상기 게이트 산화막 측벽 일부를 산화질화막으로 질화시키는 단계; 및 상기 게이트 전극 양측벽에 스페이서를 형성한 후에 상기 반도체 기판에 소스/드레인을 형성하는 단계를 포함하여 이루어 진 반도체 소자의 게이트 형성 방법이 개시된다.Forming a gate oxide film on the semiconductor substrate; Forming a polysilicon layer on the gate oxide layer; Etching the polysilicon layer and the gate oxide layer to form a gate electrode; Removing the reaction product generated when the gate electrode is formed; Performing a plasma nitridation process to nitrate the exposed sidewalls of the gate oxide layer with an oxynitride layer; And forming a source / drain on the semiconductor substrate after forming spacers on both sidewalls of the gate electrode.
게이트 산화막, 불소, 질화막Gate oxide, fluorine, nitride
Description
도 1a 내지 도 1i 는 종래 기술에 따른 반도체 소자의 게이트 형성 방법을 설명하기 위한 단면도이다.1A to 1I are cross-sectional views illustrating a gate forming method of a semiconductor device according to the prior art.
도 2 는 종래 기술을 설명하기 위한 레시피이다. 2 is a recipe for explaining the prior art.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 게이트 형성 방법을 설명하기 위한 단면도이다.3A to 3F are cross-sectional views illustrating a gate forming method of a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10: 반도체 기판 20: 소자 분리막10: semiconductor substrate 20: device isolation film
30: 게이트 산화막 30a: SiO2층30:
30b: SiON층 50: 폴리실리콘막30b: SiON layer 50: polysilicon film
60:포토레지스트 패턴 50a: 게이트 전극60
70: 언더컷 80 및 90: 소스 및 드레인70:
110a: 스페이서
110a: spacer
본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 특히 언더컷(undercut) 없는 게이트 산화막 형성 방법에 관한 것이다.The present invention relates to a method for forming a gate of a semiconductor device, and more particularly to a method for forming a gate oxide film without undercut.
현재 0.18㎛ 이하의 고직접 로직 소자에 적용되는 게이트 산화막 형성을 위해 습식 산화 공정 실시 후 NO가스 분위기에서 인시투 어닐 공정을 실시하게 된다. 이러한 공정에 의해 형성된 게이트 산화막 내에는 일산화 질소(nitric oxide)막의 일종인 SiON막이 형성되게 된다. 이는 궁극적으로 후속 게이트 전극 공정 이후 발생되는 보론 침투(boron penetration)뿐만 아니라 소자의 신뢰성에 관계되는 핫 캐리어 효과(hot carrier effect)등을 최소화 시키는데 목적이 있다. 하지만 게이트 산화막 형성시 추가 적용되는 비 인시투 어닐(NO in-situ anneal)공정을 통한 일산화 질소막은 전체 게이트 산화막 내에 래터럴(lateral)하게 분포, 즉 반도체 기판과 평행하게 분포되므로 측면의 일산화 질소막의 결핍(deficiency)을 유발시킨다. 이러한 측면의 일산화 질소막의 결핍은 후속 공정인 세정 공정시 게이트 산화막 언더컷을 유발할 수 있고 또한, 핫 캐리어 효과 특성 개선의 여지를 내포하고 있다.In order to form a gate oxide film applied to a logic device of 0.18 μm or less, a wet oxidation process is performed, followed by an in-situ annealing process in an NO gas atmosphere. In the gate oxide film formed by this process, a SiON film, which is a kind of nitric oxide film, is formed. This ultimately aims to minimize the hot carrier effect related to the reliability of the device as well as boron penetration generated after the subsequent gate electrode process. However, the nitric oxide film through the NO in-situ anneal process, which is additionally applied when the gate oxide film is formed, is laterally distributed in the entire gate oxide film, that is, parallel to the semiconductor substrate, so that there is a lack of a side nitrogen oxide film. cause deficiency. The deficiency of the nitrogen monoxide film in this aspect can cause the gate oxide undercut in the subsequent cleaning process, and also includes room for improving the hot carrier effect properties.
상술한 설명을 기초로 하여 종래의 게이트 형성 방법을 도 1a 내지 도 1i를 참조하여 설명하기로 한다.Based on the above description, a conventional gate forming method will be described with reference to FIGS. 1A to 1I.
도 1a 를 참조하면, 반도체 기판(10)상에 소자 분리를 위한 소자 분리막(20)이 형성된다. 이후, 도 2에 도시된 바와 같은 산화 공정을 실시하여 게이트 산화막(30)을 형성한다. 좀더 구체적으로 설명하면, 습식 산화 공정을 실시하여 SiO2층(30a)을 형성한 후 NO분위기에서 어닐 공정을 실시한다. 이 어닐 공정에 의해 도 1b의 확대도에 도시된 바와 같이 반도체 기판(10)과 SiO2층(30a) 계면에 산화 질소막인 SiON층(30b)이 형성된다. 즉, 게이트 산화막(30)은 SiO2층(30a) 및 SiON층(30b)으로 이루어 진다.Referring to FIG. 1A, a
도 1c 는 게이트 산화막(30)을 포함한 전체 구조 상부에 폴리실리콘막(50)을 형성한 후 게이트 전극 형성을 위한 포토레지스트 패턴(60)을 형성한 상태의 단면도이다.1C is a cross-sectional view of a state in which a
도 1d 는 포토레지스트 패턴을 마스크로한 에칭 공정을 실시하여 게이트 전극(50a)을 형성한 상태의 단면도이다. 1D is a cross-sectional view of a state in which a
도 1e는 게이트 전극(50a)형성 후의 부분 확대도인데, 도면에 도시된 바와 같이 아래로부터 반도체 기판(10), SiON층(30b), SiO2층(30a) 및 게이트 전극(50a)순으로 적층되어 있다. 여기서, 게이트 산화막(30)의 대부분을 차지하는 SiO2층(30a)의 측면이 노출되어 있음을 알수 있다.FIG. 1E is a partially enlarged view after the formation of the
도 1f 는 도 1e의 상태에서 세정 공정을 실시하므로써 SiO2층(30a)에 언더컷(70)이 형성된 상태를 도시한다. FIG. 1F shows a state in which the undercut 70 is formed in the SiO 2 layer 30a by performing the cleaning process in the state of FIG. 1E.
도 1g 는 게이트 전극을 포함한 전체 구조 상부에 질화막(또는 산화막:110)을 형성한 상태의 단면도를, 도 1h 는 전면 식각 공정을 실시하여 게이트 전극(50a)의 측벽에 스페이서(110a)를 형성한 상태의 단면도를 각각 나타낸다.
FIG. 1G is a cross-sectional view of a nitride film (or oxide film) 110 formed on an entire structure including a gate electrode, and FIG. 1H illustrates a
도 1i 는 반도체 기판(10)내에 소스 및 드레인(80 및 90)을 형성하여 트랜지스터가 형성된 상태의 단면도인데, 트랜지스터 동작시 소스(80)로 부터의 핫캐리어가 채널(100)을 통해 게이트 산화막의 언더컷으로 유입되어 트랜지스터 특성의 열화를 가져오게 된다. FIG. 1I is a cross-sectional view of a state in which transistors are formed by forming sources and
따라서 본 발명은 게이트 산화막의 측벽에 질화막이 형성되도록 하여 상술한 단점을 해소할 수 있는 반도체 소자의 게이트 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a gate of a semiconductor device capable of eliminating the above-described disadvantages by forming a nitride film on the sidewall of the gate oxide film.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 형성 방법은 반도체 기판 상부에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 및 상기 게이트 산화막을 식각하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 형성시 발생된 반응 생성물을 제거하는 단계; 플라즈마 질화 공정을 실시하여 노출된 상기 게이트 산화막 측벽 일부를 산화질화막으로 질화시키는 단계; 및 상기 게이트 전극 양측벽에 스페이서를 형성한 후에 상기 반도체 기판에 소스/드레인을 형성하는 단계를 포함하여 이루어 진 것을 특징으로 한다.A method of forming a gate of a semiconductor device according to the present invention for achieving the above object comprises the steps of forming a gate oxide film on the semiconductor substrate; Forming a polysilicon layer on the gate oxide layer; Etching the polysilicon layer and the gate oxide layer to form a gate electrode; Removing the reaction product generated when the gate electrode is formed; Performing a plasma nitridation process to nitrate the exposed sidewalls of the gate oxide layer with an oxynitride layer; And forming a source / drain on the semiconductor substrate after forming spacers on both sidewalls of the gate electrode.
삭제delete
삭제delete
삭제delete
삭제delete
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 게이트 형성 방법을 설명 하기 위한 단면도이다.3A to 3F are cross-sectional views illustrating a gate forming method of a semiconductor device according to the present invention.
도 3a 를 참조하면, 반도체 기판(10)상에 소자 분리를 위한 소자 분리막(20)이 형성된다. 이후, 도 2에 도시된 바와 같은 산화 공정을 실시하여 게이트 산화막(30)을 형성한다. 좀더 구체적으로 설명하면, 습식 산화 공정을 실시하여 SiO2층(30a)을 형성한 후 NO분위기에서 어닐 공정을 실시한다. 이 어닐 공정에 의해 반도체 기판(10)과 SiO2층(30a) 계면에 산화 질소막인 SiON층(30b)이 형성된다. 즉, 게이트 산화막(30)은 SiO2층(30a) 및 SiON층(30b)으로 이루어 진다.Referring to FIG. 3A, a
도 3b 는 게이트 산화막(30)을 포함한 전체 구조 상부에 폴리실리콘막(50)을 형성한 후 게이트 전극 형성을 위한 포토레지스트 패턴(60)을 형성한 상태의 단면도이다.3B is a cross-sectional view of a state in which a
도 3c 는 포토레지스트 패턴(60)을 마스크로한 에칭 공정에 의해 게이트 전극(50a)을 형성한 상태의 단면도인데, 표 1을 참조하여 게이트 전극 형성 공정을 상세히 설명하기로 한다.3C is a cross-sectional view of the
1) 안정화(stablization)공정1) Stabilization Process
반응 가스의 공급 없이 7mT의 압력하에서 안정화 공정을 실시한다.The stabilization process is carried out at a pressure of 7 mT without supply of reaction gas.
2) 자연 산화막 에칭 공정2) Natural Oxide Etching Process
압력 7mT, RF전력 100 내지 600W 조건하에서 자연산화막 에칭 공정을 실시한다.The native oxide film etching process is performed under a pressure of 7 mT and an RF power of 100 to 600 W.
3)폴리 에칭 공정3) poly etching process
3mT의 압력, 30 내지 300W의 RF 전력, 35 sccm 의 Cl2, 35 sccm의 HBr, 7sccm의 O2의 조건하에서 폴리 에칭 공정을 실시한다. 이때의 웨이퍼 온도는 100-300℃이며, 에치 비율(rate)은 500-3000Å/mim이다.The poly etch process is carried out under conditions of 3 mT pressure, 30-300 W RF power, 35 sccm Cl 2 , 35 sccm HBr, 7 sccm O 2 . At this time, the wafer temperature is 100-300 ° C, and the etch rate is 500-3000 mW / mim.
4)잔유물 에칭 공정4) residue etching process
폴리 에칭 공정 실시후의 잔유물은 1.5 mT의 압력, 200 내지 500W의 RF 전력, 20 sccm 의 Cl2, 5 sccm의 HBr, 7sccm의 O2의 조건하에서 제거된다.The residue after the poly etch process is removed under conditions of a pressure of 1.5 mT, RF power of 200-500 W, 20 sccm of Cl 2 , 5 sccm of HBr, and 7 sccm of O 2 .
5)폴리 큐어링 공정5) Poly Curing Process
산소기(oxygen radical)와 폴리 실리콘과의 반응 생성물을 에칭하기 위해 0.1-10mT의 압력, 100-1000W의 RF전력하에서 1-100sccm의 O2 및 불소 소스 가스인 1-100sccm의 ClF4 또는 SF6중 어느 하나의 가스, 1-100sccm의 NO, N2O 또는 NH3를 흘려 준다. 이 공정에 의해 산소기와 폴리 실리콘과의 반응 생성물이 불소(fluorine)에 의해 약하게(lightly)에칭 된다.To etch the reaction product of oxygen radical with polysilicon in 1-100sccm O 2 and 1-100sccm ClF 4 or SF 6 under 0.1-10mT pressure, 100-1000W RF power One of the gases, 1-100 sccm of NO, N 2 O or NH 3 flows. By this process, the reaction product of oxygen group with polysilicon is lightly etched by fluorine.
6)플라즈마 질화 공정6) plasma nitriding process
0.1-10mT의 압력, 50 내지 500W의 RF전력 하에서, 1-100sccm의 NO, N2O 또는 NH3를 흘려 준다. 이 공정에 의해 도 3d에 도시된 바와 같이 SiO2층(30a) 및 SiON층(30b)의 측벽에 질화막(200)이 10 내지 100Å의 두께로 형성된다.Under a pressure of 0.1-10 mT, RF power of 50 to 500 W, 1-100 sccm of NO, N 2 O or NH 3 is flowed. By this process, as shown in FIG. 3D, a
좀더 구체적으로 설명하면, 산소기와 폴리실리콘과의 반응 생성물을 약하게 에칭한 후 플라즈마 질화 공정을 실시한다. 플라즈마 질화 공정에 사용되는 RF전력은 기존의 폴리 실리콘 에치시 사용되는 RF 전력 보다 상당히 낮은 수준이다. 즉, 일정량의 식각비(etch rate)를 요구하는 RF전력이 아닌 단지 가스를 디스차지(discharge)하기 위한 RF전력이다. 질화비(nitridation rate)는 20-100Å/min 이다.In more detail, the plasma nitriding process is performed after a weak etching of the reaction product of the oxygen group and the polysilicon. The RF power used in the plasma nitridation process is significantly lower than the RF power used in conventional polysilicon etching. That is, the RF power for discharging the gas is not the RF power that requires a certain amount of etch rate. Nitriding rate is 20-100 kW / min.
도 3d 에 도시된 바와 같이, 기존에 래터럴(반도체 기판과 평행)하게 형성되었던 SiON층의 분포가 플라즈마 처리에 의해 본 발명에 있어서는 측면으로도 분포되어 있다. 이는 후속의 세정 공정에 의한 게이트 산화막의 언더컷을 방지할 수 있 고 나아가 트랜지스터 형성후 안정적인 소자 특성을 유지 할수 있게 한다.As shown in Fig. 3D, the distribution of the SiON layer, which has been conventionally formed laterally (parallel with the semiconductor substrate), is also distributed laterally in the present invention by plasma treatment. This can prevent undercut of the gate oxide film by the subsequent cleaning process and further, maintain stable device characteristics after transistor formation.
이후, 도 3e에 도시된 바와 같이 스페이서(110a) 형성 공정을 완료한 후 도 3f에 도시된 바와 같이 및 소스/드레인(80 및 90) 형성공정을 진행하여 트랜지스터를 형성하게 된다. 도 3f에 도시된 바와 같이 게이트 산화막의 측벽에는 기존과 달리 언더컷이 발생되지 않으므로 핫 캐리어 손상을 최대한 억제 할 수 있게 된다. Thereafter, as shown in FIG. 3E, the process of forming the
상술한 바와 같이 본 발명에 의하면 게이트 산화막에 언더컷이 발생되지 않도록하여 핫 캐리어에 의한 손상을 억제할 수 있다.As described above, according to the present invention, it is possible to prevent undercut in the gate oxide film and to prevent damage caused by hot carriers.
본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다. Although the present invention has been described with reference to the embodiments, one of ordinary skill in the art can modify and change various forms using such embodiments, and thus the present invention is not limited to these embodiments. It is limited by the claims.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030006520A KR100981673B1 (en) | 2003-02-03 | 2003-02-03 | Method of forming a gate in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030006520A KR100981673B1 (en) | 2003-02-03 | 2003-02-03 | Method of forming a gate in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040070483A KR20040070483A (en) | 2004-08-11 |
KR100981673B1 true KR100981673B1 (en) | 2010-09-13 |
Family
ID=37358737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030006520A KR100981673B1 (en) | 2003-02-03 | 2003-02-03 | Method of forming a gate in a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100981673B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990047941A (en) * | 1997-12-06 | 1999-07-05 | 구본준 | Method of manufacturing transistor in semiconductor device |
KR19990069748A (en) * | 1998-02-12 | 1999-09-06 | 구본준 | Manufacturing Method of Semiconductor Device |
KR20010112355A (en) * | 2000-01-19 | 2001-12-20 | 롤페스 요하네스 게라투스 알베르투스 | Method for removing residues with reduced etching of oxide |
-
2003
- 2003-02-03 KR KR1020030006520A patent/KR100981673B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990047941A (en) * | 1997-12-06 | 1999-07-05 | 구본준 | Method of manufacturing transistor in semiconductor device |
KR19990069748A (en) * | 1998-02-12 | 1999-09-06 | 구본준 | Manufacturing Method of Semiconductor Device |
KR20010112355A (en) * | 2000-01-19 | 2001-12-20 | 롤페스 요하네스 게라투스 알베르투스 | Method for removing residues with reduced etching of oxide |
Also Published As
Publication number | Publication date |
---|---|
KR20040070483A (en) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100957820B1 (en) | Manufacturing method of fin-type field effect transistor | |
TWI414040B (en) | Boron nitride and boron-nitride derived materials deposition method | |
KR100689826B1 (en) | High density plasma chemical vapor deposition methods using a fluorine-based chemical etching gas and methods of fabricating a semiconductor device employing the same | |
JP6027531B2 (en) | MOS transistor including SiON gate dielectric with increased nitrogen concentration at its sidewall | |
US7772643B2 (en) | Methods of fabricating semiconductor device having a metal gate pattern | |
KR100464852B1 (en) | Method of forming gate oxide layer in semiconductor device | |
US6902681B2 (en) | Method for plasma etching of high-K dielectric materials | |
KR100766229B1 (en) | Method of manufacturing a flash memory device | |
JP5595481B2 (en) | Method of selective nitrogenation | |
US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
US20030003682A1 (en) | Method for manufacturing an isolation trench filled with a high-density plasma-chemical vapor deposition oxide | |
US7678535B2 (en) | Method for fabricating semiconductor device with recess gate | |
TW200839866A (en) | Methods for recess etching | |
KR100616498B1 (en) | Fabricating method of semiconductor device with poly/tungsten gate electrode | |
KR100981673B1 (en) | Method of forming a gate in a semiconductor device | |
KR100616187B1 (en) | Method of forming a dielectric layer in a semiconductor device | |
KR100516991B1 (en) | Method of forming a gate in a semiconductor device | |
KR100245081B1 (en) | Method of forming an element isolation film in a semiconductor device | |
KR101062835B1 (en) | Method for manufacturing gate electrode of semiconductor device using double hard mask | |
KR100780686B1 (en) | Method for fabricating semiconductor device | |
KR100609035B1 (en) | Method for fabricating gate of mos transistor in semiconductor device | |
KR100596882B1 (en) | Method for forming polysilicon gate | |
KR20040006480A (en) | Method for forming gate spacer of semiconductor device | |
KR20000005609A (en) | Method for fabricating semiconductor devices and thin dielectric film used therefor | |
KR100877878B1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190819 Year of fee payment: 10 |