KR100981442B1 - 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법 - Google Patents

고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법 Download PDF

Info

Publication number
KR100981442B1
KR100981442B1 KR1020090073541A KR20090073541A KR100981442B1 KR 100981442 B1 KR100981442 B1 KR 100981442B1 KR 1020090073541 A KR1020090073541 A KR 1020090073541A KR 20090073541 A KR20090073541 A KR 20090073541A KR 100981442 B1 KR100981442 B1 KR 100981442B1
Authority
KR
South Korea
Prior art keywords
chip
led die
ceramic
circuit board
ceramic substrate
Prior art date
Application number
KR1020090073541A
Other languages
English (en)
Inventor
김성남
Original Assignee
(주)아스트로닉
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아스트로닉 filed Critical (주)아스트로닉
Priority to KR1020090073541A priority Critical patent/KR100981442B1/ko
Application granted granted Critical
Publication of KR100981442B1 publication Critical patent/KR100981442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 고휘도 백색 엘이디칩 집적화 패키징 소자 및 그 제조방법에 대한 것이다. 본 발명에 의한 고휘도 백색 엘이디칩 집적화 패키징 소자 제조방법은, 비전도성 및 열전도성 물질로 엘이디 다이칩이 안착될 부분인 칩 안착부를 형성하는 칩안착부 형성단계와; 상기 금속패널의 칩 안착부 외측 둘레에, 세라믹분말을 투입하여 세라믹 패킹 베이스를 성형하는 제 1 성형단계와; 상기 세라믹 패킹 베이스에 회로인쇄가 된 박판 회로기판을 안착하는 회로 안착 단계와; 상기 박판 회로기판이 안착된 상면에 세라믹분말을 투입하고 가열하고 프레스로 압출하여 세라믹 패킹 커버을 포함한 전체 세라믹 기판을 완성하는 제 2 성형단계와; 상기 칩 안착부에 엘이디 다이칩을 집적화 배열 및 다이본딩하는 다이본딩 단계와; 상기 다이본딩된 전체 엘이디 다이칩 상호 간을 와이어로 일련 연결하고 그 일련 연결(들) 단부의 엘이디 다이칩과 상기 세라믹 기판의 회로를 와이어로 연결하여 상기 전체 엘이디 다이칩이 통전상태가 되도록 하는 와이어본딩단계와; 상기 와이어 본딩단계가 종료된 세라믹 패킹 내측에 액상 에폭시를 투입하고 상기 액상투입된 에폭시가 경화되어 칩 패킹이 완료되는 칩 패킹단계를 포함하여 구성를 포함한다.
엘이디, 조명, 집적화, 세라믹, 와이어

Description

고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법{A Manufacturing Method Of A High-Intensity White LED Die Chip Intergrated Pakage}
본 발명은 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 및 그 제조방법에 대한 것으로, 더욱 상세하게는, 회로인쇄가 된 박판 회로가 내부에 패키징하여 형성된 세라믹 기판에, 와이어로 일련 연결된 집적화 배열된 엘이디 다이칩을 와이어로 본딩하여 형성한 고휘도 백색 엘이디칩 집적화 패키징에 대한 것이다.
종래의 엘이디 조명장치에서 엘이디 소자는 각 엘이디 다이칩에 대해 개별로 구성된 금속의 회로 기판(metal frame)과, 그 위에 배열(부착)한 엘이디 다이칩으로 구성되며, 와이어로 회로기판과 엘이디 다이칩을 연결시키는 것에 의해 엘이디 소자에 전원이 공급되는 구성이었으나, 이러한 구성은 와이어로 엘이디 소자와 회로기판(metal frame)을 일일이 연결하여야 하므로 작업이 어렵고 시간과 노력이 요구된다.
한편, 금속 회로기판은 습기 등에 의해 손상이 될 수 있으므로 장기간 외부 에 노출되어 사용되는 가로등 등의 조명장치의 경우에는 눈 비등에 노출될 수 있고, 염분에 의해 부식, 산화가 발생하며, 엘이디 다이칩의 발열에 의해 가열되어 있던 회로기판이 냉각되면서 수증기가 응결되어 회로 쇼트가 발생할 수 있다.
본 발명의 목적은, 회로인쇄가 된 박판 회로가 내부에 패키징하여 형성된 세라믹 기판에, 집적화 배열 및 와이어 본딩된 엘이디 다이칩을 와이어로 연결하므로 본딩 작업이 단순하고 작업시간과 비용을 절약하며 회로의 손상을 방지할 수 있으므로 유지보수 비용이 대폭 절감되는 것이 가능한 고휘도 백색 엘이디칩 집적화 패키징 및 그 제조방법을 구현하는 것이다.
상기 목적을 달성하기 위한 본 발명에 의한 고휘도 백색 엘이디칩 집적화 패키징 소자는, 엘이디 다이칩이 집적화 형성되는 고휘도 백색 엘이디칩 집적화 패키징 소자로, 상기 엘이디 다이칩의 방열을 수행하는 금속패널 상면에 중앙에 비전도성 및 열전도성 물질로 돌설 형성되는 칩 안착부와; 상기 금속패널 상면에 형성되며, 상기 칩 안착부 외측 둘레를 둘러싸는 세라믹 패킹과, 상기 세라믹패킹 내에 패킹되는 박판 회로기판을 포함하여 구성되는 세라믹기판과; 상기 각 칩 안착부에 집적화 배열 및 다이본딩되는 엘이디 다이칩과; 상기 엘이디 다이칩들이 일련(string) 연결되도록 엘이디 다이칩과 엘이디 다이칩을 와이어로 직접 연결하고, 상기 일련 연결(들) 단부의 엘이디 다이칩을 상기 세라믹 회로기판의 회로에 와이어로 직접 연결 전기적 통전상태가 될 수 있도록 하는 와이어본딩부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 의한 고휘도 백색 엘이디칩 집적화 패키징 소자는, 엘이디 다이칩이 집적화 형성되는 고휘도 백색 엘이디칩 집적화 패키징 소자로, 상기 엘이디 다이칩의 방열을 수행하는 금속패널 상면 중앙에 비전도성 및 열전도성 물질로 돌설 형성되는 칩 안착부와; 상기 금속패널 상면에 형성되며, 상기 칩 안착부 외측 둘레를 둘러싸는 세라믹 패킹과, 상기 세라믹패킹의 내에 패킹되는 박판 회로기판을 포함하여 구성되는 세라믹기판과; 상기 칩 안착부에 집적화 배열 및 다이본딩되는 엘이디 다이칩과; 상기 칩 안착부에 집적화 배열 및 다이본딩되는 통전패드와; 상기 엘이디 다이칩들과 통전패드들이 일련 연결되도록 엘이디 다이칩과 통전패드를 와이어로 직접 연결하고, 그 일련 연결(들) 단부의 엘이디 다이칩 또는 통전패드를 상기 세라믹 기판의 회로에 와이어로 직접 연결하여 전체 엘이디 다이칩에 대해 전기적 통전상태가 될 수 있도록 하는 와이어본딩부를 포함하는 것을 특징으로 한다.
상기 통전패드는 통전시 발광하는 물질로 형성되는 것을 특징으로 한다.
상기 와이어 본딩부의 형성 후에 상기 세라믹 패킹 내측에 액상으로 충전된 후에 경화된 에폭시층을 포함하여 구성되는 것을 특징으로 한다.
상기 세라믹 패킹의 외측면으로는 상기 박판 회로기판에 연결되는 다수 방열핀이 노출되도록 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 의한 고휘도 백색 엘이디칩 집적화 패키징 소자 제조방법은, 비전도성 및 열전도성 물질로 엘이디 다이칩이 안착될 부분인 칩 안착부를 형성하는 칩안착부 형성단계와; 상기 금속패널의 칩 안착부 외측 둘레에, 세라믹분말을 투입하여 세라믹 패킹 베이스를 성형하는 제 1 성형단계와; 상기 세라믹 패킹 베이스에 회로인쇄가 된 박판 회로기판을 안착하는 회로 안착 단계와; 상기 박판 회로기판이 안착된 상면에 세라믹분말을 투입하고 가열하고 프레스로 압출하여 세라믹 패킹 커버을 포함한 전체 세라믹 기판을 완성하는 제 2 성형단계와; 상기 칩 안착부에 엘이디 다이칩을 집적화 배열 및 다이본딩하는 다이본딩 단계와; 상기 다이본딩된 전체 엘이디 다이칩 상호 간을 와이어로 일련 연결하고 그 일련 연결(들) 단부의 엘이디 다이칩과 상기 세라믹 기판의 회로를 와이어로 연결하여 상기 전체 엘이디 다이칩이 통전상태가 되도록 하는 와이어본딩단계와; 상기 와이어 본딩단계가 종료된 세라믹 패킹 내측에 액상 에폭시를 투입하고 상기 액상투입된 에폭시가 경화되어 칩 패킹이 완료되는 칩 패킹단계를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 의한 고휘도 백색 엘이디칩 집적화 패키징 소자 제조방법은, 비전도성 및 열전도성 물질로 엘이디 다이칩 또는 통전패드가 안착될 부분인 칩 안착부를 형성하는 칩안착부 형성단계와; 세라믹분말을 투입하여 세라믹 패킹 베이스를 성형하는 제 1 성형단계와; 상기 세라믹 패킹 베이스 위에 회로인쇄가 된 박판 회로기판을 안착하는 회로 안착 단계와; 상기 박판 회로기판이 안착된 위에 세라믹분말을 투입하여 가열하고 프레스로 압출하여 세라믹 패킹 커버을 포함한 전체 세라믹 기판을 완성하는 제 2 성형단계와; 상기 칩 안착부에 엘이디 다이칩과 상기 통전패드를 다이본딩하는 다이본딩 단계와; 상기 다이본딩된 엘이디 다이칩들과 통전패드들을 와이어로 일련 연결하고, 그 일련 연결(들) 단부의 엘이디 다이칩 또는 통전패드와 상기 세라믹 기판의 회로를 와이어로 연결하여 상기 엘이디 다이칩 및 통전패드가 통전상태가 되도록 하는 와이어본딩단계와; 상기 와이어 본딩단계가 종료된 세라믹 기판 내측에 액상 에폭시를 투입하고 상기 액상투입된 에폭시가 경화되어 칩 패킹이 완료되는 칩 패킹 단계를 포함하여 구성되는 것을 특징으로 한다.
상기 세라믹 기판의 외측면으로는 상기 박판 회로기판에서 연장 형성되는 다수 방열핀이 노출되도록 상기 세라믹 기판이 압출 성형되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 의한 고휘도 백색 엘이디 다이칩은, 엘이디 다이와; 상기 엘이디 다이 상면에 형성되며 각각 서로 일정 간격 이격되어 상기 엘이디 다이를 통하여 통전되는 적어도 한 쌍의 선상 접점을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 세라믹 기판은 박판 회로기판이 패킹 형성되므로, 회로기판의 방수성능이 뛰어나며, 오랜 기간 외부에 노출되는 가로등 등의 조명장치 등에 사용되는 경우에도 눈 비나 온도의 변화에 의한 회로의 손상을 방지할 수 있으므로, 엘이디 집적화 조명모듈의 수명을 연장하며, 조명장치의 설치 및 유지보수에 소요되는 비용을 획기적으로 감소시킨다.
본 발명은 또한, 집적화 배열된 엘이디 다이칩과 엘이디 다이칩(또는 엘이디 다이칩과 통전패드)을 직접 와이어로 일련 연결하므로, 와이어 본딩 작업이 단순하 고 작업시간과 비용을 절약할 수 있게 된다.
이하 상기와 같은 구성을 갖는 본 발명에 의한 고휘도 백색 엘이디칩 집적화 패키징 및 그 제조방법의 바람직한 실시예의 구성을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1a와 1b는 본 발명의 실시예의 고휘도 백색 엘이디칩 집적화 패키징을 예시한 사시도이고, 도 1c는 고휘도 엘이디 다이칩 및 엘이디 다이칩에 대한 와이어 본딩 상태를 예시한 사시도이다. 도 2a 내지 도 2c는 본 발명의 실시예의 세라믹 기판의 구성을 예시한 분해사시도이고, 도 3은 본 발명의 실시예의 고휘도 백색 엘이디칩 집적화 패키징의 제조과정을 예시한 흐름도이다.
도 1a에 도시된 본 발명의 실시예의 고휘도 백색 엘이디칩 집적화 패키징 소자(20)는, 상기 엘이디 다이칩(22)의 방열을 수행하는 금속패널(26)과, 상기 금속패널(26) 상면에 소성 압출 성형되는 세라믹기판(21)과, 집적 배열되는 다수의 엘이디 다이칩(22)과, 엘이디 다이칩(22)과 엘이디 다이칩(22) 및 엘이디 다이칩(22)과 세라믹기판 회로(21c)를 와이어(23)로 연결한 와이어본딩부와, 와이어본딩 완료 후에 상부에 액상 투입되어 경화되는 에폭시층을 포함하여 구성된다.
도 1c에 도시된 바와 같이 본 발명의 실시예의 엘이디 다이칩(22)은 엘이디 다이(22b)와, 2 쌍의 선상접점(22a)으로 형성되며, 각 쌍의 선상접점(22a)은 엘이디 다이(22b) 상에 서로 근접한 위치에 (일정간격 이격되어) 있어서 엘이디 다 이(22b)를 통해 통전되며 엘이디 다이(22b)가 빛을 발생시키게 된다. 본 발명의 다른 실시예에서 엘이디 다이칩(22)은 한 쌍의 선상 접점만 형성되는 것도 가능하며, 다수 쌍이 형성되는 것도 가능하며 실시예에 따라 변화될 수 있는 부분이다.
도 2a 내지 도 2c에 도시된 바와 같이 본 실시예의 금속패널(26)은 열전도성이 뛰어난 구리재질로 형성되며, 그 상부에 비전도성 및 열전도성 물질로 형성된 칩안착부(25)가 돌설된다. 본 실시예의 금속패널은 방열판으로 기능하며 칩 안착부에 안착된 엘이디 다이칩(22)의 발광에 의해 발생한 열을 외부로 방출한다.
본 실시예의 칩안착부는 여러 다이칩이 하나의 칩안착부에 안착될 수 있는 면상으로 형성될 수도 있고, 하나의 칩안착부에 하나의 다이칩이 안착되도록 점상으로 형성되는 것이 가능하며, 실시예에 따라 변화될 수 있는 부분이다.
도 2c에서 본 실시예의 세라믹 기판(21)은, 상기 금속패널 상부에 소성 압출 성형되며, 칩 안착부(25) 외측 둘레를 둘러싸는 세라믹 패킹(21-1)과, 상기 세라믹패킹(21-1)의 압출 성형시 상기 세라믹패킹(21-1) 내에 패킹되는 박판 회로기판(21c)을 포함하여 구성된다.
본 실시예의 세라믹 기판(21)은, 세라믹 패킹 베이스(21a)와 세라믹패킹버버를 포함하는 세라믹 패킹과 박판 회로기판(21c)을 포함하여 형성되며, 금속패널(26) 상면에 성형틀을 안착하고 세라믹분말을 투입하여 세라믹 패킹베이스(21a)를 형성하고 그 위에 박판 회로기판(21c)를 안착한 후 그 상부에 다시 세라믹 분말을 투입한 후 열을 가하여 프레스에 의해 압출 형성된다.
세라믹 분말은 금속패널(26)에 형성된 홀(미도시)들에 투입되어 세라믹 기 판(21)이 금속패널(26)에 고정될 수 있는 구조를 형성하며, 박판 회로기판(21c)은 동박판으로 형성되며 세라믹 패킹(21-1) 내측 테두리에 ㄱ 및 ㄴ자로 일부 노출되며 엘이디 다이칩(22)과 와이어(23) 연결을 위한 전기접점이 노출형성된 회로부분에 형성되며, 세라믹 패킹(21-1) 양측에는 전선연결부(27) 및 전선이 통과하는 홀(28)이 형성된다.
또한, 세라믹 패킹(21-1) 외측면 테두리에는 상기 박판 회로기판(21c)에서 발생하는 열의 방출을 위한 다수 방열핀(29) 노출 형성되며, 방열핀(29)은 박판 회로기판(21c)에 물리적으로 연결된다.
본 발명의 실시예에서 엘이디 다이칩(22)과 엘이디 다이칩(22)은 와이어(금사)(23)에 의해 상호 표면상에서 선상접점(22a)을 통하여 일련으로 직접 연결되며, 각 일련의 엘이디 다이칩(22) 연결의 단부에 있는 엘이디 다이칩(22)과 세라믹기판의 전기접점을 와이어(23)로 직접 연결하여 전기적 통전상태가 될 수 있도록 하는 와이어 본딩부가 형성된다.
도 1c에 도시된 본 발명의 다른 실시예에서 엘이디 다이칩(22)은 통전패드(31)를 경유하여 다른 엘이디 다이칩(22)으로 와이어(33)에 의해 연결된다. 즉, 엘이디 다이칩(22)과 통전패드(31)는 각각 칩 안착부(25)에 안착되며, 엘이디 다이칩(22)과 통전패드(31)는 교대로 와이어(33)에 의해 지그재그 형태로 일련 연결되고, 각 일련 연결에서 단부의 엘이디 다이칩(22)이나 통전패드(31)는 직접 와이어(33)에 의해 세라믹 기판의 전기접점에 연결되어 와이어 본딩부를 형성한다.
본 실시예의 통전패드는 통전에 의해 발광하는 물질로 형성되며, 이에 의해 조명장치의 조도를 향상시키는 기능을 한다. 본 실시예에서 하나의 엘이디 다이칩과 하나의 통전패드를 연결하는 와이어본딩부는 엘이디 다이칩의 2개의 접점에 연결되는 2개의 와이어에 의해 연결된다. 따라서 하나의 와이어에 단락이 있는 경우에도 다른 와이어에 의해 엘이디 다이칩들에 대한 통전상태가 유지되므로 전체 소자에 대한 발광상태가 유지될 수 있게 된다.
본 발명의 실시예에서 에폭시층은 형광물질과 경화제를 포함하는 액상 에폭시를 사용하며, 액상 에폭시는 와이어본딩이 완료된 상태에서 투입되므로 와이어 본딩의 형상을 변형시킴 없이 각부에 골고루 투입되며, 경화된 후에는 전체 구성부분이 상호간 그리고 외부와 절연상태가 될 수 있도록 하며 이에 의해 고휘도 백색 엘이디 다이칩 집적화 패키징 소자(20)에 대한 전체 패킹이 완료되게 된다.
상기 금속패널(26)은 조명장치의 특성에 따른 방열시스템과 결합되어 고휘도 백색 엘이디 다이칩 집적화 패키징 소자의 발광시 발생하는 열을 그 방열시스템으로 방출하게 되는데, 본 발명에서는 각 엘이디 다이칩(22)이 바로 방열을 수행하는 금속패널과 연결(전기적으로는 비전도성인 열전도성 칩안착부, 대략 0.1mm 두께, 에 의해 절연)되어 열전도 될 수 있는 구성이므로 고휘도 백색 엘이디 다이칩 집적화 패키징 소자에 대한 효율적인 방열이 가능해진다.
다음은 상기와 같은 구성의 본 발명의 실시예의 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법의 바람직한 실시예의 작용을 설명한다.
금속패널(26)의 상면에 비전도성 및 열전도성인 물질로 엘이디 다이칩(엘이 디 다이칩 또는 통전패드)가 안착될 칩안착부를 형성한다(제50단계).
상기 금속패널에 성형틀을 안착시키고, 상기 칩안착부의 둘레에 세라믹 기판을 형성한다. 즉, 세라믹분말을 투입하여 세라믹패킹 베이스(21a)를 성형한다(제51단계). 세라믹 패킹 베이스(21a)에 세라믹 패킹베이스(21a) 상면에 박판 회로기판(21c)을 안착시키고, 상기 박판회로기판(21c) 상부에 다시 세라믹 분말을 투입하고 가열하고 프레스로 압출하여 세라믹 패킹 커버(21b)를 포함한 전체 세라믹 기판(21)을 성형한다(제53단계,제55단계).
이때, 세라믹 패킹(21-1) 내측 테두리에는 회로기판(21c)가 ㄱ자 또는 ㄴ자 모양으로 일부 노출되어 전기접점을 형성한다. 세라믹 패킹(21-1) 외측 측면으로는 상기 박판 회로기판(21c)에 연결되는 다수의 방열핀(29)이 노출되도록 세라믹 기판(21)이 성형된다.
상기 세라믹 기판 내측에 형성된 칩 안착부(25)에 엘이디 다이칩(22)(통전패드를 매개로 엘이디 다이칩이 와이어 본딩되는 경우는 엘이디 다이칩과 통전패드)을 집적화 배열 및 다이본딩한다.
상기 엘이디 다이칩(22)과 근접한 엘이디 다이칩(22)을 각 엘이디 다이칩(22)의 표면상에 형성된 접점에 와이어(23,33)가 직접 연결될 수 있도록 와이어 본딩을 형성한다. 한편, 통전패드(31)를 매개로 와이어본딩이 수행되는 경우는 하나의 엘이디 다이칩(22)의 두개의 단자가 하나의 통전패드(31)에 연결되도록 2 와이어 본딩을 수행하는 것이 가능하다.
상기 엘이디 다이칩 일련 연결(들)이나 엘이디 다이칩(22)과 통전패드(31)의 일련 연결(들) 단부의 엘이디 다이칩(22)이나 통전패드(31)는 와이어(33)로 세라믹 기판의 전기접점에 연결된다(제55단계).
와이어 본딩이 완료된 후 세라믹 패킹 내측에는 각 구성요소 즉, 엘이디 다이칩(22), 와이어(23,33), 회로기판(또는 전기접점)(21c), 통전패드(31)가 모두 덮어지도록 액상의 에폭시가 투입되며, 일정시간 경과 후 액상의 에폭시는 구성요소의 형태에 영향 없이 경화되어 엘이디 칩 패킹이 완료되게 된다(제57단계).
본 발명의 권리범위는 상기 실시예에 한정되는 것이 아니라 특허청구범위에 기재된 사항에 의해 정해지며, 특허청구범위 기재사항과 균등범위에서 당업자가 행한 다양한 변형과 개작을 포함함은 자명하다.
도 1a와 1b는 본 발명의 실시예의 고휘도 백색 엘이디칩 집적화 패키징을 예시한 사시도이고, 도 1c는 고휘도 엘이디 다이칩 및 엘이디 다이칩에 대한 와이어 본딩 상태를 예시한 사시도이다. 도 2a 내지 도 2c는 본 발명의 실시예의 세라믹 기판의 구성을 예시한 분해사시도이고, 도 3은 본 발명의 실시예의 고휘도 백색 엘이디칩 집적화 패키징의 제조과정을 예시한 흐름도이다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 비전도성 및 열전도성 물질로 엘이디 다이칩이 안착될 부분인 칩 안착부를 형성하는 칩안착부 형성단계와;
    상기 금속패널의 칩 안착부 외측 둘레에, 세라믹분말을 투입하여 세라믹 패킹 베이스를 성형하는 제 1 성형단계와;
    상기 세라믹 패킹 베이스에 회로인쇄가 된 박판 회로기판을 안착하는 회로 안착 단계와; 상기 박판 회로기판이 안착된 상면에 세라믹분말을 투입하고 가열하고 프레스로 압출하여 세라믹 패킹 커버을 포함한 전체 세라믹 기판을 완성하는 제 2 성형단계와;
    상기 칩 안착부에 엘이디 다이칩을 집적화 배열 및 다이본딩하는 다이본딩 단계와; 상기 다이본딩된 전체 엘이디 다이칩 상호 간을 와이어로 일련 연결하고 그 각 일련 연결 단부의 엘이디 다이칩과 상기 세라믹 기판의 회로를 와이어로 연결하여 상기 전체 엘이디 다이칩이 통전상태가 되도록 하는 와이어본딩단계와;
    상기 와이어 본딩단계가 종료된 세라믹 패킹 내측에 액상 에폭시를 투입하고 상기 액상투입된 에폭시가 경화되어 칩 패킹이 완료되는 칩 패킹단계를 포함하여 구성되는 것을 특징으로 하는 고휘도 백색 엘이디칩 집적화 패키징 소자 제조방법.
  7. 비전도성 및 열전도성 물질로 엘이디 다이칩 또는 통전패드가 안착될 부분인 칩 안착부를 형성하는 칩안착부 형성단계와;
    세라믹분말을 투입하여 세라믹 패킹 베이스를 성형하는 제 1 성형단계와; 상기 세라믹 패킹 베이스 위에 회로인쇄가 된 박판 회로기판을 안착하는 회로 안착 단계와; 상기 박판 회로기판이 안착된 위에 세라믹분말을 투입하여 가열하고 프레스로 압출하여 세라믹 패킹 커버을 포함한 전체 세라믹 기판을 완성하는 제 2 성형단계와;
    상기 칩 안착부에 엘이디 다이칩과 상기 통전패드를 다이본딩하는 다이본딩 단계와;
    상기 다이본딩된 엘이디 다이칩들과 통전패드들을 와이어로 일련 연결하고, 그 각 일련 연결 단부의 엘이디 다이칩 또는 통전패드와 상기 세라믹 기판의 회로를 와이어로 연결하여 상기 엘이디 다이칩 및 통전패드가 통전상태가 되도록 하는 와이어본딩단계와;
    상기 와이어 본딩단계가 종료된 세라믹 기판 내측에 액상 에폭시를 투입하고 상기 액상투입된 에폭시가 경화되어 칩 패킹이 완료되는 칩 패킹 단계를 포함하여 구성되는 것을 특징으로 하는 고휘도 백색 엘이디칩 집적화 패키징 소자 제조방법.
  8. 청구항 7 또는 8에 있어서, 상기 세라믹 기판의 외측면으로는 상기 박판 회로기판에서 연장 형성되는 다수 방열핀이 노출되도록 상기 세라믹 기판이 압출 성형되는 것을 특징으로 하는 고휘도 백색 엘이디 칩 집적화 패키징 소자 제조방법.
  9. 삭제
KR1020090073541A 2009-08-10 2009-08-10 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법 KR100981442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073541A KR100981442B1 (ko) 2009-08-10 2009-08-10 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073541A KR100981442B1 (ko) 2009-08-10 2009-08-10 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법

Publications (1)

Publication Number Publication Date
KR100981442B1 true KR100981442B1 (ko) 2010-09-13

Family

ID=43009974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073541A KR100981442B1 (ko) 2009-08-10 2009-08-10 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100981442B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108366462A (zh) * 2018-04-20 2018-08-03 上海路傲电子科技有限公司 一种线性恒流驱动芯片及多芯片并联led照明电路
CN109524374A (zh) * 2018-12-13 2019-03-26 麦科勒（滁州）新材料科技有限公司 一种led发光模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066742A (ko) * 2003-10-01 2006-06-16 에너트론 인코포레이티드 발광 다이오드 광 엔진용 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066742A (ko) * 2003-10-01 2006-06-16 에너트론 인코포레이티드 발광 다이오드 광 엔진용 장치 및 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108366462A (zh) * 2018-04-20 2018-08-03 上海路傲电子科技有限公司 一种线性恒流驱动芯片及多芯片并联led照明电路
CN108366462B (zh) * 2018-04-20 2020-08-21 上海路傲电子科技有限公司 一种线性恒流驱动芯片及多芯片并联led照明电路
CN111935874A (zh) * 2018-04-20 2020-11-13 上海路傲电子科技有限公司 一种线性恒流驱动芯片及多芯片并联led照明电路
CN111935874B (zh) * 2018-04-20 2023-09-05 上海路傲电子科技有限公司 一种线性恒流驱动芯片及多芯片并联led照明电路
CN109524374A (zh) * 2018-12-13 2019-03-26 麦科勒（滁州）新材料科技有限公司 一种led发光模块
CN109524374B (zh) * 2018-12-13 2024-03-12 麦科勒（滁州）新材料科技有限公司 一种led发光模块

Similar Documents

Publication Publication Date Title
US12007081B2 (en) Lighting assembly and method for manufacturing a lighting assembly
US7075114B2 (en) Light-emitting diode for large current driving
JP5210433B2 (ja) Ｌｅｄユニット
JP2004265986A (ja) 高輝度発光素子及びそれを用いた発光装置及び高輝度発光素子の製造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
KR100981442B1 (ko) 고휘도 백색 엘이디 다이칩 집적화 패키징 소자 제조방법
KR100646405B1 (ko) 히트 씽크 일체형 발광 다이오드
JP2010080796A (ja) 照明装置
KR20090068399A (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
KR101278835B1 (ko) 엘이디용 회로기판원판, 회로기판, 엘이디유닛, 조명기구 및 제조방법
JP2009076803A (ja) 発光モジュール及び発光装置
KR101216936B1 (ko) 발광 다이오드
KR101186646B1 (ko) 발광 다이오드
KR101145209B1 (ko) 발광장치
KR100916158B1 (ko) 방열 기능을 갖는 엘이디 패키지
KR102375356B1 (ko) 방열성능이 향상된 엘이디 모듈
KR100907345B1 (ko) 엘이디 집적화 조명모듈을 이용한 가로등
KR20120096136A (ko) 발광다이오드 패키지 및 그것의 제조방법
KR101105006B1 (ko) 엘이디방열어셈블리 및 엘이디방열어셈블리의 제조방법
KR100609784B1 (ko) 일체형 방열판을 가지는 발광다이오드 패키지 및 멀티패키지 모듈
KR20060039625A (ko) 열방출부를 포함하는 칩 ｌｅｄ장치
KR101138442B1 (ko) 발광소자
KR101530695B1 (ko) 방열성능을 향상하고 누설전류를 방지하기 위한 금속회로를 장착한 고광력 ｌｅｄ 광원 구조체
JP2009283385A (ja) 照明装置
JP2012009631A (ja) 発光装置及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee