KR100977229B1 - Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same - Google Patents

Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same Download PDF

Info

Publication number
KR100977229B1
KR100977229B1 KR1020030100998A KR20030100998A KR100977229B1 KR 100977229 B1 KR100977229 B1 KR 100977229B1 KR 1020030100998 A KR1020030100998 A KR 1020030100998A KR 20030100998 A KR20030100998 A KR 20030100998A KR 100977229 B1 KR100977229 B1 KR 100977229B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
gate
organic
gate insulating
Prior art date
Application number
KR1020030100998A
Other languages
Korean (ko)
Other versions
KR20050070779A (en
Inventor
한창욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030100998A priority Critical patent/KR100977229B1/en
Publication of KR20050070779A publication Critical patent/KR20050070779A/en
Application granted granted Critical
Publication of KR100977229B1 publication Critical patent/KR100977229B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material

Abstract

본 발명은 공정이 용이하고 저가인 도전성 물질을 이용하여 형성되고, 또한 유기 반도체층과의 접합특성이 우수한 소스/드레인 전극이 구성요소로 포함되는 유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자에 관한 것으로서, 특히 본 발명에 의한 유기 TFT는 하부기판 상에 형성된 게이트 전극; 상기 게이트 전극을 포함한 상기 하부기판의 전면에, 유기 절연물질로 형성되는 게이트 절연막; 상기 게이트 절연막 상에, 상기 게이트 전극의 양 에지에 각각 오버랩되는 소스 전극과 드레인 전극; 및 상기 소스 전극과 드레인 전극을 포함한 상기 게이트 절연막의 일부에 형성된 유기 반도체층을 포함하여 구성되고, 상기 소스 전극과 드레인 전극 각각은, 상기 게이트 절연막 상에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 하나의 금속으로 형성되는 제1층과, 상기 유기 반도체층과 상기 제1층 사이에 불순물이 도핑된 도전물질로 형성되는 제2층을 포함하여 이루어지는 것을 특징으로 한다.The present invention provides an organic TFT comprising a source / drain electrode as a component, which is formed using an easy-to-process and inexpensive conductive material, and has excellent bonding characteristics with an organic semiconductor layer, and a manufacturing method thereof, and a liquid crystal display device using the same. In particular, the organic TFT according to the present invention comprises a gate electrode formed on the lower substrate; A gate insulating film formed on an entire surface of the lower substrate including the gate electrode and formed of an organic insulating material; Source and drain electrodes overlapping both edges of the gate electrode on the gate insulating layer; And an organic semiconductor layer formed on a portion of the gate insulating film including the source electrode and the drain electrode, wherein each of the source electrode and the drain electrode includes copper (Cu), molybdenum (Mo), and chromium on the gate insulating film. A first layer formed of one of (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) metal, and a conductive material doped with impurities between the organic semiconductor layer and the first layer. It characterized in that it comprises a second layer formed of.

유기TFT, 오프-커런트 개선, 리프트 현상방지Organic TFT, off-current improvement, lift prevention

Description

유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자{Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same}Organic TFT and its manufacturing method, and liquid crystal display device using the same {Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same}

도 1은 종래 기술에 의한 TFT의 단면도.1 is a cross-sectional view of a TFT according to the prior art.

도 2는 종래 기술에 의한 TFT를 포함한 액정표시소자의 단면도.2 is a cross-sectional view of a liquid crystal display device including a TFT according to the prior art.

도 3은 종래 기술에 의한 유기 TFT의 단면도.3 is a cross-sectional view of an organic TFT according to the prior art.

도 4a 내지 도 4c는 본 발명의 제 1 실시예에 의한 유기 TFT의 단면도.4A to 4C are cross-sectional views of an organic TFT according to a first embodiment of the present invention.

도 5는 본 발명의 제 1 실시예에 의한 유기 TFT를 포함한 액정표시소자의 단면도.5 is a cross-sectional view of a liquid crystal display device including an organic TFT according to a first embodiment of the present invention.

도 6a 내지 도 6c는 본 발명의 제 2 실시예에 의한 유기 TFT의 단면도.6A to 6C are cross-sectional views of organic TFTs according to a second embodiment of the present invention.

도 7은 본 발명의 제 2 실시예에 의한 유기 TFT를 포함한 액정표시소자의 단면도.7 is a cross-sectional view of a liquid crystal display device including an organic TFT according to a second embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

111 : 하부기판 112a : 게이트 전극 111: lower substrate 112a: gate electrode

113 : 게이트 절연막 114 : p타입 유기 반도체층 113: gate insulating film 114: p-type organic semiconductor layer

115a : 소스 전극 115b : 드레인 전극 115a: source electrode 115b: drain electrode

121, 521 : 금속층 122 : 투명도전층 121, 521: metal layer 122: transparent conductive layer                 

123 : p형 도핑층 522 : n+a-Si층123: p-type doping layer 522: n + a-Si layer

514 : n타입 유기 반도체층514 n-type organic semiconductor layer

본 발명은 박막트랜지스터(TFT: Thin Film Transistor)에 관한 것으로, 특히 저가이고 공정이 용이하며 접촉 특성이 우수한 소스/드레인 전극을 포함하는 유기 TFT 및 그 제조방법 그리고, 이를 적용한 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT), and more particularly, an organic TFT including a source / drain electrode having low cost, easy processing, and excellent contact characteristics, and a method of manufacturing the same; and a liquid crystal display device using the same; Liquid Crystal Display Device).

통상, 박막트랜지스터는 이미지 표시용 디스플레이에서 스위치 소자로 사용되는 것으로, 가장 일반적으로 응용되는 분야로는 랩탑 컴퓨터의 디스플레이인 액티브 매트릭스 액정 디스플레이(AMLCD)가 있다. In general, the thin film transistor is used as a switch element in an image display display, and the most common application field is an active matrix liquid crystal display (AMLCD) which is a display of a laptop computer.

액티브 매트릭스 디스플레이의 경우, 박막트랜지스터는 수직 교차되어 단위 화소영역을 정의하는 게이트 배선 및 데이터 배선의 교차 지점에 형성되어 상기 단위 화소영역에 대해 전류를 온(on) 또는 오프(off)로 스위칭하는 역할을 하는데, 보다 구체적으로, 온 상태인 경우에는 전류가 흘러 특정 단위 화소영역과 관련된 커패시터를 원하는 전압까지 충전(charge)시키고, 오프 상태인 경우에는 단위 화소영역이 다음에 어드레싱(addressing)될 때까지 충전 상태를 유지하도록 한다. In the case of an active matrix display, the thin film transistor is vertically intersected and formed at the intersection of the gate wiring and the data wiring defining the unit pixel region, and serves to switch current on or off for the unit pixel region. More specifically, in the on state, current flows to charge a capacitor associated with a specific unit pixel region to a desired voltage, and in the off state, until the unit pixel region is addressed next. Keep it charged.

이 때, 전압 레벨은 단위 화소영역에 상응하는 액정을 통하여 투과되는 광량을 결정하여 그레이 레벨(gray level)을 결정한다. At this time, the voltage level determines the gray level by determining the amount of light transmitted through the liquid crystal corresponding to the unit pixel region.                         

이하, 첨부된 도면을 참조하여 종래 기술에 따른 유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자를 설명하면 다음과 같다.Hereinafter, an organic TFT according to the related art, a method of manufacturing the same, and a liquid crystal display device using the same will be described with reference to the accompanying drawings.

도 1은 종래 기술에 의한 TFT의 단면도이고, 도 2는 종래 기술에 의한 TFT를 포함한 액정표시소자의 단면도이다.1 is a sectional view of a TFT according to the prior art, and FIG. 2 is a sectional view of a liquid crystal display device including a TFT according to the prior art.

그리고, 도 3은 종래 기술에 의한 유기 TFT의 단면도이다.3 is a sectional view of an organic TFT according to the prior art.

먼저, 비정질실리콘을 사용하여 형성되는 TFT를 살펴보면, 도 1에 도시된 바와 같이, 하부기판(11) 상에 형성된 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 게이트 전극(12a) 상부의 게이트 절연막(13) 상에 형성된 비정질 실리콘(a-Si:H)의 반도체층(14)과, 상기 반도체층(14)의 양 에지에 각각 오버랩되는 소스전극(15a) 및 드레인 전극(15b)으로 구성된다. First, referring to a TFT formed using amorphous silicon, as shown in FIG. 1, a gate insulating film formed on the entire surface including the gate electrode 12a formed on the lower substrate 11 and the gate electrode 12a ( 13 and the semiconductor layer 14 of amorphous silicon (a-Si: H) formed on the gate insulating layer 13 on the gate electrode 12a and the edges of the semiconductor layer 14, respectively. It consists of the source electrode 15a and the drain electrode 15b.

이 때, 상기 반도체층(14)과 소스/드레인 전극(15a,15b) 사이에는 n+a-Si의 오믹콘택층(도시하지 않음)을 더 증착하여 접촉저항 특성을 개선시킨다. At this time, an n + a-Si ohmic contact layer (not shown) is further deposited between the semiconductor layer 14 and the source / drain electrodes 15a and 15b to improve contact resistance characteristics.

상기 TFT의 제작과정을 설명하면 다음과 같다. The manufacturing process of the TFT is as follows.

먼저, 포토식각기술을 이용하여 하부기판(11) 상에 게이트 전극(12a)을 형성한다. First, the gate electrode 12a is formed on the lower substrate 11 using photolithography.

상기 포토식각기술은 다음과 같이 진행된다.The photo etching technique proceeds as follows.

즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상부에 포토마스크를 위치시켜 빛을 선택적으로 조사함으로써 포토마스크의 패턴과 동일한 패턴을 상기 포토레지스트 상에 각인시킨다. That is, by depositing a low-resistance metal at a high temperature on a transparent glass substrate with excellent heat resistance and applying a photoresist thereon, by placing a photomask on the photoresist and selectively irradiating light to the photomask The same pattern as that of is imprinted on the photoresist.

다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 패터닝하고, 상기 포토레지스트가 없는 부분의 금속을 식각하여 원하는 패턴을 얻는 것이다. Next, the photoresist of the lighted portion is removed and patterned using a developer, and the metal of the portion without the photoresist is etched to obtain a desired pattern.

이어서, 상기 게이트 전극(12a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다. Subsequently, an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface including the gate electrode 12a at a high temperature to form a gate insulating layer 13.

이어서, 상기 게이트 절연막(13) 상에 비정질 실리콘(a-Si:H)을 고온에서 증착한후 패터닝하여 상기 게이트 전극(12a)에 오버랩되는 섬(island) 모양의 반도체층(14)을 형성한다.Subsequently, amorphous silicon (a-Si: H) is deposited on the gate insulating layer 13 at a high temperature and then patterned to form an island-shaped semiconductor layer 14 overlapping the gate electrode 12a. .

계속해서, 상기 반도체층(14)을 포함한 전면에 금속을 증착하고 포토식각기술로 패터닝하여 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)을 형성하여 TFT를 완성한다. Subsequently, a metal is deposited on the entire surface including the semiconductor layer 14 and patterned by photolithography to form a source electrode 15a and a drain electrode 15b overlapping the edges of the semiconductor layer 14 to form a TFT. Complete

이 때, 상기 게이트 전극(12a), 소스/드레인 전극(15a, 15b)은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 사용하여 형성한다.In this case, the gate electrode 12a and the source / drain electrodes 15a and 15b are formed using low resistance metal materials such as aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium (Cr). do.

한편, 상기와 같은 TFT가 포함되는 액정표시소자의 하부기판(11)에는, 도 2에 도시된 바와 같이, 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a, 15b)으로 이루어진 박막트랜지스터(TFT)가 형성된 이외에, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막(16)과, 상기 보호막(16)의 일 부를 제거하여 형성된 콘택홀을 통해 상기 드레인 전극(15b)과 콘택되는 화소전극(17)이 더 구비된다.Meanwhile, as shown in FIG. 2, the lower substrate 11 of the liquid crystal display device including the TFT includes the gate electrode 12a, the gate insulating layer 13, the semiconductor layer 14, and the source / drain electrode. In addition to forming a thin film transistor (TFT) including the thin film transistors 15a and 15b, the drain electrode 15b is formed through a passivation layer 16 formed on the entire surface including the thin film transistor and a contact hole formed by removing a portion of the passivation layer 16. ) Is further provided with a pixel electrode 17.

이 때, 상기 박막트랜지스터는 상기 게이트 전극(12a)과 동시에 형성된 게이트 배선과, 상기 소스/드레인 전극(15a, 15b)과 동시에 형성되어 상기 게이트 배선에 수직교차하는 데이터 배선의 교차지점에 형성된다.In this case, the thin film transistor is formed at the intersection of the gate line formed simultaneously with the gate electrode 12a and the data line formed at the same time as the source / drain electrodes 15a and 15b and perpendicularly cross the gate line.

상기의 박막트랜지스터(TFT)가 형성된 하부기판(11)은 그 사이에 애정층(31)을 두고 상부기판(21)과 서로 대향합착되는데, 상기 상부기판(21)에는 색상 구현을 위해 각 화소영역에 형성된 R,G,B의 컬러필터층(23)과, 상기 화소영역을 정의한 부분에서 빛샘을 차단하는 블랙 매트릭스층(22)과, 상기 화소전극에 대향하는 공통전극(24)이 구비된다.The lower substrate 11 on which the thin film transistor TFT is formed is opposed to the upper substrate 21 with an affection layer 31 therebetween, and the upper substrate 21 has respective pixel regions for color implementation. A color filter layer 23 of R, G, and B formed therein, a black matrix layer 22 for blocking light leakage at a portion defining the pixel region, and a common electrode 24 facing the pixel electrode are provided.

그러나, 상기와 같은 TFT 및 액정표시소자를 형성하기 위해서는 약 250-400 ℃ 사이의 공정 처리 온도가 요구된다. However, in order to form such a TFT and liquid crystal display device, a process temperature between about 250-400 ° C. is required.

예를 들어, 게이트 절연막(13) 및 반도체층(14)은 통상 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법에 의해 증착되는데, 이 경우 증착 온도가 약 250 ℃를 초과한다. 이러한, 고온 공정을 견디기 위해 내열성이 우수한 유리를 기판으로 사용하고는 있는데, 무겁고 깨지기 쉬워 공정이 까다롭고 또한, 이동성(mobility)이 낮다는 단점이 있다.For example, the gate insulating film 13 and the semiconductor layer 14 are typically deposited by a plasma enhanced chemical vapor depostion (PECVD) method, where the deposition temperature exceeds about 250 ° C. In order to withstand such a high temperature process, glass having excellent heat resistance is used as a substrate, which is heavy and brittle, and has a disadvantage in that the process is difficult and the mobility is low.

이러한 문제점을 극복하고자 무게가 가볍고 충격에 잘 견디며 유연성을 큰 디스플레이를 만들기 위해 플렉시블(flexible)한 기판에 대한 연구가 활발한데, 최근 유리 기판 대신에 플라스틱 기판으로 대체하고 있는 추세이다. In order to overcome these problems, studies on flexible substrates to make a display that is light in weight, resistant to shock, and have a large flexibility are being actively conducted, and recently, plastic substrates are being replaced instead of glass substrates.                         

그러나, 플라스틱 기판은 통상 유리의 10 배에 해당하는 열팽창 계수(coefficient of thermal expansion: CTE)를 가지기 때문에, 약 150℃ 이하의 저온에서만 공정이 이루어져야 한다.However, since plastic substrates usually have a coefficient of thermal expansion (CTE) that is 10 times that of glass, the process should only be performed at low temperatures of about 150 ° C or less.

그러기 위해서는 배선층, 반도체층, 각종 절연막이 저온 공정에 적합한 유기물질로 형성하여야 하는 것이 필수적인데, 이러한 TFT를 유기 TFT라 칭한다.For this purpose, it is essential that the wiring layer, the semiconductor layer, and various insulating films be formed of an organic material suitable for a low temperature process. Such a TFT is called an organic TFT.

유기 TFT는, 도 3에 도시된 바와 같이, 버텀-게이트(bottom gate) 구조로 많이 형성되는데, 하부기판(51) 상에 니켈(Ni) 등의 금속을 사용하여 형성된 게이트 전극(52a)과, 상기 게이트 전극(52a) 상부에서 상기 게이트 전극(52a)를 커버하는 SiO2 등의 게이트 절연막(53)과, 상기 게이트 전극(52a) 상부의 양 에지에 각각 형성된 소스전극(55a) 및 드레인 전극(55b)과, 상기 소스/드레인 전극(55a,55b) 상에 형성된 LCPBC(Liquid Crystalline Polyfluorene Block Copolymer), 펜타센(Pentacene), 폴리사이오핀(polythiophene) 등의 유기 반도체층(54)으로 구성된다. As shown in FIG. 3, the organic TFT is formed in a bottom gate structure, and includes a gate electrode 52a formed using a metal such as nickel (Ni) on the lower substrate 51, and A gate insulating film 53 such as SiO 2 covering the gate electrode 52a on the gate electrode 52a, and a source electrode 55a and a drain electrode formed on both edges of the gate electrode 52a, respectively; 55b) and an organic semiconductor layer 54 such as Liquid Crystalline Polyfluorene Block Copolymer (LCPBC), Pentacene, and Polythiophene formed on the source / drain electrodes 55a and 55b.

이 때, 상기 소스/드레인 전극(55a,55b)은 일 함수(work function)가 상기 유기 반도체(54)와 비슷한 납(Pd), 은(Au) 등의 금속을 사용하여 형성한다.In this case, the source / drain electrodes 55a and 55b are formed using a metal such as lead (Pd), silver (Au), and the like, whose work function is similar to that of the organic semiconductor 54.

그러나, 상기의 종래기술에 의한 유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자는 다음과 같은 문제점이 있다.However, the organic TFT according to the related art, a manufacturing method thereof, and a liquid crystal display device using the same have the following problems.

즉, 유기 TFT에서는 소스/드레인 전극으로 Au, Pd 등의 고가의 금속을 주로 사용하는데, 그 공정성이 용이하지 않고 접착력이 떨어져 패턴이 들뜨는 패턴 리프트(pattern lift) 현상이 발생한다. 따라서, 공정이 용이하고 가격이 싼 전극이 필요하다.That is, in the organic TFT, an expensive metal such as Au or Pd is mainly used as a source / drain electrode, but the pattern lift phenomenon occurs because the processability is not easy and the adhesion is poor due to poor adhesion. Therefore, there is a need for an electrode that is easy to process and inexpensive.

그리고, 금속인 소스/드레인 전극과 유기 반도체가 직접 접합을 하므로 접촉 저항이 커져, TFT의 출력(output) 특성에서 저전압의 전류 집중(Current crowding) 현상이 발생하고, TFT 오프 상태에서 캐리어를 차단하지 못하는 문제가 발생한다 In addition, since the source / drain electrodes, which are metals, and the organic semiconductor are directly bonded to each other, the contact resistance increases, resulting in a current crowding phenomenon of low voltage in the output characteristics of the TFT, and blocking the carrier in the TFT-off state. I can't get the problem

본 발명은 상기와 같은 문제점을 해결하기 위해, 공정이 용이하고 저가인 도전성 물질을 이용하여 소스/드레인 전극을 형성하고, 유기 반도체층과의 접합특성을 개선시킨 유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자를 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention provides an organic TFT and a method of manufacturing the same, forming a source / drain electrode using a conductive material which is easy and inexpensive, and improves bonding characteristics with an organic semiconductor layer. Its purpose is to provide an applied liquid crystal display device.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 유기 TFT는 하부기판 상에 형성된 게이트 전극; 상기 게이트 전극을 포함한 상기 하부기판의 전면에, 유기 절연물질로 형성되는 게이트 절연막; 상기 게이트 절연막 상에, 상기 게이트 전극의 양 에지에 각각 오버랩되는 소스 전극과 드레인 전극; 및 상기 소스 전극과 드레인 전극을 포함한 상기 게이트 절연막의 일부에 형성된 유기 반도체층을 포함하여 구성되고, 상기 소스 전극과 드레인 전극 각각은, 상기 게이트 절연막 상에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 하나의 금속으로 형성되는 제1층과, 상기 유기 반도체층과 상기 제1층 사이에 불순물이 도핑된 도전물질로 형성되는 제2층을 포함하여 이루어지는 것을 특징으로 한다.
그리고, 본 발명에 의한 유기 TFT의 제조방법은 하부기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 전면에, 유기 절연물질로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 제1층을 형성하는 단계; 상기 제1층 상에, 불순물이 도핑된 도전물질로 제2층을 형성하는 단계; 상기 제1층 및 제2층을 패터닝하여, 상기 게이트 전극의 양 에지에 각각 오버랩되는 소스 전극과 드레인 전극을 형성하는 단계; 및 상기 소스전극과 드레인 전극을 포함한 게이트 절연막의 일부에 유기 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
한편, 상기 유기 TFT를 적용한 본 발명에 의한 액정표시소자는 하부 기판 상에 형성되는 게이트 배선과 게이트 전극; 상기 게이트 배선과 게이트 전극을 포함한 전면에 유기 절연물질로 형성되는 게이트 절연막; 상기 게이트 절연막 상에, 상기 게이트 배선에 수직교차하는 데이터 배선; 상기 게이트 절연막 상에 상기 데이터 배선에서 연장되어 상기 게이트 전극의 하나의 에지에 오버랩되는 소스전극; 상기 게이트 절연막 상에, 상기 게이트 전극의 다른 하나의 에지에 오버랩되는 드레인 전극; 상기 소스전극과 드레인 전극을 포함한 상기 게이트 절연막의 일부에 형성되는 유기 반도체층; 상기 유기 반도체층을 포함한 상기 게이트 절연막의 전면에 형성된 보호막; 상기 보호막 및 상기 유기 반도체층을 관통하여 상기 드레인 전극에 콘택되는 화소전극; 및 상기 하부기판에 대향하여 그 사이에 액정층이 구비되는 상부기판을 포함하여 구성되고, 상기 소스 전극과 드레인 전극 각각은, 상기 게이트 절연막 상에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나로 형성되는 제1층과, 상기 유기 반도체층과 상기 제1층 사이에 불순물이 도핑된 도전물질로 마련되는 제2층을 포함하여 형성되는 것을 특징으로 한다.
본 발명은 기존의 소스/드레인 전극으로 사용하던 Au, Pd 등의 고가의 금속 대신에, 액정표시소자에서 일반적으로 사용되는 ITO, n+a-Si, Cr 등을 이용함으로써, 소스/드레인 전극의 형성공정이 용이해질 수 있다.
즉, 소스/드레인 전극은 크롬 등의 금속과 불순물이 도핑되는 도전물질이 적층되는 구조로 형성되어, 유기 절연물질로 마련되는 게이트 절연막과의 접착력이 개선될 수 있어, 패턴이 뜯어지는 현상이 방지되고, 불순물이 도핑되는 도전물질과 유기 반도체층의 접합에 의한 접촉특성이 개선됨으로써 오프-커런트 특성이 개선된다. 이때, 불순물이 도핑되는 도전물질은 상기 도핑된 ITO 또는 n+a-Si을 사용할 수도 있다.
The organic TFT according to the present invention for achieving the above object is a gate electrode formed on the lower substrate; A gate insulating film formed on an entire surface of the lower substrate including the gate electrode and formed of an organic insulating material; Source and drain electrodes overlapping both edges of the gate electrode on the gate insulating layer; And an organic semiconductor layer formed on a portion of the gate insulating film including the source electrode and the drain electrode, wherein each of the source electrode and the drain electrode includes copper (Cu), molybdenum (Mo), and chromium on the gate insulating film. A first layer formed of one of (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) metal, and a conductive material doped with impurities between the organic semiconductor layer and the first layer. It characterized in that it comprises a second layer formed of.
In addition, the method of manufacturing an organic TFT according to the present invention includes forming a gate electrode on a lower substrate; Forming a gate insulating film on an entire surface including the gate electrode with an organic insulating material; Forming a first layer of any one of copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) on the gate insulating layer ; Forming a second layer on the first layer of a conductive material doped with impurities; Patterning the first layer and the second layer to form source and drain electrodes overlapping both edges of the gate electrode; And forming an organic semiconductor layer on a portion of the gate insulating film including the source electrode and the drain electrode.
On the other hand, the liquid crystal display device according to the present invention to which the organic TFT is applied includes a gate wiring and a gate electrode formed on the lower substrate; A gate insulating film formed of an organic insulating material on the entire surface including the gate wiring and the gate electrode; A data line perpendicular to the gate line on the gate insulating film; A source electrode extending from the data line on the gate insulating layer and overlapping one edge of the gate electrode; A drain electrode overlapping the other edge of the gate electrode on the gate insulating film; An organic semiconductor layer formed on a portion of the gate insulating layer including the source electrode and the drain electrode; A protective film formed on an entire surface of the gate insulating film including the organic semiconductor layer; A pixel electrode penetrating the protective film and the organic semiconductor layer and contacting the drain electrode; And an upper substrate facing the lower substrate and having a liquid crystal layer interposed therebetween, wherein each of the source electrode and the drain electrode is formed of copper (Cu), molybdenum (Mo), and chromium (Cr) on the gate insulating layer. ), A first layer formed of any one of titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW), and a first material formed of a conductive material doped with impurities between the organic semiconductor layer and the first layer. It is characterized by including two layers.
The present invention uses ITO, n + a-Si, Cr, and the like, which are generally used in liquid crystal display devices, instead of expensive metals such as Au and Pd, which are used as conventional source / drain electrodes. The forming process can be facilitated.
That is, the source / drain electrodes are formed in a structure in which a metal such as chromium and a conductive material doped with impurities are stacked to improve adhesion to a gate insulating film formed of an organic insulating material, thereby preventing a pattern from being broken. In addition, the off-current characteristics are improved by improving the contact characteristics of the organic semiconductor layer and the conductive material doped with impurities. In this case, the conductive material doped with impurities may use the doped ITO or n + a-Si.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 첨부된 도면 및 실시예를 통해 본 발명에 의한 유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자를 살펴보면 다음과 같다.Hereinafter, an organic TFT according to the present invention, a method for manufacturing the same, and a liquid crystal display device to which the same is applied will be described with reference to the accompanying drawings and examples.

제 1 실시예First embodiment

도 4a 내지 도 4c는 본 발명의 제 1 실시예에 의한 유기 TFT의 단면도이고, 도 5는 본 발명의 제 1 실시예에 의한 유기 TFT를 포함한 액정표시소자의 단면도이다.
본 발명의 제 1 실시예에 의한 유기 TFT는 p타입 유기 TFT로서, 도 4c에 도시된 바와 같이, 하부기판(111) 상에 형성된 게이트 전극(112), 상기 게이트 전극(112)을 커버하는 게이트 절연막(113), 상기 게이트 절연막(113) 상에 상기 게이트 전극(112)의 양 에지에 각각 오버랩되는 소스 전극(115a)과 드레인 전극(115b) 및 상기 소스 전극(115a)과 드레인 전극(115b)을 포함한 게이트 절연막(113)의 일부에 형성된 p타입 유기 반도체층(114)으로 구성된다.
소스 전극(115a)과 드레인 전극(115b) 각각은, 크롬(Cr) 등과 같은 금속으로 형성되는 제1층(121)과, ITO(Indium Tin Oxide) 등과 같은 투명도전물질로 형성되는 제2층(122)과, 상기 제2층(122)에 구비된 투명도전물질을 p-형 불순물로 도핑하여, p-형 도핑된 도전물질로 형성되는 제3층(123)을 포함하여 이루어진다. 이때, 제3층(123)은 상기 제2층(122)으로 구비된 투명도전물질에 붕소(B) 이온 또는 BF2 이온 등의 p+ 이온을 불순물 이온주입하여, p형 도핑층(123)으로 마련됨으로써, p타입 유기 반도체층(114)과의 접촉 특성이 개선된다.
4A to 4C are cross-sectional views of an organic TFT according to a first embodiment of the present invention, and FIG. 5 is a cross-sectional view of a liquid crystal display device including an organic TFT according to a first embodiment of the present invention.
The organic TFT according to the first embodiment of the present invention is a p-type organic TFT, as shown in FIG. 4C, a gate electrode 112 formed on the lower substrate 111 and a gate covering the gate electrode 112. A source electrode 115a and a drain electrode 115b overlapping both edges of the gate electrode 112 on the insulating layer 113 and the gate insulating layer 113, and the source electrode 115a and the drain electrode 115b. It is composed of a p-type organic semiconductor layer 114 formed on a portion of the gate insulating film 113 including.
Each of the source electrode 115a and the drain electrode 115b may include a first layer 121 formed of a metal such as chromium (Cr), or a second layer formed of a transparent conductive material such as indium tin oxide (ITO). 122) and a third layer 123 formed of a p-type doped conductive material by doping the transparent conductive material provided in the second layer 122 with p-type impurities. In this case, the third layer 123 is implanted with impurity ions such as boron (B) ions or BF 2 ions into the transparent conductive material provided as the second layer 122 to the p-type doping layer 123. By providing, the contact characteristic with the p-type organic-semiconductor layer 114 improves.

그리고, 상기 제1층(121)은 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 선택되는 어느 하나의 금속으로 형성된다. 특히, 제1층(121)이 크롬(Cr)으로 형성되면, 저항이 낮아지고, 유기막과의 접착력이 증가되어, 게이트 절연막(113)이 유기물질로 형성되더라도 소스/드레인 전극(115a, 115b)이 상기 게이트 절연막(113)으로부터 리프트(lift)될 염려가 없다.The first layer 121 is formed of any one metal selected from copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW). do. In particular, when the first layer 121 is formed of chromium (Cr), the resistance is lowered and the adhesion to the organic layer is increased, so that the source / drain electrodes 115a and 115b are formed even if the gate insulating layer 113 is formed of an organic material. ) Is not lifted from the gate insulating film 113.

삭제delete

삭제delete

상기의 유기 TFT의 제작과정을 살펴보면 다음과 같다. Looking at the manufacturing process of the organic TFT as follows.

먼저, 도 4a에 도시된 바와 같이, 유리 또는 투명한 플라스틱으로 이루어진 하부기판(111) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 게이트 전극(112)을 형성한다. First, as shown in Figure 4a, on the lower substrate 111 made of glass or transparent plastic (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr) ), Metals having low resistivity, such as titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW), are deposited by high-temperature sputtering and then patterned by photolithography to form the gate electrode 112.

이 때, 상기 게이트 전극(112)은 비저항이 낮은 금속 외에, 도전성있는 유기 고분자계 물질인 PEDOT(Polyethylene-dioxythiophene)를 코팅방법으로 도포하거나 또는 인젝트-프린팅 방법으로 인쇄하여 형성할 수 있다. In this case, the gate electrode 112 may be formed by coating PEDOT (Polyethylene-dioxythiophene), which is a conductive organic polymer, in addition to a metal having low resistivity, or by printing by injecting or printing.

이후, 상기 게이트 전극(112)을 포함한 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트 절연막(113)을 형성한다. Thereafter, an inorganic insulating material is deposited on the entire surface including the gate electrode 112 or an organic insulating material is applied to form the gate insulating layer 113.

즉, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착하여 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드와 같은 유기절연물질을 저온에서 도포하여 형성한다. 다만, 유기 반도체층(114)과의 접촉특성을 위해 무기절연물질보다는 유기절연물질을 사용하여 게이트 절연막(113)을 형성하는 것이 바람직할 것이다.
계속하여, 상기 게이트 절연막(113) 상면에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 제1층(121)을 형성하고, 제1층(121)의 상면에 ITO와 같은 투명도전물질로 제2층(122)을 형성한다. 이때, 제1층(121) 및 제2층(122)은 스퍼터링 기술에 의해 형성될 수 있다. 특히, 제1층(121)은 저항이 낮은 것은 물론, 유기물질과의 접착력도 우수한 크롬(Cr)으로 형성되는 것이 가장 바람직할 것이다. 다만, 알루미늄(Al)은 ITO 내의 산소에 의해 접촉 부분이 산화되어 전기 저항값이 상승하는 문제점이 있으므로 ITO와의 접촉특성이 나쁘지 않은 금속을 사용하는 것이 바람직할 것이다.
한편, 상기 제2층(122)은 ITO로 마련될 수 있는데, ITO는 유기 반도체와 일 함수가 유사하여 홀 주입이 용이하다. 따라서, p타입 유기 TFT를 제작할 경우에는, p형 불순물 주입이 용이한 ITO를 사용하는 것이 가장 바람직할 것이다.
이후, 상기 제2층(122) 상에 포토 레지스트(Photo resist)(도시하지 않음)를 도포하고, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 포토마스크를 씌워서 광선, 일반적으로 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 현상하여 포토레지스트를 패터닝한다.
이어, 패터닝된 포토 레지스트를 마스크로 이용하고 노출된 제2층(122)을 FeCl3계 또는 HNO3+HCl계 식각용액을 사용하여 선택적으로 식각함으로써 소스 전극(115a)과 드레인 전극(115b) 각각의 형상으로 패터닝한다.
다음, 상기 포토레지스트를 제거한 후, 상기 제2층(122)에 대해 붕소(B) 이온 또는 BF2 이온 등의 p+ 이온을 도핑하여 p형 도핑된 도전물질의 제3층(123)을 형성한다.
계속하여, 도 4b에 도시된 바와 같이, 패터닝된 제2층(122)을 마스크로 하여 노출된 제1층(121)을 중크롬산, 질산 등의 혼합용액으로 습식식각함으로써 소스전극(115a) 및 드레인 전극(115b)을 완성한다.
한편, 상기 제2층(122) 및 제1층(121)이 별도의 습식식각공정에서 각각 식각되는 이외에, 에천트의 적절한 사용에 의해 한번에 일괄적으로 식각될 수도 있을 것이다.
마지막으로, 도 4c에 도시된 바와 같이, 상기 소스 전극(115a)과 드레인 전극(115b)을 포함한 게이트 절연막(113)의 일부에 펜타센(Pentacene)과 같은 유기 물질을 도포하여 p타입 유기 반도체층(114)을 형성함으로써 p타입의 유기 TFT를 완성한다.
That is, an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is usually formed by depositing by plasma enhanced chemical vapor deposition (PECVD), or BCB (Benzocyclobutene), acrylic material It is formed by applying an organic insulating material such as polyimide at low temperature. However, it may be desirable to form the gate insulating layer 113 using an organic insulating material rather than an inorganic insulating material for contact characteristics with the organic semiconductor layer 114.
Subsequently, on the upper surface of the gate insulating layer 113, a first metal may be formed of any one of copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW). The layer 121 is formed, and the second layer 122 is formed on the upper surface of the first layer 121 with a transparent conductive material such as ITO. In this case, the first layer 121 and the second layer 122 may be formed by a sputtering technique. In particular, the first layer 121 may be most preferably formed of chromium (Cr) having low resistance and excellent adhesion to organic materials. However, since aluminum (Al) has a problem in that the contact portion is oxidized by oxygen in ITO and the electrical resistance value is increased, it is preferable to use a metal having poor contact characteristics with ITO.
On the other hand, the second layer 122 may be made of ITO, which is easy to inject holes because the ITO is similar in work function to the organic semiconductor. Therefore, when manufacturing a p-type organic TFT, it will be most preferable to use ITO which is easy to inject p-type impurities.
Then, a photoresist (not shown) is applied on the second layer 122, and a photomask having a predetermined pattern formed on the photoresist is covered to light rays, generally UV or x-ray wavelengths. After exposing to light, it is developed and patterned a photoresist.
Subsequently, the patterned photoresist is used as a mask and the exposed second layer 122 is selectively etched using a FeCl 3 -based or HNO 3 + HCl-based etching solution, thereby respectively disposing the source electrode 115a and the drain electrode 115b. Patterned to the shape of.
Next, after removing the photoresist, the third layer 123 of the p-type doped conductive material is formed by doping p + ions such as boron (B) ions or BF 2 ions to the second layer 122. .
Subsequently, as shown in FIG. 4B, the source layer 115a and the drain are wet-etched by wet etching the exposed first layer 121 with a mixed solution of dichromic acid, nitric acid, etc., using the patterned second layer 122 as a mask. The electrode 115b is completed.
On the other hand, the second layer 122 and the first layer 121 may be etched in one batch at a time by the proper use of etchant, in addition to being etched in a separate wet etching process.
Finally, as illustrated in FIG. 4C, an organic material such as pentacene is applied to a portion of the gate insulating layer 113 including the source electrode 115a and the drain electrode 115b to form a p-type organic semiconductor layer. The p-type organic TFT is completed by forming 114.

이 때, 상기 유기 TFT의 게이트 전극(112), 게이트 절연막(113), 소스/드레인 전극(115a, 115b) 및 유기 반도체층(114)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 상부기판(111)은 플렉서블한 특성의 플라스틱 기판 또는 필름으로 대체 가능하다. In this case, when the gate electrode 112, the gate insulating layer 113, the source / drain electrodes 115a and 115b and the organic semiconductor layer 114 of the organic TFT are all formed of an organic material, a low temperature process is possible. The upper substrate 111 may be replaced with a plastic substrate or a film having a flexible property.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

한편, 제 1 실시예에 의한 유기 TFT를 포함하는 액정표시소자는, 도 5에 도시된 바와 같이, 상기의 유기 TFT가 형성된 하부기판(111) 상에 BCB, 아크릴계 물질, 폴리이미드와 같은 유기절연물질을 저온에서 증착하여 형성된 보호막(116)과, ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxie)로 형성되어 상기 보호막(116) 및 유기 반도체층(114)을 관통하여 상기 드레인 전극(115b)에 콘택되는 화소전극(117)이 더 구비된다.
즉, 액정표시소자는 하부기판(111) 상에 형성되는 게이트 배선(미도시), 게이트 배선(미도시)을 포함한 하부기판(111)의 전면에 형성되는 게이트 절연막(113), 게이트 절연막(113) 상에 게이트 배선(미도시)과 수직교차하도록 형성되는 데이터 배선(미도시), 게이트 배선(미도시)과 데이터 배선(미도시)이 교차하는 영역에 배치되는 유기 TFT(TFT), 유기TFT(TFT)를 포함한 게이트 절연막(113)의 전면에 형성되는 보호막(116) 및 보호막(116) 상에 화소영역과 대응되어 형성되는 화소전극(117)을 포함하여 이루어진다. 여기서, 유기 TFT(TFT)는, 도 4c에 나타낸 바와 같이, 하부기판(111) 상에 게이트 배선(미도시)으로부터 연장되어 형성되는 게이트 전극(112), 게이트 절연막(113) 상에 데이터 배선(미도시)으로부터 연장되어 형성되고, 게이트 전극(112)의 하나의 에지와 오버랩되는 소스 전극(115a), 게이트 절연막(113) 상에 게이트 전극(112)의 다른 하나의 에지와 오버랩되는 드레인 전극(115b) 및 소스 전극(115a)과 드레인 전극(115b)을 포함한 게이트 절연막(113)의 일부에 형성되는 유기 반도체층(114)을 포함하여 이루어진다. 이때, 상기 소스 전극(115a)과 드레인 전극(115b) 각각은 금속으로 형성되는 제1층(121), 도전물질로 형성되는 제2층(122) 및 p-형 불순물이 도핑된 도전물질로 형성되는 제3층(123)을 포함하여 이루어진다. 그리고, 화소전극(117)은 보호막(116)과 유기 반도체층(114)을 관통하는 콘택홀을 통해 드레인 전극(115b)과 접촉된다.
Meanwhile, in the liquid crystal display device including the organic TFT according to the first embodiment, as shown in FIG. 5, the organic insulation such as BCB, acrylic material, and polyimide is formed on the lower substrate 111 on which the organic TFT is formed. A passivation layer 116 formed by depositing a material at a low temperature, and an indium tin oxide (ITO) or indium zinc oxide (IZO), are formed through the passivation layer 116 and the organic semiconductor layer 114 to pass through the drain electrode 115b. The pixel electrode 117 is further provided.
That is, the liquid crystal display device may include the gate insulating layer 113 and the gate insulating layer 113 formed on the entire surface of the lower substrate 111 including the gate wiring (not shown) and the gate wiring (not shown) formed on the lower substrate 111. ) A data line (not shown) formed to vertically cross a gate line (not shown), an organic TFT (TFT), and an organic TFT disposed in a region where the gate line (not shown) and the data line (not shown) intersect. A passivation layer 116 is formed on the entire surface of the gate insulating layer 113 including the TFT and a pixel electrode 117 is formed on the passivation layer 116 to correspond to the pixel region. Here, the organic TFT (TFT) is formed on the gate electrode 112 and the gate insulating film 113 formed on the lower substrate 111 extending from a gate wiring (not shown). A source electrode 115a that extends from one edge of the gate electrode 112 and overlaps with another edge of the gate electrode 112 on the gate insulating layer 113. And an organic semiconductor layer 114 formed on a portion of the gate insulating film 113 including the 115b and the source electrode 115a and the drain electrode 115b. In this case, each of the source electrode 115a and the drain electrode 115b is formed of a first layer 121 formed of a metal, a second layer 122 formed of a conductive material, and a conductive material doped with p-type impurities. It comprises a third layer 123 to be made. The pixel electrode 117 is in contact with the drain electrode 115b through a contact hole penetrating through the passivation layer 116 and the organic semiconductor layer 114.

또한, 제1 실시예에 따른 액정표시소자에 있어서, 액정층(131)을 사이에 두고 상기 하부기판(111)에 대향합착된 상부기판(141)에는 블랙 매트릭스(142), 컬러필터층(143), 공통전극(144)이 더 구비된다.Also, in the liquid crystal display device according to the first embodiment, the black substrate 142 and the color filter layer 143 are attached to the upper substrate 141 which is bonded to the lower substrate 111 with the liquid crystal layer 131 therebetween. The common electrode 144 is further provided.

제 2 실시예Second embodiment

도 6a 내지 도 6c는 본 발명의 제 2 실시예에 의한 유기 TFT의 단면도이고, 도 7은 본 발명의 제 2 실시예에 의한 유기 TFT를 포함한 액정표시소자의 단면도이다.6A to 6C are cross-sectional views of an organic TFT according to a second embodiment of the present invention, and FIG. 7 is a cross-sectional view of a liquid crystal display device including an organic TFT according to a second embodiment of the present invention.

본 발명의 제 2 실시예에 의한 유기 TFT는 n타입 유기 TFT로서, 소스전극(515a)과 드레인 전극(515b)이 크롬(Cr) 등과 같은 금속으로 형성되는 제1층(521)과 n+a-Si와 같은 n-형 도핑된 도전물질로 형성되는 제4층(523)을 포함하여 이루어지는 것을 특징으로 한다. 다만, 이외의 구성요소는 전술된 제 1 실시예의 유기 TFT와 동일 또는 유사하므로, 동일한 설명은 생략 또는 간략한다.
즉, 도 6c에 도시된 바와 같이, 하부기판(511) 상에 형성된 게이트 전극(512a), 상기 게이트 전극(512a)을 커버하는 게이트 절연막(513), 상기 게이트 절연막(513) 상에 상기 게이트 전극(512a)의 양 에지에 각각 오버랩되는 소스전극(515a)과 드레인 전극(515b), 및 실리콘 등을 포함하고 상기 소스 전극(515a)과 드레인 전극(515b)을 포함한 게이트 절연막(513)의 일부에 형성되는 n타입 유기 반도체층(514)으로 구성된다. 이때, 소스 전극(515a)과 드레인 전극(515b) 각각은 크롬 등과 같은 금속으로 구비되는 제1층(521)과, n+a-Si와 같이 n-형 도핑된 도전물질로 형성되는 제4층(523)을 포함하여 이루어진다.
이 때, 상기 제4층(523)은 비정질 실리콘에 인(P) 이온 또는 비소(As) 이온 등의 n+ 이온에 의해 불순물 이온주입된 n+a-Si으로 구비됨으로써, n타입 유기 반도체층(514)과의 접촉 특성이 개선된다.
The organic TFT according to the second embodiment of the present invention is an n-type organic TFT, in which the first layer 521 and n + a where the source electrode 515a and the drain electrode 515b are formed of a metal such as chromium (Cr) or the like. And a fourth layer 523 formed of an n-type doped conductive material such as -Si. However, other components are the same as or similar to those of the organic TFT of the first embodiment described above, and therefore the same description is omitted or simplified.
That is, as shown in FIG. 6C, the gate electrode 512a formed on the lower substrate 511, the gate insulating film 513 covering the gate electrode 512a, and the gate electrode on the gate insulating film 513. Part of the gate insulating film 513 including the source electrode 515a, the drain electrode 515b, and silicon, and the like, respectively overlapped at both edges of the 512a, and including the source electrode 515a and the drain electrode 515b. The n-type organic semiconductor layer 514 is formed. At this time, each of the source electrode 515a and the drain electrode 515b is formed of a first layer 521 made of a metal such as chromium, and a fourth layer made of an n-type doped conductive material such as n + a-Si. 523.
At this time, the fourth layer 523 is provided with n + a-Si impurity ion implanted in amorphous silicon by n + ions such as phosphorus (P) ions or arsenic (As) ions, thereby providing an n-type organic semiconductor layer ( The contact characteristics with 514 are improved.

그리고, 상기 제1층(521)은 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 선택되는 어느 하나의 금속으로 형성된다. 특히, 제1층(521)이 크롬(Cr)으로 형성되는 경우, 저항이 낮아지고, 유기막과의 접착력이 증가되어, 게이트 절연막(513)이 유기물질로 형성되더라도 소스/드레인 전극(515a, 515b)이 상기 게이트 절연막(513)으로부터 리프트(lift)될 염려가 없다.The first layer 521 is formed of any one metal selected from copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW). do. In particular, when the first layer 521 is formed of chromium (Cr), the resistance is lowered and the adhesion to the organic film is increased, so that the source / drain electrodes 515a, even if the gate insulating film 513 is formed of an organic material. There is no fear that 515b will be lifted from the gate insulating film 513.

삭제delete

삭제delete

상기의 n타입 유기 TFT의 제작과정을 살펴보면 다음과 같다. Looking at the manufacturing process of the n-type organic TFT is as follows.

먼저, 도 6a에 도시된 바와 같이, 유리 또는 투명한 플라스틱으로 이루어진 하부기판(511) 상에 저저항 금속층을 증착하거나 또는 도전성있는 유기 고분자계 물질을 도포한 후 패터닝하여 게이트 전극(512a)을 형성한다. First, as shown in FIG. 6A, the gate electrode 512a is formed by depositing a low resistance metal layer on the lower substrate 511 made of glass or transparent plastic or applying a conductive organic polymer material and patterning the same. .

이후, 상기 게이트 전극(512a)을 포함한 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트 절연막(513)을 형성한다.
계속하여, 상기 게이트 절연막(513) 상면에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 제1층(521)을 형성하고, 제1층(521)의 상면에 SiH4, H2, n형 불순물 이온가스(ex, PH3)를 선택적으로 증착하여 n+a-Si의 제4층(523)을 형성한다. 이때, 제1층(521)은 저항이 낮은 것은 물론, 유기물질과의 접착력도 우수한 크롬(Cr)을 사용하는 것이 가장 바람직할 것이다.
이후, 도 6b에 도시된 바와 같이, 상기 제4층(523)을 건식식각을 이용한 포토식각기술로 소스/드레인 전극의 형상으로 패터닝하고, 상기 패터닝된 제4층(523)을 마스크로 하여 하부의 제1층(521)을 습식식각하여 패터닝함으로써, n+a-Si의 제4층(523)과 금속의 제1층(521)으로 이루어진 소스 전극(515a)과 드레인 전극(515b)을 완성한다.
Thereafter, an inorganic insulating material is deposited on the entire surface including the gate electrode 512a or an organic insulating material is coated to form a gate insulating film 513.
Subsequently, on the upper surface of the gate insulating layer 513, a first metal may be formed of any one of copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW). The fourth layer 523 of n + a-Si is formed by forming a layer 521 and selectively depositing SiH 4 , H 2 , n-type impurity ion gases (ex, PH 3 ) on the top surface of the first layer 521. ). In this case, the first layer 521 may be most preferably made of chromium (Cr) having low resistance and excellent adhesion to organic materials.
Thereafter, as shown in FIG. 6B, the fourth layer 523 is patterned in the shape of a source / drain electrode by a photoetching technique using dry etching, and the patterned fourth layer 523 is lowered as a mask. By wet etching and patterning the first layer 521, the source electrode 515a and the drain electrode 515b including the fourth layer 523 of n + a-Si and the first layer 521 of metal are completed. do.

삭제delete

마지막으로, 도 6c에 도시된 바와 같이, 상기 소스 전극(515a)과 드레인 전극(515b)을 포함한 게이트 절연막(513)의 일부에 실리콘 등을 포함하는 유기 물질을 도포하여 n타입 유기 반도체층(514)을 형성함으로써 n타입의 유기 TFT를 완성한다.Finally, as shown in FIG. 6C, an n-type organic semiconductor layer 514 is coated by applying an organic material including silicon to a portion of the gate insulating film 513 including the source electrode 515a and the drain electrode 515b. ), An n-type organic TFT is completed.

삭제delete

한편, 제 2 실시예에 의한 유기 TFT를 포함하는 액정표시소자는, 도 7에 도시된 바와 같이, 상기의 유기 TFT가 형성된 하부기판(511) 상에 유기절연물질을 저온에서 증착하여 형성된 보호막(516)과, ITO 또는 IZO로 형성되어 상기 보호막(516) 및 n타입 유기 반도체층(514)을 관통하여 상기 드레인 전극(515b)에 콘택되는 화소전극(517)이 더 구비된다.
즉, 액정표시소자는 하부기판(511) 상에 형성되는 게이트 배선(미도시), 게이트 배선(미도시)을 포함한 하부기판(511)의 전면에 형성되는 게이트 절연막(513), 게이트 절연막(513) 상에 게이트 배선(미도시)과 수직교차하도록 형성되는 데이터 배선(미도시), 게이트 배선(미도시)과 데이터 배선(미도시)이 교차하는 영역에 배치되는 유기 TFT(TFT), 유기TFT(TFT)를 포함한 게이트 절연막(513)의 전면에 형성되는 보호막(516) 및 보호막(516) 상에 화소영역과 대응되어 형성되는 화소전극(517)을 포함하여 이루어진다. 여기서, 유기 TFT(TFT)는, 도 6c에 나타낸 바와 같이, 하부기판(511) 상에 게이트 배선(미도시)으로부터 연장되어 형성되는 게이트 전극(512a), 게이트 절연막(513) 상에 데이터 배선(미도시)으로부터 연장되어 형성되고, 게이트 전극(512a)의 하나의 에지와 오버랩되는 소스 전극(515a), 게이트 절연막(513) 상에 게이트 전극(512a)의 다른 하나의 에지와 오버랩되는 드레인 전극(515b) 및 소스 전극(515a)과 드레인 전극(515b)을 포함한 게이트 절연막(513)의 일부에 형성되는 유기 반도체층(514)을 포함하여 이루어진다. 이때, 상기 소스 전극(515a)과 드레인 전극(515b) 각각은 금속으로 형성되는 제1층(521) 및 n-형 불순물이 도핑된 도전물질로 형성되는 제4층(523)을 포함하여 이루어진다. 그리고, 상기 화소전극(517)은 보호막(516)과 유기 반도체층(514)을 관통하는 콘택홀을 통해 드레인 전극(515b)과 접촉된다.
Meanwhile, in the liquid crystal display device including the organic TFT according to the second embodiment, as shown in FIG. 7, a protective film formed by depositing an organic insulating material at a low temperature on the lower substrate 511 on which the organic TFT is formed. 516 and a pixel electrode 517 formed of ITO or IZO and penetrating through the passivation layer 516 and the n-type organic semiconductor layer 514 and contacting the drain electrode 515b.
That is, the liquid crystal display device includes a gate insulating film 513 and a gate insulating film 513 formed on the entire surface of the lower substrate 511 including the gate wiring (not shown) and the gate wiring (not shown) formed on the lower substrate 511. ) A data line (not shown) formed to vertically cross a gate line (not shown), an organic TFT (TFT), and an organic TFT disposed in a region where the gate line (not shown) and the data line (not shown) intersect. A passivation layer 516 is formed on the entire surface of the gate insulating layer 513 including the TFT and a pixel electrode 517 is formed on the passivation layer 516 corresponding to the pixel region. Here, the organic TFT (TFT) is formed on the lower substrate 511 by extending from a gate wiring (not shown) on the gate electrode 512a and the gate insulating film 513. A source electrode 515a which extends from an edge of the gate electrode 512a and overlaps with the other edge of the gate electrode 512a on the gate insulating layer 513. 515b and an organic semiconductor layer 514 formed on a portion of the gate insulating film 513 including the source electrode 515a and the drain electrode 515b. In this case, each of the source electrode 515a and the drain electrode 515b includes a first layer 521 formed of a metal and a fourth layer 523 formed of a conductive material doped with n-type impurities. The pixel electrode 517 is in contact with the drain electrode 515b through a contact hole penetrating through the passivation layer 516 and the organic semiconductor layer 514.

또한, 제2 실시예에 따른 액정표시장치에 있어서, 액정층(531)을 사이에 두고 상기 하부기판(511)에 대향합착된 상부기판(541)에는 블랙 매트릭스(542), 컬러필터층(543), 공통전극(544)이 더 구비된다. Further, in the liquid crystal display device according to the second embodiment, the black substrate 542 and the color filter layer 543 are attached to the upper substrate 541 which is bonded to the lower substrate 511 with the liquid crystal layer 531 therebetween. The common electrode 544 is further provided.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 유기 TFT 및 그 제조방법, 그리고 이를 적용한 액정표시소자는 다음과 같은 효과가 있다.The organic TFT of the present invention as described above, a method of manufacturing the same, and a liquid crystal display device using the same have the following effects.

첫째, 기존의 소스/드레인 전극으로 사용하던 Au, Pd 등의 고가의 금속 대신에, 액정표시소자에서 일반적으로 사용되는 ITO, n+a-Si, Cr 등의 도전물질로 형성함으로써 공정단가를 낮추고 공정을 용이하게 수행할 수 있다. First, instead of the expensive metals such as Au and Pd, which are used as the source / drain electrodes, the process cost is reduced by forming conductive materials such as ITO, n + a-Si, and Cr, which are generally used in liquid crystal display devices. The process can be performed easily.

둘째, 소스/드레인 전극을 크롬층과 n+a-Si층의 이중층 또는 크롬층과 불순물이 도핑된 ITO의 이중층으로 형성함으로써 유기막과 접촉특성을 개선하여 패턴이 리프트되는 현상을 방지하고, 또한, 유기 반도체층과의 접합에 의한 접촉특성을 개선하여 오프-커런트 특성을 향상시킬 수 있다. Second, the source / drain electrodes are formed of a double layer of chromium layer and n + a-Si layer or a double layer of chromium layer and ITO doped with impurities, thereby improving contact characteristics with the organic layer, thereby preventing the pattern from being lifted. In addition, the off-current characteristics can be improved by improving the contact characteristics by bonding with the organic semiconductor layer.                     

따라서, 액정표시소자에 있어서, 소자의 신뢰성이 향상된다. Therefore, in the liquid crystal display device, the reliability of the device is improved.

Claims (22)

하부기판 상에 형성된 게이트 전극;A gate electrode formed on the lower substrate; 상기 게이트 전극을 포함한 상기 하부기판의 전면에, 유기 절연물질로 형성되는 게이트 절연막;A gate insulating film formed on an entire surface of the lower substrate including the gate electrode and formed of an organic insulating material; 상기 게이트 절연막 상에, 상기 게이트 전극의 양 에지에 각각 오버랩되는 소스 전극과 드레인 전극; 및Source and drain electrodes overlapping both edges of the gate electrode on the gate insulating layer; And 상기 소스 전극과 드레인 전극을 포함한 상기 게이트 절연막의 일부에 형성된 유기 반도체층을 포함하여 구성되고,An organic semiconductor layer formed on a portion of the gate insulating film including the source electrode and the drain electrode, 상기 소스 전극과 드레인 전극 각각은, 상기 게이트 절연막 상에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 하나의 금속으로 형성되는 제1층과, 상기 유기 반도체층과 상기 제1층 사이에 불순물이 도핑된 도전물질로 형성되는 제2층을 포함하여 이루어지는 것을 특징으로 하는 유기 TFT.Each of the source electrode and the drain electrode may include at least one metal of copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW). And a second layer formed of a conductive material doped with impurities between the organic semiconductor layer and the first layer. 제 1 항에 있어서, 상기 제1층은 크롬(Cr)으로 형성되는 것을 특징으로 하는 유기 TFT.The organic TFT according to claim 1, wherein the first layer is formed of chromium (Cr). 삭제delete 제 1 항에 있어서, 상기 제2층은 p타입 불순물이 도핑된 ITO로 형성되는 것을 특징으로 하는 유기 TFT.The organic TFT according to claim 1, wherein the second layer is formed of ITO doped with p-type impurities. 제 4 항에 있어서, 상기 유기 반도체층은 p타입 유기 반도체층인 것을 특징으로 하는 유기 TFT.The organic TFT according to claim 4, wherein the organic semiconductor layer is a p-type organic semiconductor layer. 제 1 항에 있어서, 상기 제2층은 n+a-Si로 형성되는 것을 특징으로 하는 유기 TFT.The organic TFT according to claim 1, wherein the second layer is formed of n + a-Si. 제 6 항에 있어서, 상기 유기 반도체층은 n타입 유기 반도체층인 것을 특징으로 하는 유기 TFT.The organic TFT according to claim 6, wherein the organic semiconductor layer is an n-type organic semiconductor layer. 하부기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the lower substrate; 상기 게이트 전극을 포함한 전면에, 유기절연물질로 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface including the gate electrode with an organic insulating material; 상기 게이트 절연막 상에, 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속으로 제1층을 형성하는 단계;On the gate insulating film, a first layer is formed of any one of copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW). step; 상기 제1층 상에, 불순물이 도핑된 도전물질로 제2층을 형성하는 단계;Forming a second layer on the first layer of a conductive material doped with impurities; 상기 제1층 및 제2층을 패터닝하여, 상기 게이트 전극의 양 에지에 각각 오버랩되는 소스 전극과 드레인 전극을 형성하는 단계; 및Patterning the first layer and the second layer to form source and drain electrodes overlapping both edges of the gate electrode; And 상기 소스전극과 드레인 전극을 포함한 상기 게이트 절연막의 일부에 유기 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유기 TFT의 제조방법.And forming an organic semiconductor layer on a part of the gate insulating film including the source electrode and the drain electrode. 제 8 항에 있어서, The method of claim 8, 상기 제2층을 형성하는 단계는,Forming the second layer, 상기 제1층 위에 ITO를 증착하는 단계; 및Depositing ITO on the first layer; And 상기 ITO에 p-형 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 하는 유기 TFT의 제조방법.And ion implanting p-type impurities into the ITO. 삭제delete 제 8 항에 있어서, The method of claim 8, 상기 제2층을 형성하는 단계는, n+a-Si을 증착하는 단계를 포함하는 것을 특징으로 하는 유기 TFT의 제조방법.Forming the second layer comprises depositing n + a-Si. 제 8 항에 있어서, 상기 소스 전극과 드레인 전극을 형성하는 단계는, The method of claim 8, wherein the forming of the source electrode and the drain electrode, 상기 제2층을 패터닝하는 단계; 및 Patterning the second layer; And 상기 패터닝된 제2층을 마스크로 하여 상기 제1층을 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유기 TFT의 제조방법.And patterning the first layer by using the patterned second layer as a mask. 제 8 항에 있어서, 상기 소스 전극과 드레인 전극을 형성하는 단계는, 상기 제1층 및 제2층을 일괄적으로 동시에 패터닝하는 단계를 포함하는 것을 특징으로 하는 유기 TFT의 제조방법.10. The method of claim 8, wherein the forming of the source electrode and the drain electrode includes simultaneously patterning the first layer and the second layer. 제 8 항에 있어서, 상기 게이트 전극을 형성하는 단계에서, 상기 게이트 전극은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나의 금속물질 또는 유기물질로 형성되는 것을 특징으로 하는 유기 TFT의 제조방법.The method of claim 8, wherein in the forming of the gate electrode, the gate electrode is copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), chromium (Cr), titanium (Ti), Tantalum (Ta), molybdenum-tungsten (MoW) of any one of the metal material or organic material manufacturing method of the organic TFT characterized in that formed. 삭제delete 하부 기판 상에 형성되는 게이트 배선과 게이트 전극;A gate wiring and a gate electrode formed on the lower substrate; 상기 게이트 배선과 게이트 전극을 포함한 전면에 유기절연물질로 형성되는 게이트 절연막;A gate insulating film formed of an organic insulating material on the entire surface including the gate wiring and the gate electrode; 상기 게이트 절연막 상에, 상기 게이트 배선에 수직교차하는 데이터 배선; A data line perpendicular to the gate line on the gate insulating film; 상기 게이트 절연막 상에, 상기 데이터 배선에서 연장되어 상기 게이트 전극의 하나의 에지에 오버랩되는 소스전극; A source electrode extending from the data line on the gate insulating layer and overlapping one edge of the gate electrode; 상기 게이트 절연막 상에, 상기 게이트 전극의 다른 하나의 에지에 오버랩되는 드레인 전극;A drain electrode overlapping the other edge of the gate electrode on the gate insulating film; 상기 소스전극과 드레인 전극을 포함한 상기 게이트 절연막 상의 일부에 형성되는 유기 반도체층;An organic semiconductor layer formed on a portion of the gate insulating layer including the source electrode and the drain electrode; 상기 유기 반도체층을 포함한 상기 게이트 절연막의 전면에 형성된 보호막;A protective film formed on an entire surface of the gate insulating film including the organic semiconductor layer; 상기 보호막 및 상기 유기 반도체층을 관통하여 상기 드레인 전극에 콘택되는 화소전극; 및A pixel electrode penetrating the protective film and the organic semiconductor layer and contacting the drain electrode; And 상기 하부기판에 대향하여 그 사이에 액정층이 구비되는 상부기판을 포함하여 구성되고,And an upper substrate provided with a liquid crystal layer therebetween facing the lower substrate. 상기 소스 전극과 드레인 전극 각각은, 상기 게이트 절연막 상에 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 몰리브덴-텅스텐(MoW) 중 어느 하나로 형성되는 제1층과, 상기 유기 반도체층과 상기 제1층 사이에 불순물이 도핑된 도전물질로 형성되는 제2층을 포함하여 이루어지는 것을 특징으로 하는 액정표시소자.Each of the source and drain electrodes may be formed of any one of copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) on the gate insulating layer. And a second layer formed of a conductive material doped with impurities between the organic semiconductor layer and the first layer. 제 16 항에 있어서, 상기 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 반도체층은 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되어 유기 TFT를 구성하는 것을 특징으로 하는 액정표시소자.17. The liquid crystal display device according to claim 16, wherein the gate electrode, the gate insulating film, the source / drain electrode, and the semiconductor layer are formed at the intersection of the gate wiring and the data wiring to form an organic TFT. 삭제delete 제 16 항에 있어서, 상기 제2층은 p타입 불순물이 도핑된 ITO인 것을 특징으로 하는 액정표시소자.17. The liquid crystal display device according to claim 16, wherein the second layer is ITO doped with p-type impurities. 제 19 항에 있어서, 상기 유기 반도체층은 p타입 유기 반도체층인 것을 특징으로 하는 액정표시소자.20. The liquid crystal display device according to claim 19, wherein the organic semiconductor layer is a p-type organic semiconductor layer. 제 16 항에 있어서, 상기 제2층은 n+a-Si인 것을 특징으로 하는 액정표시소자.17. The liquid crystal display device according to claim 16, wherein the second layer is n + a-Si. 제 21 항에 있어서, 상기 유기 반도체층은 n타입 유기 반도체층인 것을 특징으로 하는 액정표시소자.22. The liquid crystal display device according to claim 21, wherein the organic semiconductor layer is an n-type organic semiconductor layer.
KR1020030100998A 2003-12-30 2003-12-30 Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same KR100977229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100998A KR100977229B1 (en) 2003-12-30 2003-12-30 Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100998A KR100977229B1 (en) 2003-12-30 2003-12-30 Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same

Publications (2)

Publication Number Publication Date
KR20050070779A KR20050070779A (en) 2005-07-07
KR100977229B1 true KR100977229B1 (en) 2010-08-23

Family

ID=37260813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100998A KR100977229B1 (en) 2003-12-30 2003-12-30 Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same

Country Status (1)

Country Link
KR (1) KR100977229B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101261608B1 (en) 2006-04-26 2013-05-06 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235678A (en) * 1994-02-22 1995-09-05 Hitachi Ltd Thin film semiconductor device and manufacture thereof
JPH10270712A (en) * 1997-03-25 1998-10-09 Internatl Business Mach Corp <Ibm> Structure of thin film transistor device
JP2001148483A (en) * 1999-09-30 2001-05-29 Internatl Business Mach Corp <Ibm> High performance thin film transistor for flat panel display and active matrix process
KR20020062276A (en) * 2000-06-26 2002-07-25 코닌클리케 필립스 일렉트로닉스 엔.브이. Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235678A (en) * 1994-02-22 1995-09-05 Hitachi Ltd Thin film semiconductor device and manufacture thereof
JPH10270712A (en) * 1997-03-25 1998-10-09 Internatl Business Mach Corp <Ibm> Structure of thin film transistor device
JP2001148483A (en) * 1999-09-30 2001-05-29 Internatl Business Mach Corp <Ibm> High performance thin film transistor for flat panel display and active matrix process
KR20020062276A (en) * 2000-06-26 2002-07-25 코닌클리케 필립스 일렉트로닉스 엔.브이. Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same

Also Published As

Publication number Publication date
KR20050070779A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US8502229B2 (en) Array substrate for display device and method of fabricating the same
KR101325053B1 (en) Thin film transistor substrate and manufacturing method thereof
KR101431136B1 (en) Method of manufacturing thin film transistor substrate
KR101593443B1 (en) Method of fabricating array substrate
KR100467944B1 (en) Transflective Liquid Crystal Display Device and Method for fabricating the same
US8553164B2 (en) Liquid crystal display device with shield lines on data lines and thin film transistor components
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR100752214B1 (en) Method For Fabricating Transflective Type Liquid Crystal Display Device
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
US9508828B2 (en) Array substrate and method of fabricating the same
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR101174780B1 (en) Method For Fabricating Thin Film Transistor And Method For Fabricating Liquid Crystal Display Device
US11296126B2 (en) Active matrix substrate and manufacturing method thereof
KR101211265B1 (en) Array substrate for LCD and the fabrication method thereof
KR101160823B1 (en) Thin film transistor array panel and manufacturing method thereof
KR100977229B1 (en) Organic Thin Film Transistor And Method For Fabricating The Same, And Liguid Crystal Display Device By The Same
KR100358700B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR102090518B1 (en) Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames
KR101266448B1 (en) Thin film transistor and display substrate including the same and manufacturing method thereof
KR100956938B1 (en) Liquid crystal display and fabrication method thereof
KR100433208B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR20060028968A (en) Thin film transistor array panel and manufacturing method thereof
KR20080043566A (en) Thin film transistor substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 10