KR100976202B1 - Manufacturing method for printed circuit board - Google Patents

Manufacturing method for printed circuit board Download PDF

Info

Publication number
KR100976202B1
KR100976202B1 KR1020080039916A KR20080039916A KR100976202B1 KR 100976202 B1 KR100976202 B1 KR 100976202B1 KR 1020080039916 A KR1020080039916 A KR 1020080039916A KR 20080039916 A KR20080039916 A KR 20080039916A KR 100976202 B1 KR100976202 B1 KR 100976202B1
Authority
KR
South Korea
Prior art keywords
layer
hole
plating
insulating layer
forming
Prior art date
Application number
KR1020080039916A
Other languages
Korean (ko)
Other versions
KR20090114129A (en
Inventor
황미선
오창건
이석원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080039916A priority Critical patent/KR100976202B1/en
Publication of KR20090114129A publication Critical patent/KR20090114129A/en
Application granted granted Critical
Publication of KR100976202B1 publication Critical patent/KR100976202B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 제조방법이 개시된다. 관통홀이 형성된 절연층을 제공하는 단계; 절연층의 상하 및 관통홀의 내벽에 금속층을 형성하는 단계; 금속층이 형성된 관통홀의 내주면에 장벽층을 형성하는 단계; 및 절연층의 상하에 형성된 금속층의 일부를 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 별도의 랜드 없이도 홀 내벽의 도금층이 손상되는 것을 방지할 수 있어 제품의 신뢰도를 향상시킬 수 있으며, 회로패턴의 밀집도를 높일 수 있다.Disclosed is a method of manufacturing a printed circuit board. Providing an insulating layer having a through hole formed therein; Forming a metal layer on the top and bottom of the insulating layer and the inner wall of the through hole; Forming a barrier layer on an inner circumferential surface of the through hole in which the metal layer is formed; And forming a circuit pattern by etching a portion of the metal layer formed above and below the insulating layer, thereby preventing damage to the plating layer of the inner wall of the hole without a separate land, thereby improving reliability of the product. It is possible to increase the density of circuit patterns.

인쇄회로기판, 랜드리스(landless), 장벽층, 비아홀 Printed Circuit Boards, Landless, Barrier Layer, Via Hole

Description

인쇄회로기판 제조방법{Manufacturing method for printed circuit board}Manufacturing method for printed circuit board

본 발명은 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a printed circuit board manufacturing method.

전자 산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 또한 회로패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로패턴 구현 공법이 고안, 제시되어 적용되고 있다.With the development of the electronic industry, the demand for high functionalization and miniaturization of electronic components is increasing rapidly. In order to cope with such a trend, printed circuit boards also require higher density of circuit patterns, and various fine circuit pattern implementation methods have been devised, presented, and applied.

이 때, 회로패턴을 미세하게 구성하더라도, 층간 연결하는 비아의 패턴이 미세하게 구성되지 못한다면, 결국 특정 층의 회로패턴 간의 거리는 일정 간격 이하로 줄일 수 없게 되며, 이와 같은 문제는 결국 인쇄 회로기판의 고밀도화를 달성하는 데에 한계로 남게 된다.At this time, even if the circuit pattern is finely configured, if the via pattern connecting the layers is not finely formed, the distance between the circuit patterns of a specific layer cannot be reduced to a predetermined interval or less. There is a limit to achieving densification.

종래기술에 따른 인쇄회로기판 제조방법은 도 1 내지 도 4에 도시된 바와 같다. 도 1 내지 도 4를 참조하면, 절연층(10), 금속층(21, 22), 회로패턴(26), 랜 드(27), 에칭레지스트(30)가 도시되어 있다.Printed circuit board manufacturing method according to the prior art is as shown in Figures 1 to 4. 1 through 4, an insulating layer 10, metal layers 21 and 22, a circuit pattern 26, a land 27, and an etching resist 30 are illustrated.

종래기술에 따르면, 도 1 내지 도 4에 도시된 바와 같이, 회로패턴(26) 형성 시, 홀 내 금속층(22)의 에칭을 막기 위해 정합도를 고려하여 랜드(27)가 형성되어야 한다. 이러한 경우, 기판의 표면에 형성된 회로패턴(26)이 미세 피치로 형성됨에도 불구하고, 홀 주변에서 랜드(27)가 형성되어야 하기 때문에 해당 영역에서 미세화를 구현하지 못한다. 이처럼 랜드(27)를 형성할 경우, 기판 표면의 회로패턴(26)이 고밀도화를 이루기 어렵게 된다.According to the related art, as shown in FIGS. 1 to 4, when the circuit pattern 26 is formed, the lands 27 should be formed in consideration of the degree of matching to prevent etching of the metal layer 22 in the hole. In this case, although the circuit pattern 26 formed on the surface of the substrate is formed with a fine pitch, the land 27 is to be formed around the hole, thereby miniaturization in the corresponding region. When the lands 27 are formed in this way, the circuit pattern 26 on the substrate surface becomes difficult to achieve high density.

본 발명은 높은 신뢰도와 밀집도를 가지며 제품의 소형화를 가능케 하는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a printed circuit board and a method of manufacturing the same having high reliability and compactness and enabling miniaturization of a product.

본 발명의 일 측면에 따르면, 관통홀이 형성되며, 양면에 각각 회로패턴이 형성된 절연층; 관통홀의 내벽에 형성되며, 절연층의 상하를 전기적으로 연결하는 금속층; 및 금속층의 내주면을 커버하는 장벽층을 포함하는 인쇄회로기판을 제공할 수 있다.According to an aspect of the invention, the through-hole is formed, the insulating layer formed circuit patterns on each side; A metal layer formed on an inner wall of the through hole and electrically connecting upper and lower portions of the insulating layer; And a barrier layer covering the inner circumferential surface of the metal layer.

금속층은 구리를 포함하는 재질로 이루어질 수 있으며, 장벽층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금을 포함하는 재질로 이루어질 수 있 다.The metal layer may be made of a material including copper, and the barrier layer may be nickel (Ni), gold (Au), silver (Ag), zinc (Zn), palladium (Palladium), ruthenium (Ru), rhodium (Rh), It may be made of a material containing lead (Pb) -tin (Sn) -based solder alloy, or nickel (Ni)-gold (Au) alloy.

금속층의 높이는 관통홀의 깊이에 상응할 수 있으며, 회로패턴의 일부는 금속층의 상면의 일부와 접촉할 수 있다. The height of the metal layer may correspond to the depth of the through hole, and a portion of the circuit pattern may contact a portion of the upper surface of the metal layer.

본 발명의 다른 측면에 따르면, 관통홀이 형성된 절연층을 제공하는 단계; 절연층의 상하 및 관통홀의 내벽에 금속층을 형성하는 단계; 금속층이 형성된 관통홀의 내주면에 장벽층을 형성하는 단계; 및 절연층의 상하에 형성된 금속층의 일부를 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.According to another aspect of the invention, providing an insulating layer formed with a through hole; Forming a metal layer on the top and bottom of the insulating layer and the inner wall of the through hole; Forming a barrier layer on an inner circumferential surface of the through hole in which the metal layer is formed; And etching a part of the metal layer formed above and below the insulating layer to form a circuit pattern.

장벽층을 형성하는 단계는, 절연층의 하면에 제1 도금레지스트층을 형성하는 단계; 절연층의 상면 및 관통홀의 내벽에 제1 도금층을 형성하는 단계; 절연층의 상면에 제2 도금레지스트층을 형성하는 단계; 절연층의 하면 및 관통홀의 내벽에 제2 도금층을 형성하는 단계; 및 절연층의 상면에 제1 도금층과 반응하는 에칭액을 제공하는 단계를 포함할 수 있다.The forming of the barrier layer may include forming a first plating resist layer on a bottom surface of the insulating layer; Forming a first plating layer on an upper surface of the insulating layer and an inner wall of the through hole; Forming a second plating resist layer on an upper surface of the insulating layer; Forming a second plating layer on the lower surface of the insulating layer and the inner wall of the through hole; And providing an etchant reacting with the first plating layer on an upper surface of the insulating layer.

이 때, 제1 도금층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금을 포함하는 재질로 이루어지고, 제2 도금층은 구리를 포함하는 재질로 이루어질 수 있다.In this case, the first plating layer is nickel (Ni), gold (Au), silver (Ag), zinc (Zn), palladium (Palladium), ruthenium (Ru), rhodium (Rh), lead (Pb) -tin (Sn) ) -Based brazing alloy, or a nickel (Ni) -gold (Au) alloy made of a material comprising a, the second plating layer may be made of a material containing copper.

한편, 제1 도금레지스트층을 형성하는 단계는, 절연층의 하면에 포지티브 드라이필름(positive dry film)을 적층하는 단계; 절연층의 상면에 자외선을 조사하여 포지티브 드라이필름의 일부를 노광시키는 단계; 현상액을 도포하여 노광된 포 지티브 드라이필름의 일부를 제거하는 단계를 포함할 수 있다.The forming of the first plating resist layer may include stacking a positive dry film on a bottom surface of the insulating layer; Exposing a portion of the positive dry film by irradiating ultraviolet rays to the upper surface of the insulating layer; And applying a developer to remove a portion of the exposed positive dry film.

또한, 관통홀의 내벽에 형성된 금속층의 높이는 관통홀이 깊이에 상응하며, 회로패턴의 일부가 관통홀의 내벽에 형성된 금속층의 상면의 일부와 접촉하도록 수행될 수 있다.In addition, the height of the metal layer formed on the inner wall of the through hole corresponds to the depth, and a portion of the circuit pattern may be performed to contact a part of the upper surface of the metal layer formed on the inner wall of the through hole.

본 발명의 바람직한 실시예에 따르면, 홀 내벽의 도금층이 손상되는 것을 방지할 수 있어 제품의 신뢰도를 향상시킬 수 있으며, 회로패턴의 밀집도를 높일 수 있다. According to a preferred embodiment of the present invention, it is possible to prevent the plating layer of the inner wall of the hole from being damaged, thereby improving the reliability of the product and increasing the density of the circuit pattern.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. And duplicate description thereof will be omitted.

우선 본 발명의 일 측면에 따른 인쇄회로기판의 구조에 대해 도 5를 참조하여 설명하도록 한다. 도 5를 참조하면, 절연층(10), 회로패턴(23), 금속층(22) 및 장벽층(52)이 도시되어 있다.First, a structure of a printed circuit board according to an aspect of the present invention will be described with reference to FIG. 5. Referring to FIG. 5, an insulating layer 10, a circuit pattern 23, a metal layer 22, and a barrier layer 52 are shown.

본 실시예에 따른 인쇄회로기판은 층간 도통을 위해 관통홀(12)의 내벽에 금속층을 형성하고, 금속층(22)이 형성된 관통홀(12)의 내주면, 즉 관통홀(12)의 내벽에 형성된 금속층(22)의 표면에 장벽층(52)이 형성되는 것에 특징이 있다.The printed circuit board according to the present embodiment forms a metal layer on the inner wall of the through hole 12 for interlayer conduction, and is formed on the inner circumferential surface of the through hole 12 in which the metal layer 22 is formed, that is, on the inner wall of the through hole 12. The barrier layer 52 is formed on the surface of the metal layer 22.

이처럼, 장벽층(52)으로 하여금 관통홀(12)의 내벽에 형성된 금속층(22)을 커버하도록 함으로써, 회로패턴(23)을 형성하기 위해 에칭을 수행하는 공정 중에서 관통홀(12)의 내벽에 형성된 금속층(22)이 에칭액에 의해 손상되는 것을 방지할 수 있게 되며, 그 결과 제품의 신뢰성을 확보할 수 있게 된다.As such, the barrier layer 52 covers the metal layer 22 formed on the inner wall of the through hole 12, thereby forming an inner wall of the through hole 12 in the process of etching to form the circuit pattern 23. The formed metal layer 22 can be prevented from being damaged by the etchant, and as a result, the reliability of the product can be ensured.

금속층(22) 및 회로패턴(23)은 구리를 주된 재질로 하여 이루어질 수 있으며, 금속층(22)을 커버하는 장벽층(52)은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금니켈을 주된 재질로 하여 이루어질 수 있다.The metal layer 22 and the circuit pattern 23 may be made of copper, and the barrier layer 52 covering the metal layer 22 may include nickel (Ni), gold (Au), silver (Ag), and zinc. (Zn), palladium (Palladium), ruthenium (Ru), rhodium (Rh), lead (Pb) -tin (Sn) -based solder alloy, or nickel (Ni)-gold (Au) alloy nickel as the main material Can be.

한편, 관통홀(12) 주변에서도 파인 피치를 구현할 수 있도록 하기 위하여, 랜드리스 구조를 구현할 수도 있다. 즉, 도 5에 도시된 바와 같이, 관통홀(12)의 내벽에 형성된 금속층(22)이 관통홀(12)의 깊이와 실질적으로 같은 높이를 갖도록 하고, 절연층(10)의 상면에 형성된 회로패턴(23)의 일 단부가 금속층(22)의 상면의 일부와 접촉하도록 할 수 있다.Meanwhile, in order to implement a fine pitch around the through hole 12, a landless structure may be implemented. That is, as shown in FIG. 5, the metal layer 22 formed on the inner wall of the through hole 12 has a height substantially equal to the depth of the through hole 12, and is formed on the upper surface of the insulating layer 10. One end of the pattern 23 may be in contact with a portion of the upper surface of the metal layer 22.

이러한 구조를 통하여, 종래기술에서와 같이 과도하게 큰 랜드로 인하여 관통홀(12) 부근에서 파인 피치를 구현할 수 없었던 문제점을 해결할 수 있게 된다.Through this structure, it is possible to solve the problem that the fine pitch could not be implemented in the vicinity of the through hole 12 due to the excessively large land as in the prior art.

뿐만 아니라, 상술한 바와 같이, 장벽층(52)을 이용함으로써 관통홀(12) 내벽에 형성된 금속층(22) 즉, 비아가 손상되는 것을 방지할 수 있게 됨으로써, 랜드리스 구조임에도 불구하고 층간 접속의 신뢰도를 유지/향상 시킬 수 있게 된다.In addition, as described above, by using the barrier layer 52, the metal layer 22 formed in the inner wall of the through hole 12, that is, vias, can be prevented from being damaged. It is possible to maintain / improve the reliability.

이상에서는 본 발명의 일 측면에 따른 인쇄회로기판의 구조에 대해 설명하였으며, 이하에서는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다.The structure of the printed circuit board according to the aspect of the present invention has been described above. Hereinafter, the method of manufacturing the printed circuit board according to another aspect of the present invention will be described.

도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도이고, 도 7 내지 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 흐름도이다. 도 7 내지 도 12를 참조하면, 절연층(10), 금속층, 회로패턴(23), 포지티브 드라이필름(positive dry film, 41, 42), 니켈 도금층(51, 52), 구리 도금층(61, 62), 에칭레지스트(70)가 도시되어 있다.6 is a flow chart showing an embodiment of a printed circuit board manufacturing method according to another aspect of the present invention, Figures 7 to 12 is a flow chart showing an embodiment of a printed circuit board manufacturing method according to another aspect of the present invention. . 7 to 12, the insulating layer 10, the metal layer, the circuit pattern 23, the positive dry films 41 and 42, the nickel plating layers 51 and 52, and the copper plating layers 61 and 62. ), An etching resist 70 is shown.

우선, 관통홀(12)이 형성된 절연층(10)을 제공한 다음(S110), 절연층(10)의 상하 및 관통홀(12)의 내벽에 금속층(21, 22)을 형성한다(S120). 절연층(10)의 상하 및 관통홀(12)의 내벽에 금속층(21, 22)을 형성하기 위하여, 무전해 도금을 통하여 시드층(미도시)을 형성한 다음, 이를 바탕으로 전해도금을 수행하는 방법 등을 이용할 수 있다.First, the insulating layer 10 having the through holes 12 formed thereon is provided (S110), and metal layers 21 and 22 are formed on the upper and lower sides of the insulating layer 10 and the inner walls of the through holes 12 (S120). . In order to form the metal layers 21 and 22 on the top and bottom of the insulating layer 10 and the inner wall of the through hole 12, a seed layer (not shown) is formed through electroless plating, and then electroplating is performed based on this. Can be used.

그리고 나서, 금속층(22)이 형성된 관통홀(12)의 내주면에 장벽층(52)을 형성한다(S130). 금속층이 형성된 관통홀(12)의 내주면에 형성되는 장벽층(52)은 전술한 바와 같이 관통홀(12)의 내벽에 형성된 금속층(22) 즉, 비아가 회로패턴(23) 형성 과정 중에 에칭액 등에 의해 손상되는 것을 방지할 수 있다. 따라서, 장벽층(52)은 금속층(22)이 반응하는 에칭액과는 반응하지 않는 재질로 이루어질 수 있다. 예를 들면, 금속층(22)이 구리를 주된 재질로 하여 이루어지는 경우, 장벽층(52)은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금, 또는 니켈(Ni)-금(Au)합금을 주된 재질로 하여 이루어질 수 있다.Then, the barrier layer 52 is formed on the inner circumferential surface of the through hole 12 in which the metal layer 22 is formed (S130). As described above, the barrier layer 52 formed on the inner circumferential surface of the through hole 12 having the metal layer is formed of the metal layer 22 formed on the inner wall of the through hole 12. Can be prevented from being damaged. Therefore, the barrier layer 52 may be made of a material that does not react with the etching solution to which the metal layer 22 reacts. For example, when the metal layer 22 is mainly composed of copper, the barrier layer 52 may include nickel (Ni), gold (Au), silver (Ag), zinc (Zn), palladium, and ruthenium. (Ru), rhodium (Rh), lead (Pb) -tin (Sn) -based brazing alloy, or nickel (Ni) -gold (Au) alloy may be used as the main material.

금속층(22)이 형성된 관통홀(12)의 내주면에 장벽층(52)을 형성하는 방법에 대해 보다 구체적으로 설명하면 다음과 같다.A method of forming the barrier layer 52 on the inner circumferential surface of the through hole 12 in which the metal layer 22 is formed will be described in more detail as follows.

먼저, 절연층(10)의 하면에 제1 도금레지스트층을 형성하고(S131), 절연층(10)의 상면 및 관통홀(12)의 내벽에 제1 도금층을 형성한다(S132). 관통홀(12)의 내벽에 형성되는 제1 도금층이 추후에 장벽층(52)으로서의 기능을 수행할 수 있게 된다. 즉, 니켈 재질의 장벽층(52)을 형성하고자 하는 경우, 제1 도금층은 니켈 재질로 이루어질 수 있다.First, a first plating resist layer is formed on the bottom surface of the insulating layer 10 (S131), and a first plating layer is formed on the top surface of the insulating layer 10 and the inner wall of the through hole 12 (S132). The first plating layer formed on the inner wall of the through hole 12 may later function as the barrier layer 52. That is, when the barrier layer 52 made of nickel is to be formed, the first plating layer may be made of nickel.

한편, 절연층(10)의 하면에 제1 도금레지스트층을 형성하기 위하여, 절연층(10)의 하면에 포지티브 드라이필름(positive dry film, 41)을 적층하고, 절연층(10)의 상면에 자외선을 조사하여 포지티브 드라이필름(41)의 일부를 노광 시킨 다음(이상 도 7 참조), 현상액을 도포하여 노광된 포지티브 드라이필름(41)의 일부를 제거하는 방법을 이용할 수 있다(도 8 참조). 포지티브 드라이필름은 노광된 부분이 변형되어 현상액에 의해 제거될 수 있는 특징을 갖는다.On the other hand, in order to form the first plating resist layer on the lower surface of the insulating layer 10, a positive dry film 41 is laminated on the lower surface of the insulating layer 10, and the upper surface of the insulating layer 10 After exposing a part of the positive dry film 41 by irradiating ultraviolet light (see FIG. 7 above), a method of applying a developer to remove a part of the exposed positive dry film 41 may be used (see FIG. 8). . The positive dry film has a feature that the exposed portion is deformed and can be removed by the developer.

이와 같은 방법으로 제1 도금레지스트층을 형성하는 경우, 관통홀(12)이 형성된 절연체(10)를 마스크로 이용할 수 있게 되어, 즉, 별도의 마스크를 이용하지 않고 노광을 수행할 수 있게 되어 제조공정을 단순화 하고, 제조비용을 절감시킬 수 있는 효과를 나타낼 수 있게 된다.When the first plating resist layer is formed in this manner, the insulator 10 having the through holes 12 formed therein can be used as a mask, that is, the exposure can be performed without using a separate mask. This can simplify the process and reduce the manufacturing cost.

그리고 나서, 도 9에 도시된 바와 같이, 절연층(10)의 상면에 제2 도금레지스트층(42)을 형성한 다음(S133), 절연층(10)의 하면 및 관통홀(12)의 내벽에 제2 도금층(61, 62)을 형성한다(S134). 제2 도금층은 구리를 포함하는 재질로 하여 이루어질 수 있다. 제1 도금층(52)이 이미 형성되어 있는 관통홀(12)의 내벽에 다시 제2 도금층(62)을 형성함으로써, 제1 도금층(52)은 제2 도금층(62)에 의해 커버될 수 있게 된다.Then, as shown in FIG. 9, after forming the second plating resist layer 42 on the top surface of the insulating layer 10 (S133), the bottom surface of the insulating layer 10 and the inner wall of the through hole 12 are formed. Second plating layers 61 and 62 are formed on the substrate (S134). The second plating layer may be made of a material containing copper. By forming the second plating layer 62 again on the inner wall of the through hole 12 in which the first plating layer 52 is already formed, the first plating layer 52 can be covered by the second plating layer 62. .

한편, 제2 도금레지스트층은 전술한 제1 도금레지스트층과 같이 포지티브 드라이필름(42)을 이용하여 형성될 수 있으므로, 이에 대한 구체적인 설명은 생략하도록 한다.Meanwhile, the second plating resist layer may be formed using the positive dry film 42 like the first plating resist layer described above, and thus a detailed description thereof will be omitted.

그리고 나서, 절연층(10)의 상면에 제1 도금층(51, 52)과 반응하는 에칭액을 제공한다(S135). 제1 도금층(51, 52)과 제2 도금층(61, 62)이 형성된 절연층(10)에 제1 도금층(51, 52)과 반응하는 에칭액을 제공하게 되면, 절연층(10)의 상면에 형성되어 있던 제1 도금층(51)은 에칭액과의 반응에 의해 제거될 수 있게 되나, 관통홀(12)의 내벽에 형성된 제1 도금층(52)의 경우에는, 제2 도금층(62)에 의해 커버되어 있는 관계로 제거되지 않을 수 있다. 절연층(10)의 상면에 형성된 제1 도금층(51)이 제거된 모습이 도 10에 도시되어 있다.Then, an etching solution reacting with the first plating layers 51 and 52 is provided on the upper surface of the insulating layer 10 (S135). When the etching solution reacting with the first plating layers 51 and 52 is provided to the insulating layer 10 on which the first plating layers 51 and 52 and the second plating layers 61 and 62 are formed, the upper surface of the insulating layer 10 is provided. The formed first plating layer 51 can be removed by reaction with the etching solution, but in the case of the first plating layer 52 formed on the inner wall of the through hole 12, it is covered by the second plating layer 62. May not be removed as a result. 10 illustrates a state in which the first plating layer 51 formed on the upper surface of the insulating layer 10 is removed.

그 다음, 절연층(10)의 상하에 형성된 금속층(21)의 일부를 식각하여 회로패턴(23)을 형성한다(S140). 회로패턴(23)을 형성하기 위하여, 도 11에 도시된 바와 같이 절연층(10)의 상하면에 각각 형성된 금속층(21)의 표면에 에칭레지스트(70)를 형성하고, 도 12에 도시된 바와 같이, 금속층(21)과 반응하는 에칭액을 도포하는 방법을 이용할 수 있다. 제2 도금층(61)은 절연층(10)의 상하에 형성된 금속층(21)과 동일한 재질로 이루어져, 회로패턴(23)을 형성하기 위해 수행되는 에칭 공정 중 에 제거될 수 있으며, 관통홀(12)의 내벽에 형성된 제1 도금층(52)의 표면에 형성되어 있던 제2 도금층(62) 역시 에칭 공정 중에 제거될 수 있게 된다.Next, a portion of the metal layer 21 formed above and below the insulating layer 10 is etched to form a circuit pattern 23 (S140). In order to form the circuit pattern 23, an etching resist 70 is formed on the surface of the metal layer 21 formed on the upper and lower surfaces of the insulating layer 10, as shown in FIG. 11, and as shown in FIG. The method of apply | coating the etching liquid which reacts with the metal layer 21 can be used. The second plating layer 61 may be made of the same material as the metal layer 21 formed above and below the insulating layer 10, and may be removed during the etching process performed to form the circuit pattern 23. The second plating layer 62 formed on the surface of the first plating layer 52 formed on the inner wall of the c) may also be removed during the etching process.

한편, 에칭 공정을 통하여, 관통홀(12)의 내벽에 형성된 금속층(22)의 높이를 관통홀(12)이 깊이와 실질적으로 동일하게 하고, 회로패턴(23)의 일부가 관통홀(12)의 내벽에 형성된 금속층(22)의 상면의 일부와 접촉하도록 할 수 있다.Meanwhile, through the etching process, the height of the metal layer 22 formed on the inner wall of the through hole 12 is substantially equal to the depth of the through hole 12, and a part of the circuit pattern 23 is formed through the through hole 12. It may be in contact with a portion of the upper surface of the metal layer 22 formed on the inner wall of the.

이를 통하여, 관통홀(12) 주변에서도 파인 피치를 구현할 수 있는 랜드리스 구조를 구현할 수 있게 된다. Through this, it is possible to implement a landless structure that can implement a fine pitch around the through hole 12.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1 내지 도 4는 종래기술에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.1 to 4 is a flow chart showing a printed circuit board manufacturing method according to the prior art.

도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 단면도.Figure 5 is a cross-sectional view showing an embodiment of a printed circuit board according to an aspect of the present invention.

도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도.Figure 6 is a flow chart showing an embodiment of a printed circuit board manufacturing method according to another aspect of the present invention.

도 7 내지 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 흐름도.7 to 12 are flowcharts illustrating one embodiment of a method of manufacturing a printed circuit board according to another aspect of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 절연층10: insulation layer

21, 22: 금속층21, 22: metal layer

23: 회로패턴23: circuit pattern

41, 42: 포지티브 드라이필름(positive dry film)41, 42: positive dry film

51, 52: 제1 도금층51, 52: first plating layer

61, 62: 제2 도금층61 and 62: second plating layer

70: 에칭레지스트70: etching resist

Claims (8)

삭제delete 삭제delete 삭제delete 관통홀이 형성된 절연층을 제공하는 단계;Providing an insulating layer having a through hole formed therein; 상기 절연층의 상하 및 상기 관통홀의 내벽에 금속층을 형성하는 단계;Forming a metal layer on the top and bottom of the insulating layer and on an inner wall of the through hole; 상기 금속층이 형성된 관통홀의 내주면에 장벽층을 형성하는 단계; 및Forming a barrier layer on an inner circumferential surface of the through hole in which the metal layer is formed; And 상기 절연층의 상하에 형성된 금속층의 일부를 식각하여 회로패턴을 형성하는 단계를 포함하며,Etching a portion of the metal layer formed above and below the insulating layer to form a circuit pattern, 상기 장벽층을 형성하는 단계는,Forming the barrier layer, 상기 금속층이 형성된 절연층의 하측면에 제1 도금레지스트층을 형성하는 단계;Forming a first plating resist layer on a lower surface of the insulating layer on which the metal layer is formed; 상기 금속층이 형성된 절연층의 상측면 및 상기 관통홀의 내벽에 제1 도금층을 형성하는 단계;Forming a first plating layer on an upper surface of the insulating layer on which the metal layer is formed and an inner wall of the through hole; 상기 제1 도금레지스트층을 제거하는 단계;Removing the first plating resist layer; 상기 제1 도금층이 형성된 절연층의 상측면에 제2 도금레지스트층을 형성하는 단계;Forming a second plating resist layer on an upper surface of the insulating layer on which the first plating layer is formed; 상기 절연층의 하측면 및 상기 관통홀의 내벽에 제2 도금층을 형성하는 단계;Forming a second plating layer on a lower side of the insulating layer and an inner wall of the through hole; 상기 제2 도금레지스트층을 제거하는 단계;Removing the second plating resist layer; 상기 절연층의 상면에 상기 제1 도금층과 반응하는 에칭액을 제공하여, 상기 절연층의 상면에 형성된 제1 도금층을 제거하는 단계; 및Providing an etchant reacting with the first plating layer on an upper surface of the insulating layer to remove the first plating layer formed on the upper surface of the insulating layer; And 상기 제2 도금층을 제거하는 단계를 포함하는, 인쇄회로기판 제조방법.Removing the second plating layer, a printed circuit board manufacturing method. 제4항에 있어서,The method of claim 4, wherein 상기 제2 도금층은 상기 금속층과 동일한 재질로 이루어지고,The second plating layer is made of the same material as the metal layer, 상기 제2 도금층을 제거하는 단계는, 상기 회로패턴을 형성하는 단계와 동일 공정 중에 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.The removing of the second plating layer is performed in the same process as the step of forming the circuit pattern. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 제1 도금층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금 및 니켈(Ni)-금(Au)합금으로 이루어지는 군으로부터 선택되는 어느 하나를 포함하는 재질로 이루어지고,The first plating layer is nickel (Ni), gold (Au), silver (Ag), zinc (Zn), palladium (Palladium), ruthenium (Ru), rhodium (Rh), lead (Pb) -tin (Sn) -based It is made of a material containing any one selected from the group consisting of brazing alloy and nickel (Ni) -gold (Au) alloy, 상기 제2 도금층은 구리를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법Printed circuit board manufacturing method, characterized in that the second plating layer is made of a material containing copper 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 제1 도금레지스트층을 형성하는 단계는,Forming the first plating resist layer, 상기 절연층의 하면에 포지티브 드라이필름(positive dry film)을 적층하는 단계;Stacking a positive dry film on a lower surface of the insulating layer; 상기 절연층의 상면에 자외선을 조사하여 상기 포지티브 드라이필름의 일부를 노광시키는 단계;Exposing a portion of the positive dry film by irradiating ultraviolet rays to an upper surface of the insulating layer; 현상액을 도포하여 상기 노광된 포지티브 드라이필름의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.And applying a developer to remove a part of the exposed positive dry film. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 회로패턴을 형성하는 단계는,Forming the circuit pattern, 상기 관통홀의 내벽에 형성된 금속층의 높이는 상기 관통홀이 깊이에 상응하며, 상기 회로패턴의 일부가 상기 관통홀의 내벽에 형성된 금속층의 상면의 일부와 접촉하도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.The height of the metal layer formed on the inner wall of the through hole corresponds to the depth of the through hole, the printed circuit board manufacturing method characterized in that a portion of the circuit pattern is in contact with a portion of the upper surface of the metal layer formed on the inner wall of the through hole.
KR1020080039916A 2008-04-29 2008-04-29 Manufacturing method for printed circuit board KR100976202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039916A KR100976202B1 (en) 2008-04-29 2008-04-29 Manufacturing method for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039916A KR100976202B1 (en) 2008-04-29 2008-04-29 Manufacturing method for printed circuit board

Publications (2)

Publication Number Publication Date
KR20090114129A KR20090114129A (en) 2009-11-03
KR100976202B1 true KR100976202B1 (en) 2010-08-17

Family

ID=41555396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039916A KR100976202B1 (en) 2008-04-29 2008-04-29 Manufacturing method for printed circuit board

Country Status (1)

Country Link
KR (1) KR100976202B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846355A (en) * 1994-07-29 1996-02-16 Risho Kogyo Co Ltd Production of printed wiring board
JP2004146668A (en) 2002-10-25 2004-05-20 Sharp Corp Multilayer printed circuit board and manufacturing method thereof
JP2004349358A (en) 2003-05-21 2004-12-09 Mitsubishi Paper Mills Ltd Plating resist composite, plating resist sheet, and method for manufacturing substrate using the sheet
KR100498977B1 (en) * 2002-12-31 2005-07-01 삼성전기주식회사 Method of plating the conductive layer on the wall of the cavity in E-BGA PCB

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846355A (en) * 1994-07-29 1996-02-16 Risho Kogyo Co Ltd Production of printed wiring board
JP2004146668A (en) 2002-10-25 2004-05-20 Sharp Corp Multilayer printed circuit board and manufacturing method thereof
KR100498977B1 (en) * 2002-12-31 2005-07-01 삼성전기주식회사 Method of plating the conductive layer on the wall of the cavity in E-BGA PCB
JP2004349358A (en) 2003-05-21 2004-12-09 Mitsubishi Paper Mills Ltd Plating resist composite, plating resist sheet, and method for manufacturing substrate using the sheet

Also Published As

Publication number Publication date
KR20090114129A (en) 2009-11-03

Similar Documents

Publication Publication Date Title
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
US20140097007A1 (en) Wiring substrate and method for producing the same
KR100990618B1 (en) A printed circuit board comprising landless viahole and method for manufacturing the same
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US8499444B2 (en) Method of manufacturing a package substrate
KR100890217B1 (en) Method for manufacturing pcb
CN108738241A (en) The production method of circuit board and its circuit board obtained
KR20060034613A (en) Printed circuit board and method of manufacturing the same
KR101167464B1 (en) A method of manufacturing printed circuit board
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
KR101012403B1 (en) Printed circuit board and manufacturing method thereof
KR101044790B1 (en) manufacturing method of printed circuit board
KR101013992B1 (en) Manufacturing method of Printed Circuit Board
KR100976202B1 (en) Manufacturing method for printed circuit board
KR101008676B1 (en) Method For Manufacturing Printed Circuit Board
KR101209553B1 (en) Structure of conductive holes of multilayer board and manufacturing method
JP4705972B2 (en) Printed wiring board and manufacturing method thereof
TWI383724B (en) Printed circuit board and manufacturing method thereof
JP2006339221A (en) Semiconductor packaging tape carrier tape and its manufacturing method
KR102531702B1 (en) Method of manufacturing printed circuit board
KR101009118B1 (en) A method for manufacturing of landless printed circuit board
JP2005129665A (en) Semiconductor device and manufacturing method thereof
JP3854265B2 (en) Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device
KR20090086830A (en) Manufacturing method for printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee