KR100975815B1

KR100975815B1 - Liquid crystal display device

Info

Publication number: KR100975815B1
Application number: KR1020030053508A
Authority: KR
Inventors: 김옥진
Original assignee: 삼성전자주식회사
Priority date: 2003-08-01
Filing date: 2003-08-01
Publication date: 2010-08-13
Also published as: KR20050015044A

Abstract

디스플레이 품질을 향상시킬 수 있는 액정표시장치가 개시되어 있다. 액정표시장치는 제1 게이트 오프 신호를 전달하는 제1 배선과 제1 게이트 오프 신호의 편차를 보상하기 위한 제2 게이트 오프 신호를 전달하는 제2 배선이 형성되는 액정표시패널을 구비한다. 또한, 제1 게이트 오프 신호 및 제2 게이트 오프 신호를 포함한 게이트 구동신호와 데이터 구동신호를 출력하는 소오스 인쇄회로기판 및 게이트 구동신호를 이용하여 액정표시패널의 게이트 라인을 제어하는 복수의 게이트 TCP를 포함한다. 따라서, 각각의 게이트 TCP에 인가되는 제1 게이트 오프 신호의 편차를 제2 게이트 오프 신호로 보상해 줌으로써, 디스플레이 품질을 향상시킬 수 있다.A liquid crystal display device capable of improving display quality is disclosed. The liquid crystal display device includes a liquid crystal display panel having a first wiring for transmitting a first gate off signal and a second wiring for transmitting a second gate off signal for compensating for a deviation between the first gate off signal. In addition, a plurality of gate TCPs for controlling the gate lines of the liquid crystal display panel using a source printed circuit board and a gate driving signal for outputting a gate driving signal and a data driving signal including a first gate off signal and a second gate off signal. Include. Therefore, the display quality can be improved by compensating the deviation of the first gate off signal applied to each gate TCP with the second gate off signal.

게이트 TCP, 배선 저항, 게이트 오프 신호Gate TCP, wiring resistance, gate off signal

Description

[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

도 1은 종래 액정표시장치를 도시한 평면도이다.1 is a plan view showing a conventional liquid crystal display device.

도 2는 도 1에 도시된 신호 배선의 경로를 등가회로로 나타낸 도면이다.FIG. 2 is a diagram illustrating an equivalent circuit of the path of the signal wire shown in FIG. 1.

도 3은 본 발명의 일 실시예에 따른 액정표시장치를 도시한 분해 사시도이다.3 is an exploded perspective view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 2에 도시된 디스플레이 유닛을 구체적으로 도시한 평면도이다. 4 is a plan view illustrating in detail the display unit illustrated in FIG. 2.

도 5는 도 4의 C영역을 확대한 부분 확대도이다.FIG. 5 is an enlarged partial view of region C of FIG. 4.

도 6은 도 4에 도시된 제1 배선 및 제2 배선의 경로를 등가회로로 나타낸 도면이다.FIG. 6 is a diagram illustrating an equivalent circuit of the paths of the first wiring and the second wiring shown in FIG. 4.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

300 : 디스플레이 유닛 310 : TFT 기판300: display unit 310: TFT substrate

330 : 액정표시패널 340 : 소오스 인쇄회로기판330: liquid crystal display panel 340: source printed circuit board

350 : 데이터 TCP 352 : 데이터 구동칩350: data TCP 352: data driving chip

360 : 게이트 TCP 362 : 게이트 구동칩360: gate TCP 362: gate driving chip

372 : 제1 배선 374 : 제2 배선372: first wiring 374: second wiring

Voff1 : 제1 게이트 오프 신호 Voff2 : 제2 게이트 오프 신호Voff1: first gate off signal Voff2: second gate off signal

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 디스플레이 품질을 향상시키기 위한 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device for improving display quality.

일반적으로, 액정표시장치(Liquid Crystal Display device)는 액정(Liquid Crystal)을 이용하여 영상을 디스플레이 하는 평판표시장치의 하나이다. 이러한 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있어, 산업 전반에 걸쳐 광범위하게 사용되고 있다.In general, a liquid crystal display device is one of flat panel displays that display an image using a liquid crystal. Such liquid crystal displays are thinner and lighter than other display devices, and have low power consumption and low driving voltage, and thus are widely used throughout the industry.

이와 같은 액정표시장치는 영상을 표시하기 위한 디스플레이 유닛과, 상기 디스플레이 유닛에 광을 제공하기 위한 백라이트 유닛으로 구성된다.Such a liquid crystal display device includes a display unit for displaying an image and a backlight unit for providing light to the display unit.

도 1에 도시된 바와 같이, 종래 디스플레이 유닛은 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 칭함) 기판(112), 상기 TFT 기판(112)에 대향하는 컬러필터 기판(114) 및 상기 TFT 기판(112)과 컬러필터 기판(114) 사이에 개재된 액정층(미도시)으로 이루어진 액정표시패널(110)을 구비한다.As shown in FIG. 1, a conventional display unit includes a thin film transistor (TFT) substrate 112, a color filter substrate 114 facing the TFT substrate 112, and the TFT substrate ( A liquid crystal display panel 110 including a liquid crystal layer (not shown) interposed between the 112 and the color filter substrate 114 is provided.

또한, 상기 디스플레이 유닛은 상기 액정표시패널(110)을 구동하기 위한 구동신호를 발생하는 소오스 인쇄회로기판(120)과, 상기 액정표시패널(110)과 소오스 인쇄회로기판(120)을 전기적으로 연결하기 위한 복수의 데이터 테이프 캐리어 패키지(Tape Carrier Package : 이하, TCP라 칭함)(130), 및 상기 TFT 기판(112)의 게이트 라인(미도시)과 연결된 복수의 게이트 TCP(140)를 포함한다.In addition, the display unit electrically connects a source printed circuit board 120 generating a driving signal for driving the liquid crystal display panel 110, and the liquid crystal display panel 110 and the source printed circuit board 120. A plurality of data tape carrier packages 130 (hereinafter, referred to as TCP) 130 and a plurality of gate TCPs 140 connected to gate lines (not shown) of the TFT substrate 112 may be included.

이때, 각각의 데이터 TCP(130)는 상기 TFT 기판(112)의 데이터 라인(미도시) 을 구동하기 위한 데이터 구동칩(132)을 구비하며, 각각의 게이트 TCP(140)는 상기 게이트 라인을 구동하기 위한 게이트 구동칩(142)을 구비한다.In this case, each data TCP 130 includes a data driver chip 132 for driving a data line (not shown) of the TFT substrate 112, and each gate TCP 140 drives the gate line. The gate driving chip 142 is provided.

상기 소오스 인쇄회로기판(120)은 상기 데이터 구동칩(132) 및 게이트 구동칩(142)을 구동하기 위한 데이터 구동신호 및 게이트 구동신호를 발생시켜, 상기 데이터 TCP(130)로 출력한다.The source printed circuit board 120 generates a data driving signal and a gate driving signal for driving the data driving chip 132 and the gate driving chip 142, and outputs the data driving signal to the data TCP 130.

이와 같이 데이터 TCP(130)를 통해 인가된 상기 게이트 구동신호는 상기 TFT 기판(112) 상에 형성된 신호 배선(150)을 통해 첫 번째 게이트 TCP(140)로부터 마지막 게이트 TCP(140)까지 순차적으로 인가된다. 이때, 상기 게이트 구동신호는 상기 게이트 라인에 연결된 스위칭 소자(미도시)의 구동을 차단하기 위한 게이트 오프 전압(Voff)을 포함한다.The gate driving signal applied through the data TCP 130 is sequentially applied from the first gate TCP 140 to the last gate TCP 140 through the signal wire 150 formed on the TFT substrate 112. do. In this case, the gate driving signal includes a gate off voltage Voff for blocking driving of a switching element (not shown) connected to the gate line.

이러한 구조는 본 출원인이 출원한 한국등록특허 제 304261호에 상세하게 기재되어 있다.This structure is described in detail in Korean Patent No. 304261 filed by the present applicant.

한편, 상기 게이트 오프 전압(Voff)의 전송 경로를 등가회로로 나타낸 도 2를 참조하면, 상기 게이트 오프 전압(Voff)은 상기 신호 배선(150)을 통해 복수의 게이트 TCP(140)에 순차적으로 인가된다. 이때, 상기 신호 배선(150)은 도전성 금속 물질이 유리 재질인 TFT 기판(112) 상에 형성됨으로 인해, 어느 정도의 배선 저항(R)을 갖는다.Meanwhile, referring to FIG. 2, which shows the transmission path of the gate off voltage Voff as an equivalent circuit, the gate off voltage Voff is sequentially applied to the plurality of gate TCPs 140 through the signal line 150. do. In this case, since the signal wire 150 is formed on the TFT substrate 112 made of a glass material, the signal wire 150 has some degree of wiring resistance (R).

이로 인해, 상기 게이트 오프 전압(Voff)이 상기 신호 배선(150)의 경로를 따라 전송될 때, 상기 배선 저항(R)으로 인한 전압 강하가 발생되며, 이러한 전압 강하에 의해, 각각의 게이트 TCP(140)에 인가되는 상기 게이트 오프 전압(Voff)의 편차가 발생하게 된다.Thus, when the gate off voltage Voff is transmitted along the path of the signal wire 150, a voltage drop due to the wiring resistance R occurs, and each of the gate TCP ( Deviation of the gate off voltage Voff applied to 140 occurs.

이러한 게이트 오프 전압(Voff)의 차이에 의해 각각의 게이트 TCP(140)로부터 출력되는 게이트 오프 전압(Voff)이 틀려짐으로써, 각 게이트 TCP(140)에 연결되는 게이트 라인 블록 간에 계조 차이가 발생하여 표시 품질을 저하시키는 문제점이 있다.Due to the difference in the gate off voltage Voff, the gate off voltages Voff output from the respective gate TCPs 140 are different, whereby a gray level difference occurs between the gate line blocks connected to the gates TCP 140. There is a problem of degrading display quality.

따라서, 본 발명은 이와 같은 종래의 문제점을 감안한 것으로써, 본 발명의 목적은 각각의 게이트 TCP로부터 출력되는 게이트 오프 전압의 편차를 보상하여 표시 품질을 향상시킬 수 있는 액정표시장치를 제공하는 것이다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide a liquid crystal display device which can improve display quality by compensating for variations in the gate-off voltage output from each gate TCP.

상술한 본 발명의 목적을 달성하기 위한 액정표시장치는 영상을 표시하는 액정표시패널, 상기 액정표시패널을 구동하기 위한 소오스 구동부 및 게이트 구동부를 포함한다.The liquid crystal display device for achieving the above object of the present invention includes a liquid crystal display panel for displaying an image, a source driver and a gate driver for driving the liquid crystal display panel.

상기 액정표시패널은 영상을 표시하는 표시영역과 상기 표시영역에 인접한 주변영역으로 구분된다. 상기 액정표시패널의 주변영역에는 제1 게이트 오프 신호를 전달하는 제1 배선과 제2 게이트 오프 신호를 전달하는 제2 배선이 형성된다.The liquid crystal display panel is divided into a display area for displaying an image and a peripheral area adjacent to the display area. First wirings transmitting first gate-off signals and second wirings transmitting second gate-off signals are formed in the peripheral area of the liquid crystal display panel.

상기 소오스 구동부는 상기 액정표시패널을 구동하기 위해, 상기 제1 게이트 오프 신호 및 제2 게이트 오프 신호를 포함하는 게이트 구동신호와 데이터 구동신호를 발생시켜 출력한다.The source driver generates and outputs a gate driving signal and a data driving signal including the first gate off signal and the second gate off signal to drive the liquid crystal display panel.

상기 게이트 구동부는 상기 액정표시패널에 형성된 상기 제1 배선 및 제2 배 선과 연결되며, 인가된 상기 게이트 구동신호를 이용하여 상기 액정표시패널의 게이트 라인을 제어한다.The gate driver is connected to the first wiring and the second wiring formed on the liquid crystal display panel, and controls the gate line of the liquid crystal display panel using the applied gate driving signal.

이러한 액정표시장치에 따르면, 상기 제1 배선의 배선 저항으로 인해 발생되는 제1 게이트 오프 신호의 편차를 제2 게이트 오프 신호로 보상해 줌으로써, 디스플레이 품질을 향상시킬 수 있다.According to the liquid crystal display, the display quality can be improved by compensating for the deviation of the first gate off signal generated by the wiring resistance of the first wiring to the second gate off signal.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 3를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(1000)는 영상을 표시하는 액정표시패널(330)을 포함하는 디스플레이 유닛(300)과, 상기 디스플레이 유닛(300)에 광을 제공하는 백라이트 유닛(400) 및 상기 디스플레이 유닛(300)을 상기 백라이트 유닛(400)에 고정하기 위한 탑 샤시(500)를 포함한다.Referring to FIG. 3, the liquid crystal display device 1000 according to an exemplary embodiment of the present invention may include a display unit 300 including a liquid crystal display panel 330 for displaying an image, and light to the display unit 300. And a top chassis 500 for fixing the backlight unit 400 and the display unit 300 to the backlight unit 400.

상기 디스플레이 유닛(300)은 영상을 표시하기 위한 액정표시패널(330), 상기 액정표시패널(330)에 구동신호를 제공하기 위한 소오스 인쇄회로기판(340), 상기 액정표시패널(330)과 상기 소오스 인쇄회로기판(340)을 전기적으로 연결하기 위한 데이터 TCP(350) 및 상기 액정표시패널(330)의 일측에 연결되는 게이트 TCP(360)를 포함한다.The display unit 300 includes a liquid crystal display panel 330 for displaying an image, a source printed circuit board 340 for providing a driving signal to the liquid crystal display panel 330, the liquid crystal display panel 330, and the liquid crystal display panel 330. And a data TCP 350 for electrically connecting the source printed circuit board 340 and a gate TCP 360 connected to one side of the liquid crystal display panel 330.

상기 액정표시패널(330)은 TFT 기판(310)과 컬러필터 기판(320) 및 상기 두 기판 사이에 개재된 액정층(미도시)을 포함한다. The liquid crystal display panel 330 includes a TFT substrate 310, a color filter substrate 320, and a liquid crystal layer (not shown) interposed between the two substrates.

상기 TFT 기판(310)은 스위칭 소자인 TFT(미도시)가 매트릭스 형태로 형성된 투명한 유리기판이다. 상기 TFT들의 소오스 및 게이트 단자에는 각각 데이터 및 게이트 라인이 연결되고, 드레인 단자에는 투명한 도전성 재질로 이루어진 화소전극이 연결된다.The TFT substrate 310 is a transparent glass substrate in which a switching element TFT (not shown) is formed in a matrix form. Data and gate lines are respectively connected to the source and gate terminals of the TFTs, and a pixel electrode made of a transparent conductive material is connected to the drain terminal.

상기 TFT 기판(310)에 대향하여 컬러필터 기판(320)이 구비된다. 상기 컬러필터 기판(320)은 색화소인 RGB 화소가 박막공정에 의해 형성된 기판이다. 상기 컬러필터 기판(320)의 전면에는 투명한 도전성 재질로 이루어진 공통전극이 도포된다.The color filter substrate 320 is provided to face the TFT substrate 310. The color filter substrate 320 is a substrate in which RGB pixels as color pixels are formed by a thin film process. A common electrode made of a transparent conductive material is coated on the front surface of the color filter substrate 320.

상기 디스플레이 유닛(300)의 아래에는 상기 디스플레이 유닛(300)에 균일한 광을 제공하기 위한 백라이트 유닛(400)이 구비된다. A backlight unit 400 is provided below the display unit 300 to provide uniform light to the display unit 300.

상기 백라이트 유닛(400)은 광을 발생시키기 위한 램프 유닛(410), 상기 광을 상기 디스플레이 유닛(300) 방향으로 출사하기 위해 상기 광의 경로를 변경하기 위한 도광판(420) 및 상기 램프 유닛(410)과 상기 도광판(420)을 수납하기 위한 수납용기(450)를 포함한다. The backlight unit 400 may include a lamp unit 410 for generating light, a light guide plate 420 for changing the path of the light to emit the light toward the display unit 300, and the lamp unit 410. And a storage container 450 for accommodating the light guide plate 420.

또한, 상기 도광판(420)으로부터 출사되는 광의 휘도 특성을 향상시키기 위한 다수의 광학 시트(430) 및 상기 도광판(420)의 아래에서 도광판(420)으로부터 누설되는 광을 상기 도광판(420)으로 반사시켜 광의 효율을 높이기 위한 반사판(440)을 더 포함한다. In addition, a plurality of optical sheets 430 and light leaking from the light guide plate 420 under the light guide plate 420 may be reflected to the light guide plate 420 to improve luminance characteristics of light emitted from the light guide plate 420. It further includes a reflector 440 for increasing the efficiency of the light.

이하, 도 3에 도시된 디스플레이 유닛에 대해 도 4 및 도 5를 참조하여 보다 구체적으로 설명한다. Hereinafter, the display unit illustrated in FIG. 3 will be described in more detail with reference to FIGS. 4 and 5.

도 4는 도 2에 도시된 디스플레이 유닛을 구체적으로 도시한 평면도이고, 도 5는 도 4의 C영역을 확대한 부분 확대도이다.4 is a plan view specifically illustrating the display unit illustrated in FIG. 2, and FIG. 5 is an enlarged partial view of region C of FIG. 4.

도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 유닛(300)은 액정표시패널(330), 소오스 인쇄회로기판(340), 데이터 TCP(350) 및 게이트 TCP(360)를 포함한다.4 and 5, the display unit 300 according to an embodiment of the present invention includes a liquid crystal display panel 330, a source printed circuit board 340, a data TCP 350, and a gate TCP 360. Include.

구체적으로, 상기 액정표시패널(330)은 TFT 어레이가 형성된 TFT 기판(310), 상기 TFT 기판(310)과 대향하여 구비되고, 컬러필터(미도시)와 공통전극(미도시)이 형성된 컬러필터 기판(320) 및 상기 TFT 기판(310)과 컬러필터 기판(320) 사이에 개재된 액정층(미도시)으로 이루어진다.In detail, the liquid crystal display panel 330 is provided with a TFT substrate 310 having a TFT array and a TFT facing the TFT substrate 310, and having a color filter (not shown) and a common electrode (not shown). And a liquid crystal layer (not shown) interposed between the substrate 320 and the TFT substrate 310 and the color filter substrate 320.

상기 TFT 기판(310)에는 로우(row)방향으로 배열된 복수의 데이터 라인(DL)과 칼럼(column) 방향으로 배열된 복수의 게이트 라인(GL)이 형성된다. 이때, 본 실시예에 따른 TFT 기판(310)은 m개의 데이터 라인과 n개의 게이트 라인을 가지며, 여기서, m과 n은 자연수이다. 따라서, 상기 데이터 라인(DL)은 첫 번째 데이터 라인인 DL1부터 마지막 데이터 라인인 DLm으로 이루어지며, 상기 게이트 라인(GL)은 첫 번째 게이트 라인인 GL1부터 마지막 게이트 라인인 GLn으로 이루어진다.A plurality of data lines DL arranged in a row direction and a plurality of gate lines GL arranged in a column direction are formed in the TFT substrate 310. At this time, the TFT substrate 310 according to the present embodiment has m data lines and n gate lines, where m and n are natural numbers. Therefore, the data line DL is composed of the first data line DL1 and the last data line DLm, and the gate line GL is composed of the first gate line GL1 and the last gate line GLn.

또한, 도 5에 도시된 바와 같이, 각각의 데이터 라인(DL1)과 게이트 라인(GL1)이 교차되는 영역에는 스위칭 소자인 TFT(312)와 화소전극(314)이 형성된다. 상기 TFT(312)의 게이트 전극(G)은 게이트 라인(GL1)에 연결되고, 상기 TFT(312)의 소오스 전극(S)은 데이터 라인(DL1)에 연결되며, 상기 TFT(312)의 드레인 전극(D)은 상기 화소전극(314)에 연결된다. In addition, as illustrated in FIG. 5, the TFT 312 and the pixel electrode 314, which are switching elements, are formed in a region where each data line DL1 and the gate line GL1 cross each other. The gate electrode G of the TFT 312 is connected to the gate line GL1, the source electrode S of the TFT 312 is connected to the data line DL1, and the drain electrode of the TFT 312 is connected. (D) is connected to the pixel electrode 314.

상기 소오스 인쇄회로기판(340)은 상기 데이터 TCP(350)에 실장된 데이터 구동칩(352)을 구동하기 위한 데이터 구동신호와 상기 게이트 TCP(360)에 실장된 게이트 구동칩(362)을 구동하기 위한 게이트 구동신호를 발생시켜 출력한다. 이러한 소오스 인쇄회로기판(340)은 상기 데이터 TCP(350)를 통해 상기 TFT 기판(310)에 연결된다.The source printed circuit board 340 drives a data driving signal for driving the data driving chip 352 mounted on the data TCP 350 and a gate driving chip 362 mounted on the gate TCP 360. It generates and outputs a gate drive signal. The source printed circuit board 340 is connected to the TFT substrate 310 through the data TCP 350.

상기 데이터 TCP(350)는 m개의 데이터 라인(DL)을 복수의 블록으로 나누어 구동하기 위해 복수로 구성되며, 각각의 데이터 TCP(350)는 입력된 데이터 구동신호에 따라 데이터 신호를 상기 데이터 라인(DL)에 출력하기 위한 데이터 구동칩(352)을 구비한다. The data TCP 350 is configured in plural to drive m data lines DL into a plurality of blocks. Each of the data TCP 350 outputs a data signal according to an input data driving signal. And a data driving chip 352 for outputting to DL).

이때, 복수의 데이터 TCP(350) 중에서 적어도 하나의 데이터 TCP(350)에는 상기 소오스 인쇄회로기판(340)에서 발생된 게이트 구동신호를 상기 TFT 기판(310)에 전송하기 위한 신호 배선(354)이 형성된다.At this time, at least one data TCP 350 among the plurality of data TCP 350 has a signal line 354 for transmitting the gate driving signal generated from the source printed circuit board 340 to the TFT substrate 310. Is formed.

상기 게이트 TCP(360)는 n개의 게이트 라인(GL)을 복수의 블록으로 나누어 구동하기 위해 복수로 구성되며, 각각의 게이트 TCP(360)는 입력된 게이트 구동신호에 따라 게이트 신호를 상기 게이트 라인(GL)에 출력하기 위한 게이트 구동칩(362)을 구비한다. 본 실시예에서는 n개의 게이트 라인(GL)을 4개의 블록으로 나누어 구동하기 위해 제1 내지 제4 게이트 TCP(360a, 360b, 360c, 360d)로 구성된다. 이때, 상기 게이트 구동칩(362)을 구동하기 위한 상기 게이트 구동신호에는 게이트 클럭 신호(CPV), 출력 인에이블 신호(OE), 게이트 개시 신호(STV), 게이트 온 신호(Von) 및 게이트 오프 신호(Voff) 등이 포함된다. The gate TCP 360 is configured in plural to drive n gate lines GL into a plurality of blocks, and each gate TCP 360 is configured to drive a gate signal according to an input gate driving signal. A gate driving chip 362 for outputting to GL). In the present exemplary embodiment, the first to fourth gate TCPs 360a, 360b, 360c, and 360d are configured to drive the n gate lines GL into four blocks. In this case, the gate driving signal for driving the gate driving chip 362 includes a gate clock signal CPV, an output enable signal OE, a gate start signal STV, a gate on signal Von, and a gate off signal. (Voff) and the like.

한편, 상기 액정표시패널(330)은 실제로 영상이 표시되는 표시영역(A)과, 영상이 표시되지는 않으나 상기 데이터 TCP(350) 및 게이트 TCP(360)가 연결되며, 상기 액정표시패널(330)을 구동하기 위한 각종 신호 배선들이 형성되는 주변영역(B)으로 구분된다. Meanwhile, the liquid crystal display panel 330 is connected to the display area A in which an image is actually displayed, and the data TCP 350 and the gate TCP 360 are connected, although the image is not displayed. ) Is divided into a peripheral area B in which various signal wires for driving () are formed.

이때, 상기 TFT 기판(310)의 주변영역(B)에는 상기 소오스 인쇄회로기판(340)에서 발생된 상기 게이트 구동신호를 상기 게이트 TCP(360)에 인가하기 위한 금속 배선들이 형성되며, 상기 금속 배선에는 상기 게이트 구동신호 중 상기 게이트 오프 신호(Voff)를 전달하는 제1 배선(372)과 제2 배선(374)이 포함된다.In this case, metal wirings are formed in the peripheral area B of the TFT substrate 310 to apply the gate driving signal generated from the source printed circuit board 340 to the gate TCP 360. The first wiring 372 and the second wiring 374 which transmit the gate off signal Voff among the gate driving signals are included.

상기 게이트 오프 신호(Voff)는 상기 게이트 라인(GL)에 연결된 TFT(312)의 구동을 차단하기 위한 전압으로, 제1 게이트 오프 신호(Voff1)와 상기 제1 게이트 오프 신호(Voff1)의 편차를 보상하기 위한 제2 게이트 오프 신호(Voff2)로 나누어진다. 상기 제1 게이트 오프 신호(Voff1)는 상기 제1 배선(372)을 통해 상기 게이트 TCP(360)에 인가되며, 상기 제2 게이트 오프 신호(Voff2)는 상기 제2 배선(374)을 통해 상기 게이트 TCP(360)에 인가된다.The gate off signal Voff is a voltage for blocking driving of the TFT 312 connected to the gate line GL. The gate off signal Voff is a voltage difference between the first gate off signal Voff1 and the first gate off signal Voff1. It is divided into a second gate off signal Voff2 for compensating. The first gate off signal Voff1 is applied to the gate TCP 360 through the first wiring 372, and the second gate off signal Voff2 is applied to the gate through the second wiring 374. Is applied to TCP 360.

구체적으로, 상기 제1 게이트 오프 신호(Voff1)는 상기 소오스 인쇄회로기판(340)에서 발생되어 상기 데이터 TCP(350)의 신호 배선(354)을 통해 상기 TFT 기판(310)에 형성된 제1 배선(372)에 인가된다. 이처럼, 상기 제1 배선(372)에 인가된 상기 제1 게이트 오프 신호(Voff1)는 상기 제1 배선(372)을 따라 상기 제1 게이트 TCP(360a)로부터 상기 제4 게이트 TCP(360d)까지 순차적으로 인가된다. In detail, the first gate off signal Voff1 may be generated by the source printed circuit board 340 and formed on the TFT substrate 310 through the signal wire 354 of the data TCP 350. 372). As such, the first gate off signal Voff1 applied to the first wiring 372 is sequentially formed from the first gate TCP 360a to the fourth gate TCP 360d along the first wiring 372. Is applied.

이때, 상기 제1 배선(372)에는 배선 저항이 존재하며, 상기 배선 저항에 의해 상기 제1 게이트 오프 신호(Voff1)는 전압 강하가 발생된다. 이러한, 전압 강하에 의해 각각의 게이트 TCP(360a, 360b, 360c, 360d)에 인가되는 제1 게이트 오프 신호(Voff1) 간에 편차가 발생하게 된다.In this case, a wiring resistance exists in the first wiring 372, and a voltage drop occurs in the first gate off signal Voff1 by the wiring resistance. This voltage drop causes a deviation between the first gate-off signals Voff1 applied to the respective gate TCPs 360a, 360b, 360c, and 360d.

이와 같은, 상기 제1 게이트 오프 신호(Voff1)의 편차를 보상해주기 위해 상기 게이트 TCP(360)에는 제2 게이트 오프 신호(Voff2)가 인가된다. 상기 제2 게이트 오프 신호(Voff2)는 상기 소오스 인쇄회로기판(340)에서 발생되어 상기 데이터 TCP(350)의 또 다른 신호 배선(354)을 통해 상기 TFT 기판(310)에 형성된 제2 배선(374)에 인가된다. 이처럼, 상기 제2 배선(374)에 인가된 상기 제2 게이트 오프 신호(Voff2)는 상기 제2 배선(374)을 따라 상기 제4 게이트 TCP(360d)로부터 상기 제1 게이트 TCP(360a)까지 순차적으로 인가된다. In order to compensate for the deviation of the first gate off signal Voff1, the second gate off signal Voff2 is applied to the gate TCP 360. The second gate off signal Voff2 is generated by the source printed circuit board 340 and is formed on the TFT substrate 310 through another signal wire 354 of the data TCP 350. Is applied. As such, the second gate off signal Voff2 applied to the second wiring 374 is sequentially from the fourth gate TCP 360d to the first gate TCP 360a along the second wiring 374. Is applied.

이때, 상기 제2 배선(374)에는 상기 제1 배선(372)과 마찬가지로 배선 저항이 존재하며, 이로 인한 전압 강하가 발생된다. 따라서, 상기 제2 게이트 오프 신호(Voff2)는 상기 제2 배선(374)에 존재하는 배선 저항과 정전 용량을 고려하여 설정됨으로써, 상기 제1 게이트 오프 신호(Voff1)의 편차를 보상한다. 여기서, 상기 제1 게이트 오프 신호(Voff1)와 제2 게이트 오프 신호(Voff2)는 동일한 전압 레벨을 가질 수도 있으며, 서로 다른 전압 레벨을 가질 수도 있다.In this case, a wiring resistance exists in the second wiring 374 similarly to the first wiring 372, and thus a voltage drop occurs. Accordingly, the second gate off signal Voff2 is set in consideration of the wiring resistance and the capacitance present in the second wiring 374 to compensate for the deviation of the first gate off signal Voff1. Here, the first gate off signal Voff1 and the second gate off signal Voff2 may have the same voltage level or may have different voltage levels.

이와 같이, 각각의 게이트 TCP(360a, 360b, 360c, 360d)에는 상기 제1 게이트 오프 신호(Voff1)와 제2 게이트 오프 신호(Voff2)가 동시에 인가된다. 이로 인 해, 각각의 게이트 TCP(360a, 360b, 360c, 360d)는 상기 제1 게이트 오프 신호(Voff1)와 제2 게이트 오프 신호(Voff2)가 더해져 동일한 값을 갖는 제3 게이트 오프 신호(Voff3)를 상기 게이트 라인에 출력할 수 있다.As such, the first gate off signal Voff1 and the second gate off signal Voff2 are simultaneously applied to each of the gate TCPs 360a, 360b, 360c, and 360d. As a result, each of the gate TCPs 360a, 360b, 360c, and 360d has a third gate-off signal Voff3 having the same value by adding the first gate-off signal Voff1 and the second gate-off signal Voff2. May be output to the gate line.

도 6을 참조하면, 상기 제1 게이트 오프 신호(Voff1)는 상기 제1 배선(372)을 통해 제1 게이트 TCP(360a)에 인가된다. 이후, 상기 제1 게이트 오프 신호(Voff1)는 상기 제1 게이트 TCP(360a)와 제2 게이트 TCP(360b)를 연결하는 제1 배선(372)을 통해 상기 제2 게이트 TCP(360b)에 인가되며, 이러한 방법으로 상기 제1 배선(372)을 통해 제3 및 제4 게이트 TCP(360c, 360d)까지 순차적으로 인가된다. 이때, 상기 제1 배선(372)은 각 구간마다 배선 저항(R1)을 갖는다. 여기서, 상기 배선 저항(R1)은 각 배선의 선폭 및 길이에 따라 서로 다른 저항 값을 가질 수 있다.Referring to FIG. 6, the first gate off signal Voff1 is applied to the first gate TCP 360a through the first wiring 372. Thereafter, the first gate off signal Voff1 is applied to the second gate TCP 360b through a first wire 372 connecting the first gate TCP 360a and the second gate TCP 360b. In this way, the first and second gates TCP360c and 360d are sequentially applied through the first wiring 372. In this case, the first wiring 372 has a wiring resistance R1 in each section. Here, the wiring resistance R1 may have different resistance values according to the line width and length of each wiring.

상기 제2 게이트 오프 신호(Voff2)는 상기 제2 배선(374)을 통해 제4 게이트 TCP(360d)에 인가된다. 이후, 상기 제2 게이트 오프 신호(Voff2)는 상기 제4 게이트 TCP(360d)와 제3 게이트 TCP(360c)를 연결하는 제2 배선(374)을 통해 상기 제3 게이트 TCP(360c)에 인가되며, 이러한 방법으로 상기 제2 배선(374)을 통해 제2 및 제1 게이트 TCP(360b, 360a)까지 순차적으로 인가된다. 이때, 상기 제2 배선(374)은 각 구간마다 배선 저항(R2)을 갖는다. 여기서, 상기 배선 저항(R2)은 각 배선의 선폭 및 길이에 따라 서로 다른 저항 값을 가질 수 있다. The second gate off signal Voff2 is applied to the fourth gate TCP 360d through the second wiring 374. Thereafter, the second gate off signal Voff2 is applied to the third gate TCP 360c through a second wire 374 connecting the fourth gate TCP 360d and the third gate TCP 360c. In this way, the second and first gates TCP 360b and 360a are sequentially applied through the second wiring 374. In this case, the second wiring 374 has a wiring resistance R2 in each section. Here, the wiring resistance R2 may have a different resistance value according to the line width and length of each wiring.

한편, 본 실시예에 따른 상기 제1 배선(372) 및 제2 배선(374)은 상기 게이트 TCP(360)와 연결되는 게이트 라인(GL)과 겹쳐지지 않도록 상기 TFT 기판(310)의 외곽부에 형성되는 것이 바람직하다.Meanwhile, the first wiring 372 and the second wiring 374 according to the present exemplary embodiment may be formed on the outer portion of the TFT substrate 310 so as not to overlap the gate line GL connected to the gate TCP 360. It is preferably formed.

이와 같은 액정표시장치에 따르면, 각각의 게이트 TCP에 인가되는 제1 게이트 오프 신호에 대한 편차를 보상하기 위해, 별도의 배선을 통해 제2 게이트 오프 신호를 인가한다. 따라서, 각각의 게이트 TCP에서 출력되는 게이트 오프 신호는 동일한 레벨의 전압을 출력함으로써, 디스플레이 품질을 향상시킬 수 있다.According to the liquid crystal display, the second gate off signal is applied through a separate wiring to compensate for the deviation of the first gate off signal applied to each gate TCP. Therefore, the gate off signal output from each gate TCP outputs the same level of voltage, thereby improving display quality.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the present invention.

Claims

A display area for displaying an image and a peripheral area adjacent to the display area, and the first wire for transmitting a first gate-off signal and a first wire-off signal to compensate for a deviation of the first gate-off signal. A liquid crystal display panel electrically isolated from the second wiring line to form a second wiring for transmitting a second gate-off signal;

A source driver configured to output a gate driving signal and a data driving signal including the first gate off signal and a second gate off signal to drive the liquid crystal display panel; And

A gate driver formed of a plurality of tape tape carrier packages (TCPs), connected to the first wiring and the second wiring, and controlling a gate line of the liquid crystal display panel based on the gate driving signal. Including,

And the first wiring connects the first gate TCP to the last gate TCP of the plurality of gate TCPs, and the second wiring connects the first gate TCP to the first gate TCP.

The liquid crystal display panel of claim 1, wherein

A TFT substrate having the gate line and a data line orthogonal to the gate line;

A color filter substrate facing the TFT substrate; And

A liquid crystal layer interposed between the TFT substrate and the color filter substrate,

And the first wiring and the second wiring are formed on the TFT substrate.

The method of claim 1, wherein the source driving unit

A source printed circuit board configured to output the gate driving signal and the data driving signal; And

And a plurality of data TCPs electrically connecting the source printed circuit board and the liquid crystal display panel.

2. The gate driving circuit of claim 1, wherein the first gate off signal is sequentially applied from the first gate TCP to the last gate TCP through the first wiring, and the second gate off signal is applied to the last gate TCP through the second wiring. And sequentially applied from the first gate TCP to the first gate TCP.

5. The gate line signal of claim 4, wherein the gate TCP outputs a third gate off signal obtained by adding the first gate off signal and the second gate off signal applied through the first wire and the second wire to the gate line. A liquid crystal display device.

The liquid crystal display of claim 5, wherein the third gate off signal is a voltage for blocking driving of a switching element connected to the gate line.