KR100968148B1 - 리페어 장치의 팁 및 그 제조방법 - Google Patents

리페어 장치의 팁 및 그 제조방법 Download PDF

Info

Publication number
KR100968148B1
KR100968148B1 KR1020070058041A KR20070058041A KR100968148B1 KR 100968148 B1 KR100968148 B1 KR 100968148B1 KR 1020070058041 A KR1020070058041 A KR 1020070058041A KR 20070058041 A KR20070058041 A KR 20070058041A KR 100968148 B1 KR100968148 B1 KR 100968148B1
Authority
KR
South Korea
Prior art keywords
silicon layer
tip
silicon
pattern
silicon substrate
Prior art date
Application number
KR1020070058041A
Other languages
English (en)
Other versions
KR20080109568A (ko
Inventor
김용대
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070058041A priority Critical patent/KR100968148B1/ko
Publication of KR20080109568A publication Critical patent/KR20080109568A/ko
Application granted granted Critical
Publication of KR100968148B1 publication Critical patent/KR100968148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

본 발명의 리페어 장치의 팁 및 그 제조방법은, 실리콘 기판; 및 실리콘 기판 상에 장방형의 외곽패턴으로 이루어진 개구부 및 개구부의 외곽 패턴의 소정 영역으로부터 내측으로 연장되면서 실리콘 기판의 위쪽 방향으로 휜 형태로 형성된 캔틸레버 팁을 포함한다.
리페어 장치의 팁, 캔틸레버 팁, 열팽창계수

Description

리페어 장치의 팁 및 그 제조방법{Tip of repair apparatus and the method for manufacturing thereof}
도 1은 본 발명에 따른 리페어 장치의 팁을 설명하기 위하여 나타내 보인 도면들이다.
도 2 내지 도 8은 본 발명의 실시예에 따른 웨이퍼 타입의 리페어 장치 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 9a 및 도 9b는 본 발명에 따른 웨이퍼 타입의 리페어 장치를 나타내보인 셈(SEM) 사진이다.
도 10은 리페어 장치의 팁을 이용하여 결함을 제거하는 방법을 설명하기 위해 나타내보인 도면이다.
본 발명은 포토마스크에 관한 것으로서, 보다 상세하게는 웨이퍼 상에 발생된 결함을 용이하게 제거할 수 있는 리페어 장치의 팁 및 그 제조방법에 관한 것이다.
반도체 장치의 제조공정에 있어서 포토마스크 및 웨이퍼 칩을 생산하는 과정에서 주변 환경 등의 요인에 의해 결함(defect)이 유발될 수 있다. 포토마스크 또는 웨이퍼 상에 발생되는 결함으로는 인접하는 패턴들 간에 이어지는 브릿지(bridge) 형태나 패턴 형성영역 이외의 영역으로 돌출되는 결함 등이 있다. 이렇게 포토마스크 또는 웨이퍼 상에 발생된 결함은 반도체 소자 생산 수율에 영향을 미치므로 결함을 제어(defect control)하는 방법은 중요한 이슈가 되고 있다. 그런데 이와 같이 생성된 결함은 세정 공정(cleaning)만으로는 제어하기가 쉽지 않다. 이에 따라 세정에 의해 제거되지 않는 결함을 제거하는 전자빔(Electron beam), 이온빔(Ion beam) 또는 레이저를 포함하는 리페어(repair) 장치가 개발되어 이용되고 있다.
그러나 리페어 장치를 이용하여 결함을 제거하는 공정을 진행할 경우, 웨이퍼 상에 손상이 발생할 수 있다. 구체적으로, 리페어 장치를 이용하여 결함을 제거하는 과정을 진행시, 결함 발생 영역뿐만 아니라 그 주변 영역까지 리페어 장치의 에너지가 전달됨으로써 결함 발생 영역 주변의 정상 영역에 손상을 발생시켜 또다른 결함을 유발할 수 있다. 이런 문제점으로 인하여 바늘(needle) 형태의 팁(tip)을 이용하여 결함 발생영역을 물리적으로 긁어내어 결함을 제거하는 방법이 있다. 그러나 바늘 형태의 팁을 이용하여 결함을 제거하는 공정을 반복하게 되면서 이 바늘 형태의 팁이 마모되어 그 수명이 짧아 수시로 교환해줘야 한다. 또한, 바늘 형태의 팁의 끝부분은 그 반경이 수 ㎛ 미만이기 때문에 팁의 제조가 용이하지 않고, 이로 인해 팁을 유지 및 관리하기가 용이하지 않다. 이에 따라 결함 발생영역의 주 변 영역에 손상을 주지 않으면서 결함을 제거할 수 있는 리페어 장치가 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 주변 영역에 손상을 주지 않으면서 결함을 용이하게 제거할 수 있는 리페어 장치의 팁 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 리페어 장치의 팁은 실리콘 기판; 및 상기 실리콘 기판 상에 장방형의 외곽패턴으로 이루어진 개구부 및 상기 개구부의 외곽 패턴의 소정 영역으로부터 내측으로 연장되면서 상기 실리콘 기판의 위쪽 방향으로 휜 형태로 형성된 캔틸레버 팁을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 실리콘 기판은 제1 실리콘층 위에 제2 실리콘층이 형성되면서, 상기 제1 실리콘층 및 제2 실리콘층 사이에 소정 간격만큼 이격된 공간이 배치된다.
상기 실리콘 기판은 산화막을 더 포함하여 형성된다.
상기 캔틸레버 팁은 니켈(Ni) 또는 크롬(Cr)을 하나 이상 포함하여 형성되며, 상기 캔틸레버 팁은 특정 곡률을 가지고 상기 기판의 위쪽 방향으로 휘는 형태이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 리페어 장치의 팁 제조방법은, 제1 실리콘층, 제2 실리콘층 및 상기 제1, 제2 실리콘층 사이에 제3 실리콘층이 형성된 실리콘 기판을 형성하는 단계; 상기 제2 실리콘층을 패터닝하여 외곽 패턴과 상기 외곽 패턴의 소정 영역으로부터 내측으로 연장된 연장 패턴에 의해 상기 제3 실리콘층 표면의 일부 영역을 노출시키는 홈을 포함하는 제2 실리콘층 패턴을 형성하는 단계; 상기 노출된 제3 실리콘층 상에 불산(HF) 용액을 공급하여 상기 제3 실리콘층을 다공질실리콘(PSL)층으로 형성하는 단계; 상기 실리콘 기판 상에 식각 용액을 공급하여 상기 제3 실리콘층을 제거하여 상기 제1 실리콘층 및 제2 실리콘층 사이에 소정의 공간을 형성하는 단계; 상기 실리콘 기판 상에 산화 공정을 진행하여 제1 실리콘층 및 제2 실리콘층 상에 산화막을 형성하는 단계; 및 상기 제2 실리콘층 위에 금속막을 형성하여 상기 산화막과 금속막의 열팽창계수 차이에 의해 상기 연장 패턴이 실리콘 기판의 위쪽 방향으로 휘어지는 캔틸레버 팁을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제2 실리콘층은 에피택셜 성장(Epitaxial growth) 방법을 이용하여 형성할 수 있다.
상기 제3 실리콘층은 상기 제1 실리콘층 내에 불순물을 주입하여 형성할 수 있다.
상기 연장 패턴은 상기 외곽 패턴에 닿지 않도록 형성하는 것이 바람직하다.
상기 불산(HF) 용액은 5% 내지 20%의 농도로 공급하는 것이 바람직하다.
상기 식각 용액은 수산화나트륨(NaOH)용액을 이용할 수 있다.
상기 금속막은 니켈(Ni) 또는 크롬(Cr)을 하나 이상 포함하여 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명에 따른 리페어 장치의 팁를 설명하기 위하여 나타내 보인 도면들이다. 도 2 내지 도 8은 본 발명의 실시예에 따른 웨이퍼 타입의 리페어 장치 제조방법을 설명하기 위해 나타내보인 도면들이다. 도 9a 및 도 9b는 본 발명에 따른 웨이퍼 타입의 리페어 장치를 나타내보인 셈(SEM) 사진이다. 그리고 도 10은 리페어 장치의 팁을 이용하여 결함을 제거하는 방법을 설명하기 위해 나타내보인 도면이다.
도 1을 참조하면, 본 발명에 따른 리페어 장치의 팁은, 실리콘 기판(120) 및 실리콘 기판(120) 상에 장방형의 외곽패턴(130)으로 이루어진 개구부 및 상기 개구부의 외곽 패턴(130)의 소정 영역으로부터 내측으로 연장되면서 실리콘 기판(120)의 위쪽 방향으로 휜 형태로 형성된 캔틸레버 팁(200)을 포함하여 이루어진다. 여기서 실리콘 기판(120)은 제1 실리콘층(100) 위에 제2 실리콘층(110)이 형성되면서, 제1 실리콘층(100) 및 제2 실리콘층(110) 사이에 소정 간격만큼 이격된 공간(170)이 배치되어 있다. 이때, 제1 및 제2 실리콘층(100, 110) 위에는 산화막(150) 이 더 형성되어 있을 수 있다. 또한, 캔틸레버 팁(200)은 니켈(Ni) 또는 크롬(Cr)을 하나 이상 포함하는 금속막(160)으로 형성되며, 캔틸레버 팁(200)은 특정 곡률을 가지고 실리콘 기판(120)의 위쪽 방향으로 휘는 형태로 이루어져 있다.
이하 도 2 내지 도 8을 참조하여 본 발명에 따른 리페어 장치의 팁 제조방법을 설명하기로 한다.
도 2를 참조하면, 실리콘 기판(230)을 준비한다. 실리콘 기판(230)은 삼중층 이상의 막이 적층된 구조로 이루어져 있다. 여기서 삼중층 이상의 막이 적층되어 있는 실리콘 기판(230)은 n 타입의 제1 실리콘층(200) 및 n 타입의 제2 실리콘층(210) 사이에 n+ 타입의 제3 실리콘층(220)이 소정 깊이로 형성된 구조로 형성되어 있다. 이러한 실리콘 기판(230)은 먼저, n 타입의 제1 실리콘층(200)을 형성한다. 여기서 제1 실리콘층(200)은 실리콘 기판 상에 인(P),비소(As), 안티몬(Sb)을 포함하는 n형 불순물을 첨가하여 형성할 수 있다. 다음에 n 타입의 제1 실리콘층(200) 위에 에피택셜 성장(Epitaxial growth) 방법을 이용하여 n 타입의 제2 실리콘층(210)을 형성한다. 다음에 제1 실리콘층(200) 내의 소정 영역, 예를 들어 제2 실리콘층(210)과 제1 실리콘층(200)이 인접하는 계면으로부터 제1 실리콘층(200) 방향으로 소정 깊이만큼 불순물, 예컨대 n 타입의 불순물을 추가로 주입한다. 그러면 제2 실리콘층(210)과 제1 실리콘층(200) 사이에 n+ 타입의 제3 실리콘층(220)이 형성된 실리콘 기판(230)이 형성된다.
도 3을 참조하면, 제2 실리콘층(210) 위에 포토레지스트막을 형성하고, 노광 및 패터닝 공정을 진행하여 제2 실리콘층(210) 표면의 일부 영역을 노출시키는 개 구부(250)를 갖는 포토레지스트막 패턴(240)을 형성한다. 포토레지스트막 패턴(240) 상에 형성된 개구부(250)는 장방형으로 형성된 외곽부(a)와 외곽부(a)의 소정 영역으로부터 내측으로 연장되어 노출된 제2 실리콘층(210) 표면을 일부 차단하는 연장부(b)로 이루어진다. 여기서 연장부(b)는 외곽부(a)와 닿지 않도록 형성하는 것이 바람직하다.
도 4를 참조하면, 포토레지스트막 패턴(240)을 마스크로 노출된 제2 실리콘층(210)을 식각하여 제3 실리콘층(220)의 표면을 일부 노출시키는 제2 실리콘층 패턴(260)을 형성한다. 다음에 포토레지스트막 패턴(240)은 애슁(ashing) 공정을 이용하여 제거한다. 그러면 제2 실리콘층 패턴(260)은 장방형의 외곽 패턴(270)과 외곽 패턴(270)의 소정 영역으로부터 내측으로 연장된 연장 패턴(280)에 의해 제3 실리콘층(220)의 표면을 노출시키는 홈(290)을 포함하여 이루어진다.
도 5를 참조하면, 실리콘 기판(230) 상에 화학용액을 공급하여 제2 실리콘층 패턴(260)에 형성되어 있는 홈(290)에 의해 노출된 제3 실리콘층(220)을 다공질실리콘층(PSL; Porous Silicon Layer, 300)으로 변환시킨다.
구체적으로, 실리콘 기판(230) 상에 5% 내지 20%의 불산(HF) 수용액을 공급한다. 그러면 제2 실리콘층 패턴(260)에 형성되어 있는 홈(290)에 의해 부분적으로 노출된 n+ 타입의 제3 실리콘층(220)은 불산(HF) 수용액에서 양극반응을 하게 되면서 n+ 타입의 제3 실리콘층(220)이 다공질실리콘층(PSL, 300)으로 변환된다. 이때, 제3 실리콘층(220)만 불산(HF) 용액과 양극반응을 하여 다공질실리콘층(300)으로 변환되고, 제1 실리콘층(200) 및 제2 실리콘층 패턴(260)은 변환되지 않는다.
도 6을 참조하면, 제1 실리콘층(200)과 제2 실리콘층 패턴(260) 사이에 위치하는 다공질실리콘층(300)을 선택적으로 식각하여 제거하여 캔틸레버 팁(cantilever tip, 310)을 형성한다. 구체적으로, 실리콘 기판(230) 상에 수산화나트륨(NaOH)을 포함하는 습식식각용액을 공급한다. 이러한 수산화나트륨(NaOH)을 포함하는 습식식각용액은 제1 실리콘층(200) 및 제2 실리콘층 패턴(260)은 남겨두고 다공질실리콘층(300)만을 선택적으로 식각한다. 그러면 제1 실리콘층(200) 및 제2 실리콘층 패턴(260) 사이에 위치하는 다공질실리콘층(300)이 제거되면서 제1 실리콘층(200) 과 제2 실리콘층 패턴(260) 사이에 소정의 공간(320)이 형성된다. 이때, 도 4의 외곽 패턴(270)의 소정 영역으로부터 내측으로 연장되어 형성되면서 외곽 패턴(270)와 닿지 않도록 형성된 연장 패턴(280)이 잔류하면서 캔틸레버 팁(cantilever tip, 310)이 된다. 이러한 캔틸레버 팁(310)은 도 9a에 도시한 바와 같이, 복수 개의 캔틸레버 팁(310)이 웨이퍼(w) 상에 배열된 형태로 형성된다.
도 7을 참조하면, 실리콘 기판(230) 상에 산화 공정을 진행하여 제1 실리콘층(200) 및 제2 실리콘층 패턴(260) 위에 산화막(330)을 형성한다.
도 8을 참조하면, 산화막(330)이 형성된 실리콘 기판(230) 상에 금속막(340)을 증착한다. 여기서 금속막(340)은 산화막(330)과 열팽창계수(Thermal expansion coefficient)가 다른 금속을 조합하여 형성할 수 있다. 이러한 금속막(340)은 니켈(Ni) 또는 크롬(Cr)을 하나 이상 포함하여 형성할 수 있으며, 본 발명의 실시예에서는 니켈-크롬(Ni-Cr)막으로 형성한다. 이때, 산화막(330)과 금속막(340)의 열팽창계수의 차이에 의해 캔틸레버 팁(310)은 도 8 및 도 9b에 도시한 바와 같이, 특 정 곡률을 가지고 실리콘 기판(230)의 위쪽 방향으로 휘게 되며, 이렇게 휘어진 캔틸레버 팁(310)은 리페어(repair) 장치의 팁(tip)이 된다. 다음에 이렇게 형성된 리페어 장치의 팁(350)을 리페어 장치(미도시함)에 장착한다.
도 10을 참조하면, 상술한 방법을 이용하여 형성한 웨이퍼 형태의 리페어 장치의 팁(350)을 리페어 장치(미도시함)에 장착한다. 이때, 리페어 장치의 팁(350)은 휘어진 부분이 웨이퍼(w)와 대응하도록 배치하는 것이 바람직하다. 다음에 리페어 장치의 팁(350)을 포함하는 리페어 장치를 도 10의 화살표에 도시한 바와 같이, X 방향 또는 Y 방향의 일 방향으로 스캔한다. 그러면 열팽창계수의 차이에 의한 스트레스(stress)에 의해 휘어진 캔틸레버 팁(310)의 장력(tension)에 의해 결함이 존재하는 부분에서 캔틸레버 팁(310)이 유연하게(flexible) 움직일 수 있다. 이에 따라 기판에 스크래치(scratch)와 같은 손상을 주지 않고, 결함(360)을 제거할 수 있고, 캔틸레버 팁(310)의 마모성도 감소할 수 있다. 또한, 포토리소그래피 공정을 이용하기 때문에 캔틸레버 팁(310)을 대량으로 용이하게 제조할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 리페어 장치의 팁 및 그 제조방법에 의하면, 캔틸레버 팁의 자체 장력에 의해 팁이 결함 부위에서 유연하게 움직일 수 있어 결함 주변 영역에 손상을 주지 않고 결함을 제거할 수 있다. 또한, 캔틸레버 팁의 마모성도 감소할 수 있다.

Claims (12)

  1. 제1 실리콘층 위에 제2 실리콘층이 형성되면서, 상기 제1 실리콘층 및 제2 실리콘층 사이에 소정 간격만큼 이격된 공간이 배치된 실리콘 기판; 및
    상기 실리콘 기판 상에 장방형의 외곽패턴으로 이루어진 개구부 및 상기 개구부의 외곽 패턴의 소정 영역으로부터 내측으로 연장되면서 상기 실리콘 기판의 위쪽 방향으로 휜 형태로 형성된 캔틸레버 팁을 포함하는 것을 특징으로 하는 리페어 장치의 팁.
  2. 삭제
  3. 제1항에 있어서,
    상기 실리콘 기판은 산화막을 더 포함하여 형성된 것을 특징으로 하는 리페어 장치의 팁.
  4. 제1항에 있어서,
    상기 캔틸레버 팁은 니켈(Ni) 또는 크롬(Cr)을 하나 이상 포함하여 형성된 금속막인 것을 특징으로 하는 리페어 장치의 팁.
  5. 제1항에 있어서,
    상기 캔틸레버 팁은 특정 곡률을 가지고 상기 기판의 위쪽 방향으로 휘는 형태인 것을 특징으로 하는 리페어 장치의 팁.
  6. 제1 실리콘층, 제2 실리콘층 및 상기 제1, 제2 실리콘층 사이에 제3 실리콘층이 형성된 실리콘 기판을 형성하는 단계;
    상기 제2 실리콘층을 패터닝하여 외곽 패턴과 상기 외곽 패턴의 소정 영역으로부터 내측으로 연장된 연장 패턴에 의해 상기 제3 실리콘층 표면의 일부 영역을 노출시키는 홈을 포함하는 제2 실리콘층 패턴을 형성하는 단계;
    상기 노출된 제3 실리콘층 상에 불산(HF) 용액을 공급하여 상기 제3 실리콘층을 다공질실리콘(PSL)층으로 형성하는 단계;
    상기 실리콘 기판 상에 식각 용액을 공급하여 상기 제3 실리콘층을 제거하여 상기 제1 실리콘층 및 제2 실리콘층 사이에 소정의 공간을 형성하는 단계;
    상기 실리콘 기판 상에 산화 공정을 진행하여 제1 실리콘층 및 제2 실리콘층 상에 산화막을 형성하는 단계; 및
    상기 제2 실리콘층 위에 금속막을 형성하여 상기 산화막과 금속막의 열팽창계수 차이에 의해 상기 연장 패턴이 실리콘 기판의 위쪽 방향으로 휘어지는 캔틸레버 팁을 형성하는 단계를 포함하는 것을 특징으로 하는 리페어 장치의 팁 제조방법.
  7. 제6항에 있어서,
    상기 제2 실리콘층은 에피택셜 성장(Epitaxial growth) 방법을 이용하여 형성하는 것을 특징으로 하는 리페어 장치의 팁 제조방법.
  8. 제6항에 있어서,
    상기 제3 실리콘층은 상기 제1 실리콘층 내에 불순물을 주입하여 형성하는 것을 특징으로 하는 리페어 장치의 팁 제조방법.
  9. 제6항에 있어서,
    상기 연장 패턴은 상기 외곽 패턴에 닿지 않도록 형성하는 것을 특징으로 하는 리페어 장치의 팁 제조방법.
  10. 제6항에 있어서,
    상기 불산(HF) 용액은 5% 내지 20%의 농도로 공급하는 것을 특징으로 하는 리페어 장치의 팁 제조방법.
  11. 제6항에 있어서,
    상기 식각 용액은 수산화나트륨(NaOH)용액인 것을 특징으로 하는 리페어 장치의 팁 제조방법.
  12. 제6항에 있어서,
    상기 금속막은 니켈(Ni) 또는 크롬(Cr)을 하나 이상 포함하여 형성하는 것을 특징으로 하는 리페어 장치의 팁 제조방법.
KR1020070058041A 2007-06-13 2007-06-13 리페어 장치의 팁 및 그 제조방법 KR100968148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070058041A KR100968148B1 (ko) 2007-06-13 2007-06-13 리페어 장치의 팁 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070058041A KR100968148B1 (ko) 2007-06-13 2007-06-13 리페어 장치의 팁 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080109568A KR20080109568A (ko) 2008-12-17
KR100968148B1 true KR100968148B1 (ko) 2010-07-06

Family

ID=40368858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070058041A KR100968148B1 (ko) 2007-06-13 2007-06-13 리페어 장치의 팁 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100968148B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055424A (ko) * 2003-12-08 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 박스 형성방법
JP2005258285A (ja) * 2004-03-15 2005-09-22 Sii Nanotechnology Inc 加工用プローブ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055424A (ko) * 2003-12-08 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 박스 형성방법
JP2005258285A (ja) * 2004-03-15 2005-09-22 Sii Nanotechnology Inc 加工用プローブ

Also Published As

Publication number Publication date
KR20080109568A (ko) 2008-12-17

Similar Documents

Publication Publication Date Title
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US9502306B2 (en) Pattern formation method that includes partially removing line and space pattern
JP2004297070A (ja) パターン形成された表面を備えるｉｉｉ族窒化物層
KR100968148B1 (ko) 리페어 장치의 팁 및 그 제조방법
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
JP6115245B2 (ja) ナノインプリント用テンプレートおよびその製造方法
JP2007110069A (ja) コンタクトホール形成方法
TWI534947B (zh) 形成半導體主動區和隔離區域之雙圖案方法
US20120299204A1 (en) Overlay mark and method for fabricating the same
JP2008103386A (ja) イオン注入用ステンシルマスクの製造方法
JP4983313B2 (ja) 転写マスクおよびその製造方法
JP3547424B2 (ja) メサストライプ形成用マスク体
KR100342480B1 (ko) 상이한 깊이를 가진 박막층에 의한 3차원 실리콘 웨이퍼제조 방법
US7118679B2 (en) Method of fabricating a sharp protrusion
US7897301B2 (en) Fine pattern forming method and stamper
JP5581725B2 (ja) イオン注入用ステンシルマスクの製造方法
JP2006066771A (ja) ステンシルマスク用基板及びステンシルマスク並びにそれを用いた露光方法
JP2010217744A (ja) 転写マスクの製造方法及び転写マスク
KR101445809B1 (ko) 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판
KR100859493B1 (ko) 반도체 소자의 제조방법
KR20190009246A (ko) 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자
JP2009152403A (ja) Ｓｏｉウェハ、転写マスクブランク、転写マスク、転写マスクの製造方法、及び転写マスクを用いたパターン露光方法
KR20070068900A (ko) 표면 거칠기를 개선할 수 있는 포토 마스크의 제조방법
KR20090028194A (ko) 포토 마스크의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee