KR100965221B1 - NOR type flash memory device and method for manufacturing the device - Google Patents

NOR type flash memory device and method for manufacturing the device Download PDF

Info

Publication number
KR100965221B1
KR100965221B1 KR1020070141453A KR20070141453A KR100965221B1 KR 100965221 B1 KR100965221 B1 KR 100965221B1 KR 1020070141453 A KR1020070141453 A KR 1020070141453A KR 20070141453 A KR20070141453 A KR 20070141453A KR 100965221 B1 KR100965221 B1 KR 100965221B1
Authority
KR
South Korea
Prior art keywords
region
device isolation
flash memory
active
active region
Prior art date
Application number
KR1020070141453A
Other languages
Korean (ko)
Other versions
KR20090073491A (en
Inventor
곽철상
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070141453A priority Critical patent/KR100965221B1/en
Publication of KR20090073491A publication Critical patent/KR20090073491A/en
Application granted granted Critical
Publication of KR100965221B1 publication Critical patent/KR100965221B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

NOR형 플래쉬 메모리 소자 및 그의 제조 방법이 개시된다. 이 방법은, 반도체 기판에서 소자 분리 영역에 의해 분리되는 활성 영역이 섬(island) 형태로 형성되도록 소자 분리 영역에 트렌치들을 형성하는 단계와, 트렌치들에 절연물을 갭필하여, 활성 영역에 형성된 공통 소스 활성 영역들의 상면과 자신의 상면이 평평한 소자 분리막을 형성하는 단계 및 활성 영역과 소자 분리막이 번갈아서 배치된 워드 라인 방향으로 평행하게 길게 늘어선 형태로 게이트 패턴을 형성하는 단계를 구비하는 것을 특징으로 한다. 그러므로, 활성 영역을 섬(island) 형태로 서로 고립되도록 형성하여 소스 영역의 단차를 제거하므로써, 소스 저항을 낮추어 NOR형 플래쉬 셀의 특성을 향상시킬 수 있는 효과를 갖는다.A NOR type flash memory device and a method of manufacturing the same are disclosed. The method comprises the steps of forming trenches in the device isolation region such that the active region separated by the device isolation region in the semiconductor substrate is formed in an island shape, and gapfilling the trench with an insulating material, thereby forming a common source formed in the active region. And forming a device isolation layer having a flat upper surface of the active regions and an upper surface thereof, and forming a gate pattern in a long line parallel to the word line in which the active region and the device isolation layer are alternately arranged. Therefore, the active regions are formed to be isolated from each other in an island form, thereby eliminating the stepped portions of the source region, thereby reducing the source resistance and improving the characteristics of the NOR flash cell.

반도체 소자, 플래쉬 메모리(flash memory), 활성 영역, 소자 분리 영역, 게이트 패턴(gate pattern) Semiconductor devices, flash memory, active regions, isolation regions, gate patterns

Description

NOR형 플래쉬 메모리 소자 및 그의 제조 방법{NOR type flash memory device and method for manufacturing the device}NOR type flash memory device and its manufacturing method {NOR type flash memory device and method for manufacturing the device}

본 발명은 반도체 소자에 관한 것으로서, 특히, NOR형 플래쉬 메모리 소자 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a NOR type flash memory device and a manufacturing method thereof.

일반적으로 플래쉬 메모리는 EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory)의 장점을 동시에 구현하고자 하는 데서 출발한 것으로서, 전기적으로 데이터의 기록과 소거가 가능하면서도 간단한 제조 공정 및 소형화된 칩 사이즈 등의 면에서 낮은 제조 단가를 지향한다. 또한, 플래쉬 메모리는 전원이 끊겨도 데이터가 소멸되지 않는 비 휘발성 반도체 메모리이지만 정보의 기록과 소거가 시스템 내에서 전기적으로 용이하게 이루어진다는 점에서 RAM(Random Access Memory)의 성격을 가지므로, 메모리 카드나 휴대용 사무 자동화 기기의 하드 디스크를 대체하는 기억 장치 등에 이용되고 있다.In general, flash memory starts with the purpose of simultaneously implementing the advantages of erasable programmable read only memory (EPROM) and electrically erasable programmable read only memory (EEPROM). It aims at low manufacturing cost in terms of chip size. In addition, the flash memory is a nonvolatile semiconductor memory which does not lose data even when the power supply is cut off. However, since the flash memory is electrically easy to record and erase information in the system, the memory card has a characteristic of a random access memory (RAM). It is used for a storage device that replaces a hard disk of a portable office automation device.

이하, 일반적인 플래쉬 메모리 제조 방법을 첨부된 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, a general flash memory manufacturing method will be described with reference to the accompanying drawings.

도 1a 내지 도 1c들은 일반적인 플래쉬 메모리 제조 방법을 설명하기 위한 도면이다. 도 1c는 도 1b에 도시된 플래쉬 메모리를 A-A' 방향으로 절취한 단면도이다.1A to 1C are diagrams for describing a general flash memory manufacturing method. FIG. 1C is a cross-sectional view of the flash memory illustrated in FIG. 1B taken along the direction AA ′.

도 1a에 도시된 플래시 메모리의 배치도에 도시된 바와 같이, 활성 영역(12 및 14)과 소자 분리막(10)을 반도체 기판(미도시)에 형성한다. 이후, 도 1b에 도시된 바와 같이, 제어 게이트(20)를 형성한다. 이 경우, 플래쉬 셀(cell)의 소스(source)는 제어 게이트(20)를 패터닝할 때 제어 게이트(20)들 사이에 형성되는 공간(space) 부분에 해당한다. 도 1c에 도시된 바와 같이, 활성 영역(12 및 14)의 패턴에 따른 레일(rail) 형상의 소스 라인들이 생성된다.As shown in the layout of the flash memory shown in FIG. 1A, the active regions 12 and 14 and the device isolation layer 10 are formed on a semiconductor substrate (not shown). Thereafter, as shown in FIG. 1B, the control gate 20 is formed. In this case, the source of the flash cell corresponds to a space portion formed between the control gates 20 when the control gate 20 is patterned. As shown in FIG. 1C, rail-shaped source lines are generated according to the pattern of the active regions 12 and 14.

도 1c에 도시된 바와 같이, 소스 라인들(12 및 14)들이 레일 형상으로 생성되므로, 활성 영역(12 및 14) 패턴의 단차(topology)에 기인하여 소스 저항이 높아지고, 플래쉬 셀의 특성은 열악해지는 문제점이 있다.As shown in FIG. 1C, since the source lines 12 and 14 are created in a rail shape, the source resistance is high due to the topology of the active region 12 and 14, and the characteristics of the flash cell are poor. There is a problem.

본 발명이 이루고자 하는 기술적 과제는, 플래쉬 메모리를 제조할 때 소스 영역의 단차를 제거하여 소스 저항을 낮출 수 있는 NOR형 플래시 메모리 소자 및 그의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a NOR flash memory device capable of lowering source resistance by removing a step difference in a source region when manufacturing a flash memory, and a method of manufacturing the same.

상기 과제를 이루기 위한 본 발명에 의한 NOR형 플래쉬 메모리 소자의 제조방법은 반도체 기판에서 소자 분리 영역에 의해 분리되는 활성 영역이 섬(island) 형태로 형성되도록 소자 분리 영역에 트렌치들을 형성하는 단계와, 트렌치들에 절연물을 갭필하여, 활성 영역에 형성된 공통 소스 활성 영역들의 상면과 자신의 상면이 평평한 소자 분리막을 형성하는 단계 및 활성 영역과 소자 분리막이 번갈아서 배치된 워드 라인 방향으로 평행하게 길게 늘어선 형태로 게이트 패턴을 형성하는 단계를 구비하는 것을 특징으로 한다.
상기 다른 과제를 이루기 위한 본 발명에 의한 NOR형 플래쉬 메모리 소자는 반도체 기판에서 소자 분리 영역에 의해 분리되는 활성 영역이 섬(island) 형태로 형성되도록 소자 분리 영역에 형성된 소자 분리막 및 활성 영역과 소자 분리막이 번갈아서 배치된 워드 라인 방향으로 평행하게 길게 늘어선 형태로 형성된 게이트 패턴을 구비하고, 소자 분리막의 상면은 상기 활성 영역에 형성된 공통 소스 활성 영역들의 상면과 평평한 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a NOR flash memory device, the method including forming trenches in an isolation region so that an active region separated by an isolation region in a semiconductor substrate is formed in an island shape; Forming a device isolation layer having a top surface of the common source active regions formed on the active region and a top surface of the common source active regions formed in the active regions by gap-filling the trenches, and in the form of long lines parallel to the word line in which the active region and the device isolation layer are alternately arranged. Forming a gate pattern.
In accordance with another aspect of the present invention, there is provided a NOR flash memory device in which a device isolation layer, an active region, and a device isolation layer are formed in a device isolation region such that an active region separated by a device isolation region in a semiconductor substrate is formed in an island form. The gate pattern may include a gate pattern formed in a long line in parallel to the alternately arranged word line direction, and an upper surface of the device isolation layer may be flat with upper surfaces of common source active regions formed in the active region.

삭제delete

본 발명에 의한 반도체 소자 및 그의 제조 방법은 활성 영역을 섬(island) 형태로 서로 고립되도록 형성하여 소스 영역의 단차를 제거하므로써, 소스 저항을 낮추어 NOR형 플래쉬 셀의 특성을 향상시킬 수 있는 효과를 갖는다.The semiconductor device and the method of manufacturing the same according to the present invention have the effect of improving the characteristics of the NOR flash cell by reducing the source resistance by forming the active regions so as to be isolated from each other in an island form, thereby eliminating the steps of the source regions. Have

이하, 본 발명에 의한 반도체 소자의 제조 방법의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, with reference to the accompanying drawings, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described as follows.

도 2a 내지 도 2c들은 본 발명의 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 도면들이다. 도 2a 및 도 2b는 본 발명에 의한 반도체 소자의 제조 방법에 의한 배치도(layout)를 나타내고, 도 2c는 도 2b에 도시된 B-B'를 절취한 단면도를 각각 나타낸다.2A to 2C are diagrams for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention. 2A and 2B show a layout according to the method of manufacturing a semiconductor device according to the present invention, and FIG. 2C shows a cross-sectional view taken along line BB ′ of FIG. 2B, respectively.

본 발명에 의한 반도체 소자의 제조 방법은 다음과 같이 NOR 타입의 플래쉬 메모리(flash memory)를 제조한다.In the method of manufacturing a semiconductor device according to the present invention, a NOR type flash memory is manufactured as follows.

먼저, 도 2a를 참조하면, 반도체 기판(미도시)에 소자 분리막(100) 및 활성 영역(102 및 104)를 형성한다. 즉, 반도체 기판에서 소자 분리 영역(100)에 의해 분리되는 활성 영역(102)이 섬(island) 형태로 형성되도록, 소자 분리 영역(100)에 트렌치(trench)들(미도시)을 형성한다. 이어서, 트렌치들에 절연물을 갭필하여 소자 분리막(STI:Shallow Trench Isolation)(100)을 형성한다. 따라서, 소자 분리막(100)에 의해서 활성 영역(102)은 섬 형태로 서로 고립되어 형성될 수 있다.First, referring to FIG. 2A, an isolation layer 100 and active regions 102 and 104 are formed on a semiconductor substrate (not shown). That is, trenches (not shown) are formed in the device isolation region 100 so that the active region 102 separated by the device isolation region 100 is formed in an island shape in the semiconductor substrate. Subsequently, an insulating material is gap-filled in the trenches to form a shallow trench isolation (STI) 100. Accordingly, the active regions 102 may be formed to be isolated from each other in an island form by the device isolation layer 100.

도 2a에 도시된 활성 영역들(104 및 106)은 각각 공통 소스(common source) 활성 영역이다. 즉, 도 2a 및 도 2b에 도시된 플래쉬 메모리의 소스(source)는 소자 분리막(100)의 하부를 통해 공통 소스 활성 영역(104 및 106)에 연결된다.Active regions 104 and 106 shown in FIG. 2A are common source active regions, respectively. That is, the source of the flash memory illustrated in FIGS. 2A and 2B is connected to the common source active regions 104 and 106 through the lower portion of the device isolation layer 100.

본 발명에 의하면, 섬 형태로 배열된 활성 영역(102)은 워드 라인(W/L:Word Line) 방향으로 서로 균등한 간격(d1)으로 이격되어 형성될 수 있다. 또한, 섬 형태로 배열된 활성 영역(102)은 비트 라인(B/L:Bit Line) 방향으로 서로 균등한 간격(d2)으로 이격되어 형성될 수 있다.According to the present invention, the active regions 102 arranged in an island form may be spaced apart from each other at equal intervals d1 in the direction of a word line (W / L: Word Line). In addition, the active regions 102 arranged in an island form may be spaced apart from each other at equal intervals d2 in the bit line (B / L) bit line direction.

도 2b를 참조하면, 활성 영역(102)과 소자 분리막(100)이 번갈아서 배치된 워드 라인(W/L:Word Line) 방향으로 평행하게 길게 늘어선 형태로 게이트 패턴(200)을 형성한다. 여기서, 게이트 패턴(200)은 플래쉬 메모리의 일반 구조와 동일하다. 예를 들면, 반도체 기판상에 터널 산화막(미도시)을 형성하고, 터널 산화막의 상부에 부유(floating) 게이트를 형성하고, 부유 게이트의 상부에 유전체층(미도시)을 형성하고, 유전체층의 상부에 콘트롤 게이트(미도시)를 순차적으로 적층하여 형성한 다음, 이를 패터닝하여 게이트 패턴(200)을 형성할 수 있다. 유전체층으로는 제1 산화막, 질화막 및 제2 산화막이 순차적으로 형성될 수 있다.Referring to FIG. 2B, the gate pattern 200 is formed in a long line parallel to the word line (W / L: Word Line) in which the active region 102 and the device isolation layer 100 are alternately arranged. Here, the gate pattern 200 is the same as the general structure of the flash memory. For example, a tunnel oxide film (not shown) is formed on a semiconductor substrate, a floating gate is formed on the tunnel oxide film, a dielectric layer (not shown) is formed on the floating gate, and a dielectric layer is formed on the dielectric layer. The control gates (not shown) may be sequentially stacked and then patterned to form the gate patterns 200. As the dielectric layer, a first oxide film, a nitride film, and a second oxide film may be sequentially formed.

결국, 도 2c에 도시된 바와 같이, 도 2b에 도시된 B-B' 라인을 절취해 보면, 섬 형태로 활성 영역(102)이 형성됨으로 인해, 소스가 형성될 공통 활성 영역(104 및 106)의 단차(topology)가 없어짐을 알 수 있다. 이로 인해, 소스 저항이 낮아져서 플래쉬 셀의 특성이 향상될 수 있다.As a result, as shown in FIG. 2C, when the BB ′ line shown in FIG. 2B is cut, since the active region 102 is formed in an island form, the steps of the common active regions 104 and 106 where the source is to be formed are formed. It can be seen that the topology disappears. As a result, the source resistance may be lowered, thereby improving the characteristics of the flash cell.

이하, NOR 타입의 플래쉬 메모리 같은 본 발명에 의한 반도체 소자의 실시예를 다음과 같이 설명한다.Hereinafter, an embodiment of a semiconductor device according to the present invention such as a NOR type flash memory will be described.

도 2a에 도시된 바와 같이, 반도체 기판(미도시)에서 소자 분리 영역에 의해 분리되는 활성 영역(102)이 섬(island) 형태로 형성되도록, 소자 분리막(100)이 소자 분리 영역에 형성되어 있다. 즉, 소자 분리막(100)에 의해 서로 분리된 활성 영 역(102)이 섬 형태로 배열되어 형성되어 있다.As shown in FIG. 2A, an element isolation layer 100 is formed in an element isolation region so that an active region 102 separated by an element isolation region in a semiconductor substrate (not shown) is formed in an island shape. . In other words, the active regions 102 separated from each other by the device isolation layer 100 are arranged in an island form.

도 2b를 참조하면, 활성 영역(102)과 소자 분리막(100)이 번갈아서 배치된 워드 라인(W/L) 방향으로 평행하게 길게 늘어선 형태로 게이트 패턴(200)이 형성되어 있다. 게이트 패턴(200)은 전술한 바와 같이, 터널 산화막, 플로팅 게이트, 유전체층 및 제어 게이트가 수직 방향으로 배열된 형태로 형성되어 있다.Referring to FIG. 2B, the gate pattern 200 is formed in a long line parallel to the word line (W / L) in which the active region 102 and the device isolation layer 100 are alternately arranged. As described above, the gate pattern 200 is formed in a form in which the tunnel oxide film, the floating gate, the dielectric layer, and the control gate are arranged in the vertical direction.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1a 내지 도 1c들은 일반적인 플래쉬 메모리 제조 방법을 설명하기 위한 도면이다.1A to 1C are diagrams for describing a general flash memory manufacturing method.

도 2a 내지 도 2c들은 본 발명의 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 도면들이다. 2A to 2C are diagrams for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

100 : 소자 분리막 102 : 활성 영역100 device isolation layer 102 active region

104 : 공통 소스 활성 영역 200 : 게이트 패턴104: common source active region 200: gate pattern

Claims (5)

반도체 기판에서 소자 분리 영역에 의해 분리되는 활성 영역이 섬(island) 형태로 형성되도록 상기 소자 분리 영역에 트렌치들을 형성하는 단계;Forming trenches in the device isolation region such that an active region separated by the device isolation region in the semiconductor substrate is formed in an island shape; 상기 트렌치들에 절연물을 갭필하여, 상기 활성 영역에 형성된 공통 소스 활성 영역들의 상면과 자신의 상면이 평평한 소자 분리막을 형성하는 단계; 및Gap-filling an insulating material in the trenches to form a device isolation layer having a top surface of the common source active regions formed in the active region and a top surface of the trench; And 상기 활성 영역과 상기 소자 분리막이 번갈아서 배치된 워드 라인 방향으로 평행하게 길게 늘어선 형태로 게이트 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 NOR형 플래쉬 메모리 소자의 제조방법.And forming a gate pattern in a long line in parallel to the word line in which the active region and the device isolation layer are alternately arranged. 제1 항에 있어서, 상기 섬 형태로 배열된 활성 영역은 상기 워드 라인 방향으로 서로 균등한 간격으로 이격되어 있는 것을 특징으로 하는 NOR형 플래쉬 메모리 소자의 제조방법.The method of claim 1, wherein the active regions arranged in an island form are spaced at equal intervals from each other in the word line direction. 제1 항에 있어서, 상기 섬 형태로 배열된 활성 영역은 비트 라인 방향으로 서로 균등한 간격으로 이격되어 있는 것을 특징으로 하는 NOR형 플래쉬 메모리 소자의 제조방법.2. The method of claim 1, wherein the active regions arranged in an island form are spaced at equal intervals from each other in the bit line direction. 반도체 기판에서 소자 분리 영역에 의해 분리되는 활성 영역이 섬(island) 형태로 형성되도록 상기 소자 분리 영역에 형성된 소자 분리막; 및An isolation layer formed in the isolation region so that an active region separated by the isolation region is formed in an island form in the semiconductor substrate; And 상기 활성 영역과 상기 소자 분리막이 번갈아서 배치된 워드 라인 방향으로 평행하게 길게 늘어선 형태로 형성된 게이트 패턴을 구비하고, 상기 소자 분리막의 상면은 상기 활성 영역에 형성된 공통 소스 활성 영역들의 상면과 평평한 것을 특징으로 하는 NOR형 플래쉬 메모리 소자.And a gate pattern formed in a long line in a direction parallel to the word line in which the active region and the device isolation layer are alternately disposed, and an upper surface of the device isolation layer is flat with upper surfaces of common source active regions formed in the active region. NOR type flash memory device. 삭제delete
KR1020070141453A 2007-12-31 2007-12-31 NOR type flash memory device and method for manufacturing the device KR100965221B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141453A KR100965221B1 (en) 2007-12-31 2007-12-31 NOR type flash memory device and method for manufacturing the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141453A KR100965221B1 (en) 2007-12-31 2007-12-31 NOR type flash memory device and method for manufacturing the device

Publications (2)

Publication Number Publication Date
KR20090073491A KR20090073491A (en) 2009-07-03
KR100965221B1 true KR100965221B1 (en) 2010-06-22

Family

ID=41330635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141453A KR100965221B1 (en) 2007-12-31 2007-12-31 NOR type flash memory device and method for manufacturing the device

Country Status (1)

Country Link
KR (1) KR100965221B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259271A (en) * 1992-03-16 1993-10-08 Fujitsu Ltd Method for fabricating semiconductor device and semiconductor device fabricated using the same
KR100247280B1 (en) * 1992-10-28 2000-03-15 윤종용 Semiconductor device and manufacturing method
KR100280516B1 (en) 1998-11-04 2001-03-02 김영환 Separation structure manufacturing method and semiconductor device manufacturing method of semiconductor device
KR20060039757A (en) * 2004-11-03 2006-05-09 주식회사 하이닉스반도체 Method for manufacturing semiconductor memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259271A (en) * 1992-03-16 1993-10-08 Fujitsu Ltd Method for fabricating semiconductor device and semiconductor device fabricated using the same
KR100247280B1 (en) * 1992-10-28 2000-03-15 윤종용 Semiconductor device and manufacturing method
KR100280516B1 (en) 1998-11-04 2001-03-02 김영환 Separation structure manufacturing method and semiconductor device manufacturing method of semiconductor device
KR20060039757A (en) * 2004-11-03 2006-05-09 주식회사 하이닉스반도체 Method for manufacturing semiconductor memory device

Also Published As

Publication number Publication date
KR20090073491A (en) 2009-07-03

Similar Documents

Publication Publication Date Title
US7973314B2 (en) Semiconductor device and method of manufacturing the same
TW202040797A (en) Memory device and method for fabricating the same
KR20100107661A (en) Method of fabricating nonvolatile memory device having vertical structure
US11812612B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20090046155A (en) Method manufacturing of flash memory device
US20170323896A1 (en) Memory structure and manufacturing method for the same
JP2011100946A (en) Semiconductor storage device
KR100634006B1 (en) Split gate type non-volatile memory device and method of fabricating the same
CN103311251A (en) Semiconductor device and method of manufacturing the same
US7572702B2 (en) Split gate type non-volatile memory device
CN105742287B (en) Memory component
JP5178721B2 (en) Nonvolatile memory with molded floating gate
KR100842661B1 (en) Flash memory device and method of manufacturing the same
KR101027349B1 (en) Vertical channel type non-volatile memory device and method for fabricating the same
US6890820B2 (en) Method of fabricating FLASH memory devices
KR100855579B1 (en) Semiconductor memory device and method for forming thereof
KR100965221B1 (en) NOR type flash memory device and method for manufacturing the device
JP2012033766A (en) Semiconductor storage device and manufacturing method of the same
CN101388363B (en) Non-volatile memory and preparation thereof
US6760252B2 (en) Floating gate memory cell, method for fabricating it, and semiconductor memory device
KR20110069305A (en) Flash memory device and method of manufacturing the same
US20150069485A1 (en) Semiconductor device and method of manufacturing the same
KR100789610B1 (en) Method of manufacturing flash memory device
KR101263824B1 (en) Nonvolatile memory device including double spacers on sidewall of floationg gate, electronic device including the nonvolatile memory device and method of fabricating the nonvolatile memory device
KR20110024183A (en) Semiconductor memory device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee