KR100964984B1

KR100964984B1 - 공동 공진기 및 필터

Info

Publication number: KR100964984B1
Application number: KR1020090004048A
Authority: KR
Inventors: 서광석; 송생섭
Original assignee: 서울대학교산학협력단
Priority date: 2009-01-19
Filing date: 2009-01-19
Publication date: 2010-06-21

Abstract

본 발명은 표면에 유전층이 형성되고, 상기 유전층 상에 공진부의 그라운드, 급전 선로, 상기 급전 선로 일측 끝단에 연결되는 커플링부의 금속층 패턴이 형성되며, 상기 커플링부에 대응되는 반대면에 홈부가 형성된 제1기판 및 일면에 리세스(recess)가 형성되고, 상기 리세스가 형성된 면의 전면에 금속층이 형성된 제2기판을 포함하며, 상기 제2기판의 상기 리세스가 형성된 면을 아래로 하여 상기 제1기판의 상기 공진부의 그라운드와 마주보도록 상기 제2기판과 상기 제1기판을 플립칩 본딩으로 결합되는 것을 특징으로 하는 공동 공진기에 대한 것으로서, 상기 제 1기판에 형성된 상기 홈부에 의해서 커플링 손실을 줄여주고, 공진 챔버에 보다 많은 전자계가 분포할 수 있는 이점이 있다.

공진기, 필터, 공진 공동, 리세스

Description

공동 공진기 및 필터{Cavity resonator and filter}

본 발명은 공진기와 그 공진기를 이용한 필터에 대한 것으로서 특히 고주파에서 높은 Q를 가지는 공진기와 그 공진기를 이용한 필터에 대한 것이다.

고주파 통신, 네비게이션, 레이더 시스템에 MMIC(Monolithic Microwave Integrated Circuits)를 적용하기 위해서는 집약되면서 삽입 손실이 작고, 주파수 대역폭이 좁은 필터와 멀티플렉서가 필요하다. 필터와 멀티플렉서는 공진기를 기본 요소로 하며, 두 가지 타입이 일반적이다. 하나는 마이크로스트립 또는 스트립라인 공진기로서 유전물질 위에 프린트된 것으로서, 이러한 마이크로스트립 또는 스티립라인 공진기는 필터나 멀티플렉서로 사용될 때 수용될 수 없는 높은 입력 손실과 10%를 초과하는 주파수 대역폭, 낮은 Q 요소를 가지는 단점이 있다. 좁은 주파수 대역폭과 더 작은 삽입 손실을 위해 크기가 비교적 커지더라도 금속의 사각형 또는 원통형의 전송로(waveguide)가 이용된다. 이러한 금속 전송로 요소는 1000자리의 Q를 가지게 되나 크기가 커지고, 무거우며, 높은 제조 비용 때문에 집약되어 사용되 거나, 소형화된 회로에 사용될 수 없다. 게다가 부피가 큰 금속 전송로는 집적기술에 대해 전송로에서 집적회로로의 추가적인 변이가 필요하므로 모놀리식 집적회로(monolithic circuits)에 집적될 수 없다. 따라서, SOP(System on package) 기술과 호환될 수 있는 높은 Q와 작은 크기 및 무게, 낮은 제조 비용을 가지는 공진기가 필요하다.

최근에는 기판에 공진기와 전송로를 구현하는 SIW(Substrate Integrated Waveguides) 기술이 고성능 필터를 쉽게 패키지 기판에 구현하는 방법으로 많은 주목을 받고 있다. 그러나 이러한 공진기는 공진기의 측벽이 금속으로 된 비아홀 (Via-holes)로 구성되기 때문에 비아홀의 큰 사이즈와 피치(Pitch)로 인한 고주파수에서의 증가된 방사(Radiation) 손실이 야기되고 사용될 수 있는 주파수에 한계가 있다. 사이즈가 크고 비싼 공정이 필요한 금속의 사각형 또는 원통형의 전송로 대신해서 실리콘 멤즈(MEMS) 기술을 사용해서 쉽게 구현할 수 있는 캐비티 공진기 구조가 제안되어 졌고, 이러한 공진기는 밀리미터파 대역의 필터에 이용되었다. 이러한 기술이 사이즈가 작고 제조비용이 작은 필터기술을 보여주고 있으나 아직까지는 SOP 패키지 기술에 집적화하는데 어려움을 보이고 있다. 집적화의 문제를 해결하기 위해서 금속화된 기둥을 사용한 프로브가 CPW(coplanar waveguide) 전송선과 공진기 사이의 신호전달을 위해서 제안되었고, 고주파수 패키지에 좀 더 적합한 W-밴드(band) 필터의 구현에 이용되었다. 또 다른 방법으로 손실성 기판(lossy substrate)에서 CPW와 공진기간의 신호전달 방법을 사용해서 High-Q 공진기를 구현하였다. 이러한 공진기에서는 손실성 기판의 상층부에 있는 금속면을 공진기의 한 면으로 사용하기 때문에 공진기의 집적화가 용이하다. 또한 이러한 공진기 구조에서 발생할 수 있는 기생 기판 모드를 손실성 기판을 사용해서 억제 할 수 있다. 그러나 손실성 기판으로 인해서 CPW 전송선과 공진기 사이의 신호전달시에 커플링 손실이 커지고, 또한 전자계가 공진기 보다는 유전상수가 큰 기판에 더 많이 분포하여 큰 커플링을 얻는 데 용이하지가 않다.

본 발명의 목적은 높은 Q와 작은 크기 및 무게를 가져 SOP(System on Package) 기술에 집약되기에 용이한 공진기 및 필터를 제공하는 것에 있다.

본 발명의 다른 목적은 CPW 전송선과 공진기 간의 신호 전달시(Transition between coplanar waveguide line and resonator)에 기판에 의해 발생할 수 있는 커플링 손실을 줄여주고, 공진 챔버에 보다 많은 전자계가 분포할 수 있는 구조의 공진기 및 필터를 제공하는 것에 있다.

본 발명의 상기 목적은 표면에 유전층이 형성되고, 상기 유전층 상에 공진부의 그라운드, 급전 선로, 상기 급전 선로 일측 끝단에 연결되는 커플링부의 금속층 패턴이 형성되며, 상기 커플링부에 대응되는 반대면에 홈부가 형성된 제1기판 및 일면에 리세스(recess)가 형성되고, 상기 리세스가 형성된 면의 전면에 금속층이 형성된 제2기판을 포함하며, 상기 제2기판의 상기 리세스가 형성된 면을 아래로 하여 상기 제1기판의 상기 공진부의 그라운드와 마주보도록 상기 제2기판과 상기 제1기판을 플립칩 본딩으로 결합되는 것을 특징으로 하는 공동 공진기에 의해 달성된다. 이때 제2기판은 실리콘 기판이고, 상기 리세스는 상기 급전 선로와 대응되는 위치에 통로가 형성된 사각형으로서 이방성 에칭에 의해 형성된 것이 바람직하다. 또한, 제1기판과 제2기판은 플립칩 범프에 의해 본딩되는 것이 바람직하다.

본 발명에 따른 공동 공진기에서 제1기판은 로시(lossy) 실리콘 기판으로 형성된 것이 바람직하다.

본 발명에 따른 공동 공진기에서 커플링부는 슬롯(slot)과 상기 슬롯을 가로질러 상기 급전 선로가 상기 공진부의 그라운드와 직접 연결되도록 하는 중심 컨덕터(conductor)로 구성되는 유도 결합 커플링부인 것이 바람직하다.

본 발명에 따른 공동 공진기에서 공진부의 그라운드는 상기 제2기판으로 덮어지는 영역에 형성되고, 급전 선로는 상기 제2기판으로 덮어지는 영역 외부의 마이크로 스트립 선로와 상기 제2기판으로 덮어지는 영역 내부의 코플래너 선로의 결합인 것이 바람직하다.

본 발명에 따른 공동 공진기에서 급전 선로와 상기 커플링부, 상기 홈부는 각각 한쌍이며, 상기 공진부 그라운드를 사이에 두고 서로 반대편에 위치하는 것이 바람직하다.

본 발명의 또 다른 목적은 표면에 유전층이 형성되고, 상기 유전층 상에 공진부의 그라운드, 한 쌍의 급전 선로, 상기 급전 선로 일측 끝단에 연결되는 한 쌍의 커플링부의 금속층 패턴이 형성되며, 상기 커플링부에 대응되는 각각의 반대면에 홈부가 형성된 제1기판 및 일면에 리세스(recess)가 형성되고, 상기 리세스가 형성된 면의 전면에 금속층이 형성된 제2기판을 포함하며, 상기 제2기판의 상기 리세스가 형성된 면을 아래로 하여 상기 제1기판의 상기 한 쌍의 커플링부와 마주보도록 상기 제2기판과 상기 제1기판을 플립칩 본딩으로 결합되는 공진 필터에 의해 달성된다. 또한, 제1기판과 제2기판은 플립칩 범프에 의해 본딩되는 것이 바람직하 다.

본 발명에 따른 공진 필터에서 상기 리세스는 커플링 조리개부를 포함하는 것이 바람직하다.

본 발명에 따른 공진 필터에서 상기 제2기판은 실리콘 기판이고, 상기 리세스는 상기 급전 선로와 대응되는 위치에 통로가 형성된 사각형으로서 이방성 에칭에 의해 형성된 것이 바람직하다.

본 발명에 따른 공진 필터에서 상기 제1기판은 로시(lossy) 실리콘 기판으로 형성된 것이 바람직하다.

본 발명에 따른 공진 필터에서 상기 커플링부는 슬롯(slot)과 상기 슬롯을 가로질러 상기 급전 선로가 상기 필터부와 직접 연결되도록 하는 중심 컨덕터(conductor)로 구성되는 유도 결합 커플링부인 것이 바람직하다.

본 발명에 따른 공진 필터에서 상기 그라운드는 상기 제2기판으로 덮어지는 영역에 형성되고, 상기 급전 선로는 상기 제2기판으로 덮어지는 영역 외부의 마이크로 스트립 선로와 상기 제2기판으로 덮어지는 영역 내부의 코플래너 선로의 결합인 것이 바람직하다.

본 발명에 따른 공진 필터에서 제1기판과 제2기판은 플립칩 범프에 의해 본딩되는 것이 바람직하다.

본 발명에 따른 공진기 및 이를 이용한 필터는 높은 Q와 작은 크기 및 무게 를 가져 SOP(System on Package) 기술에 집약되기에 용이한 이점이 있다.

또한, 본 발명에 따른 공진기 및 이를 이용한 필터는 CPW 전송선과 공진기 간의 신호 전달시(Transition between coplanar waveguide line and resonator)에 기판에 의해 발생할 수 있는 커플링 손실을 줄여주고, 공진 챔버에 보다 많은 전자계가 분포할 수 있는 이점이 있다.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하, 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하도록 한다.

도 1은 본 발명의 일실시예 따른 1-포트(port) 공동 공진기(100)의 사시도이다. 본 실시예에 따른 공동 공진기(100)는 전면에 금속층이 입혀진 제2기판(200)과 표면에 금속층이 패턴된 제1기판(300)으로 구성된다.

도 2는 본 실시예에 따른 공동 공진기(100)의 제2기판(200)의 뒷면을 도시한 사시도이다. 제2기판(200)은 이방성 에칭에 의해 형성된 리세스(recess)(240)와 그 리세스가 형성된 면 상에 형성된 금속층(210)으로 구성되며, 제2기판 자체는 실리콘 기판(220)으로 구성된다. 리세스(240)는 사각형과 그 사각형의 한 변에 후술하는 급전 선로를 위한 통로(230)가 형성된 형상이다.

금속층(210)은 주로 금(Au)이나 구리 (Cu)로 이루어지고, 두께는 공진기의 주파수 등 설계시 고려되는 요소로서 주로 5㎛ 정도인 것이 바람직하다. 제1기판은 전체적으로 사각형으로 통상적인 웨이퍼 정도의 두께를 가지는 것이 바람직하다.

도 3a는 제1기판의 사시도이다. 금속층(110) 패턴은 코플래너 선로(CPW: coplanar waveguide)의 그라운드(320), 급전 선로(310), 커플링부(330, 340) 그리고 공진부(321)를 형성한다.

본 발명의 급전 선로는 코플래너 선로가 사용될 수 있으며, 이러한 급전 선로(310)는 커플링부(330, 340)와 연결된다. 커플링부(330, 340)는 유도 결합에 의해 신호를 전달하는 것이 바람직하고, 더욱 바람직하게는 도 3a에 도시된 바와 같이 급전 선로(310)에 직각인 양쪽 두 개의 슬롯(330)과 코플래너 선로의 그라운드(320)와 급전 선로(310)의 끝단을 직접 연결하는 중심 컨덕터(conductor, 340)로 구성되는 것일 수 있다. 커플링부(330, 340)는 공진부(321)와 결합하게 된다.

이러한 금속층(110) 패턴은 실리콘 기판 상에 형성된 유전층 위에 형성된다. 유전층은 BCB층(120)으로 형성될 수 있다. 이때 실리콘 기판(130)은 로시(lossy) 실리콘으로 형성하여 기생 기판 모드(parasitic substrate mode)가 억제되도록 할 수 있다. 이 경우 BCB층(120)의 두께는 약 30㎛이고, 로시(lossy) 실리콘은 20Ω· cm 정도인 특성을 가진 것이 바람직하다.

본 발명에서는 도 3b와 도 3c에 도시된 바와 같이 제1기판의 뒷면에서 커플링부(330, 340)가 형성된 영역에 대응되는 영역에 홈부(370)를 형성한다. 이때 홈부(370)는 커플링부(330, 340) 영역 보다 넓은 사각형 형상인 것이 바람직하며, 이러한 홈부 구조(370)에 의해 기판에 의해 발생할 수 있는 커플링 손실을 줄여주고, 공진부(321)와 리세스(240)에 의해 형성되는 공진 챔버에 보다 많은 전자계가 분포할 수 있도록 한다.

제2기판(200)과 제1기판(300)은 도 1에 도시된 바와 같이 제2기판(200)의 리세스(240) 및 통로(230)가 형성된 면이 제1기판을 바라보도록 하면서 리세스(240)에 대응되는 영역에 커플링부(330, 340) 및 공진부(321)가 위치하고 통로(230)에 대응되는 영역에 급전 선로(310)가 배치되도록 결합된다. 제1기판(200)과 제2기판(300)의 결합은 플립칩 본딩(350)을 사용하는 것이 바람직하다. 이때 제2기판(220)에 형성된 통로(230)에 의해 제2기판(200)과 급전 선로(310)가 직접 맞닿지 않게 되어 예상치 못한 디튜닝(detuning)이 발생하는 것을 방지한다.

본 실시예에 따른 공동 공진기(100)의 공진주파수는 다음 수학식 1에 의해 결정된다.

여기서 f는 공진 주파수이고, a, b, c는 각각 리세스(240) 상부면의 폭, 높이, 길이이며, m, n, l은 TE 모드 인덱스이다. 또한, εr은 리세스(240)에 의해서 형성된 공동의 유전율이고, μr은 리세스(240)에 의해서 형성된 공동의 투자율이다.

본 발명의 일실시예에 따른 공동 공진기의 제조방법은 다음과 같다. 제2기판인 실리콘 웨이퍼의 <100>면에 공동을 형성하는 리세스(240)에 사각형의 공동(240)과 통로(230)를 패터닝하여 동시에 식각한다. 이때 마스크는 1000Å 두께의 SiNx를 사용하고, 식각은 45%의 KOH용액을 사용한 습식 식각 공정을 이용하였으며, 리세스(240)의 식각 깊이는 380㎛정도이다. 본 실시예에 따른 식각공정은 실리콘의 <100>면에 대한 이방성 습식식각이므로 리세스(240)는 경사면을 가지게 되며, 통로(230) 또한 경사를 가진 쐐기형이 된다.

이때 이방성 습식식각시 언더컷에 의해 통로(230)과 사각형 공동(240)의 경계 즉 연결부가 뭉그러지게 될 우려가 있으므로 마스크는 리세스(240) 자체의 패터닝 이외에 연결부 코너에서의 언더컷을 방지하기 위한 보호 마스크를 패턴도 함께 포함하는 것이 바람직하다.

실리콘 웨이퍼의 리세스가 형성된 면에는 금속층(210)이 증착된다. 이때 금속층(210)은 5㎛의 금(Au) 이나 구리 (Cu)로 형성되는 것이 바람직하다.

이렇게 리세스(240)와 금속층(210)이 형성된 실리콘 웨이퍼는 제2기판(200)을 형성하기 위해 리세스(240)와 어느 정도 거리를 두고 예를 들어 도 2와 같은 형태로 절단된다.

절단된 제2기판(200)은 표면에 유전층(120)과 그 위에 금속층(110)이 패턴되고 뒷면에 홈부(370)가 형성된 제1기판(300)에 부착된다. 이때 제1기판에 형성되는 홈부(370)는 이방성 에칭 공정에 의해 이루어지는 것이 바람직하다. 부착은 플립칩 범프 (350)를 사용한 플립칩 본딩 공정에 의해 이루어진다. 공동 공진기(100)의 설계시 플립칩 본딩 공정에서의 플립칩 범프(350)의 높이도 고려하여야 하며, 본 실시예에서 플립칩 범프(350)의 높이는 20㎛ 정도로 하였다.

도 4, 도 5, 도 6a 및 도 6b는 각각 본 발명의 다른 실시예에 따른 2-포트(port) 공동 공진기(400)에 대한 사시도와 제2기판(410)의 사시도, 제1기판(420)의 사시도, 제1기판(420)의 단면도이다. 도 6b에 도시된 바와 같이 홈부(650)는 각각의 커플링부(630)에 대응되는 위치에 각각 형성된다. 또한, 급전 선로(600)는 도 6a에 도시된 바와 같이 코플래너 선로(620)와 마이크로스트립 선로(Thin-film Microstrip feeding line)(610)의 결합일 수 있다. 급전 선로(600)가 코플래너 선로(620)와 마이크로스트립 선로(Thin-film Microstrip feeding line)(610)의 결합인 경우 제2기판(410)으로 덮여지는 영역 외부에는 마이크로 스트립 선로(620)가, 제2기판(410)으로 덮어지는 영역 내부의 코플래너 선로(610)가 위치하고, 그라운드(621)는 상기 제2기판(410)으로 덮어지는 영역에만 형성되도록 하며, 이러한 구성은 급전선로의 삽입 손실(Insertion Loss, IL)을 최소화 한다.

도 7은 본 실시예에 따른 2-포트 공동 공진기의 등가회로이다. 여기서 Ro, Lo 및 Co는 공동 공진기의 고유 부분이며, Rs는 커플링 로스, Xs는 커플링 리액턴스이다.

도 8(a)는 본 실시예에 따른 Lbs가 300 ㎛인 공동 공진기에서 제1기판의 홈부가 형성된 영역의 실리콘 두께에 대한 삽입 손실(Insertion Loss)과 등가회로상의 Rs 값의 EM(Expectation Maximization) 시뮬레이션 분석에 의한 그래프이다. 남아있는 실리콘의 두께가 얇을 수 록 삽입 손실이 작아진다는 것이 나타나 있으며, 이는 등가회로를 통해서도 Rs의 감소를 통해 확인할 수 있다.

도 8(b)는 본 실시예에 따른 94GHz 공동 공진기에 대한 기판 뒷면 홈부의 영향에 대해 측정된 그래프이다. 커플링 레벨이 -13.25dB인 약한 커플링 공진기(weak coupled resonator)에서 부하가 걸린 Q는 94.18GHz의 공진 주파수에서 663정도이며, 마이크로 스트립 선로(TFMS feeding line)에 따른 삽입 손실(0.15dB)을 고려할 때 계산된 공진기의 Q는 851이다.

홈부(Backside Silicon Etching, BSE)(650)의 영향은 강한 커플링 공진기(strong coupled resonator)에서 S-파라미터의 측정에 의해 확인될 수 있다. 홈부(650)가 없는(w/o BSE) 공진기의 경우 S21이 -4.6dB을 나타내며, 홈부(650)가 있는(w/ BSE) 공진기의 경우 커플링 손실의 감소로 S21이 -1.6dB를 나타낸다.

이상과 같은 공동 공진기는 필터, 듀플렉서, 멀티플렉서와 같은 응용으로 쉽게 설계될 수 있다. 다음은 그 중 필터에 대한 응용예를 설명한 것이다.

도 9는 본 발명의 또 다른 실시예에 따른 공진 필터에 사용되는 제2기 판(900)의 사시도이다. 본 실시예에 따른 공진 필터는 앞서 도 4, 도 5, 도 6a 및 도 6b에서 설명한 2-단자 공동 공진기에서 제2기판(900)의 리세스에 커플링 조리개부가 추가된다는 것 외에는 같은 구조이다. 참고로, 필터부는 공진부를 지칭한다.

리세스(910)의 사각형 공동 구조는 도 9에서와 같이 커플링 조리개부(920)에 의해 분할될 수 있으며, 도 9에서는 커플링 조리개부(920)가 하나만 형성되어 있으나, 실시예에 따라서는 여러 개가 형성될 수도 있다. 커플링 조리개부(920)는 신호의 감쇄 결합(evanescent coupling)을 위한 것이다.

본 실시예에 따른 공진 필터의 제조방법은 기본적으로 본 발명의 일실시예에 따른 공진기의 제조방법과 같으며 다만, 제2기판의 리세스를 위한 실리콘 웨이퍼의 패터닝시 커플링 조리개부의 패터닝이 추가된다.

도 1은 본 발명의 일실시예에 따른 공동 공진기의 사시도,

도 2는 본 발명의 일실시예에 따른 공동 공진기에 사용되는 제2기판의 사시도,

도 3(a)는 본 발명의 일실시예에 따른 공동 공진기에 사용되는 제1기판의 사시도,

도 3(b)는 본 발명의 일실시예에 따른 공동 공진기에 사용되는 제1기판의 배면도,

도 3(c)는 본 발명의 일실시예에 따른 공동 공진기에 사용되는 제1기판의 단면도,

도 4는 본 발명의 다른 실시예에 따른 공동 공진기의 사시도,

도 5는 본 발명의 다른 실시예에 따른 공동 공진기에 사용되는 제2기판의 사시도,

도 6(a)는 본 발명의 다른 실시예에 따른 공동 공진기에 사용되는 제1기판의 사시도,

도 6(b)는 본 발명의 다른 실시예에 따른 공동 공진기에 사용되는 제1기판의 단면도,

도 7은 본 발명의 다른 실시예에 따른 공동 공진기의 등가회로,

도 8(a)는 본 발명의 다른 실시예에 따른 공동 공진기에서 실리콘 두께에 대한 삽입 손실(Insertion Loss)과 등가회로상의 Rs 값의 EM(Expectation Maximization) 시뮬레이션 분석에 의한 그래프,

도 8(b)는 본 발명의 다른 실시예에 따른 94GHz 공동 공진기에 대한 기판 뒷면 홈부의 영향에 대해 측정된 그래프,

도 9는 본 발명의 또 다른 실시예에 따른 공진 필터에 사용되는 제2기판의 사시도이다.

<도면의 주요부분에 대한 부호의 설명>

100: 공진기 110: 금속층

120: 유전층 130: 실리콘층

200: 제2기판 210: 금속층

220: 실리콘 230,520(a),520(b): 통로

240,530,910: 리세스 300: 제1기판

310: 급전 선로 320: 그라운드

321: 공진부 330: 슬롯

340: 중심 컨덕터 350: 플립칩 범프

370: 홈부 400: 공진기

410: 제2기판 420: 제1기판

600: 급전 선로 610: TFMS 선로

620: CPW 선로 621: 그라운드

622: 슬롯 623: 중심 컨덕터

630: 커플링부 640: 공진부

900: 제2기판 910: 리세스

920: 커플링 조리개부

Claims

표면에 형성된 유전층 상에 공진부의 그라운드, 급전 선로, 상기 급전 선로 일측 끝단에 연결되는 슬롯(slot)과 상기 슬롯을 가로질러 상기 급전 선로가 상기 공진부의 그라운드와 직접 연결되도록 하는 중심 컨덕터(conductor)로 구성되는 커플링부의 금속층 패턴이 형성되며, 커플링부에 대응되는 반대면에 홈부가 형성된 제1기판; 및

일면에 리세스(recess)가 형성되고, 상기 리세스가 형성된 면에 금속층이 형성된 제2기판을 포함하며,

상기 제2기판의 상기 리세스가 형성된 면을 아래로 하여 상기 제1기판의 상기 공진부의 그라운드와 마주보도록 상기 제2기판과 상기 제1기판을 플립칩 본딩으로 결합되는 것을 특징으로 하는 공동 공진기.
제 1 항에 있어서,

상기 제2기판은 실리콘 기판이고, 상기 리세스는 상기 급전 선로와 대응되는 위치에 통로가 형성된 사각형으로서 이방성 에칭에 의해 형성된 것을 특징으로 하는 공동 공진기.
제 1 항에 있어서,

상기 제1기판은 로시(lossy) 실리콘 기판으로 형성된 것을 특징으로 하는 공동 공진기.
제 1 항에 있어서,

상기 그라운드는 상기 제2기판으로 덮어지는 영역에 형성되고,

상기 급전 선로는 상기 제2기판으로 덮어지는 영역 외부의 마이크로 스트립 선로와 상기 제2기판으로 덮어지는 영역 내부의 코플래너 선로의 결합인 것을 특징으로 하는 공동 공진기.
제 1 항에 있어서,

상기 급전 선로와 상기 커플링부, 상기 홈부는 각각 한쌍이며, 상기 공진부 그라운드를 사이에 두고 서로 반대편에 위치하는 것을 특징으로 하는 공동 공진기.
표면에 형성된 유전층 상에 공진부의 그라운드, 한 쌍의 급전 선로, 상기 급전 선로 각각의 일측 끝단에 연결되는 슬롯(slot)과 상기 슬롯을 가로질러 상기 급전 선로가 상기 공진부의 그라운드와 직접 연결되도록 하는 중심 컨덕 터(conductor)로 구성되는 한 쌍의 커플링부의 금속층 패턴이 형성되며, 커플링부에 대응되는 각각의 반대면에 홈부가 형성된 제1기판;

일면에 리세스(recess)가 형성되고, 상기 리세스가 형성된 면에 금속층이 형성된 제2기판

을 포함하며,

상기 제2기판의 상기 리세스가 형성된 면을 아래로 하여 상기 제1기판의 상기 공진부의 그라운드와 마주보도록 상기 제2기판과 상기 제1기판을 플립칩 본딩으로 결합되는 것

을 특징으로 하는 공진 필터.
제 6 항에 있어서,

상기 리세스는 커플링 조리개부를 포함하는 것을 특징으로 하는 공진 필터.
제 7 항에 있어서,

상기 제2기판은 실리콘 기판이고, 상기 리세스는 상기 급전 선로와 대응되는 위치에 통로가 형성된 사각형으로서 이방성 에칭에 의해 형성된 것을 특징으로 하는 공진 필터.
제 6 항에 있어서,

상기 제1기판은 로시(lossy) 실리콘 기판으로 형성된 것을 특징으로 하는 공진 필터.
제 6 항에 있어서,

상기 그라운드는 상기 제2기판으로 덮어지는 영역에 형성되고,

상기 급전 선로는 상기 제2기판으로 덮어지는 영역 외부의 마이크로 스트립 선로와 상기 제2기판으로 덮어지는 영역 내부의 코플래너 선로의 결합인 것을 특징으로 하는 공진 필터.