KR100963829B1 - 디지털 데이터 변환 장치 및 변환 방법 - Google Patents

디지털 데이터 변환 장치 및 변환 방법 Download PDF

Info

Publication number
KR100963829B1
KR100963829B1 KR1020080037917A KR20080037917A KR100963829B1 KR 100963829 B1 KR100963829 B1 KR 100963829B1 KR 1020080037917 A KR1020080037917 A KR 1020080037917A KR 20080037917 A KR20080037917 A KR 20080037917A KR 100963829 B1 KR100963829 B1 KR 100963829B1
Authority
KR
South Korea
Prior art keywords
data
mod
word
bitstream
format
Prior art date
Application number
KR1020080037917A
Other languages
English (en)
Other versions
KR20090112180A (ko
Inventor
김성
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020080037917A priority Critical patent/KR100963829B1/ko
Publication of KR20090112180A publication Critical patent/KR20090112180A/ko
Application granted granted Critical
Publication of KR100963829B1 publication Critical patent/KR100963829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지털 데이터 변환 방법 및 변환 장치에 관한 것으로, 논리회로를 이용하여, PCM 데이터 발생기로부터 입력된 비트스트림 중 Mod 1553 Word 형식을 지니는 비트스트림을 추출하고 이를 RS-232형식의 비트스트림으로 변환하여 출력함으로써, 데이터 처리속도를 최대화한다.

Description

디지털 데이터 변환 장치 및 변환 방법{DIGITAL DATA CONVERTOR AND METHOD FOR CONVERTING DIGITAL DATA}
본 발명은 서로 다른 디지털 데이터 규격을 사용하는 장치 간의 디지털 데이터 전송시에 있어서, 디지털 데이터를 변환하는 장치 및 그 변환방법에 대한 것이다.
MIL-STD-1553 데이터 전송방식(프로토콜;Protocol)은 미국 국방성에 의해 발간되는 시리얼 통신데이터 특성의 군사규격이다. 본래 MIL-STD-1553 데이터 전송방식은 군사용 항공전자 시스템을 위해 설계되었으나 현재는 민간 및 군사분야에서의 항공기 탑재 장비 데이터 처리(OBDH,on-board data handling)등에 사용되고 있다. MIL-STD-1553 데이터 전송방식에서 사용되는 데이터 형식을 MIL-STD-1553 데이터 워드(Data Word)라고 한다.
PCM(PCM;Pulse Code Modulation)데이터 발생기는 여러 종류의 입력데이터들을 묶어서 한 개의 디지털 PCM데이터 프레임으로 만들어 주기적으로 전송한다. 상기 입력데이터에는 MIL-STD-1553 데이터 워드 및 각종 아나로그 또는 디지털 신호가 포함된다. 상기 디지털 PCM데이터 프레임 형성과정에서 MIL-STD-1553 데이터 워 드는 변형되는데, 이러한 변형된 MIL-STD-1553 데이터 워드를 Mod 1553 워드라고 한다.
이러한 디지털 PCM데이터 프레임을 화면에 디스플레이하기 위해서는 PCM 데이터 프레임을 화면 표시용 컴퓨터 등으로 전송하여야 한다.
도 1은 종래 PCM 데이터 발생기의 출력 데이터를 화면 표시용 컴퓨터에 전송하는 방법을 나타낸 개념도 이다.
상기 PCM 데이터 발생기(10)로부터 출력된 데이터를 화면에 표시하기 위해서, LAN(LAN;Local Area Network) 전송방식을 사용하였다. LAN 전송방식은 PCM 데이터 발생기(10)와 화면표시용 컴퓨터(13)를 연결하기 위하여, 송신단 LAN 카드(11) 와 수신단 LAN 카드(12), 그리고 송·수신단의 랜카드를 제어하기 위한 별도의 소프트웨어를 필요로 한다. 이러한 랜카드 제어 소프트웨어는 그 처리속도가 느리고, 송신단의 PCM 데이터 발생기 컴퓨터에 추가적인 부담을 가중시킨다.
또한, 상기 LAN 전송방식은 Mod 1553 워드와 기타 데이터들을 하나의 패킷(Packet)으로 묶어서 전송한다. 따라서, 화면 표시용 컴퓨터에 불필요한 데이터들을 필요한 데이터인 MOD 1553 Word 데이터와 함께 전송하게 되는 문제가 있다.
본 발명은 상기와 같은 점을 감안하여 안출된 것으로, 서로 다른 디지털 데이터 규격을 사용하는 장치 간의 디지털 데이터 전송시에 논리회로를 이용하여 디지털 데이터의 변환 및 출력을 수행함으로써, 데이터 처리속도를 최대화 하고 데이터의 손실을 최소화하는데 그 기술적 목적이 있다.
상기한 과제를 실현하기 위한 본 발명의 일 예와 관련된 데이터 처리방법은 PCM 데이터 발생기로부터 비트스트림을 입력받은 후, 논리회로를 이용하여 입력된 비트스트림중 Mod 1553 데이터워드 형식의 비트스트림을 추출하여, 추출된 Mod 1553 데이터워드 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환하여 출력한다.
논리회로를 이용하여, 입력된 비트스트림 중 Mod 1553 데이터워드 형식의 비트스트림을 추출 및 변환하는 과정을 수행하는 경우, 데이터를 송수신하기 위하여 별도의 LAN카드 및 송수신 소프트웨어를 추가로 구비할 필요가 없다. 또한 데이터의 출력 전 Mod 1553 워드 형식의 비트스트림을 추출함으로써, 화면 표시용 컴퓨터에 필요한 데이터만을 송신할 수 있다.
본 발명과 관련된 일 실시예로서, 상기 Mod 1553 워드 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환하는 단계는, Mod 1553 워드 형식의 비트스트림을 버퍼에 저장하고, 버퍼에 저장된 데이터를 3개의 RS-232 데이터로 변환하는 단 계일 수 있다.
본 발명과 관련된 일 실시예로서, 상기 버퍼에 저장된 데이터를 3개의 RS-232 데이터로 변환하는 단계는, 제 1 RS-232 데이터는 5bit의 데이터 워드 계수값과 3bit의 서브 아이디를 저장하고, 제 2 RS-233 데이터는 Mod1553 데이터 워드 형식의 데이터 중 서브 아이디를 제외한 16bit 데이터 중 8bit를 저장하고, 제 3 RS-232 데이터에는 Mod 1553 워드 형식의 데이터 중 상기 제 2 RS-232 데이터에 저장되지 않은 나머지 8bit 데이터를 저장하여 수행하는 것을 특징으로 할 수 있다.
본 발명과 관련된 일 실시예로서, 상기 입력받은 비트스트림과 출력되는 비트스트림은 서로 다른 클럭속도를 가질 수 있다.본 발명과 관련된 일 실시예로서, 상기 입력받은 비트스트림의 클럭속도는 512Kbps 일 수 있다.
본 발명과 관련된 일 실시예로서, 상기 출력되는 비트스트림의 클럭속도는 115KBPs 일 수 있다.
상기한 과제를 수행하기 위한 본 발명의 디지털 데이터 변환 장치는, 비트스트림을 입력받는 신호 입력부, 입력된 비트스트림 중 Mod 1553 워드 형식을 지니는 비트스트림을 추출하는 데이터 추출부, 상기 추출된 Mod 1553 워드 형식의 비트스트림을 RS-232 형식을 지닌 비트스트림으로 변환하는 데이터 변환부, 상기 변환된 RS-232 형식의 비트스트림을 출력하는 출력부로 구성될 수 있다.
본 발명과 관련된 일 실시예로서, 상기 데이터 변환부는, Mod 1553 워드 형식의 데이터를 저장하는 버퍼와, 버퍼에 저장된 데이터를 3개의 RS-232 데이터로 변환하는 논리회로를 포함할 수 있다.
본 발명과 관련된 일 실시예로서, 상기 논리회로는, 제 1 RS-232 데이터는 5bit의 데이터 워드 계수값과 3bit의 서브 아이디를 저장하고, 제 2 RS-233 데이터는 Mod1553 데이터 워드 형식의 데이터 중 서브 아이디를 제외한 16bit 데이터 중 8bit를 저장하고, 제 3 RS-232 데이터에는 Mod 1553 워드 형식의 데이터 중 상기 제 2 RS-232 데이터에 저장되지 않은 나머지 8bit 데이터를 저장하는 것을 특징으로 할 수 있다.
본 발명과 관련된 일 실시예로서, 상기 입력받은 비트스트림과 출력되는 비트스트림은 서로 다른 클럭속도를 가질 수 있다.
본 발명과 관련된 일 실시예로서, 상기 입력받은 비트스트림의 클럭속도는 512Kbps 일 수 있다.
본 발명과 관련된 일 실시예로서, 상기 출력되는 비트스트림의 클럭속도는 115Kbps 일 수 있다.
본 발명과 관련된 디지털 데이터 변환 방법에 의하면, MIL-STD-1553 데이터를 화면 표시용 컴퓨터에 출력하기 위하여, RS-232 형식의 데이터를 출력함으로써,별도의 LAN 카드 및 관련 송수신 소프트웨어를 추가로 구비할 필요가 없다.
이로 인하여, PCM 데이터 발생기로부터 출력된 데이터를 LAN 전송 방식으로 출력하기 위한 별도의 데이터 처리과정이 없으며, 송신단 컴퓨터의 과중한 업무로드로 인한 데이터 손실현상이 발생할 가능성을 최소화 할 수 있다.
또한 PCM 데이터 발생기의 출력 데이터 중, 화면 표시에 필요한 MIL-STD- 1553 데이터들만을 전송하므로, MIL-STD-153 데이터들을 화면표시에 필요하지 않은 다른 데이터들과 함께 전송하는 LAN 방식의 전송보다 효율적으로 데이터를 전송할 수 있다.
이하, 본 발명과 관련된 디지털 데이터 변환 장치 및 변환방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.
도 2는 본원 발명의 디지털 데이터 변환장치(21)를 이용하여 PCM 데이터 발생기(20)의 출력 데이터를 화면 표시용 컴퓨터에 전송하는 방법을 나타낸 개념도 이다.
PCM 데이터 발생기(20)의 출력 데이터는 본원 발명의 디지털 데이터 변환장치(21)로 전송되고, 디지털 데이터 변환장치(21)는 논리회로를 이용하여 PCM 데이터 프레임 중 MOD 1553 Word 데이터를 추출하고, 이를 RS-232 형식의 비트스트림으로 변환하여 화면 표시용 컴퓨터(22)에 전송한다. 화면 표시용 컴퓨터(22)는 RS-232 포트를 통하여 전송된 데이터를 화면에 표시할 수 있다.
상기 논리회로는 소거형 프로그램 가능 논리장치(EPLD;Erasable Programmable Logic Device)일 수 있다.
도 3은 본원 발명의 디지털 데이터 변환장치의 블록 구성도이다.
PCM 데이터 발생기(20)로부터 PCM 데이터 프레임이 입력되면, 신호 입력부(21a)는 이를 수신한다. 신호입력부(21a)는 PCM 데이터 프레임으로부터 수신된 비트스트림의 동기신호 일치여부를 확인하는 작업을 할 수도 있다.
데이터 추출부(21b)는 신호입력부(21a)에 수신된 비트스트림 중 Mod 1553 워드를 추출한다. 추출된 Mod 1553 워드는 데이터 변환부(21c)로 전송된다.
데이터 변환부(21c)는 추출된 Mod 1553 워드를 RS-232 형식의 데이터로 변환한다. 상기 Mod 1553 워드를 RS-232 형식의 데이터로 변환하는 방법은 하나의 Mod 1553 워드를 세 개의 RS-232 형식의 비트스트림 데이터로 변환하는 방법일 수 있다.
한편 변환된 3개의 RS-232 비트스트림 데이터 중, 제 1 RS-232 데이터에는 5bit의 데이터 워드 계수값과 3 bit의 서브 아이디를 저장하고, 제 2 RS-232 데이터에는 Mod1553 Word 데이터 중 서브아이디를 제외한 16bit 데이터 중 8bit를 저장하며, 제 3 RS-232 데이터에는 Mod1553 Word 데이터 중 상기 제 2 RS-232 데이터에 저장되지 않은 나머지 8bit 데이터를 저장할 수 있다.
변환된 RS-232 형식의 비트스트림 데이터는은 출력부(21d)로 전송된다.
변환된 RS-232 형식의 비트스트림 데이터는 출력부를 통하여 화면 표시용 컴퓨터(22)로 전송된다. 이때 RS-232 형식의 비트스트림 데이터는 115.2Kbps의 클럭속도를 가지고 출력될 수 있다.
상기 출력된 비트스트림 데이터는 화면 표시용 컴퓨터(22)가 별도의 변환과정없이 바로 화면에 디스플레이 할 수 있다.
이하, 이와 같이 구성된 본 발명의 디지털 데이터 변환장치(21)의 동작을 설명한다.
도 4는 본원 발명의 디지털 데이터 변환방법의 신호 흐름도이다.
도 2 및 도 3을 참조하면, 디지털 데이터 변환 장치(21)는 PCM 데이터 발생기(20)로부터 비트스트림 데이터를 입력받는다(S1). 상기 PCM 데이터 발생기(20)로부터 입력되는 비트스트림은 512Kbps 의 클럭속도로 입력될 수 있다.
디지털 데이터 변환 장치(21)는 상기 입력된 비트스트림 데이터의 동기신호 일치 여부를 확인한다.(S2) 입력된 비트스트림 데이터의 동기신호 일치여부를 확인하는 방법은, 입력되는 직렬데이터들중 동기신호 일치 여부를 확인하기 위해 PCM 데이터 프레임에 삽입된 데이터 패턴을 디지털 데이터 변환기에 저장된 데이터 패턴과 비교하면서 동기신호 일치 여부를 확인할 수 있다. 이때 동기신호 일치 여부를 확인하기 위해 PCM 데이터 프레임에 삽입된 데이터 패턴은 30비트(bit)길이를 가질 수 있다.
한편, 입력된 비트스트림 데이터의 동기신호가 일치하지 않으면, 다시 PCM 데이터 발생기(20)로부터 비트스트림 데이터를 입력받을 수 있다.
입력된 비트스트림 데이터의 동기신호가 일치하면, 디지털 데이터 변환장치(21)는 입력된 비트스트림 중 Mod 1553 워드 형식의 비트스트림을 추출한다.(S3) 이때 상기 Mod 1553 워드 형식의 비트스트림을 추출하는 단계는, 디지털 데이터 변환기(21)가, 입력된 비트스트림 데이터 중 Mod 1553 워드 형식의 비트스트림이 저장된 위치에 대한 정보를 저장하고 있다가, 해당 위치에 존재하는 비트스트림을 추출하는 방법일 수 있다.
PCM 데이터 발생기로부터 입력된 비트스트림으로부터 Mod 1553 워드 형식의 비트스트림이 추출된 후, 디지털 데이터 변환 장치(21)는 논리회로를 이용하여 추출된 Mod 1553 워드 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환한다(S4).
추출된 Mod 1553 워드 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환하기 위하여, Mod 1553 형식의 데이터를 버퍼에 저장하고, 버퍼에 저장된 비트스트림을 3개의 RS-232 데이터로 변환할 수 있다.
변환된 3개의 RS-232 데이터 중, 제 1 RS-232 데이터에는 5bit의 데이터 워드 계수값과 3 bit의 서브 아이디를 저장하고, 제 2 RS-232 데이터에는 Mod1553 Word 데이터 중 서브아이디를 제외한 16bit 데이터 중 8bit를 저장하며, 제 3 RS-232 데이터에는 Mod1553 Word 데이터 중 상기 제 2 RS-232데이터에 저장되지 않은 나머지 8bit 데이터를 저장할 수 있다.
상기 5bit의 데이터 워드 계수값은, RS-232 형식의 데이터로 변환된 Mod 1553 Word 형식의 데이터에 대한 정보를 포함할 수 있다.
상기 Mod 1553 Word 형식의 데이터에 대한 정보는, Mod 1553 데이터의 입력순서에 대한 정보(이하 Mod 1553 워드 계수값이라 한다.)일 수 있다. 상기 Mod 1553 워드 계수값은 최초의 Mod 1553 데이터의 입력시에, 최초 Mod 1553 데이터의 데이터 워드 계수값을 1로 설정하고, 그 다음 Mod 1553 데이터가 추출될 때마다 최초 데이터 워드 계수값에서 1씩 증가한 값을 상기 추출된 Mod 1553 데이터의 데이터 워드 계수값으로 설정하는 방법으로 정의될 수 있다.
상기 서브 아이디는 Mod 1553 워드 데이터가 저장된 PCM 데이터 프레임에 대 한 정보를 저장한 것으로써, Mod 1553 워드 데이터 중 4bit를 차지하는 값을 의미한다. 첫번째 PCM 데이터 프레임의 서브아이디 값은 1로 설정되고, 그 다음 PCM 데이터 프레임에는 최초 서브아이디 값에서 1씩 증가한 값이 그 PCM 데이터 프레임의 서브 아이디 값으로 설정된다. 서브 아이디의 값은 4(2진수 값으로 100(4) 을 의미한다.)까지 순차적으로 증가하며, 서브 아이디가 4로 설정된 이후의 그 다음 PCM 데이터 프레임의 서브 아이디 값은 1로 설정된다. 이후 입력되는 데이터 프레임에 대해서는 상기 서브아이디 설정방법과 동일한 방법으로 서브 아이디가 설정된다. 동일한 데이터 프레임 내에 위치하는 Mod 1553 워드에는 모두 동일한 서브 아이디 값이 저장된다.
상기 서브아이디의 값은 최대 4(2진수 값으로 100(4))까지 증가할 수 있는바, 3bit만으로 모든 서브아이디의 값을 표현 가능하다. 따라서, 변환된 RS-232 형식의 데이터의 제 1 RS-232 데이터에는 상기 Mod 1553 워드 데이터의 서브아이디가 3bit로 표현되어 저장된다.
상기 변환된 RS-232 형식의 비트스트림 데이터는 화면 표시용 컴퓨터로 출력된다(S5). 이때, 출력되는 비트스트림은 115.2Kbps의 클럭속도를 가질 수 있다.
도4는 본 발명의 일 실시예와 관련된 디지털 데이터 변환방법에서 디지털 데이터의 변환과정을 나타낸 개념도이다.
PCM 데이터 발생기(20)로부터 입력된 PCM 데이터 프레임(30)은 동기신호 일치여부를 확인하기 위하여 30 bit 길이의 데이터 패턴(35)을 포함한다. 이러한 데 이터 패턴은 동기신호를 수신하는 수신단에 그 정보가 저장되어 있으며, 이를 30bit 싱크코드라고도 한다.
PCM 데이터 발생기(20)로부터 입력된 PCM 데이터 프레임(30)에는 30 bit 길이의 데이터 패턴(35) 이외에도, Mod 1553 워드를 포함한 여러 형식의 데이터가 존재한다.
각 데이터는 10 bit 단위로 PCM 데이터 프레임 내에서 각 데이터의 위치를 나타내는 값이 설정되어 있으며, 이를 채널데이터(36)라고 한다.
디지털 데이터 변환장치(21)가 PCM 데이터 프레임에서 Mod 1553 워드를 추출하기 위하여, PCM 데이터 프레임 내에서 Mod 1553 워드가 존재하는 채널데이터에 대한 정보를 저장했다가, 해당 위치의 Mod 1553 워드를 추출할 수 있다.
추출된 Mod 1553 워드(31)의 경우 서브 아이디(31c)가 저장된 4 bit 와 데이터가 저장된 16 bit로 구성되며, 상기 데이터가 저장된 16 bit 는 8 bit 의 상위 데이터(31a)와 8 bit 의 하위데이터(31b)로 나눌 수 있다.
본원 발명의 데이터 변환 방법에 의하여 변환된 RS-232 형식의 비트스트림(32)은 3개의 RS-232 데이터로 이루어진다. 각 RS-232 데이터는 10 bit의 길이를 가진다.
첫번째 RS-232 데이터(32a)의 경우, 1 bit 의 스타트 비트(33a)와 1 bit 의 스톱 비트(33b), 5bit 의 Mod 1553 워드 계수값(33c) 및 3bit 로 변환된 서브아이디(33d)로 구성될 수 있다.
두번째 RS-232 데이터(32b)의 경우, 1 bit 의 스타트 비트(33a)와 1 bit 의 스톱 비트(33b) 및 8bit 의 Mod 1553 워드의 상위데이터(31a)로 구성될 수 있다.
세번째 RS-232 데이터(32c)의 경우, 1 bit 의 스타트 비트(33a)와 1 bit 의 스톱 비트(33b) 및 8bit 의 Mod 1553 워드의 하위데이터(31b)로 구성될 수 있다.
상기 변환된 RS-232 형식의 데이터 프레임(32)는 115.2 Kbps의 클럭속도를 지니고 화면 표시용 컴퓨터로 전송될 수 있다.
RS-232 형식의
상기와 같은 디지털 데이터 변환 방법 및 디지털 데이터 변환 장치(21)는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
도 1은 종래 PCM 데이터 발생기의 출력 데이터를 화면 표시용 컴퓨터에 전송하는 방법을 나타낸 개념도.
도 2는 본원 발명의 디지털 데이터 변환장치를 이용하여 PCM 데이터 발생기의 출력 데이터를 화면 표시용 컴퓨터에 전송하는 방법을 나타낸 개념도.
도 3은 본원 발명의 디지털 데이터 변환장치의 블록 구성도.
도 4은 본원 발명의 디지털 데이터 변환방법의 신호 흐름도.
도 5는 본 발명의 일 실시예와 관련된 디지털 데이터 변환방법에서 디지털 데이터의 변환과정을 나타낸 개념도.

Claims (12)

  1. PCM 데이터 발생기로부터 비트스트림을 입력받는 단계;
    논리회로를 이용하여, 입력된 비트스트림 중 Mod 1553 Word 형식을 지니는 비트스트림을 추출하는 단계;
    논리 회로를 이용하여, 상기 추출된 Mod 1553 Word 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환하는 단계; 및
    상기 변환된 RS-232 형식의 비트스트림을 출력하는 단계를 포함하되,
    상기 Mod 1553 Word 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환하는 단계는,
    Mod 1553 Word 형식의 데이터를 버퍼에 저장하는 단계;
    상기 버퍼에 저장된 비트스트림을 3개의 RS-232 데이터로 변환하는 단계를 포함하고;
    상기 버퍼에 저장된 비트스트림을 3개의 RS-232 데이터로 변환하는 단계는,
    제 1 RS-232 데이터에는 5bit의 데이터 워드 계수값과 3 bit의 서브 아이디를 저장하고,
    제 2 RS-232 데이터에는 Mod 1553 Word 데이터 중 서브 아이디를 제외한 16 bit 데이터 중 8 bit를 저장하고,
    제 3 RS-232 데이터에는 Mod 1553 Word 데이터 중 상기 제 2 RS-232 데이터에 저장되지 않은 나머지 8 bit 데이터를 저장하여 수행하는 것을 특징으로 하는 데이터 변환방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 입력받은 비트스트림과 출력되는 비트스트림은 서로 다른 클럭속도를 갖는 것을 특징으로 하는 데이터 변환방법.
  5. 제 4항에 있어서,
    상기 입력받은 비트스트림의 클럭속도는 512Kbps 인 것을 특징으로 하는 데이터 변환방법.
  6. 제 4항에 있어서,
    상기 출력되는 비트스트림의 클럭속도는 115.2Kbps 인 것을 특징으로 하는 데이터 변환방법.
  7. 비트스트림을 입력받는 신호 입력부;
    입력된 비트스트림 중 Mod 1553 Word 형식을 지니는 비트스트림을 추출하는 데이터 추출부;
    상기 추출된 Mod 1553 Word 형식의 비트스트림을 RS-232 형식의 비트스트림으로 변환하는 데이터 변환부;
    상기 변환된 RS-232 형식의 비트스트림을 출력하는 출력부를 포함하되,
    상기 데이터 변환부는 Mod 1553 Word를 저장하는 버퍼;
    상기 버퍼에 저장된 데이터를 3개의 RS-232 데이터로 변환하는 논리회로를 더 포함하고,
    상기 논리회로는,
    제 1 RS-232 데이터에는 5 bit의 데이터 워드 계수값과 3 bit의 서브 아이디를 저장하고,
    제 2 RS-232 데이터에는 Mod 1553 Word 데이터 중 서브 아이디를 제외한 16 bit 데이터 중 8 bit를 저장하고,
    제 3 RS-232 데이터에는 Mod 1553 Word 데이터 중 상기 제 2 RS-232 데이터에 저장되지 않은 나머지 8 bit 데이터를 저장하는 것을 특징으로 하는 데이터 변환장치.
  8. 삭제
  9. 삭제
  10. 제 7항에 있어서,
    상기 입력받은 비트스트림과 출력되는 비트스트림은 서로 다른 클럭속도를 갖는 것을 특징으로 하는 데이터 변환장치.
  11. 제 10항에 있어서,
    상기 입력받은 비트스트림의 클럭속도는 512Kbps 인 것을 특징으로 하는 데이터 변환장치.
  12. 제 10항에 있어서,
    상기 출력되는 비트스트림의 클럭속도는 115.2Kbps 인 것을 특징으로 하는 데이터 변환장치.
KR1020080037917A 2008-04-23 2008-04-23 디지털 데이터 변환 장치 및 변환 방법 KR100963829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080037917A KR100963829B1 (ko) 2008-04-23 2008-04-23 디지털 데이터 변환 장치 및 변환 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080037917A KR100963829B1 (ko) 2008-04-23 2008-04-23 디지털 데이터 변환 장치 및 변환 방법

Publications (2)

Publication Number Publication Date
KR20090112180A KR20090112180A (ko) 2009-10-28
KR100963829B1 true KR100963829B1 (ko) 2010-06-16

Family

ID=41553393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037917A KR100963829B1 (ko) 2008-04-23 2008-04-23 디지털 데이터 변환 장치 및 변환 방법

Country Status (1)

Country Link
KR (1) KR100963829B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960036342A (ko) * 1995-03-16 1996-10-28 김주용 데이터 변환회로
KR20040065430A (ko) * 2003-01-14 2004-07-22 엘지산전 주식회사 전력 감시 시스템의 프로토콜 변환기 및 프로토콜 변환 방법
KR20050023262A (ko) * 2002-05-13 2005-03-09 이노베이티브 콘셉츠 인코포레이티드 향상된 데이터 모뎀

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960036342A (ko) * 1995-03-16 1996-10-28 김주용 데이터 변환회로
KR20050023262A (ko) * 2002-05-13 2005-03-09 이노베이티브 콘셉츠 인코포레이티드 향상된 데이터 모뎀
KR20040065430A (ko) * 2003-01-14 2004-07-22 엘지산전 주식회사 전력 감시 시스템의 프로토콜 변환기 및 프로토콜 변환 방법

Also Published As

Publication number Publication date
KR20090112180A (ko) 2009-10-28

Similar Documents

Publication Publication Date Title
KR101940370B1 (ko) 송신 장치 및 송신 방법, 및 수신 장치 및 수신 방법
JPH05168073A (ja) 共通線信号挿抜装置
CA2404926A1 (en) Data transmitting method and receiving method, and video data transmitting device and receiving device
JPH0575651A (ja) パケツト伝送方式
US7630399B2 (en) Apparatus and method for recognizing frame check sequence in generic framing procedure encapsulation mode
EP2928101B1 (en) Communication method, system and device for optical network system
CN104301802A (zh) 用于流式传输音频或视频数据的数字装置、网络和方法
US4367549A (en) Method and apparatus for multiplexing a data signal and secondary signals
US7061407B1 (en) Encoding of 8B10B control characters
JP2008017111A (ja) ビット速度判定装置
US6226270B1 (en) Method and apparatus for path trace check
CN101588370A (zh) 一种多速率通讯数据流格式的解析方法
JPH09168000A (ja) チャネル多重分離方式およびチャネル多重分離装置
US7133936B2 (en) Ring network and data transmitter
KR100963829B1 (ko) 디지털 데이터 변환 장치 및 변환 방법
CN103281773A (zh) 一种数据处理系统及其方法
US11930296B2 (en) Transmission device, reception device, and transmission system with padding code insertion
JP2001523420A (ja) デジタルデータの符号化、伝送、復号化のための方法および装置
US20140199071A1 (en) Method of processing dmx-vlc address using dmx-512 network and device using the same
KR20040073103A (ko) 디지털 통신시스템에서 데이터 프레임을 동기화하는 방법
JP2006352530A (ja) 通信用のフレーム構造変換方法および通信装置
US7260109B1 (en) High bandwidth legacy compatible multiplexer framing formats
US7180907B2 (en) Apparatus and method for transmitting an anisochronic data stream on an isochronic transmission route
US7623541B2 (en) Apparatus for transmitting an anisochronic data stream on an isochronic transmission route
CN109039390B (zh) 一种蓝牙双向传输语音数据的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6