KR100957557B1 - 반도체 소자들의 소팅 방법 - Google Patents

반도체 소자들의 소팅 방법 Download PDF

Info

Publication number
KR100957557B1
KR100957557B1 KR1020080060389A KR20080060389A KR100957557B1 KR 100957557 B1 KR100957557 B1 KR 100957557B1 KR 1020080060389 A KR1020080060389 A KR 1020080060389A KR 20080060389 A KR20080060389 A KR 20080060389A KR 100957557 B1 KR100957557 B1 KR 100957557B1
Authority
KR
South Korea
Prior art keywords
defective
loading
zone
tray
trays
Prior art date
Application number
KR1020080060389A
Other languages
English (en)
Other versions
KR20100000768A (ko
Inventor
이제수
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020080060389A priority Critical patent/KR100957557B1/ko
Publication of KR20100000768A publication Critical patent/KR20100000768A/ko
Application granted granted Critical
Publication of KR100957557B1 publication Critical patent/KR100957557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 소자들의 소팅 방법이 개시된다. 소잉 공정이 진행된 로트 단위의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 다수의 양품 트레이들 및 적어도 하나의 불량 트레이에 수납한다. 이어, 상기 양호한 반도체 소자들이 수납된 상기 양품 트레이들을 적재 구역에 적재시킨다. 이어, 상기 적재 구역에 적재된 양품 트레이들의 상부에 빈 트레이를 적재시킨다. 이어, 상기 적재 구역에 적재된 상기 빈 트레이의 상부에 상기 불량한 반도체 소자들이 수납된 상기 불량 트레이를 적재시킨다. 이와 같이, 반도체 소자들을 소팅하여 수납한 양품 트레이들 및 불량 트레이의 적재 및 배출 방식을 통하여 전체적인 공정 시간을 단축시킬 수 있다.

Description

반도체 소자들의 소팅 방법{METHOD FOR SORTING SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자들의 소팅 방법에 관한 것으로써, 보다 상세하게는 소잉 공정이 진행된 반도체 소자들을 검사 결과에 따라 양호 및 불량으로 구분하기 소팅 방법에 관한 것이다.
일반적으로, 전자 부품은 전자 기기에 사용되는 부품을 통칭하며, 일 예로 칩이 기판 상에 연결된 구조를 갖는 반도체 소자를 들 수 있다. 상기 반도체 소자는 디램(DRAM), 에스램(SRAM) 등과 같은 메모리 소자를 포함할 수 있다.
상기 반도체 소자는 실리콘 재질의 얇은 단결정 기판으로 이루어진 웨이퍼를 기초로 하여 제조된다. 구체적으로, 상기 반도체 소자는 상기 웨이퍼 상에 회로 패턴이 패터닝된 다수의 칩들을 형성하는 공정과, 형성된 상기 칩들의 전기적인 특성을 검사하는 공정과, 검사한 상기 칩들을 기판에 연결시키는 공정과, 상기 기판에 연결된 상기 칩들을 일괄적으로 몰딩 성형하여 반도체 기판을 형성하는 공정과, 형성한 상기 반도체 기판을 상기 칩들을 기준으로 소잉하는 공정을 수행하여 제조된다.
이렇게 제조된 상기 반도체 소자는 그 외면에 프린팅된 식별 마크 또는 단자 의 형성 상태를 검사하는 공정을 더 수행한다. 이에, 상기 반도체 소자들은 검사 결과에 따라 양호 및 불량을 구분하여 다수의 양품 트레이들 및 적어도 하나의 불량 트레이에 수납된다.
이후, 상기 양품 트레이들 및 상기 불량 트레이는 각각 별도의 제1 및 제2 적재 구역들에 적재시킨 다음, 외부로 배출시킨다. 여기서, 상기 제1 및 제2 적재 구역들 각각에 적재된 상기 양품 트레이들 및 상기 불량 트레이의 배출은 상기 반도체 소자들의 로트 단위로 진행된다.
그러나, 상기 양품 트레이들 및 상기 불량 트레이를 서로 구분된 제1 및 제2 적재 구역들에 적재시킴으로써, 공간적 효율성이 저하되고, 이들을 로트 단위로 배출시킴으로써, 전체적인 공정 시간이 증가하는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 공간적 효율성을 향상시킬 수 있는 반도체 소자들의 소팅 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 반도체 소자들의 소팅 방법이 개시된다. 소잉 공정이 진행된 로트 단위의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 다수의 양품 트레이들 및 적어도 하나의 불량 트레이에 수납한다. 이어, 상기 양호한 반도체 소자들이 수납된 상기 양품 트레이들을 적재 구역에 적재시킨다. 이어, 상기 적재 구역에 적재된 양품 트레이들의 상부에 빈 트레이를 적재시킨다. 이어, 상기 적재 구역에 적재된 상기 빈 트레이의 상부에 상기 불량한 반도체 소자들이 수납된 상기 불량 트레이를 적재시킨다.
이에, 상기 적재 구역에서 상기 불량 트레이의 상부에 다른 제2 빈 트레이를 더 적재시킬 수 있다. 또한, 상기 적재 구역에 상기 제2 빈 트레이의 상부에 상기 양호한 반도체 소자들이 수납된 다른 제2 양품 트레이를 적재시킬 수 있다.
한편, 상기 적재 구역에 상기 제2 빈 트레이를 적재시키기 이전에, 다른 제3 빈 트레이를 상기 불량한 반도체 소자들을 수납하기 위한 구역으로 이송할 수 있다.
상술한 본 발명의 목적으로 달성하기 위하여, 다른 특징에 따른 반도체 소자 들의 소팅 방법이 개시된다. 소잉 공정이 진행된 제1 로트의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 다수의 제1 양품 트레이들 및 적어도 하나의 제1 불량 트레이에 수납한다. 이어, 상기 양호한 제1 로트의 반도체 소자들이 수납된 상기 제1 양품 트레이들을 제1 적재 구역에 적재시킨다. 이어, 상기 제1 적재 구역에 적재된 제1 양품 트레이들의 상부에 제1 빈 트레이를 적재시킨다. 이어, 상기 제1 적재 구역에 적재된 제1 빈 트레이의 상부에 상기 불량한 제1 로트의 반도체 소자들이 수납된 상기 제1 불량 트레이를 적재시킨다. 이어, 소잉 공정이 진행된 제2 로트의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 다수의 제2 양품 트레이들 및 적어도 하나의 제2 불량 트레이에 수납한다. 이어, 상기 양호한 제2 로트의 반도체 소자들이 수납된 상기 제2 양품 트레이들을 상기 제1 적재 구역과 구분되는 제2 적재 구역에 적재시킨다. 이어, 상기 제2 적재 구역에 적재된 제2 양품 트레이들의 상부에 제2 빈 트레이를 적재시킨다. 이어, 상기 제2 적재 구역에 적재된 제2 빈 트레이의 상부에 상기 불량한 제2 로트의 반도체 소자들이 수납된 상기 제2 불량 트레이를 적재시킨다. 이어, 상기 제1 및 제2 적재 구역들에 각각 적재된 상기 제1 양품 트레이들 및 상기 제1 불량 트레이와 상기 제2 양품 트레이들 및 상기 제2 불량 트레이를 한번에 외부로 배출한다.
여기서, 상기 제1 적재 구역에 상기 제1 빈 트레이를 적재시키는 단계와 상기 제2 로트의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 다수의 제2 양품 트레이들 및 적어도 하나의 제2 불량 트레이에 수납하는 단계 사이에, 다른 제3 빈 트레이를 상기 불량한 제2 로트의 반도체 소자들을 수납하기 위한 구역으로 이송할 수 있다.
이러한 반도체 소자들의 소팅 방법에 따르면, 소잉 공정이 진행된 반도체 소자들이 검사 결과에 따라 수납된 다수의 양품 트레이들 및 적어도 하나의 불량 트레이를 빈 트레이를 통해 서로 구분하여 하나의 적재 구역에 적재시킴으로써, 공간적 효율성을 향상시킬 수 있다.
또한, 제1 로트 및 제2 로트의 상기 반도체 소자들을 각각 수납한 다수의 제1 양품 트레이들 및 적어도 하나의 제1 불량 트레이와 다수의 제2 양품 트레이들 및 적어도 하나의 제2 불량 트레이를 제1 및 제2 적재 구역들에 일괄적으로 적재시킨 다음, 이들을 한번에 배출시킴으로써, 전체적인 공정 시간을 감소시킬 수 있다.
이로써, 소잉 공정이 진행된 상기 반도체 소자들을 검사하는 공정을 효율적으로 진행하여 상기 반도체 소자들의 생산성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자들의 소팅 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성 요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 반도체 소자들의 소잉 소팅 장치를 개략적으로 나타낸 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자들의 소잉 소팅 장치(1000)는 로딩부(100), 소잉부(200), 검사부(300), 언로딩부(400), 트레이 수납부(500) 및 트레이 적재부(600)를 포함한다.
상기 로딩부(100)에는 기판 상에 칩들이 연결된 상태로 몰딩 성형 공정이 진행된 반도체 기판(SS)이 로딩된다. 상기 로딩부(100)에는 반도체 기판(SS)을 수용하기 위한 매거진(미도시)이 배치될 수 있다.
상기 소잉부(200)는 상기 로딩부(100)로부터 상기 반도체 기판(SS)을 공급 받는다. 상기 소잉부(200)는 상기 반도체 기판(SS)을 상기 칩들을 기준으로 소잉하여 상기 반도체 기판(SS)을 다수의 반도체 소자(SD)들로 분리한다.
여기서, 상기 반도체 소자(SD)는 상기 기판의 하면에 외부의 전자 장치와 전기적으로 연결하기 위한 다수의 볼들이 형성된 볼 그리드 어레이(ball grid array; BGA) 타입으로 이루어질 수 있다. 이와 달리, 상기 반도체 소자(SD)는 상기 기판의 하면이 자체적으로 전도성을 갖는 재질로 이루어져 외부의 전자 장치와 전기적으로 연결될 수 있다.
상기 검사부(300)는 상기 소잉부(200)로부터 소잉된 상기 반도체 소자(SD)들을 공급 받는다. 상기 검사부(300)는 상기 반도체 소자(SD)들의 외관을 검사한다.
구체적으로, 상기 검사부(300)는 상기 반도체 소자(SD)들 각각의 상면 및 하면에 이들을 식별하기 위한 식별 마크가 올바르게 마킹되어 있는지 또는 상기 볼들 이 적합한 위치에 형성되어 있는지 여부를 검사한다.
이를 위하여, 상기 소잉 소팅 장치(1000)는 상기 검사부(300)에 상기 반도체 소자(SD)들을 180도로 반전시킬 수 있는 별도의 반전 장치(700)가 설치될 수 있다.
상기 언로딩부(400)는 상기 검사부(300)로부터 검사가 이루어진 상기 반도체 소자(SD)들을 공급 받는다. 상기 언로딩부(400)에는 상기 반도체 소자(SD)들을 수용하기 위한 별도의 수납 트레이(미도시)가 배치될 수 있다. 여기서, 상기 수납 트레이에는 상기 반도체 소자(SD)들의 수납 위치를 고정하기 위한 별도의 고정 수단이 형성될 수 있다.
상기 트레이 수납부(500)는 상기 언로딩부(400)로부터 상기 반도체 소자(SD)들을 상기 검사부(300)에서 검사한 결과에 따라 구분하여 공급 받는다.
구체적으로, 상기 트레이 수납부(500)에는 상기 검사부(300)에서 검사한 결과 상기 반도체 소자(SD)들을 양호 및 불량에 따라 구분하여 수납시키기 위한 양품 트레이(GT) 및 불량 트레이(RT)가 배치된다. 여기서, 상기 양품 트레이(GT) 및 상기 불량 트레이(RT)는 서로 다른 양품 구역(GOOD AREA) 및 불량 구역(REWORK AREA)에 배치된다.
이에, 상기 소잉 소팅 장치(1000)는 상기 언로딩부(400)와 상기 트레이 수납부(500) 사이에 상기 언로딩부(400)로부터 상기 반도체 소자(SD)들을 상기 트레이 수납부(500)로 픽킹 및 이송하여 상기 양품 트레이(GT) 및 상기 불량 트레이(RT)에 수납시키기 위한 제1 이송 장치(800)가 설치된다.
상기 트레이 적재부(600)는 상기 트레이 수납부(500)로부터 양호 및 불량한 상기 반도체 소자(SD)들이 각각 수납된 다수의 상기 양품 트레이(GT)들 및 적어도 하나의 상기 불량 트레이(RT)가 적재된다.
상기 트레이 적재부(600)에는 제1 및 제2 적재부(610, 620)들을 포함한다. 상기 제1 및 제2 적재부(610, 620)들은 각각 서로 다른 제1 및 제2 적재 구역(1 LOT AREA, 2 LOT AREA)들에 배치된다.
상기 제1 적재부(610)에는 상기 반도체 소자(SD)들이 수납된 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)가 동시에 적재된다. 또한, 상기 제2 적재부(620)에도 상기 양품 트레이(GT) 및 상기 불량 트레이(RT)가 동시에 적재된다. 즉, 상기 제1 및 제2 적재부(610, 620)들은 실질적으로 동일한 구성으로 이루어진다.
그러나, 상기 제1 및 제2 적재부(610, 620)들에는 상기 반도체 소자(SD)들이 로트 단위로 구분되어 적재된다. 즉, 상기 제1 및 제2 적재부(610, 620)들 각각에 적재되는 상기 반도체 소자(SD)들은 이전 공정에서 서로 다른 조건으로 진행된 것이다. 또한, 상기 로트 단위로 구분된 상기 반도체 소자(SD)들은 상기 소잉 소팅 장치(1000)에서 시간적인 구분 없이 대략 연속적으로 진행된다.
한편, 상기 트레이 적재부(600)에는 상기 트레이 수납부(500)로부터 상기 양품 트레이(GT)들 또는 상기 불량 트레이(RT)가 상기 제1 적재부(610) 또는 상기 제2 적재부(620)에 적재될 경우, 상기 트레이 수납부(500)에 빈 트레이(ET)를 제공하기 위하여 상기 빈 트레이(ET)가 적어도 하나 적재된 제3 적재부(630)가 더 배치된다. 상기 제3 적재부(630)는 상기 제1 및 제2 적재 구역(1 LOT AREA, 2 LOT AREA) 들과 구분된 제3 적재 구역(EMPTY AREA)에 배치된다.
또한, 상기 소잉 소팅 장치(1000)은 상기 트레이 수납부(500)와 상기 트레이 적재부(600) 사이에 상기 양품 트레이(GT)들, 상기 불량 트레이(RT) 또는 상기 빈 트레이(ET)를 이송시키기 위한 제2 이송 장치(900)가 더 설치된다.
이하, 도 2 및 도 3을 추가적으로 참조하여 상기 제1 및 제2 적재부(610, 620)들에 상기 양품 트레이(GT)들, 상기 불량 트레이(RT) 및 상기 빈 트레이(ET)를 적재시키는 방법에 대하여 보다 상세하게 설명하고자 한다.
도 2는 도 1에 도시된 반도체 소자들의 소잉 소팅 장치에서 검사한 반도체 소자들이 수납된 양품 트레이들 및 불량 트레이를 적재하는 방법을 나타낸 도면이고, 도 3은 도 2에 도시된 방법에 따라 적재된 제1 및 제2 적재부들의 일 실시예를 나타낸 도면이다.
도 2 및 도 3을 추가적으로 참조하면, 우선 상기 제1 이송 장치(800)를 통하여 상기 트레이 수납부(500)의 양품 구역(GOOD AREA)에 배치된 상기 양품 트레이(GT)에 제1 로트의 양호한 상기 반도체 소자(SD)들이 모두 수납되면, 상기 양품 트레이(GT)를 상기 제2 이송 장치(900)를 통하여 상기 제1 적재 구역(1 LOT AREA)에 배치된 상기 제1 적재부(610)에 적재시킨다(S1).
이때, 상기 양품 트레이(GT)를 상기 제1 적재부(610)에 적재시키는 과정은 통상적으로, 상기 제1 로트로 구분된 상기 반도체 소자(SD)들이 대부분이 양호하게 검사되므로, 여러번 반복적으로 진행된다.
즉, 상기 S1 단계가 진행되기 이전에는 상기 제3 적재 구역(EMPTY AREA)에 배치된 상기 제3 적재부(630)에 적재된 상기 빈 트레이(ET)를 상기 트레이 수납부(500)의 상기 양품 트레이(GT)가 배치되었던 양품 구역(GOOD AREA)으로 상기 제2 이송 장치(900)를 통해 이송시키는 단계가 진행될 수 있다.
이어, 상기 S1 단계에 따라 다수의 상기 양품 트레이(GT)들이 모두 상기 제1 적재부(610)에 적재되면, 상기 제3 적재부(630)로부터 상기 빈 트레이(ET)를 상기 제1 적재부(610)에 적재되어 있는 상기 양품 트레이(GT)의 상부에 상기 제2 이송 장치(900)를 이용하여 적재한다(S2).
이어, 상기 제1 적재부(610)에 적재된 상기 빈 트레이(ET)의 상부에 상기 트레이 수납부(500)의 불량 구역(REWORK AREA)에서 상기 제1 로트의 불량한 상기 반도체 소자(SD)들이 수납된 상기 불량 트레이(RT)를 상기 제2 이송 장치(900)를 통하여 적재한다(S3).
이어, 상기 제1 적재부(610)에서 상기 불량 트레이(RT)에 수납된 상기 반도체 소자(SD)들을 외부로부터 보호하기 위하여 상기 제3 적재부(630)로부터 다른 빈 트레이(ET)를 상기 제2 이송 장치(900)를 이용하여 상기 제1 적재부(610)에 적재된 상기 불량 트레이(RT)의 상부에 적재한다(S4).
이와 같이, 소잉 공정이 진행된 상기 제1 로트의 상기 반도체 소자(SD)들을 검사 결과에 따라 수납된 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)를 상기 빈 트레이(ET)를 통해 서로 구분하여 하나의 제1 적재 구역(1 LOT AREA)에 배치된 상기 제1 적재부(610)에 적재시킴으로써, 공간적 효율성을 향상시킬 수 있다.
한편, 상기 제1 적재부(610)에 상기 제1 로트의 상기 반도체 소자(SD)들이 모두 적재되면, 이어서, 상기 제1 적재부(610)에 적재되어 있는 상기 반도체 소 자(SD)들과 다른 조건으로 제조된 제2 로트의 반도체 소자(SD)들을 상기 S1, S2, S3 및 S4 단계와 동일한 방식으로 진행하여 상기 제1 적재부(610)의 제1 적재 구역(1 LOT AREA)과 구분되는 상기 제2 적재 구역(2 LOT AREA)에 배치된 상기 제2 적재부(620)에 적재한다.
여기서, 상기 제1 로트의 상기 반도체 소자(SD)들이 상기 제1 적재부(610)에 모두 적재된 다음, 상기 제2 로트의 상기 반도체 소자(SD)들을 수납함에 있어서 그 사이에 텀(term)이 발생되는 것을 최소화시키기 위하여 상기 S4 단계를 진행하기 이전에, 상기 제3 적재부(630)로부터 상기 제2 이송 장치(900)를 이용하여 다른 빈 트레이(ET)를 상기 트레이 수납부(500)의 상기 불량 트레이(RT)가 배치된 상기 불량 구역(REWORK AREA)에 우선 이송시킬 수 있다(S5).
이와 같이, 상기 제1 및 제2 로트들의 상기 반도체 소자(SD)들이 수납된 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)를 상기 제1 및 제2 적재부(610, 620)들 각각에 모두 적재한 다음, 바로 상기 제1 및 제2 적재부(610, 620)들에 적재된 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)를 외부로 한번에 배출한다.
이와 같이, 상기 제1 및 제2 로트의 상기 반도체 소자(SD)들을 두개의 로트 단위마다 한번에 배출시킴으로써, 전체적인 공정 시간을 감소시킬 수 있다. 이로써, 상기 반도체 소자(SD)들을 소잉 검사하는 공정에서의 생산성 향상을 기대할 수 있다.
이와 달리, 도 4를 참조하여 상기 불량 트레이(RT)에 수납되는 불량한 상기 반도체 소자(SD)들이 상기 제1 로트 또는 상기 제2 로트를 마치지 않았음에도 불구 하고 모두 채워질 경우를 상세하게 설명하고자 한다.
도 4는 도 2에 도시된 방법에 따라 적재된 제1 및 제2 적재부들의 다른 실시예를 나타낸 도면이다.
본 실시예에서는, 양품 트레이들, 불량 트레이 및 빈 트레이를 제1 적재부 또는 제2 적재부에 적재하는 방법을 제외하고는 도 3에 도시된 구성과 동일하므로, 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
도 2 및 도 4를 추가적으로 참조하면, 우선 상기 불량 트레이(RT)에 상기 제1 로트 또는 상기 제2 로트의 불량한 상기 반도체 소자(SD)들이 모두 채워질 경우에 상기 S2, S3 및 S4 단계를 진행한다.
이어, 상기 S1 단계를 진행하여 상기 제1 로트 또는 상기 제2 로트의 양호한 상기 반도체 소자(SD)들이 수납되는 상기 양품 트레이(GT)들을 상기 제1 적재부(610) 또는 상기 제2 적재부(620)에 적재시킨다.
이때, 상기 S4 단계를 진행하기 이전에, 상기 제1 로트 또는 상기 제2 로트에서 발생된 불량한 상기 반도체 소자(SD)들이 연속적으로, 수납되어 시간적인 로스(loss)가 발생되지 않도록 상기 S5 단계를 진행할 수 있다.
이렇게 상기 제1 적재부(610) 또는 상기 제2 적재부(620) 각각에 상기 제1 로트 또는 상기 제2 로트의 상기 반도체 소자(SD)들이 수납된 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)가 모두 적재되면, 이들을 외부로 한번에 배출한다.
도 5는 도 1에 도시된 반도체 소자들의 소잉 소팅 장치에서 반도체 소자들을 소잉 및 소팅하는 방법을 나타낸 순서도이다.
도 1 및 도 5를 참조하면, 상기 반도체 소자(SD)들을 대상으로 소잉 및 소팅하는 공정을 진행하기 위하여, 우선 상기 제1 로트의 상기 반도체 기판(SS)을 상기 소잉부(200)에서 소잉하여 상기 반도체 소자(SD)들로 분리한다(S10).
이어, 상기 S10 단계에서 분리된 상기 반도체 소자(SD)들의 외관을 상기 검사부(300)를 통하여 검사한다(S20). 구체적으로, 상기 검사부(300)에서는 상기 반도체 소자(SD)들 각각의 상면 및 하면에 이들을 식별하기 위한 식별 마크가 올바르게 마킹되어 있는지 또는 상기 볼들이 적합한 위치에 형성되어 있는지 여부를 검사한다.
이와 동시에, 상기 제2 로트의 상기 반도체 기판(SS)을 상기 S10 단계와 동일한 방식으로 상기 소잉부(200)에서 소잉하여 상기 반도체 소자(SD)들로 분리한다(S30).
이어, 상기 제1 로트의 상기 반도체 소자(SD)들을 검사한 결과 양호 및 불량에 따라 다수의 상기 양품 트레이(GT)들 및 적어도 하나의 상기 불량 트레이(RT)에 수납하여 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)를 상기 제1 적재 구역(1 LOT AREA)에 배치된 상기 제1 적재부(610)에 적재한다(S40).
이때, 상기 제1 적재부(610)에 적재되는 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)는 상기 제3 적재 구역(EMPTY AREA)의 상기 제3 적재부(630)에 적재된 상기 빈 트레이(ET)를 이용하여 구분한다.
이와 동시에, 상기 S30 단계에서 분리된 상기 반도체 소자(SD)들의 외관을 상기 S20 단계와 동일한 방식으로 상기 검사부(300)를 통하여 검사한다(S50).
이어, 상기 S50 단계에서 검사한 상기 제2 로트의 상기 반도체 소자(SD)들을 상기 S40 단계와 동일한 방식으로 상기 양품 트레이(GT)들 및 상기 불량 트레이(RT)를 상기 제2 적재 구역(2 LOT AREA)에 배치된 상기 제2 적재부(620)에 적재한다(S60).
이어, 상기 S40 단계와 상기 S60 단계에 따라 상기 제1 및 제2 적재부(610, 620)들에 적재된 상기 제1 및 제2 로트들의 상기 반도체 소자(SD)들을 일괄적으로 동시에 외부로 배출한다(S70).
이와 같이, 상기 반도체 소자(SD)들을 두개의 상기 제1 및 제2 로트들을 하나로 단위로 하여 외부로 배출시킴으로써, 전체적인 공정 시간의 감소 효과를 얻을 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 본 발명은 소잉 공정이 진행된 반도체 소자들이 검사 결과에 따라 수납된 양품 트레이 및 불량 트레이를 빈 트레이를 통해 서로 구분하여 하나의 적재 구역에 적재시킴으로써, 공간적 효율성을 향상시킬 수 있고, 상기 반도체 소자들을 두개의 제1 및 제2 로트들을 하나의 단위로 배출함으로써, 전체적인 공정 시간을 감소시킬 수 있는 장치에 이용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자들의 소잉 소팅 장치를 개략적으로 나타낸 구성도이다.
도 2는 도 1에 도시된 반도체 소자들의 소잉 소팅 장치에서 검사한 반도체 소자들이 수납된 양품 트레이들 및 불량 트레이를 적재하는 방법을 나타낸 도면이다.
도 3은 도 2에 도시된 방법에 따라 적재된 제1 및 제2 적재부들의 일 실시예를 나타낸 도면이다.
도 4는 도 2에 도시된 방법에 따라 적재된 제1 및 제2 적재부들의 다른 실시예를 나타낸 도면이다.
도 5는 도 1에 도시된 반도체 소자들의 소잉 소팅 장치에서 반도체 소자들을 소잉 및 소팅하는 방법을 나타낸 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
SD : 반도체 소자 GT : 양품 트레이
RT : 불량 트레이 ET : 빈 트레이
100 : 로딩부 200 : 소잉부
300 : 검사부 400 : 언로딩부
500 : 트레이 수납부 600 : 트레이 적재부
610 : 제1 적재부 620 : 제2 적재부
630 : 제3 적재부
1000 : 반도체 소자들의 소잉 소팅 장치

Claims (6)

  1. 소잉 공정이 진행된 로트 단위의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 양품 구역에 배치된 다수의 양품 트레이들 및 불량 구역에 배치된 적어도 하나의 불량 트레이에 수납하는 단계;
    상기 양품 트레이들 각각에 상기 양호한 반도체 소자들이 수납되어 채워지는 대로 상기 양품 트레이들 각각을 상기 양품 구역으로부터 상기 제1 적재 구역으로 이송하여 적재시키는 단계;
    상기 제1 적재 구역에 적재된 상기 양호한 반도체 소자들이 수납된 상기 양품 트레이들의 상부에 상기 제1 적재 구역과 구분되는 제2 적재 구역에 적재된 빈 트레이를 상기 제1 적재 구역으로 이송하여 적재시키는 단계; 및
    상기 제1 적재 구역으로 이송하여 적재된 상기 빈 트레이의 상부에 상기 불량한 반도체 소자들이 수납된 상기 불량 트레이를 상기 불량 구역으로부터 상기 제1 적재 구역으로 이송하여 적재시키는 단계를 포함하는 반도체 소자들의 소팅 방법.
  2. 제1항에 있어서, 상기 제1 적재 구역에서 상기 불량 트레이의 상부에 상기 제2 적재 구역에 적재된 다른 제2 빈 트레이를 상기 제1 적재 구역으로 이송하여 적재시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들의 소팅 방법.
  3. 제2항에 있어서, 상기 제1 적재 구역으로 이송하여 적재된 상기 제2 빈 트레이의 상부에 상기 양품 구역에서 상기 양호한 반도체 소자들이 수납된 다른 제2 양품 트레이를 상기 양품 구역으로부터 상기 제1 적재 구역으로 이송하여 적재시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들의 소팅 방법.
  4. 제2항에 있어서, 상기 제1 적재 구역에 상기 제2 빈 트레이를 적재시키기 이전에, 상기 제2 적재 구역으로부터 다른 제3 빈 트레이를 상기 불량한 반도체 소자들을 수납하기 위한 불량 구역으로 이송하여 배치시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들의 소팅 방법.
  5. 소잉 공정이 진행된 제1 로트의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 양품 구역에 배치된 다수의 제1 양품 트레이들 및 불량 구역에 배치된 적어도 하나의 제1 불량 트레이에 수납하는 단계;
    상기 제1 양품 트레이들 각각에 상기 양호한 제1 로트의 반도체 소자들이 수납되어 채워지는 대로 상기 제1 양품 트레이들 각각을 상기 양품 구역으로부터 상기 제1 적재 구역으로 이송하여 적재시키는 단계;
    상기 제1 적재 구역에 적재된 상기 양호한 제1 로트의 반도체 소자들이 수납된 상기 양품 트레이들의 상부에 상기 제1 적재 구역과 구분되는 제3 적재 구역에 적재된 제1 빈 트레이를 상기 제1 적재 구역으로 이송하여 적재시키는 단계;
    상기 제1 적재 구역으로 이송하여 적재된 상기 제1 빈 트레이의 상부에 상기 불량한 제1 로트의 반도체 소자들이 수납된 상기 제1 불량 트레이를 상기 불량 구역으로부터 상기 제1 적재 구역으로 이송하여 적재시키는 단계;
    소잉 공정이 진행된 제2 로트의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 상기 양품 구역에 배치된 다수의 제2 양품 트레이들 및 상기 불량 구역에 배치된 적어도 하나의 제2 불량 트레이에 수납하는 단계;
    상기 제2 양품 트레이들 각각에 상기 양호한 제1 로트의 반도체 소자들이 수납되어 채워지는 대로 상기 제2 양품 트레이들 각각을 상기 양품 구역으로부터 상기 제1 적재 구역과 구분되는 제2 적재 구역으로 이송하여 적재시키는 단계;
    상기 제2 적재 구역에 적재된 상기 양호한 제2 로트의 반도체 소자들이 수납된 상기 제2 양품 트레이들의 상부에 상기 제3 적재 구역에 적재된 제2 빈 트레이를 상기 제2 적재 구역으로 이송하여 적재시키는 단계;
    상기 제2 적재 구역으로 이송하여 적재된 제2 빈 트레이의 상부에 상기 불량한 제2 로트의 반도체 소자들이 수납된 상기 제2 불량 트레이를 상기 불량 구역으로부터 상기 제1 적재 구역으로 이송하여 적재시키는 단계; 및
    상기 제1 및 제2 적재 구역들에 각각 적재된 상기 제1 양품 트레이들 및 상기 제1 불량 트레이와 상기 제2 양품 트레이들 및 상기 제2 불량 트레이를 한번에 외부로 배출하는 단계를 포함하는 반도체 소자들의 소팅 방법.
  6. 제5항에 있어서, 상기 제1 적재 구역에 상기 제1 빈 트레이를 이송하여 적재시키는 단계와 상기 제2 로트의 반도체 소자들을 검사한 결과 양호 및 불량에 따라 상기 양품 구역에 배치된 다수의 상기 제2 양품 트레이들 및 상기 불량 구역에 배치된 적어도 하나의 상기 제2 불량 트레이에 수납하는 단계 사이에,
    상기 제3 적재 구역으로부터 다른 제3 빈 트레이를 상기 불량한 제2 로트의 반도체 소자들을 수납하기 위한 상기 불량 구역으로 이송하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들의 소팅 방법.
KR1020080060389A 2008-06-25 2008-06-25 반도체 소자들의 소팅 방법 KR100957557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080060389A KR100957557B1 (ko) 2008-06-25 2008-06-25 반도체 소자들의 소팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080060389A KR100957557B1 (ko) 2008-06-25 2008-06-25 반도체 소자들의 소팅 방법

Publications (2)

Publication Number Publication Date
KR20100000768A KR20100000768A (ko) 2010-01-06
KR100957557B1 true KR100957557B1 (ko) 2010-05-11

Family

ID=41811121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060389A KR100957557B1 (ko) 2008-06-25 2008-06-25 반도체 소자들의 소팅 방법

Country Status (1)

Country Link
KR (1) KR100957557B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417909B1 (ko) * 2013-05-06 2014-08-18 에이엠티 주식회사 검사 시스템, 그리고 그 구동 유닛 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016804A (ko) * 1997-08-20 1999-03-15 황인길 Ｂｇａ 반도체패키지용 검사시스템의 선별부

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016804A (ko) * 1997-08-20 1999-03-15 황인길 Ｂｇａ 반도체패키지용 검사시스템의 선별부

Also Published As

Publication number Publication date
KR20100000768A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
JP3412114B2 (ja) Ｉｃ試験装置
US10622231B2 (en) Method of manufacturing semiconductor package
US10962581B2 (en) Apparatus for testing semiconductor packages
KR100652417B1 (ko) 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
CN101292338A (zh) 半导体封装的分类方法
KR20170064757A (ko) 반도체 패키지들 수납 방법
US20150077153A1 (en) Automatic module apparatus for manufacturing solid state drives (ssd)
KR100957557B1 (ko) 반도체 소자들의 소팅 방법
KR101362652B1 (ko) 테스트 핸들러
US20080252323A1 (en) Method for testing micro SD devices
KR102430477B1 (ko) 반도체 소자 수납용 가변 버퍼 트레이
US7443190B1 (en) Method for testing micro SD devices using each test circuits
US7489155B2 (en) Method for testing plurality of system-in-package devices using plurality of test circuits
US20080252321A1 (en) Apparatus for testing micro SD devices
US20080252320A1 (en) Apparatus for testing micro SD devices
KR101227744B1 (ko) 반도체 소자 언로딩 장치 및 방법
KR20010049215A (ko) 모듈램 실장 테스트 핸들러 및 이를 이용한 모듈램 테스트방법
US7545158B2 (en) Method for testing system-in-package devices
US7518356B2 (en) Apparatus for testing system-in-package devices
US7517723B2 (en) Method for fabricating a flip chip system in package
KR102278278B1 (ko) 듀얼형 솔더볼 플레이스먼트 시스템용 볼툴
KR20130078905A (ko) 전자 부품 핸들링 장치 및 시스템
US11257723B2 (en) Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package
KR100705657B1 (ko) 반도체 패키지 분류 방법
KR101031340B1 (ko) 트레이 이송 방법 및 이를 적용한 테스트 핸들러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170426

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 10