KR100954928B1 - Image sensor and manufacturing method of image sensor - Google Patents

Image sensor and manufacturing method of image sensor Download PDF

Info

Publication number
KR100954928B1
KR100954928B1 KR1020080065825A KR20080065825A KR100954928B1 KR 100954928 B1 KR100954928 B1 KR 100954928B1 KR 1020080065825 A KR1020080065825 A KR 1020080065825A KR 20080065825 A KR20080065825 A KR 20080065825A KR 100954928 B1 KR100954928 B1 KR 100954928B1
Authority
KR
South Korea
Prior art keywords
substrate
ion implantation
gate electrode
image sensor
implantation layer
Prior art date
Application number
KR1020080065825A
Other languages
Korean (ko)
Other versions
KR20100005785A (en
Inventor
박지환
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080065825A priority Critical patent/KR100954928B1/en
Publication of KR20100005785A publication Critical patent/KR20100005785A/en
Application granted granted Critical
Publication of KR100954928B1 publication Critical patent/KR100954928B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서의 제조 방법은 불순물 이온을 주입하여 제1 기판의 중간 부분에 이온주입층을 형성하는 단계; 상기 제1 기판을 뒤집어 제2 기판 위에 접합시키는 단계; 상기 이온주입층을 경계로 하여 상기 이온주입층 이하의 상기 제1 기판 부분을 분리시키는 단계; 및 일부가 제거된 상기 제1 기판을 패터닝하여 게이트 전극을 형성하는 단계를 포함한다.In another embodiment, a method of manufacturing an image sensor includes implanting impurity ions to form an ion implantation layer in an intermediate portion of a first substrate; Inverting and bonding the first substrate onto the second substrate; Separating the first substrate portion below the ion implantation layer with the ion implantation layer as a boundary; And forming a gate electrode by patterning the first substrate having a portion removed.

실시예에 의하면, 기존의 폴리실리콘 대신 단결정 실리콘을 이용하여 게이트 전극을 형성함으로써, 게이트 전극의 저항을 최소화할 수 있고, 동작 전압을 낮출 수 있는 효과가 있다.According to the embodiment, by forming the gate electrode using single crystal silicon instead of the conventional polysilicon, it is possible to minimize the resistance of the gate electrode, it is possible to lower the operating voltage.

이미지 센서, 트랜스터 게이트, 포토다이오드 영역, 단결정층, 이온주입 Image sensor, transmitter gate, photodiode region, single crystal layer, ion implantation

Description

이미지 센서의 제조 방법{Image sensor and manufacturing method of image sensor}Image sensor and manufacturing method of image sensor

실시예는 이미지 센서의 제조 방법에 관한 것이다.Embodiments relate to a method of manufacturing an image sensor.

이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.An image sensor is a semiconductor device that converts an optical image into an electrical signal. The image sensor is largely a charge coupled device (CCD) and a complementary metal oxide silicon (CMOS) image sensor. Sensor).

상기 CMOS 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.The CMOS image sensor uses CMOS technology using a control circuit, a signal processing circuit, and the like as peripheral circuits to form MOS transistors corresponding to the number of unit pixels on a semiconductor substrate, thereby outputting each unit pixel by the MOS transistors. It is a device that employs a switching method that detects sequentially.

CMOS 이미지 센서의 반도체 영역은 크게 포토 다이오드 영역과 트랜지스터 영역으로 구분되는데, 포토 다이오드 영역은 광을 전자로 변환하고, 트랜지스터 영역은 이미지 센서를 구동시키는 회로를 구성한다.The semiconductor region of the CMOS image sensor is largely divided into a photodiode region and a transistor region. The photodiode region converts light into electrons, and the transistor region constitutes a circuit for driving the image sensor.

트랜지스터 영역에 형성된 트랜스퍼 트랜지스터는 포토 다이오드에서 발생된 전기신호를 축적하는 기능을 수행하는데, 트랜스퍼 트랜지스터의 게이트 전극은, 첫째, 폴리실리콘층을 LPCVD(Low Pressure Chemical Vapor Deposition) 방법에 의하여 증착하는 단계, 둘째, 폴리실리콘층의 저항을 낮추기 위하여 임플란트에 의하여 불순물을 주입하고 어닐링하는 단계, 셋째, 폴리실리콘층을 패터닝하여 게이트 전극을 형성하는 단계에 의하여 형성된다.The transfer transistor formed in the transistor region accumulates an electrical signal generated from the photodiode. The gate electrode of the transfer transistor may include: first depositing a polysilicon layer by a low pressure chemical vapor deposition (LPCVD) method; Second, implanting and annealing impurities by an implant to lower the resistance of the polysilicon layer, and third, patterning the polysilicon layer to form a gate electrode.

이렇게 폴리실리콘층으로 형성된 게이트 전극은 자체 저항 성분에 의한 정전 용량을 가지며, 저항 및 정전 용량의 영향에 의하여 트랜지스터의 동작 속도가 저하되고, 높은 전력이 소모된다.Thus, the gate electrode formed of the polysilicon layer has a capacitance due to its own resistive component, the operation speed of the transistor is lowered by the influence of the resistance and the capacitance, and high power is consumed.

즉, 트랜스퍼 트랜지스터의 저항 성분 및 정전용량은 포토 다이오드에서 생성된 전자들이 트랜스퍼 트랜지스터의 게이트에 의하여 형성된 채널을 통과하는 시간 및 통과량에 영향을 주므로, 이미지 센서의 동작 특성을 향상시키는데 한계적인 요인으로 작용된다.That is, the resistance component and capacitance of the transfer transistor affect the time and amount of passage of electrons generated in the photodiode through the channel formed by the gate of the transfer transistor, which is a limiting factor in improving the operation characteristics of the image sensor. Function.

이에, 트랜스퍼 트랜지스터의 게이트 전극의 저항을 낮추기 위한 새로운 방법이 요구되고 있다.Therefore, a new method for lowering the resistance of the gate electrode of the transfer transistor is required.

실시예는 트랜스퍼 트랜지스터의 게이트 전극의 저항을 최소화함으로써 동작 전압을 낮추고, 포토 다이오드에서 생성된 전자들의 이동 효율을 높임으로써 동작 속도를 향상시킬 수 있는 이미지 센서의 제조 방법을 제공한다.The embodiment provides a method of manufacturing an image sensor capable of lowering an operating voltage by minimizing a resistance of a gate electrode of a transfer transistor and improving an operating speed by increasing a moving efficiency of electrons generated in a photodiode.

실시예에 따른 이미지 센서의 제조 방법은 불순물 이온을 주입하여 제1 기판의 중간 부분에 이온주입층을 형성하는 단계; 상기 제1 기판을 뒤집어 제2 기판 위에 접합시키는 단계; 상기 이온주입층을 경계로 하여 상기 이온주입층 이하의 상기 제1 기판 부분을 분리시키는 단계; 및 일부가 제거된 상기 제1 기판을 패터닝하여 게이트 전극을 형성하는 단계를 포함한다.In another embodiment, a method of manufacturing an image sensor includes implanting impurity ions to form an ion implantation layer in an intermediate portion of a first substrate; Inverting and bonding the first substrate onto the second substrate; Separating the first substrate portion below the ion implantation layer with the ion implantation layer as a boundary; And forming a gate electrode by patterning the first substrate having a portion removed.

실시예에 의하면, 다음과 같은 효과가 있다.According to the embodiment, the following effects are obtained.

첫째, 기존의 폴리실리콘 대신 단결정 실리콘을 이용하여 게이트 전극을 형성함으로써, 게이트 전극의 저항을 최소화할 수 있고, 동작 전압을 낮출 수 있는 효과가 있다.First, by forming the gate electrode using single crystal silicon instead of the conventional polysilicon, it is possible to minimize the resistance of the gate electrode, and to lower the operating voltage.

둘째, 포토 다이오드에서 생성된 전자들이 트랜스퍼 트랜지스터의 게이트에 의하여 형성된 채널을 통과하는 시간을 단축시키고 통과량을 크게 할 수 있으므로, 이미지 센서의 동작 속도 및 동작 신뢰성을 향상시킬 수 있다.Second, since the electrons generated in the photodiode can shorten the time to pass through the channel formed by the gate of the transfer transistor and increase the amount of passage, it is possible to improve the operation speed and the operation reliability of the image sensor.

첨부된 도면을 참조하여, 실시예에 따른 이미지 센서 및 이미지 센서의 제조 방법에 관하여 상세히 설명한다.With reference to the accompanying drawings, it will be described in detail with respect to the image sensor and the manufacturing method of the image sensor according to the embodiment.

이하, 실시예를 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되므로 본 발명의 기술적 사상과 직접적인 관련이 있는 핵심적인 구성부만을 언급하기로 한다.Hereinafter, in describing the embodiments, detailed descriptions of related well-known functions or configurations are deemed to unnecessarily obscure the subject matter of the present invention, and thus only the essential components directly related to the technical spirit of the present invention will be referred to. .

본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure may be "on" or "under" the substrate, each layer (film), region, pad or pattern. "On" and "under" include both "directly" or "indirectly" formed through another layer, as described in do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도 1은 실시예에 따른 이온주입층(120)이 형성된 후의 도우너 기판(100)의 형태를 도시한 측단면도이다.1 is a side cross-sectional view showing the shape of the donor substrate 100 after the ion implantation layer 120 is formed according to the embodiment.

실시예에서는 이미지 센서의 트랜스퍼 트랜지스터의 게이트 전극(이하, "트랜스퍼 게이트 전극"이라 한다)의 저항 및 정전용량 특성을 낮추기 위하여 트랜스퍼 게이트 전극으로 이용될 단결정층을 별도로 제작한다.In the embodiment, a single crystal layer to be used as the transfer gate electrode is separately manufactured in order to lower the resistance and capacitance characteristics of the gate electrode of the transfer transistor of the image sensor (hereinafter referred to as a "transfer gate electrode").

도 1에 도시된 제1 기판(100)은 상기 단결정층을 형성하기 위한 기판으로서, 실리콘 기판으로 구비될 수 있다. 이하, 상기 제1 기판(100)을 "도우너 기판"이라 한다.The first substrate 100 shown in FIG. 1 may be provided as a silicon substrate as a substrate for forming the single crystal layer. Hereinafter, the first substrate 100 is referred to as a "donor substrate".

베어(bare) 웨이퍼 상태인 상기 도우너 기판(100) 위에 희생 산화막(110)을 형성한다. A sacrificial oxide film 110 is formed on the donor substrate 100 in a bare wafer state.

상기 희생 산화막(110)은 RTO(Rapid Thermal Oxidation) 공정에 의하여 형성될 수 있으며, 70Å 내지 90Å의 두께로 형성될 수 있다.The sacrificial oxide film 110 may be formed by a rapid thermal oxidation (RTO) process, and may be formed to a thickness of 70 kPa to 90 kPa.

상기 희생 산화막(110)은 이후, 이온주입층(120)을 형성하기 위하여 임플란트 공정을 처리하는 경우, 상기 도우너 기판(100)의 표면에 격자 결함이 발생되는 현상을 방지하는 기능을 수행한다.The sacrificial oxide film 110 then performs a function of preventing lattice defects from occurring on the surface of the donor substrate 100 when the implant process is performed to form the ion implantation layer 120.

이어서, 상기 도우너 기판(100)에 불순물 이온, 가령 수소 이온을 주입하여 상기 이온주입층(120)을 형성한다.Subsequently, impurity ions such as hydrogen ions are implanted into the donor substrate 100 to form the ion implantation layer 120.

상기 이온주입층(120)은 상기 도우너 기판(100)의 중간 부분에 형성되며, 상기 도우너 기판(100)의 표면으로부터 1000Å 내지 3000Å 깊이에 형성될 수 있다.The ion implantation layer 120 may be formed in the middle portion of the donor substrate 100, and may be formed at a depth of 1000 μs to 3000 μm from the surface of the donor substrate 100.

상기 이온주입층(120)이 형성되는 위치는 수소 이온의 주입 에너지, 주입량을 달리하여 조정될 수 있는데, 가령, 상기 수소 이온은 10keV 내지 40keV의 에너지 및 1E16dose/cm2 내지 1E18 dose/cm2의 양으로 주입될 수 있다.The ion-implanted layer 120 is positioned to be formed may be adjusted by varying the implantation energy, dose of hydrogen ions, for example, the hydrogen ions of 10keV to 40keV energy and 1E16dose / cm 2 To 1E18 dose / cm 2 .

상기 이온주입층(120)이 형성된 부분 이상의 상기 도우너 기판(100)은 이후 형성될 트랜스퍼 게이트 전극(도 4 참조; 130)에 해당되는 부분이다.The donor substrate 100 having a portion above the ion implantation layer 120 is a portion corresponding to a transfer gate electrode (see FIG. 4) 130 to be formed later.

도 2는 실시예에 따른 이미지 센서가 형성될 반도체 기판(200)과 도우너 기판(100)이 결합된 형태를 도시한 측단면도이다.2 is a side cross-sectional view illustrating a form in which a semiconductor substrate 200 and a donor substrate 100 in which an image sensor is to be formed are coupled, according to an embodiment.

이후, 평탄화 공정 또는 식각 공정을 통하여 상기 도우너 기판(100)의 희생 산화막(110)을 제거하고, 상기 도우너 기판(100)을 뒤집어, 포토 레지스트 및 트랜지스터가 형성될 제2 기판(200) 위에 접합시킨다.Thereafter, the sacrificial oxide film 110 of the donor substrate 100 is removed through a planarization process or an etching process, and the donor substrate 100 is inverted to be bonded on the second substrate 200 on which the photoresist and the transistor are to be formed. .

이하, 상기 제2 기판(200)은 "반도체 기판"이라 한다.Hereinafter, the second substrate 200 is referred to as a "semiconductor substrate."

상기 반도체 기판(200)은 상기 도우너 기판(100)과 접합되기 전에 게이트 옥사이드층(210)과 소자분리영역(220)이 형성된 상태이다.The gate oxide layer 210 and the device isolation region 220 are formed before the semiconductor substrate 200 is bonded to the donor substrate 100.

상기 도우너 기판(100)은, 소정 압력의 힘이 상기 도우너 기판(100)의 밑면에 가해짐으로써 상기 반도체 기판(200)에 압착/결합될 수 있다.The donor substrate 100 may be pressed / coupled to the semiconductor substrate 200 by applying a force of a predetermined pressure to the bottom surface of the donor substrate 100.

도 3은 실시예에 따른 도우너 기판(100)의 일부가 분리된 후의 형태를 도시한 측단면도이다.3 is a side cross-sectional view showing a form after a part of the donor substrate 100 is separated according to the embodiment.

상기 도우너 기판(100)과 상기 반도체 기판(200)이 접합되면, 약 800℃ 내지 1000℃의 온도에서 30초 내지 60초 동안 상기 도우너 기판(100)을 열처리한다.When the donor substrate 100 and the semiconductor substrate 200 are bonded to each other, the donor substrate 100 is heat-treated at a temperature of about 800 ° C. to 1000 ° C. for 30 seconds to 60 seconds.

상기 열처리는 RTA(Rapid Thermal Annealing) 공정을 통하여 수행될 수 있다.The heat treatment may be performed through a rapid thermal annealing (RTA) process.

이후, 상기 이온주입층(120)을 경계로 하여 간단한 물리력을 제공함으로써 도 3에 도시된 것과 같이, 상기 이온주입층(120) 밑의 도우너 기판(100) 부분을 분리시킨다(보통, "스마트 컷(smart-cut)"으로 지칭됨).Thereafter, as shown in FIG. 3, a portion of the donor substrate 100 under the ion implantation layer 120 is separated by providing a simple physical force around the ion implantation layer 120 (usually, "smart cut"). (smart-cut) ".

참고로, 도 2 및 도 3에 도시된 도우너 기판(100)은 도 1에 도시된 도우너 기판(100)이 뒤집힌 상태이며, 도 1을 기준으로 하여 상기 도우너 기판(100)의 영역을 표현하기로 한다.For reference, the donor substrate 100 illustrated in FIGS. 2 and 3 is in a state in which the donor substrate 100 illustrated in FIG. 1 is inverted, and an area of the donor substrate 100 is represented based on FIG. 1. do.

따라서, 트랜스퍼 게이트 전극을 형성하는데 이용될 실리콘 단결정층이 완성된다. 이렇게 완성된 상기 단결정층은 전술한 대로, 1000Å 내지 3000Å의 두께로 형성될 수 있다.Thus, the silicon single crystal layer to be used to form the transfer gate electrode is completed. The single crystal layer thus completed may be formed to a thickness of 1000 kPa to 3000 kPa as described above.

도 4는 실시예에 따른 이미지 센서의 게이트 전극(130)이 형성된 후의 형태를 도시한 측단면도이다.4 is a side cross-sectional view illustrating a form after the gate electrode 130 of the image sensor according to the embodiment is formed.

이후, 상기 단결정층으로 완성된 상기 도우너 기판(100)을 패터닝하여 트랜스퍼 게이트 전극(130)을 형성한다.Thereafter, the donor substrate 100 completed with the single crystal layer is patterned to form a transfer gate electrode 130.

상기 트랜스퍼 게이트 전극의 패터닝은 포토 레지스트의 도포, 포토 레지스트 패턴 형성, 식각, 포토 레지스트 패턴의 제거 등의 과정을 통하여 처리될 수 있다.The transfer gate electrode may be patterned by applying a photoresist, forming a photoresist pattern, etching, or removing a photoresist pattern.

상기 트랜스퍼 게이트 전극(130)이 형성되면, 트랜지스터가 형성될 영역으로부터 상기 트랜스퍼 게이트 전극(130)까지 포토 레지스트 패턴을 형성하고, N형 불순물을 저농도로 이온 주입한다. 이후, 상기 포토 레지스트 패턴을 제거된다.When the transfer gate electrode 130 is formed, a photoresist pattern is formed from the region where the transistor is to be formed to the transfer gate electrode 130, and ion implanted with low concentration of N-type impurities. Thereafter, the photoresist pattern is removed.

따라서, 상기 소자분리영역(220)과 상기 트랜스퍼 게이트 전극(130) 사이의 영역에 포토 다이오드(230)가 형성된다.Accordingly, the photodiode 230 is formed in the region between the device isolation region 220 and the transfer gate electrode 130.

상기 포토 다이오드(230)가 형성되면, 상기 트랜스퍼 게이트 전극(130)의 양측에 스페이서(240)를 형성하고, 상기 포토 다이오드(230) 영역으로부터 상기 트랜스퍼 게이트 전극(130)의 일측 스페이서(240)까지 포토 레지스트 패턴(10)을 형성한다.When the photodiode 230 is formed, spacers 240 are formed on both sides of the transfer gate electrode 130, and from the photodiode 230 region to one spacer 240 of the transfer gate electrode 130. The photoresist pattern 10 is formed.

상기 포토 레지스트 패턴(10)을 이온 주입 마스크로 이용하여, 상기 트랜지스터가 형성될 영역에 불순물을 이온주입시킴으로써 소스/드레인 영역(250)을 형성한다.Using the photoresist pattern 10 as an ion implantation mask, source / drain regions 250 are formed by ion implanting impurities into a region where the transistor is to be formed.

이때, 주입된 이온은 상기 트랜스퍼 게이트 전극(130)에도 주입되고, 이온이 주입된 상기 트랜스퍼 게이트 전극(130)을 어닐링처리하여 저저항의 실리콘 단결정 트랜스퍼 게이트 전극(130)을 완성한다.In this case, the implanted ions are implanted into the transfer gate electrode 130, and the annealing of the transfer gate electrode 130 into which the ions are implanted is completed to complete the silicon single crystal transfer gate electrode 130 having low resistance.

이와 같이 상기 트랜스퍼 게이트 전극(130)이 완성되면, 후속 공정을 더 진행하여 상기 트랜스퍼 게이트 전극(130)을 포함한 트랜지스터 영역에, 포토 다이오드(230)에서 발생된 전기신호를 축적하는 트랜스퍼 트랜지스터(Tx), 트랜스퍼 트랜지스터(Tx)에 축적된 전기신호를 저장하는 부유 확산(FD; Floating Diffusion)층, 부유 확산층(FD)으로 전원을 인가하는 리셋 트랜지스터(Rx), 부유 확산층(FD)에 전기신호가 저장됨에 따라 게이트 전위가 변화되고, 전기신호를 인가하는 억세스 트랜지스터(Ax), 억세스 트랜지스터(Ax)에 의하여 인가된 전기신호를 출력하는 셀렉터 트랜지스터를 형성한다.As described above, when the transfer gate electrode 130 is completed, a subsequent process may be further performed to transfer an electric signal generated from the photodiode 230 to the transistor region including the transfer gate electrode 130. An electrical signal is stored in a floating diffusion layer (FD) for storing the electrical signals stored in the transfer transistor (Tx), a reset transistor (Rx) for applying power to the floating diffusion layer (FD), and a floating diffusion layer (FD). As the gate potential changes, the access transistor Ax for applying the electric signal and the selector transistor for outputting the electric signal applied by the access transistor Ax are formed.

또한, 상기 반도체 기판(200) 상에 포토 다이오드(230) 및 트랜지스터들이 형성되면, 그 위로 컨택 플러그, 금속 배선 등이 포함된 다수의 절연층, 컬러필터층, 보호층, 마이크로 렌즈 등이 형성될 수 있다.In addition, when the photodiode 230 and the transistors are formed on the semiconductor substrate 200, a plurality of insulating layers, color filter layers, protective layers, micro lenses, etc. including contact plugs and metal wires may be formed thereon. have.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The present invention has been described above with reference to the preferred embodiments, which are merely examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains do not depart from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not possible that are not illustrated above. For example, each component specifically shown in the embodiments of the present invention can be modified and implemented. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 실시예에 따른 이온주입층이 형성된 후의 도우너 기판의 형태를 도시한 측단면도.1 is a side cross-sectional view showing the form of the donor substrate after the ion implantation layer according to the embodiment is formed.

도 2는 실시예에 따른 이미지 센서가 형성될 반도체 기판과 도우너 기판이 결합된 형태를 도시한 측단면도.2 is a side cross-sectional view illustrating a form in which a semiconductor substrate and a donor substrate on which an image sensor is to be formed are coupled according to an embodiment;

도 3은 실시예에 따른 도우너 기판의 일부가 분리된 후의 형태를 도시한 측단면도.3 is a side sectional view showing a form after a part of the donor substrate is separated according to the embodiment;

도 4는 실시예에 따른 이미지 센서의 게이트가 형성된 후의 형태를 도시한 측단면도.4 is a side sectional view showing a form after a gate of the image sensor is formed according to the embodiment;

Claims (9)

불순물 이온을 주입하여 제1 기판의 중간 부분에 이온주입층을 형성하는 단계;Implanting impurity ions to form an ion implantation layer in an intermediate portion of the first substrate; 상기 제1 기판을 뒤집어 제2 기판 위에 접합시키는 단계;Inverting and bonding the first substrate onto the second substrate; 상기 이온주입층을 경계로 하여 상기 이온주입층 이하의 상기 제1 기판 부분을 분리시키는 단계; 및Separating the first substrate portion below the ion implantation layer with the ion implantation layer as a boundary; And 일부가 제거된 상기 제1 기판을 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.And forming a gate electrode by patterning the partially removed first substrate. 제1항에 있어서, 상기 이온주입층은The method of claim 1, wherein the ion implantation layer 상기 불순물 이온으로 수소 이온을 주입하는 조건, 10keV 내지 40keV의 이온 주입 에너지를 공급하는 조건, 1E16dose/cm2 내지 1E18 dose/cm2의 이온 주입량 조건 중 하나 이상의 조건을 충족하여 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.Conditions for implanting hydrogen ions into the impurity ions, conditions for supplying ion implantation energy of 10keV to 40keV, 1E16dose / cm 2 To 1E18 dose / cm 2 ion implantation conditions are formed to satisfy one or more of the conditions of the manufacturing method of the image sensor. 제1항에 있어서, 상기 이온주입층은The method of claim 1, wherein the ion implantation layer 상기 제1 기판의 표면으로부터 1000Å 내지 3000Å 깊이에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.And a depth of 1000 mV to 3000 mV from the surface of the first substrate. 제1항에 있어서, 상기 제1 기판을 제2 기판 위에 접합시키는 단계에서The method of claim 1, further comprising: bonding the first substrate onto a second substrate 상기 제2 기판은 소자분리영역, 게이트 옥사이드층이 형성된 상태인 것을 특징으로 하는 이미지 센서의 제조 방법.And the second substrate has a device isolation region and a gate oxide layer formed thereon. 제1항에 있어서,The method of claim 1, 상기 이온주입층을 형성하는 단계는, 상기 이온주입층을 형성하기 전에 상기 제1 기판 위에 희생 산화막을 형성하는 단계를 포함하고,The forming of the ion implantation layer may include forming a sacrificial oxide film on the first substrate before forming the ion implantation layer, 상기 제1 기판을 제2 기판 위에 접합시키는 단계는, 상기 제2 기판 위에 결합되기 전에 상기 제1 기판의 상기 희생 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.Bonding the first substrate onto a second substrate comprises removing the sacrificial oxide film of the first substrate before being bonded onto the second substrate. 제5항에 있어서, 상기 희생 산화막은The method of claim 5, wherein the sacrificial oxide film 70Å 내지 90Å의 두께로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.A method of manufacturing an image sensor, characterized in that formed in a thickness of 70 kHz to 90 kHz. 제1항에 있어서, 상기 제1 기판을 제2 기판 위에 접합시키는 단계는The method of claim 1, wherein the bonding of the first substrate to the second substrate is performed. 상기 제2 기판 위에 접합된 상태에서, 1000℃ 내지 1100℃의 온도로 30초 내지 60초 동안 상기 제1 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.And heat-treating the first substrate for 30 seconds to 60 seconds at a temperature of 1000 ° C. to 1100 ° C. in the bonded state on the second substrate. 제1항에 있어서,The method of claim 1, 상기 게이트 전극의 일측의 상기 제2 기판 영역에 포토 다이오드를 형성하는 단계; 및Forming a photodiode in the second substrate region on one side of the gate electrode; And 소스/드레인 접합을 형성함과 동시에 상기 게이트 전극에 이온을 주입하여 게이트 전극을 저저항화시키는 단계를 포함하는 이미지 센서의 제조 방법.Forming a source / drain junction and simultaneously implanting ions into the gate electrode to reduce the resistance of the gate electrode. 제8항에 있어서,The method of claim 8, 상기 저저항화된 상기 게이트 전극을 어닐링시키는 단계를 포함하는 이미지 센서의 제조 방법.And annealing the low resistance gate electrode.
KR1020080065825A 2008-07-08 2008-07-08 Image sensor and manufacturing method of image sensor KR100954928B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080065825A KR100954928B1 (en) 2008-07-08 2008-07-08 Image sensor and manufacturing method of image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065825A KR100954928B1 (en) 2008-07-08 2008-07-08 Image sensor and manufacturing method of image sensor

Publications (2)

Publication Number Publication Date
KR20100005785A KR20100005785A (en) 2010-01-18
KR100954928B1 true KR100954928B1 (en) 2010-04-27

Family

ID=41815063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065825A KR100954928B1 (en) 2008-07-08 2008-07-08 Image sensor and manufacturing method of image sensor

Country Status (1)

Country Link
KR (1) KR100954928B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060048661A (en) * 2004-06-30 2006-05-18 소니 가부시끼 가이샤 Solid state imaging device, camera and method of producing the solid state imaging device
KR100825808B1 (en) 2007-02-26 2008-04-29 삼성전자주식회사 Image sensor having backside illumination structure and method of the same image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060048661A (en) * 2004-06-30 2006-05-18 소니 가부시끼 가이샤 Solid state imaging device, camera and method of producing the solid state imaging device
KR100825808B1 (en) 2007-02-26 2008-04-29 삼성전자주식회사 Image sensor having backside illumination structure and method of the same image sensor

Also Published As

Publication number Publication date
KR20100005785A (en) 2010-01-18

Similar Documents

Publication Publication Date Title
US8268662B2 (en) Fabricating method of complementary metal-oxide-semiconductor (CMOS) image sensor
KR20080062045A (en) Cmos device and method for manufacturing the same
JP6305030B2 (en) Method for manufacturing photoelectric conversion device
US20070155038A1 (en) Method of Manufacturing Complementary Metal Oxide Semiconductor Image Sensor
JP2006049921A (en) Solid state imaging device and method of manufacturing same
KR100997315B1 (en) Manufacturing method of image sensor
KR100708866B1 (en) Method of fabricating image sensors
CN112599548B (en) Image sensor and method of manufacturing the same
KR100954928B1 (en) Image sensor and manufacturing method of image sensor
KR101024825B1 (en) Image sensor and Manufacturing method of image sensor
KR101016552B1 (en) Image sensor and manufacturing method of image sensor
KR100967479B1 (en) Method for fabricating semiconductor device
KR20170143196A (en) Image sensor having nano voids and method of forming the same
KR100587394B1 (en) Method for fabricating semiconductor device
JP4115446B2 (en) Manufacturing method of CMOS image sensor
KR100982604B1 (en) Image sensor and manufacturing method of image sensor
KR20060077138A (en) Method for fabrication of image sensor capable of increasing characteristic of low illumination
KR100607358B1 (en) Method for fabricating CMOS Image sensor
KR20060114399A (en) Method for fabrication of drive transistor in cmos image sensor
KR20030056071A (en) A fabricating method of image sensor with improved high intergation
WO2013018308A1 (en) Method for manufacturing solid-state imaging device
KR100741881B1 (en) Transistor of semiconductor CMOS image sensor and method of manufacturing the same
KR20100078221A (en) Image sensor and manufacturing method of image sensor
KR20070071047A (en) Method for fabricating the same of cmos image sensor in bruried contact
KR20070066473A (en) Method for manufacturing image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee