KR100950019B1

KR100950019B1 - Apparatus of inspecting electric condition, method of manufacturing the same, assembly for interfacing electric signal of the same

Info

Publication number: KR100950019B1
Application number: KR1020080061587A
Authority: KR
Inventors: 김지원
Original assignee: 티에스씨멤시스(주)
Priority date: 2008-06-27
Filing date: 2008-06-27
Publication date: 2010-03-29
Also published as: KR20100001612A

Abstract

전기 검사 장치는 전기적 상태를 검사하기 위한 복수의 피검사체들과 피검사체들의 전기적 상태를 판단하는 테스터 사이를 연결하는 기판 구조물, 기판 구조물의 일면에 위치하고, 피검사체들과 전기적으로 접촉하는 복수의 프로브들, 기판 구조물의 타면에 위치하고, 테스터와 전기적으로 접촉하는 채널 단자 및 프로브들과 채널 단자 사이에서 기판 구조물 내부를 경유하며 자체 구조를 이용하여 임피던스 매칭을 하는 신호 경로들을 제공하는 인터페이서를 포함한다.The electrical inspection device includes a substrate structure connecting between a plurality of inspected objects for inspecting an electrical state and a tester for determining an electrical state of the inspected object, and a plurality of probes positioned on one surface of the substrate structure and electrically contacting the inspected objects. For example, it includes a channel terminal located on the other side of the substrate structure and providing signal paths for impedance matching using an internal structure between the probe and the channel terminal and between the probe terminal and the channel terminal.

Description

Apparatus of inspecting electric condition, method of manufacturing the same, assembly for interfacing electric signal of the same

본 발명은 전기 검사 장치 그리고 이의 제조 방법 및 이의 전기 신호 인터페이싱 어셈블리에 관한 것으로, 보다 상세하게는 피검사체와 전기 접촉에 의해 전기 검사를 수행하는 전기 검사 장치 그리고 이의 제조 방법, 이의 전기 신호 인터페이싱 어셈블리에 관한 것이다. The present invention relates to an electrical inspection apparatus and a manufacturing method thereof and an electrical signal interfacing assembly thereof, and more particularly, to an electrical inspection apparatus for performing electrical inspection by electrical contact with the inspected object and a manufacturing method thereof, and an electrical signal interfacing assembly thereof. It is about.

일반적으로, 전기 검사 장치는 프로브(probe)를 사용하여 회로 패턴이 형성된 반도체 기판 등과 같은 피검사체에 전기적으로 접촉시키고, 테스터(tester)를 사용하여 상기 피검사체와의 전기적 접촉에 의해 인터페이싱(interfacing)되는 전기 신호로써 상기 피검사체의 전기적 상태를 판단하는 구성을 갖는다. 이에, 상기 전기 검사 장치는 프로브와 테스터 사이에서 전기 신호를 인터페이싱하는 시그널-라인을 갖는다. 특히, 상기 하나의 채널을 통하여 여러개의 피검사체들을 동시에 테스트 하는 경우에 상기 시그널-라인은 상기 프로브와 근접하는 위치에서 적어도 두 개로 분기되는 구조를 포함한다. In general, the electrical inspection apparatus electrically contacts a test object such as a semiconductor substrate on which a circuit pattern is formed using a probe, and interfacing by electrical contact with the test object using a tester. The electrical signal is configured to determine the electrical state of the object under test. The electrical inspection device thus has a signal-line for interfacing electrical signals between the probe and the tester. In particular, when simultaneously testing a plurality of subjects through the one channel, the signal-line includes a structure that branches to at least two in a position close to the probe.

도 1은 분기 구조를 가지는 종래의 전기 검사 장치를 나타내는 블록도이다.도 1을 참조하면, 종래의 전기 검사 장치는 테스터(10)와 더트(DUT : device under test) 단위의 피검사체들(21, 22, 23, 24)에 전기적으로 접촉하는 프로브들(17a, 17b, 17c, 17d) 사이에 복수의 레이어들(12, 14, 16, 18)을 포함한다. 레이어(12)에는 채널 단자(13)가 위치한다. 레이어(18)에는 프로브들(17a, 17b, 17c, 17d)이 위치한다. 상기 채널 단자()와 상기 프로브들(7a, 17b, 17c, 17d) 사이에 형성되는 시그널-라인(15)은 레이어들(14, 16)에서 분기되는 구조를 갖는다. 하지만 레이어들(14, 16)의 분기 구조에서 시그널-라인은 모두 동일한 임피던스를 가지고 있기 때문에 분기점들(A, B, C)에서 분기후의 시그널-라인을 바라본 등가 임피던스는 분기전의 시그널 라인의 임피던스의 절반이 되어 임피던스 부정합 현상이 발생한다.FIG. 1 is a block diagram illustrating a conventional electrical test apparatus having a branched structure. Referring to FIG. 1, a conventional electrical test apparatus includes a tester 10 and an object under test (DUT) unit 21. And a plurality of layers 12, 14, 16, and 18 between the probes 17a, 17b, 17c, and 17d in electrical contact with 22, 23, and 24. The channel terminal 13 is positioned in the layer 12. Probes 17a, 17b, 17c, and 17d are located in layer 18. The signal-line 15 formed between the channel terminal and the probes 7a, 17b, 17c, and 17d has a structure branched from the layers 14 and 16. However, in the branching structure of the layers 14 and 16, since the signal-lines all have the same impedance, the equivalent impedance of the signal line after the branching at the branching points A, B, and C is equal to the impedance of the signal line before the branching. In half, impedance mismatch occurs.

그러므로 하나의 채널 단자와 적어도 두 개의 프로브 사이에서 전기 신호가 인터페이싱되게 언급한 바와 같이 상기 시그널-라인을 적어도 두 개로 분기시킨다. 이와 같이 시그널-라인을 적어도 두 개 이상으로 분기하여 피검사체들에 대한 테스트를 수행하는 경우 분기되는 지점에서 임피던스 부정합 문제가 발생하여 상기 테스터로부터 상기 프로브들을 통하여 상기 피검사체들에 전달되는 전기 신호의 전송 특성이 저하되는 현상이 빈번하게 발생하여 제대로 테스트를 수행할 수 없게 된다.Therefore, the signal-line branches into at least two, as mentioned, with an electrical signal interfacing between one channel terminal and at least two probes. As described above, when performing the test on the inspected objects by branching the signal-line into at least two or more, an impedance mismatch problem occurs at the branched point, and thus the electrical signal transmitted from the tester to the inspected objects through the probes. Degradation of the transmission characteristics frequently occurs and the test cannot be performed properly.

이에 따라, 본 발명의 제1 목적은 신호 경로의 선폭을 조절하여 임피던스 매칭을 제공하는 전기 검사 장치의 인터페이싱 어셈블리를 제공하는데 있다.Accordingly, a first object of the present invention is to provide an interfacing assembly of an electrical inspection apparatus that provides impedance matching by adjusting the line width of a signal path.

본 발명의 제2 목적은 상기 전기 검사 장치의 인터페이싱 어셈블리를 포함하는 전기 검사 장치를 제공하는데 있다. It is a second object of the present invention to provide an electrical inspection apparatus including an interfacing assembly of the electrical inspection apparatus.

본 발명의 제3 목적은 상기 전기 검사 장치를 용이하게 제조하는 방법을 제공하는데 있다. It is a third object of the present invention to provide a method for easily manufacturing the electrical test apparatus.

상기 제1 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 복수의 피검사체들에 대한 전기적 상태에 대한 검사를 수행할 때 상기 피검사체들을 전기 접촉하는 복수의 프로브들과 상기 피검사체들의 전기적 상태를 판단하는 테스터 사이에서 전기 신호에 대한 신호 경로들을 제공하는 전기 검사 장치의 인터페이싱 어셈블리는 제1 신호 경로 및 적어도 하나의 제2 신호 경로를 포함한다. 상기 제1 신호 경로는 상기 테스터로부터의 전기 신호를 전달한다. 상기 제2 신호 경로는 상기 제1 신호 경로로부터 상기 전기 신호를 상기 복수의 프로브들을 통하여 상기 피검사체들에 전달하는 적어도 하나의 제2 신호 경로를 포함하고, 상기 제1 신호 경로와 상기 제2 신호 경로는 자체 구조에서 임피던스 매칭을 제공한다.In order to achieve the first object, the electrical state of the plurality of probes and the inspected objects in electrical contact with the inspected objects when the inspection of the electrical state of the plurality of inspected objects according to the embodiment of the present invention is performed. An interfacing assembly of an electrical inspection device for providing signal paths for electrical signals between testers for determining a first signal path and at least one second signal path. The first signal path carries an electrical signal from the tester. The second signal path includes at least one second signal path for transmitting the electrical signal from the first signal path to the subjects through the plurality of probes, wherein the first signal path and the second signal The path provides impedance matching in its structure.

실시예에 있어서, 상기 신호 경로의 재질은 실버, 구리, 알루미늄, 황동, 텅 스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(Ta_xN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다. 또한 상기 임피던스 매칭은 상기 신호 경로의 선폭을 조절하여 이루어질 수 있다.In an embodiment, the material of the signal path may be formed of silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel-chromium (NiCr), or an alloy thereof. It may include. In addition, the impedance matching may be performed by adjusting the line width of the signal path.

실시예에 있어서, 상기 제1 신호 경로는 상기 테스터로부터 전기 신호를 전달받고 제1 선폭과 상기 제1 선폭에 의한 제1 특성 임피던스를 가지는 제1 부분, 상기 제1 부분과 연속적으로 연결되고 제2 선폭과 상기 제2 선폭에 의한 제2 특성 임피던스를 가지며 λ/4 임피던스 변환기를 구성하는 제2 부분 및 상기 제2 부분의 말단에서 양 방향으로 분기되어 구성하여 제1 길이만큼 진행하다 상기 분기 방향의 직각 방향으로 굴절되어 제2 길이만큼 진행하며 상기 굴절부분이 모따기 되며 제3 선폭과 상기 제3 선폭에 의한 제3 부분을 포함할 수 있다. 상기 제2 부분과 상기 제3 부분의 분기되는 지점은 제1 리세스 구조를 가지며 상기 제1 리세스 구조가 상기 제2 부분의 진행방향과 이루는 각도를 θ1라 할 때 θ1 = arctan(제3 선폭/제2 선폭)을 만족할 수 있다. 상기 제1 특성 임피던스를 Z₁이라 하고 상기 제2 특성 임피던스를 Z₂라 할때 Z₂ = Z₁/

를 만족할 수 있다. In an embodiment, the first signal path is a first portion receiving an electrical signal from the tester and having a first line width and a first characteristic impedance by the first line width, the first portion being continuously connected to the first portion and a second portion A second portion having a line width and a second characteristic impedance according to the second line width, and branched in both directions at the end of the second portion and the second portion constituting the λ / 4 impedance converter, and proceeding by the first length. The refracted portion may be refracted in a perpendicular direction and proceed as much as a second length, and the refraction portion may be chamfered, and may include a third line width and a third portion by the third line width. The branching point of the second portion and the third portion has a first recess structure, and when the angle between the first recess structure and the traveling direction of the second portion is θ1, θ1 = arctan (third line width) / Second line width) can be satisfied. When the first characteristic impedance is Z ₁ and the second characteristic impedance is Z ₂ , Z ₂ = Z ₁ /

Can be satisfied.

실시예에 있어서, 상기 제3 부분의 굴절 부분에서 모따기 되기 전의 대각선 길이 방향을 d라하고 모따기 된 부분의 대각선 길이 방향을 x라 하면 x = d*(0.52 + 0.65е^-1.35 ^W3 ^/H)를 만족할 수 있다. 여기서 W3은 제3 부분의 선폭을 나타내고, H는 상기 신호 경로를 다층인쇄회로기판으로 구성하였을 경우의 유전체의 두께를 나타 낸다.In one exemplary embodiment, the third portion of the diagonal length of the La direction longitudinal diagonal prior to refraction at the chamfered portion and the chamfered portion d x d when x = d * a ^{^{^{(0.52 + 0.65е -1.35 W3 / H}}} ) of Can be satisfied. Where W3 represents the line width of the third portion, and H represents the thickness of the dielectric when the signal path is composed of a multilayer printed circuit board.

실시예에 있어서, 상기 제2 신호 경로들 각각은, 상기 제1 신호 경로의 상기 제3 부분과 연결되는 제4 선폭과 상기 제4 선폭에 의한 제4 특성 임피던스를 갖는 제4 부분, 상기 제4 부분과 연속적으로 연결되고 λ/4 임피던스 변환기를 구성하며 제5 선폭과 상기 제5 선폭에 의한 제5 특성 임피던스를 가지는 제5 부분 및 상기 제5 부분과 연결되고 상기 제1 선폭과 상기 제1 특성 임피던스를 가지며 상기 프로브들과 연결되는 제6 부분을 포함할 수 있다. In example embodiments, each of the second signal paths may include: a fourth portion having a fourth line width connected to the third portion of the first signal path and a fourth characteristic impedance by the fourth line width, the fourth portion; A fifth portion having a fifth line width and a fifth characteristic impedance connected by the fifth line width and the fifth line and continuously connected to the portion and forming a λ / 4 impedance converter and connected to the fifth portion and the first line width and the first characteristic. It may include a sixth portion having an impedance and connected to the probes.

실시예에 있어서, 상기 제1 선폭과 상기 제3 선폭 및 제4 선폭이 동일하고, 상기 제2 선폭과 상기 제5 선폭이 동일하며, 상기 제1 특성 임피던스와 상기 제3 특성 임피던스와 상기 제4 특성 임피던스가 동일하고, 상기 제2 특성 임피던스와 상기 제5 특성 임피던스가 동일할 수 있다.In an embodiment, the first line width, the third line width, and the fourth line width are the same, the second line width and the fifth line width are the same, and the first characteristic impedance, the third characteristic impedance, and the fourth line width are the same. The characteristic impedance may be the same, and the second characteristic impedance and the fifth characteristic impedance may be the same.

상기 제5 부분과 상기 제6 부분이 연결되는 지점은 제2 리세스 구조를 가지며 상기 제2 리세스 구조가 상기 제2 부분의 진행방향과 이루는 각도를 θ1라 할 때 θ1 = arctan(제1 선폭/제5 선폭)을 만족할 수 있다.The point where the fifth portion and the sixth portion are connected has a second recess structure, and when the angle between the second recess structure and the traveling direction of the second portion is θ1, θ1 = arctan (first line width) / 5th line width) can be satisfied.

실시예에 있어서, 상기 제1 신호 경로는 상기 테스터로부터 전기 신호를 전달받고 제1 선폭과 상기 제1 선폭에 의한 제1 특성 임피던스를 가지는 제1 부분 및 상기 제1 부분의 말단에서 양 방향으로 분기되어 제1 길이만큼 진행하다 상기 분기 방향의 직각 방향으로 굴절되어 제2 길이만큼 진행하며 상기 굴절부분이 모따기 되며 제2 선폭과 상기 제2 선폭에 의한 제2 특성 임피던스를 갖는 제2 부분을 포함하고, 상기 제2 신호 경로들 각각은 상기 제1 신호 경로의 상기 제2 부분과 연결되며 제3 선폭과 상기 제3 선폭에 의한 제3 특성 임피던스를 갖는 제3 부분 및 상기 제3 부분과 연결되어 상기 제1 선폭과 상기 제1 특성 임피던스를 가지며 상기 프로브들과 연결되는 제4 부분을 포함할 수 있다. 상기 제1 부분과 상기 제2 부분이 분기되는 지점은 제1 리세스 구조를 가지며 상기 제1 리세스 구조가 상기 제1 부분의 진행방향과 이루는 각도를 θ1라 할 때 θ1 = arctan(제2 선폭/제1 선폭)을 만족할 수 있다. 상기 제1 선폭과 상기 제2 선폭은 서로 동일할 수 있다. 상기 제3 부분은 λ/4 임피던스 변환기를 구성할 수 있다. In an embodiment, the first signal path receives an electrical signal from the tester and branches in both directions at a first portion having a first line width and a first characteristic impedance by the first line width and at the end of the first portion. A second portion having a second line width and a second characteristic impedance according to the second line width, the refracting portion being chamfered, and being refracted in a direction perpendicular to the branching direction and traveling by a second length. Each of the second signal paths is connected to the second portion of the first signal path and is connected to the third portion and the third portion having a third line width and a third characteristic impedance by the third line width. It may include a fourth portion having a first line width and the first characteristic impedance and connected to the probes. The point where the first portion and the second portion are branched has a first recess structure, and θ1 = arctan (second line width) when the angle between the first recess structure and the traveling direction of the first portion is θ1. / First line width) can be satisfied. The first line width and the second line width may be equal to each other. The third portion may constitute a λ / 4 impedance converter.

실시예에 있어서, 상기 제4 부분들은 임피던스 변환기를 구성할 수 있다.In an embodiment, the fourth portions can constitute an impedance converter.

실시예에 있어서, 상기 신호 경로들은 구조의 그라운드와 동일평면상에 위치하는 시그널-라인의 마이크로 스트립 CPW(coplanar waveguide) 구조에 의하여 제공될 수 있다. 상기 임피던스 매칭은 상기 시그널-라인과 상기 그라운드 사이의 간격을 조절하여 제공될 수 있다. 상기 시그널-라인 및 상기 그라운드의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(Ta_xN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.In an embodiment, the signal paths may be provided by a micro-strip coplanar waveguide (CPW) structure of signal-lines located coplanar with the ground of the structure. The impedance matching may be provided by adjusting a distance between the signal line and the ground. The material of the signal-line and the ground may include silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel-chromium (NiCr) or alloys thereof. Can be.

상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전기 검사 장치는 전기적 상태를 검사하기 위한 복수의 피검사체들과 상기 피검사체들의 전기적 상태를 판단하는 테스터 사이를 연결하는 기판 구조물, 상기 기판 구조물의 일면에 위치하고, 상기 피검사체들과 전기적으로 접촉하는 복수의 프로브들, 상기 기판 구조물의 타면에 위치하고, 상기 테스터와 전기적으로 접촉하는 채널 단자 및 상기 프로브들과 상기 채널 단자 사이에서 상기 기판 구조물 내부를 경유하며 자체 구조를 통하여 임피던스 매칭을 제공하는 신호 경로들을 제공하는 인터페이서를 포함한다.An electrical inspection apparatus according to an embodiment of the present invention for achieving the second object is a substrate structure for connecting between a plurality of inspected objects for inspecting the electrical state and a tester for determining the electrical state of the inspected objects, the A plurality of probes positioned on one surface of a substrate structure and in electrical contact with the inspected objects, a channel terminal positioned on the other surface of the substrate structure and in electrical contact with the tester, and between the probes and the channel terminal And an interface that provides signal paths through the structure and provide impedance matching through its structure.

실시예에 있어서, 상기 기판 구조물은 일면에 상기 프로브들이 위치하고 타면에 상기 채널 단자가 위치하는 단일 구조물을 포함하거나, 또는 상기 프로브가 위치하는 제1 기판, 상기 채널 단자가 위치하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이를 전기적으로 연결하는 연결부를 구비하는 복합 구조물을 포함할 수 있다.The substrate structure may include a single structure in which the probes are located on one surface and the channel terminal is located on the other surface, or the first substrate on which the probe is located, the second substrate on which the channel terminal is located, and the It may include a composite structure having a connecting portion for electrically connecting between the first substrate and the second substrate.

실시예에 있어서, 상기 신호 경로들은 상기 테스터로부터의 전기 신호를 전달하는 제1 신호 경로 및 상기 제1 신호 경로로부터 상기 전기 신호를 상기 복수의 프로브들을 통하여 상기 피검사체들에 전달하는 적어도 하나의 제2 신호 경로를 포함하며, 상기 제1 신호 경로와 상기 제2 신호 경로는 자체 구조에서 임피던스 매칭을 제공할 수 있다. In example embodiments, the signal paths may include a first signal path for transmitting an electrical signal from the tester and at least one agent for transmitting the electrical signal from the first signal path to the inspected object through the plurality of probes. And two signal paths, wherein the first signal path and the second signal path can provide impedance matching in their structure.

상기 제3 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 전기 점사 장치의 제조 방법에서는 전기적 상태를 검사하기 위한 피검사체와 상기 피검사체의 전기적 상태를 판단하기 위한 테스터 사이를 연결하기 위한 기판 구조물을 마련한다. 상기 기판 구조물의 일면과 타면 사이에서 전기 신호를 인터페이싱 하게 스트립 라인을 이용하여 상기 기판 구조물의 내부를 경유하는 신호 경로들을 형성한다. 상기 신호 경로들을 형성하는 마이크로 스트립 라인의 일부의 선폭을 다르게 형성한다. 상기 피검사체와 전기적으로 접촉하는 프로브를 상기 신호 경로와 전기적으 로 연결되게 상기 기판 구조물의 일면에 위치시킨다. 상기 테스터와 전기적으로 접속하는 채널 단자를 상기 신호 경로와 전기적으로 연결되게 상기 기판 구조물의 타면에 위치시킨다. In order to achieve the third object, in the method of manufacturing an electric firing apparatus according to an embodiment of the present invention, a substrate structure for connecting between a test subject for inspecting an electrical state and a tester for determining the electrical state of the test subject. To prepare. Strip lines are used to form signal paths through the interior of the substrate structure to interface electrical signals between one side and the other side of the substrate structure. The line widths of the portions of the micro strip lines forming the signal paths are differently formed. A probe in electrical contact with the test object is positioned on one surface of the substrate structure to be electrically connected to the signal path. A channel terminal electrically connected to the tester is positioned on the other surface of the substrate structure to be electrically connected to the signal path.

실시예에 있어서, 상기 신호 경로의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(Ta_xN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.In an embodiment, the material of the signal path includes silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel-chromium (NiCr) or alloys thereof. can do.

실시예에 있어서, 상기 신호 경로들은 임피던스 변환기 도는 T-졍션 구조를 사용하여 임피던스 매칭을 이루고 상기 테스터로부터의 전기 신호를 전달하도록 제1 신호 경로를 형성하고 상기 제1 신호 경로로부터 상기 전기 신호를 상기 복수의 프로브들을 통하여 상기 피검사체들에 전달하며 임피던스 변환기 또는 T-졍션 구조를 사용하여 임피던스 매칭을 이루도록 적어도 하나의 제2 신호 경로를 형성하여 형성될 수 있다. In an embodiment, the signal paths form an first signal path to achieve impedance matching and transfer an electrical signal from the tester using an impedance converter or T-cushion structure and convert the electrical signal from the first signal path. The at least one second signal path may be formed to be transmitted to the inspected objects through a plurality of probes to form impedance matching using an impedance converter or a T-cushion structure.

본 발명에 따르면, 프로브와 테스터 사이에서 전기 신호에 대한 경로를 제공하는 신호 경로들의 임피던스를 신호 경로의 선폭 또는 시그널-라인과 그라운드 사이의 간격을 조절하여 매칭한다. 따라서 임피던스 매칭을 위한 별도의 저항을 필요로 하지 않고 별다른 추가 공정이 필요하지 않고 다층 구조물일 경우 층수를 줄일 수 있으며 간단한 공정을 수행하여도 용이하게 수득할 수 있다.According to the present invention, the impedance of the signal paths providing a path for the electrical signal between the probe and the tester is matched by adjusting the line width of the signal path or the distance between the signal-line and ground. Therefore, it does not require a separate resistor for impedance matching, does not require any additional process, and in the case of a multilayer structure, the number of layers can be reduced and can be easily obtained even by performing a simple process.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for the components.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between" or "neighboring to" and "directly neighboring", should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다. On the other hand, when an embodiment is otherwise implemented, a function or operation specified in a specific block may occur out of the order specified in the flowchart. For example, two consecutive blocks may actually be performed substantially simultaneously, and the blocks may be performed upside down depending on the function or operation involved.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 2 내지 도 4는 본 발명의 배경을 설명하기 위한 도면들이다.2 to 4 are views for explaining the background of the present invention.

도 2는 다층인쇄회로기판을 사용하는 경우 신호 경로의 선폭과 이에 따른 신호 경로의 임피던스를 나타낸다.Figure 2 shows the line width of the signal path and the impedance of the signal path according to the case of using a multilayer printed circuit board.

도 2에서 W는 신호 경로로 사용되는 시그널 라인(52)의 선폭을 나타내고 G는 그라운드를 나타내고 t는 시그널-라인의 두께를 나타내고 H는 PCB(51)내의 유전체(53)의 두께를 나타낸다. 도 2에서 t는 34㎛이고 H는 634㎛이고 상기 PCB(51)의 내부는 유전율이 4.8인 유전체(53)가 채워져 있다. In FIG. 2, W denotes the line width of the signal line 52 used as the signal path, G denotes the ground, t denotes the thickness of the signal-line, and H denotes the thickness of the dielectric 53 in the PCB 51. In FIG. 2, t is 34 mu m, H is 634 mu m, and the inside of the PCB 51 is filled with a dielectric 53 having a dielectric constant of 4.8.

상기한 [표1]은 도 2에서 선폭에 따른 임피던스 값을 나타낸다. Table 1 shows impedance values according to line widths in FIG. 2.

도 3은 다층인쇄회로기판을 사용하는 경우 CPW(coplanar waveguide) 구조에서 시그널-라인과 그라운드 사이의 간격에 따른 임피던스 변화를 설명하기 위한 도면이다. FIG. 3 is a diagram for describing impedance change according to a gap between a signal line and a ground in a coplanar waveguide (CPW) structure when using a multilayer printed circuit board.

도 3에서도 W는 CPW(coplanar waveguide) 구조로 구현되는 경우 시그널-라인(S)의 선폭을 나타내고 G는 그라운드를 나타내고 t는 시그널-라인(S) 두께를 나타내고 H는 유전체(53)의 두께를 나타내고 g는 시그널-라인(S)과 그라운드(G) 사이의 간격을 나타낸다. 도 3에서 t는 34㎛이고 H는 200㎛이고 W는 200㎛이다. 도 3의 PCB의 내부도 유전율이 4.8인 유전체가 채워져 있다.In FIG. 3, when W is implemented as a coplanar waveguide (CPW) structure, W represents the line width of the signal line S, G represents ground, t represents the thickness of the signal line S, and H represents the thickness of the dielectric 53. And g represents the distance between signal-line (S) and ground (G). In Figure 3 t is 34 mu m, H is 200 mu m and W is 200 mu m. The inside of the PCB of Fig. 3 is also filled with a dielectric having a dielectric constant of 4.8.

상기한 [표2]는 도 3에서 간격에 따른 임피던스 값을 나타낸다. 그리고 여기서 유전체(53)의 두께(H)는 예를 들어 설명하기 위한 것으로서 유전체(53)의 두께(H)가 변하여도 시그널-라인(S)의 임피던스에는 거의 변화가 없다. Table 2 shows impedance values according to intervals in FIG. 3. Here, the thickness H of the dielectric 53 is for illustrative purposes, and there is little change in the impedance of the signal-line S even if the thickness H of the dielectric 53 changes.

도 4는 다층인쇄회로기판을 사용하여 신호 경로로 사용되는 시그널-라인을 구현하는 경우 시그널-라인의 선폭에 따른 임피던스를 설명하는 도면이다. FIG. 4 is a diagram illustrating an impedance according to a line width of a signal line when implementing a signal line used as a signal path using a multilayer printed circuit board.

도 4에서 W는 시그널-라인(S)의 선폭을 나타내고 G는 그라운드를 나타내고 t는 시그널-라인의 두께를 나타내고 H는 PCB(51) 내부의 유전체(53)의 두께를 나타내고 g는 시그널-라인(S)과 그라운드(G) 사이의 간격을 나타낸다. 도 4에서 t는 34㎛이고 H는 200㎛이다. 도 4의 PCB의 내부도 유전율이 4.8인 유전체(53)가 채워져 있다.In FIG. 4, W represents the line width of the signal line S, G represents the ground, t represents the thickness of the signal line, H represents the thickness of the dielectric 53 inside the PCB 51, and g represents the signal line. The interval between (S) and ground (G) is shown. In FIG. 4, t is 34 μm and H is 200 μm. The inside of the PCB of Fig. 4 is also filled with a dielectric 53 having a dielectric constant of 4.8.

상기한 [표3]은 도 4에서 선폭에 따른 임피던스 값을 나타낸다. Table 3 shows impedance values according to line widths in FIG. 4.

이상과 같이 도 2 내지 도 4와 [표 1] 내지 [표3]을 참고할 때 CPW 구조에서는 시그널-라인과 그라운드 사이의 간격을 조절하면 임피던스를 조절할 수 있음을 알 수 있다.As described above, referring to FIGS. 2 to 4 and Tables 1 to 3, it can be seen that in the CPW structure, the impedance can be adjusted by adjusting the distance between the signal line and the ground.

도 5는 본 발명의 일 실시예에 따른 전기 신호 장치를 나타내고, 도 6a 내지 도 6d는 도 5의 전기 신호 장치에서 제공되는 신호 경로를 나타내는 도면이다. 5 illustrates an electrical signal device according to an embodiment of the present invention, and FIGS. 6A to 6D illustrate signal paths provided by the electrical signal device of FIG. 5.

도 5를 참조하면, 전기 검사 장치(300)는 기판 구조물(335) 프로브(341, 342, 343, 344) 및 채널 단자(301) 및 인터페이서 또는 인터페이싱 어셈블리 등을 포함한다.Referring to FIG. 5, the electrical inspection apparatus 300 includes a substrate structure 335 probes 341, 342, 343, and 344, a channel terminal 301, an interfacer or an interface assembly, and the like.

구체적으로 기판 구조물(335)은 상기 프로브(341, 342, 343, 344)에 각각 전기적으로 연결되는 DUT 단위의 피검사체들(351, 352, 353, 354)과 상기 피검사체들(351, 352, 353, 354)의 전기적 상태를 판단하는 테스터(10) 사이를 연결하는 부재이다. 이에 기판 구조물(335)은 프로브 카드 등으로 표현할 수 있다. 그리고 기판 구조물(335)의 예로서는 단일 구조물, 복합 구조물 등을 들 수 있다. 단일 구조물의 기판 구조물(335)은 단일 기판으로 이루어질 수 있다. 이와 같이, 기판 구조물(335)이 단일 기판과 같은 단일 구조물로 이루어질 경우에는 기판 구조물(335)의 일면(325a)에는 언급한 프로브(341, 342, 343, 344)가 위치할 수 있고, 기판 구조물(335)의 타면(305a)에는 언급한 채널 단자(301)가 위치할 수 있다. In detail, the substrate structure 335 includes the inspected objects 351, 352, 353, and 354 of the DUT unit and the inspected objects 351, 352, which are electrically connected to the probes 341, 342, 343, and 344, respectively. 353 and 354 are members connecting the testers 10 to determine the electrical state. The substrate structure 335 may be represented by a probe card or the like. The substrate structure 335 may be a single structure, a composite structure, or the like. Substrate structure of single structure 335 may be made of a single substrate. As such, when the substrate structure 335 is formed of a single structure such as a single substrate, the aforementioned probes 341, 342, 343, and 344 may be located on one surface 325a of the substrate structure 335, and the substrate structure On the other surface 305a of 335, the aforementioned channel terminal 301 may be located.

아울러 기판 구조물(335)이 단일 기판일 경우에도 여러 장의 기판이 겹쳐진 다층 구조물일 수 있다. 그리고 복합 구조물의 기판 구조물(335)은 도 8에서와 같이 제1 기판(120) 및 제2 기판(130) 및 연결부(315)를 포함할 수 있다. 상기 제1 기판(305)은 인쇄회로기판(PCB) 등으로 표현할 수 있고, 상기 제2 기판(325)은 마이크로 프로브 헤드(micro probe head : MPH), 스페이스 트랜스포머(space transformer : 공간 변형기) 등으로 표현할 수 있고, 상기 연결부(315)는 인터포저(interposer), 포고-핀(pogo-pin) 등으로 표현할 수 있다. 이와 같이 기판 구조물(110)이 제1 기판(120), 제2 기판(130) 및 연결부(315)를 포함하는 복합 구조물로 이루어지는 경우에 기판 구조물(335)의 일면(325a)에 프로브(341, 342, 343, 344)가 위치할 수 있고, 기판 구조물(335)의 타면(305a)에는 언급한 채널 단자(301)가 위치할 수 있다. 또한 연결부(315)는 제1 기판(305)과 제2 기판(325) 사이에 개재되어 제1 기판(305)과 제2 기판(325) 사이에서의 전기 신호를 인터페이싱한다. 이때, 연결부(315)는 제1 기판(305)의 단자(311, 312)와 제2 기판(325)의 단자(321, 322) 사이를 전기적으로 접속이 가능하게 위치한다. 아울러 기판 구조물(335)이 복합 구조물일 경우에도 제1 기판(305)과 제2 기판(325) 각각은 여러 장의 기판이 겹쳐진 다층 구조물일 수 있다. In addition, even when the substrate structure 335 is a single substrate, the substrate structure 335 may be a multi-layer structure in which several substrates are overlapped. In addition, the substrate structure 335 of the composite structure may include the first substrate 120, the second substrate 130, and the connecting portion 315 as shown in FIG. 8. The first substrate 305 may be represented by a printed circuit board (PCB) or the like, and the second substrate 325 may be a micro probe head (MPH), a space transformer (space transformer), or the like. The connection part 315 may be expressed by an interposer, a pogo-pin, or the like. As described above, when the substrate structure 110 is formed of a composite structure including the first substrate 120, the second substrate 130, and the connecting portion 315, the probe 341 may be formed on one surface 325a of the substrate structure 335. 342, 343, and 344 may be located, and the channel terminal 301 mentioned may be located on the other surface 305a of the substrate structure 335. In addition, the connection part 315 is interposed between the first substrate 305 and the second substrate 325 to interface an electrical signal between the first substrate 305 and the second substrate 325. In this case, the connection part 315 is positioned to be electrically connected between the terminals 311 and 312 of the first substrate 305 and the terminals 321 and 322 of the second substrate 325. In addition, even when the substrate structure 335 is a composite structure, each of the first substrate 305 and the second substrate 325 may be a multilayer structure in which a plurality of substrates are overlapped.

또한 기판 구조물(335)의 일면(325a)에 위치하는 프로브들(341, 342, 343, 344)은 전기 검사를 수행할 때 피검사체들(351, 352, 353, 354)과 전기적으로 접촉하는 부재이다.In addition, the probes 341, 342, 343, and 344 positioned on one surface 325a of the substrate structure 335 may be in electrical contact with the inspected objects 351, 352, 353, and 354 when the electrical test is performed. to be.

또한 기판 구조물(335)의 타면(305a)에 위치하는 채널 단자(301)는 전기 검사를 수행할 때 테스터(10)와 전기적으로 접촉하는 부재이다.In addition, the channel terminal 301 positioned on the other surface 305a of the substrate structure 335 is a member in electrical contact with the tester 10 when performing an electrical test.

상기 전기 검사 장치(100)를 이용한 전기 검사에서는 프로브(141, 142, 143, 144)와 테스터(10) 사이에서 전달되는 전기 신호로써 피검사체들(151, 152, 153, 154)의 전기적 상태를 판단한다. 그러므로 본 발명의 다른 실시예에 따른 전기 검사 장치(300)는 프로브(341, 342, 343, 344)와 테스터(10) 사이에서 전기 신호에 대한 신호 경로를 제공하는 인터페이서(또는 인터페이싱 어셈블리)를 포함한다. In the electrical test using the electrical test device 100, the electrical states of the inspected objects 151, 152, 153, and 154 are measured as electrical signals transmitted between the probes 141, 142, 143, and 144 and the tester 10. To judge. Therefore, the electrical inspection device 300 according to another embodiment of the present invention includes an interface (or interfacing assembly) that provides a signal path for the electrical signal between the probes 341, 342, 343, 344 and the tester 10. do.

상기 인터페이서는 제1 신호 경로(310)와 적어도 하나의 제2 신호 경로(320, 330)를 포함한다. 그리고 본 발명의 실시예에서와 같이 기판 구조물(335)이 복합 구조물인 경우에는 인터페이서는 제1 신호 경로(310)와 적어도 하나의 제2 신호 경로(320, 330) 이외에도 연결부(315)에 연결되는 접속단자(311, 312, 321, 322)도 포함할 수 있다. 그러므로 제1 신호 경로(310) 및 제2 신호 경로(320)는 프로브(341, 342, 343, 344)와 테스터(10) 사이에서 전기 신호에 대한 신호 경로를 제공하는 모든 부재들을 포함한다. 이에 인터페이서는 기판 구조물(335)을 경유하는 구조를 갖는다. 특히 기판 구조물(335)이 복합 구조물일 경우에는 인터페이서는 제1 기판(305)의 내부와 제2 기판(325)의 내부를 모두 경유하는 구조를 갖는다. The interface includes a first signal path 310 and at least one second signal path 320, 330. When the substrate structure 335 is a composite structure as in the embodiment of the present invention, the interface is connected to the connection part 315 in addition to the first signal path 310 and the at least one second signal path 320, 330. The connection terminals 311, 312, 321, and 322 may also be included. Therefore, the first signal path 310 and the second signal path 320 include all members that provide a signal path for the electrical signal between the probes 341, 342, 343, 344 and the tester 10. Thus, the interface has a structure via the substrate structure 335. In particular, when the substrate structure 335 is a composite structure, the interfacer has a structure passing through both the interior of the first substrate 305 and the interior of the second substrate 325.

제1 신호 경로(310)는 자체 구조를 통하여 임피던스 매칭을 이루고 상기 테스터(10)로부터의 전기 신호를 전달한다. 제2 신호 경로(320, 330)는 제1 신호 경로(310)로부터 전기 신호를 프로브들(341, 342, 343, 344)을 통하여 피검사체들(351, 352, 353, 354)에 전달하며 자체 구조를 통하여 임피던스 매칭을 이룬다. 제1 신호 경로(310) 및 제2 신호 경로들(320, 330)은 시그널-라인들에 의하여 제공된다. The first signal path 310 achieves impedance matching through its structure and transmits an electrical signal from the tester 10. The second signal path 320, 330 transmits an electrical signal from the first signal path 310 to the objects under test 351, 352, 353, 354 through the probes 341, 342, 343, and 344. Impedance matching is achieved through the structure. The first signal path 310 and the second signal paths 320, 330 are provided by signal-lines.

도 6a는 본 발명의 일 실시예에 따라 도 5에서 제1 및 제2 신호 경로들(310, 320 ,330)을 확대하여 나타낸 도면이다. 도 6a에서는 임피던스 변환기와 T 졍션 구조를 채용하여 임피던스 매칭을 제공한다.FIG. 6A is an enlarged view of the first and second signal paths 310, 320, and 330 in FIG. 5 according to an embodiment of the present invention. 6A employs an impedance converter and a T cushion structure to provide impedance matching.

도 6a를 참조하면, 제1 신호 경로는 선폭이 불연적으로 구성되며 제1 부분(3111), 제2 부분(3112) 및 제3 부분(3113)을 포함한다. 제1 부분(3111)은 테스터(10)로부터 채널 단자(301)를 통하여 전기 신호를 전달 받고, 제1 특성 임피던스(Z₁)를 갖는다. 제2 부분(3112)은 제1 부분(3111)과 연속적으로 연결되고 제2 특성 임피던스(Z₂)를 갖는다. 제2 부분(3112)이 λ/4 임피던스 변환기를 구성한다. 제3 부분(3113)은 제2 부분(3112)의 말단에서 양 방향으로 분기되어 T-졍션 구조를 구성하여 제1 길이(d1)만큼 진행하다 분기 방향의 직각 방향으로 굴절되어 제2 길이(d2)만큼 진행하며 굴절부분(3114)이 모따기된다. 제1 부분(3111)과 제3 부분(3113)은 동일한 제1 선폭(W1)을 가지고 제2 부분(3112)은 제2 선폭(W2)을 가진다. Referring to FIG. 6A, the first signal path has a non-flammable line width and includes a first portion 3111, a second portion 3112, and a third portion 3113. The first portion 3111 receives an electrical signal from the tester 10 through the channel terminal 301 and has a first characteristic impedance Z ₁ . The second portion 3112 is connected in series with the first portion 3111 and has a second characteristic impedance Z ₂ . The second portion 3112 constitutes a λ / 4 impedance converter. The third portion 3113 is branched in both directions at the end of the second portion 3112 to form a T-cushion structure and travels by the first length d1. The third portion 3113 is refracted in the orthogonal direction of the branching direction to the second length d2. Proceeds by) and the refracted portion 3114 is chamfered. The first portion 3111 and the third portion 3113 have the same first line width W1 and the second portion 3112 has a second line width W2.

또한 제2 부분(3112)과 제3 부분(3113)이 분기되는 지점은 리세스(recess) 구조(3115)를 가진다. 리세스 구조(3115)가 제2 부분(3112)의 진행방향과 이루는 각도를 θ라 할 때 전기 신호의 손실이 발생하지 않기 위하여는 θ= arctan(W1/W2)를 만족하여야 한다. 즉 제2 부분(3112)의 선폭(W2)과 제3 부분(3113)의 선폭(W1)에 의하여 리세스 구조(3115)의 각도가 결정된다. 또한 제2 부분(3112)은 λ/4 임피던스 변환기를 구성하고 있으므로 제1 부분(3111)의 특성 임피던스(Z₁)는 제2 부분의 특성 임피던스(Z₂)와의 관계에서 Z₂ = Z₁/

를 만족하여 제1 부분(3111)에서 제2 부분(3112)으로 전기 신호가 진행할 때 전기 신호의 반사가 발생하지 않는다. 예를 들어 제1 부분(3111)의 특성 임피던스(Z₁)가 50Ω이면 제2 부분(3112)의 특성 임피던스(Z₂)는 50/

즉 35Ω이면 된다. 이 수치에 따라서 제1 부분(3111)과 제2 부분(3112)의 선폭이 [표 3]에 따라서 결정될 수 있다. In addition, the point where the second portion 3112 and the third portion 3113 are branched has a recess structure 3115. When the angle between the recess structure 3115 and the advancing direction of the second part 3112 is θ, in order not to cause loss of an electrical signal, θ = arctan (W1 / W2) must be satisfied. That is, the angle of the recess structure 3115 is determined by the line width W2 of the second portion 3112 and the line width W1 of the third portion 3113. In addition, since the second part 3112 constitutes a λ / 4 impedance converter, the characteristic impedance Z ₁ of the first part 3111 is Z ₂ = Z ₁ / in relation to the characteristic impedance Z ₂ of the second part.

When the electrical signal proceeds from the first portion 3111 to the second portion 3112 by satisfying, the reflection of the electrical signal does not occur. For example, when the characteristic impedance Z ₁ of the first portion 3111 is 50 Hz, the characteristic impedance Z ₂ of the second portion 3112 is 50 /.

That is, it is good if it is 35 microseconds. According to this value, the line widths of the first portion 3111 and the second portion 3112 may be determined according to [Table 3].

또한 제3 부분(3113)의 굴절 부분(3114)에서 모따기 되기 전의 대각선 길이 방향을 d라하고 모따기 된 부분의 대각선 길이 방향을 x라 하면 x = d*(0.52 + 0.65е^-1.35 ^W1 ^/H)를 만족하여 전기 신호의 진행시 손실이 발생하지 않는다. 여기서 W1은 제3 부분(3113)의 선폭을 나타내고, H는 시그널-라인을 다층인쇄회로기한으로 구현하였을 경우의 유전체의 두께를 나타낸다. 즉 제3 부분(3113)의 선폭(W1)과 인쇄회로기판의 유전체의 두께(H) 및 모따기 되기 전의 대각선 길이 방향(d)은 미리 결정되어 있으므로 전기 신호의 진행시 손실이 발생하지 않도록 하는 모따기 길이(x)를 결정할 수 있다. The third portion 3113 of the refraction section 3114 diagonal longitudinal direction of the diagonal of the directions d and d chamfered portion before it is chamfered at the La x when x = d in * (0.52 + ^-1.35 0.65е ^W1 ^{/ H)} Satisfies and no loss occurs during the progress of the electrical signal. Here, W1 represents the line width of the third portion 3113, and H represents the thickness of the dielectric when the signal-line is implemented by the multilayer printed circuit. In other words, the line width W1 of the third portion 3113, the thickness H of the dielectric of the printed circuit board, and the diagonal length direction d before chamfering are predetermined so that the chamfering does not occur when the electric signal proceeds. The length x can be determined.

제2 신호 경로들(320, 330)은 제1 신호 경로(310)의 제3 부분(3113)과 연결되며 제1 특성 임피던스(Z₁)를 갖는 제4 부분(3211, 3311)과 제4 부분(3211, 3311)과 연속적으로 연결되고 λ/4 임피던스 변환기를 구성하며 제2 특성 임피던스(Z2)를 갖는 제5 부분(3212, 3312) 및 제5 부분(3212, 3312)과 연결되며 제1 특성 임피던스(Z₁)를 가지며 프로브들(341, 342, 343, 344)과 연결되는 제6 부분(3213, 3313)을 포함한다. 즉 제2 신호 경로들(320, 330)은 제1 신호 경로(310)와 동일한 구성을 갖는다. The second signal paths 320 and 330 are connected to the third portion 3113 of the first signal path 310 and have fourth and third portions 3211 and 3311 having a first characteristic impedance Z ₁ . 311 and 3311, which are connected in series and constitute a λ / 4 impedance converter, are connected to the fifth portions 3212 and 3312 and the fifth portions 3212 and 3312 having a second characteristic impedance Z2, and the first characteristic. And sixth portions 3213 and 3313 having an impedance Z _{1 and} connected to the probes 341, 342, 343, and 344. That is, the second signal paths 320 and 330 have the same configuration as the first signal path 310.

제1 신호 경로(310) 및 제2 신호 경로들(320, 330)의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(Ta_xN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.The material of the first signal path 310 and the second signal paths 320 and 330 is silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel- Chromium (NiCr) or alloys thereof.

도 6b는 본 발명의 다른 실시예에 따른 도 5에서 제1 및 제2 신호 경로들(310, 320 ,330)을 확대하여 나타낸 도면이다. FIG. 6B is an enlarged view of the first and second signal paths 310, 320, and 330 in FIG. 5 according to another embodiment of the present invention.

도 6b를 참조하면, 제1 신호 경로(310)는 제1 선폭(W1)의 선폭을 갖는 제1 부분(6111)과 제2 선폭(W2)를 갖는 제2 부분(6112)을 포함한다. 즉 제1 신호 경로(310)는 부분에 따라 선폭이 다르다. 제2 신호 경로들(320, 330)은 제3 선폭(W3)을 갖는 제3 부분(6211, 6311) 및 제1 선폭(W1)을 갖는 제4 부분(6212, 6312)을 포함한다. 즉 제2 신호 경로들(320, 330)도 선폭이 부분에 따라 서로 다르다. 제1 부분(6111)은 채널 단자(301)와 연결되고, 제4 부분(6212, 6312)은 프로브들(341, 342, 343, 344)을 통하여 피검사체들(351, 352, 353, 354)과 연결된다. 제1 리세스 구조(6115)가 제1 부분(6111)의 진행방향과 이루는 각도를 θ1라 할 때 θ1= arctan(W1/W2)을 만족한다. 또한 제2 부분(6112)의 굴절 부분(6114)에서 모따기 되기 전의 대각선 길이 방향을 d라하고 모따기 된 부분의 대각선 길이 방향을 x라 하면 x = d*(0.52 + 0.65е^-1.35 ^W2 ^/H)를 만족하여 전기 신호의 진행시 손실이 발생하지 않는다. 여기서 W2는 제2 부분(6112)의 선폭을 나타내고, H는 신호 경로가 다층인쇄회로 기판으로 구현되었을 경우 유전체의 두께를 나타낸다. 즉 제2 부분(6112)의 선폭(W2)과 인쇄회로기판의 유전체의 두께(H) 및 모따기 되기 전의 대각선 길이 방향(d)은 미리 결정되어 있으므로 전기 신호의 진행시 손실이 발생하지 않도록 하는 모따기 길이(x)를 결정할 수 있다. Referring to FIG. 6B, the first signal path 310 includes a first portion 6111 having a line width of the first line width W1 and a second portion 6112 having a second line width W2. That is, the line width of the first signal path 310 is different depending on the portion. The second signal paths 320 and 330 include third portions 6211 and 6311 having a third line width W3 and fourth portions 6212 and 6312 having a first line width W1. That is, the line widths of the second signal paths 320 and 330 are different from each other. The first part 6111 is connected to the channel terminal 301, and the fourth part 6212 and 6312 are connected to the test subjects 351, 352, 353 and 354 through the probes 341, 342, 343 and 344. Connected with When the angle between the first recess structure 6115 and the advancing direction of the first portion 6111 is θ1, θ1 = arctan (W1 / W2) is satisfied. In addition, when the second portion 6112 refracting part (6114), the diagonal of the diagonal direction of the longitudinal direction d and d chamfered portion chamfered prior to the x La x = d * (0.52 + 0.65е -1.35 W2 / H) Satisfies and no loss occurs during the progress of the electrical signal. Where W2 represents the line width of the second portion 6112, H represents the thickness of the dielectric when the signal path is implemented as a multilayer printed circuit board. In other words, the line width W2 of the second portion 6112, the thickness H of the dielectric of the printed circuit board, and the diagonal length direction d before chamfering are predetermined so that the chamfering does not occur when the electrical signal is in progress. The length x can be determined.

또한 제2 신호 경로(330)에 위치한 제2 리세스 구조(6215)가 제3 부분(6211)의 진행방향과 이루는 각도를 θ2라 할 때 θ2= arctan(W3/W1)를 만족하여야 한다. 즉 제3 부분(6211)의 선폭(W3)과 제4 부분(6212)의 선폭(W1)에 의하여 제2 리세스 구조(6215)의 각도가 결정된다. 또한 제3 부분(6211, 6311)이 λ/4 임피던스 변환기를 구성하고 있으면, 제2 부분(5112)의 특성 임피던스를 Z₂이라 하고 제3 부분(6211, 6311)의 특성 임피던스를 Z₃라 할 때 Z₃ = Z₂/

의 관계를 만족한다.In addition, when the angle between the second recess structure 6215 positioned in the second signal path 330 and the traveling direction of the third portion 6211 is θ2, θ2 = arctan (W3 / W1) must be satisfied. That is, the angle of the second recess structure 6215 is determined by the line width W3 of the third portion 6211 and the line width W1 of the fourth portion 6212. If the

third portions

6211 and 6311 form a λ / 4 impedance converter, the characteristic impedance of the second portion 5112 is Z ₂ and the characteristic impedance of the

third portions

6211 and 6311 is Z ₃ . When Z ₃ = Z ₂ /

Satisfies the relationship.

도 6b에서는 제1 신호 경로(310)에서는 T 졍션 구조를 채용하고, 제2 신호 경로(320, 330)에서는 임피던스 변환기를 채용하여 임피던스 매칭을 제공하는 점이 도 6a와 유사하지만 제1 신호 경로(310)의 부분에 따른 선폭이 다르고 제2 신호 경로(320, 330)의 부분에 따라 선폭이 다르다.In FIG. 6B, the first signal path 310 employs a T-section structure and the second signal paths 320 and 330 employ an impedance converter to provide impedance matching, but the first signal path 310 is similar to FIG. 6A. The line width is different depending on the part of), and the line width is different depending on the part of the second signal paths 320 and 330.

도 6c는 본 발명의 또 다른 실시예에 따른 도 5에서 제1 및 제2 신호 경로들(310, 320 ,330)을 확대하여 나타낸 도면이다.6C is an enlarged view of the first and second signal paths 310, 320, and 330 in FIG. 5 according to another embodiment of the present invention.

도 6c를 참조하면, 제1 신호 경로(310)는 제1 선폭(W1)을 갖는 제1 부분(7111)과 제2 선폭(W2)을 갖는 제2 부분(7112)을 포함한다. 즉 제1 신호 경로(310)는 부분에 따라 선폭이 다르다. 제2 신호 경로들(320, 330)은 제3 선폭(W3)을 갖는 제3 부분(7211, 7311)과 제4 선폭(W4)을 갖는 제4 부분들(7212, 7312)을 포함한다. 즉 제2 신호 경로들(320, 330)도 부분에 따라 선폭이 다르다. 제1 부분(7111)은 채널 단자(301)와 연결되고, 제4 부분(7212, 7312)은 프로브들(341, 342, 343, 344)을 통하여 피검사체들(351, 352, 353, 354)과 연결된다. 제1 리세스 구조(7115)가 제1 부분(7111)의 진행방향과 이루는 각도를 θ1라 할 때 θ1= arctan(W1/W2)을 만족한다. 또한 제2 부분(7112)의 굴절 부분(7114)에서 모따기 되기 전의 대각선 길이 방향을 d라하고 모따기 된 부분의 대각선 길이 방향을 x라 하면 x = d*(0.52 + 0.65е^-1.35 ^W2 ^/H)를 만족하여 전기 신호의 진행시 손실이 발생하지 않는다. 여기서 W2는 제2 부분(7112)의 선폭을 나타내고, H는 신호 경로를 다층인쇄회로기판으로 구현하였을 경우의 유전체의 두께를 나타낸다. 즉 제2 부분(7112)의 선폭(W2)과 인쇄회로기판의 유전체의 두께(H) 및 모따기 되기 전의 대각선 길이 방향(d)은 미리 결정되어 있으므로 전기 신호의 진행시 손실이 발생하지 않도록 하는 모따기 길이(x)를 결정할 수 있다. Referring to FIG. 6C, the first signal path 310 includes a first portion 7111 having a first line width W1 and a second portion 7112 having a second line width W2. That is, the line width of the first signal path 310 is different depending on the portion. The second signal paths 320 and 330 include third portions 7141 and 7311 having a third line width W3 and fourth portions 7212 and 7312 having a fourth line width W4. That is, the line widths of the second signal paths 320 and 330 are also different. The first portion 7111 is connected to the channel terminal 301, and the fourth portions 7212 and 7312 are connected to the test subjects 351, 352, 353, and 354 through the probes 341, 342, 343, and 344. Connected with When the angle between the first recessed structure 7115 and the advancing direction of the first portion 7111 is θ1, θ1 = arctan (W1 / W2) is satisfied. In addition, when the second portion 7112 refracting part (7114), the diagonal of the diagonal direction of the longitudinal direction d and d chamfered portion chamfered prior to the x La x = d * (0.52 + 0.65е -1.35 W2 / H) Satisfies and no loss occurs during the progress of the electrical signal. Where W2 represents the line width of the second portion 7112, H represents the thickness of the dielectric when the signal path is implemented by a multilayer printed circuit board. In other words, the line width W2 of the second portion 7112, the thickness H of the dielectric of the printed circuit board, and the diagonal length direction d before chamfering are predetermined so that the chamfering does not occur when the electrical signal is in progress. The length x can be determined.

또한 제2 신호 경로(330)에 위치한 제2 리세스 구조(7215)가 제2 부분(7212)의 진행방향과 이루는 각도를 θ2라 할 때 θ2= arctan(W3/W2)를 만족하여야 한다. 즉 제2 부분(7212)의 선폭(W2)과 제3 부분(7211)의 선폭(W3)에 의하여 제2 리세스 구조(7215)의 각도가 결정된다. 또한 제4 부분(7212, 7312)이 λ/4 임피던스 변환기를 구성하고 있으면, 제3 부분(5112)의 특성 임피던스를 Z₃이라 하고 제4 부분(7212, 7312)의 특성 임피던스를 Z₄라 할 때 Z₄ = Z₃/

의 관계를 만족하도록 제4 선폭(W4)을 결정하여 임피던스 매칭을 제공할 수 있다. 또한 제4 부분(7212, 7312)이 λ/4 임피던스 변환기가 아니더라도 제4 부분(7212, 7312)의 특성 임피던스를 제3 부분(7211, 7312)과의 관계에서 원하는 임피던스 매칭을 제공할 수 있다.In addition, when the angle between the second recess structure 7215 positioned in the second signal path 330 and the traveling direction of the second portion 7212 is θ2, θ2 = arctan (W3 / W2) must be satisfied. That is, the angle of the second recess structure 7215 is determined by the line width W2 of the second portion 7212 and the line width W3 of the third portion 7181. If the

fourth portions

7212 and 7312 form a λ / 4 impedance converter, the characteristic impedance of the third portion 5112 is Z ₃ and the characteristic impedance of the

fourth portions

7212 and 7312 is Z ₄ . When Z ₄ = Z ₃ /

Impedance matching may be provided by determining the fourth line width W4 so as to satisfy the relationship of. In addition, even if the

fourth portions

7212 and 7312 are not lambda / 4 impedance converters, the characteristic impedances of the

fourth portions

7212 and 7312 may be provided with a desired impedance match in relation to the third portions 7121 and 7312.

즉 도 6c에서는 제2 신호 경로들(320, 330)의 최종단, 즉 제4 부분(7212, 7312)에서 임피던스 변환기(λ/4 임피던스 변환기)로 구현하여 원하는 임피던스 매칭을 제공할 수 있다. That is, in FIG. 6C, an impedance converter (λ / 4 impedance converter) may be implemented at the final ends of the second signal paths 320 and 330, that is, the fourth portions 7212 and 7312 to provide desired impedance matching.

도 6a 내지 도 6c에서는 신호 경로들의 선폭을 조절하여 임피던스 매칭을 제공하였지만 다른 방법으로도 가능하다.6A to 6C provide impedance matching by adjusting the line widths of the signal paths, but other methods are also possible.

도 7a 및 도 7b는 CPW(coplanar waveguide) 구조를 이용하여 임피던스 매칭을 제공하는 것을 나타낸다. 7A and 7B illustrate providing impedance matching using a coplanar waveguide (CPW) structure.

도 7a 및 도 7b를 참조하면 분기 후의 시그널-라인(S)과 그라운드(G) 사이의 간격이 분기 직후에는 제1 간격(d1) 이었고 전기 신호가 진행하는 부분에서는 제2 간격(d2)이 됨을 알 수 있다. 제1 간격(d1)은 제2 간격(d2)보다 크다. 도 3을 참조하여 설명한 것처럼, 시그널-라인(S)과 그라운드(G) 사이의 간격은 특성 임피던스에 비례하는 관계가 있으므로 제1 간격(d1) 및 제2 간격(d2)을 조절하여 분기 후의 임피던스 매칭을 이룰 수 있다. Referring to FIGS. 7A and 7B, the interval between the signal-line S and the ground G after the branching is the first interval d1 immediately after the branching, and the second interval d2 at the portion where the electrical signal proceeds. Able to know. The first interval d1 is larger than the second interval d2. As described with reference to FIG. 3, since the interval between the signal-line S and the ground G has a relation proportional to the characteristic impedance, the impedance after branching is controlled by adjusting the first interval d1 and the second interval d2. Matching can be achieved.

또한 본 발명의 실시예들에서 설명된 임피던스 변환기와 분기구조를 이용하는 신호 경로들은 전기 검사 장치의 인터페이싱 어셈블리나 인터페이서 뿐만 아니라 시그널-라인이 분기된 구조를 가지며 임피던스 매칭이 필요한 분야에는 어느 분야에나 적용될 수 있다.In addition, the signal paths using the impedance converter and the branch structure described in the embodiments of the present invention can be applied to any field in the field where the signal-line is branched as well as the interface assembly or the interface of the electrical test apparatus. have.

도 8은 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법을 나타내는 흐름도이다. 8 is a flowchart illustrating a method of manufacturing an electrical test apparatus according to an embodiment of the present invention.

이하 도 5 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법을 설명한다.Hereinafter, a method of manufacturing an electrical test apparatus according to an exemplary embodiment of the present invention will be described with reference to FIGS. 5 to 8.

도 5 내지 도 8을 참조하면, 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법에서는 먼저 전기적 상태를 검사하기 위한 피검사체(351, 352, 353, 354)와 피검사체(351, 352, 353, 354)의 전기적 상태를 판단하기 위한 테스터 사이를 연결하기 위한 기판 구조물(335)이 마련된다(S610). 그 다음으로 시그널-라인을 형성하여 기판 구조물(335)의 일면(325a)과 타면(305a) 사이에서 전기 신호를 인터페이싱 할 수 있도록 기판 구조물(335)의 내부를 경유하는 신호 경로들(310, 320, 330)이 제공된다(S620). 다음에 신호 경로들(310, 320, 330)을 일부의 선폭이 다르게 형성된다(S630). 피검사체(351, 352, 353, 354)와 전기적으로 접촉하는 프로브들(341, 342, 343, 344)이 신호 경로들(310, 320, 330)과 전기적으로 연결되게 기판 구조물의 일면(325a)에 위치된다(S640). 다음으로 테스터(10)와 전기적으로 접속하는 채널 단자(301)가 신호 경로(310, 320, 330)와 전기적으로 연결되게 기판 구조물(335)의 타면에 위치된다(S650). 여기서 단계(S620)에서는 λ/4 임피던스 변환기 또는 T-졍션 구조를 사용하여 임피던스 매칭을 이루고 테스터(10)로부터의 전기 신호를 전달하도록 제1 신호 경로(310)가 형성되고(S622), 제1 신호 경로(S622)로부터 전기 신호를 프로브들(341, 342, 343, 344)을 통하여 피검사체(351, 352, 353, 354)에 전달하며 λ/4 임피던스 변환기 또는 T-졍션 구조를 사용하여 임피던스 매칭을 이루도록 적어도 하나의 제2 신호 경로(320, 330)가 형성된다(S624). 5 to 8, in the method of manufacturing an electrical test apparatus according to an exemplary embodiment of the present invention, an inspected object 351, 352, 353, and 354 and an inspected object 351, 352, Substrate structures 335 for connecting between testers for determining the electrical state of the 353, 354 are provided (S610). Signal paths 310 and 320 via the interior of the substrate structure 335 are then formed to form a signal-line to interface electrical signals between one surface 325a and the other surface 305a of the substrate structure 335. 330 is provided (S620). Next, some line widths of the signal paths 310, 320, and 330 are different from each other (S630). One surface 325a of the substrate structure such that the probes 341, 342, 343, and 344 in electrical contact with the object 351, 352, 353, and 354 are electrically connected to the signal paths 310, 320, and 330. It is located at (S640). Next, a channel terminal 301 electrically connected to the tester 10 is positioned on the other surface of the substrate structure 335 to be electrically connected to the signal paths 310, 320, and 330 (S650). Here, in step S620, a first signal path 310 is formed to achieve impedance matching using a λ / 4 impedance converter or a T-cushion structure and transmit an electrical signal from the tester 10 (S622). The electrical signal from the signal path S622 is transferred to the object under test 351, 352, 353, 354 through the probes 341, 342, 343, and 344, and the impedance using a λ / 4 impedance converter or a T-capture structure. At least one second signal path 320 or 330 is formed to achieve a match (S624).

여기서 상기 신호 경로들은 스트립 라인 또는 마이크로 스트립라인으로 구성될 수 있다.The signal paths may be configured as strip lines or micro strip lines.

여기서 제1 신호 경로(320)는 제1 특성 임피던스를 갖고, 제2 신호 경로는 제2 특성 임피던스를 갖도록 형성되며 제1 특성 임피던스를 Z₁이라 하고 제2 특성 임피던스를 Z₂라 할때 Z₂ = Z₁/

를 만족할 수 있다. Wherein the first signal path 320 has a first characteristic impedance, a second signal path is Z _2, when the is formed to have a second characteristic impedance to be referred to as a first characteristic impedance Z ₁ as the Z a second characteristic impedance ₂ = Z ₁ /

Can be satisfied.

또한 신호 경로들(310, 320, 330)의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(Ta_xN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.In addition, the material of the signal paths 310, 320, and 330 may be made of silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel-chromium (NiCr), or a combination thereof. Alloys.

본 발명에 따르면, 프로브(341, 342, 343, 344)와 테스터(10) 사이에서 전기 신호에 대한 경로를 제공하는 신호 경로들의 임피던스를 신호 경로의 선폭을 조절하거나 시그널-라인과 그라운드 사이의 간격을 조절하여 매칭한다. 따라서 임피던스 매칭을 위한 별도의 저항을 필요로 하지 않고 별다른 추가 공정이 필요하지 않고 다층 구조물일 경우 층수를 줄일 수 있으며 간단한 공정을 수행하여도 용이하게 수득할 수 있다. According to the present invention, the impedance of the signal paths providing a path for the electrical signal between the probes 341, 342, 343, 344 and the tester 10 is adjusted to the line width of the signal path or the distance between the signal-line and ground. Adjust to match. Therefore, it does not require a separate resistor for impedance matching, does not require any additional process, and in the case of a multilayer structure, the number of layers can be reduced and can be easily obtained even by performing a simple process.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to a preferred embodiment of the present invention, but those skilled in the art may vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be understood that modifications and changes can be made.

도 1은 분기 구조를 가지는 종래의 전기 검사 장치를 나타내는 블록도이다.1 is a block diagram showing a conventional electrical test apparatus having a branched structure.

도 2는 다층인쇄회로기판을 사용하는 경우 스트립라인 구조에서 신호경로의 선폭과 이에 따른 신호 경로의 임피던스를 설명하기 위한 도면이다.2 is a view for explaining the line width of the signal path and the impedance of the signal path according to the stripline structure when using a multilayer printed circuit board.

도 3은 다층인쇄회로기판 사용하는 경우 CPW(coplanar waveguide) 구조에서 시그널-라인과 그라운드 사이의 간격에 따른 임피던스 변화를 설명하기 위한 도면이다.FIG. 3 is a diagram for describing impedance change according to a distance between a signal line and a ground in a coplanar waveguide (CPW) structure when using a multilayer printed circuit board.

도 4는 다층인쇄회로기판을 사용하여 마이크로 스트립 라인으로 신호 경로을 구현하는 경우 신호 경로의 선폭에 따른 임피던스를 설명하는 도면이다.4 is a diagram illustrating an impedance according to a line width of a signal path when a signal path is implemented by a micro strip line using a multilayer printed circuit board.

도 5는 본 발명의 일 실시예에 따른 전기 검사 장치를 나타낸다.5 shows an electrical test apparatus according to an embodiment of the present invention.

도 6a는 본 발명의 일 실시예에 따라 도 5에서 제1 및 제2 신호 경로들을 확대하여 나타낸 도면이다.6A is an enlarged view of the first and second signal paths in FIG. 5 according to an embodiment of the present invention.

도 6b는 본 발명의 다른 실시예에 따라 도 5에서 제1 및 제2 신호 경로들을 확대하여 나타낸 도면이다.6B is an enlarged view of the first and second signal paths in FIG. 5 according to another embodiment of the present invention.

도 6c는 본 발명의 또 다른 실시예에 따라 도 5에서 제1 및 제2 신호 경로들을 확대하여 나타낸 도면이다.6C is an enlarged view of the first and second signal paths in FIG. 5 according to another embodiment of the present invention.

도 7a 및 도 7b는 시그널-라인과 그라운드 사이의 간격을 조절하여 임피던스 매칭을 이루는 것을 나타낸다.7A and 7B show that impedance matching is achieved by adjusting the distance between the signal-line and the ground.

도 8은 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법을 나타내는 흐름도이다.8 is a flowchart illustrating a method of manufacturing an electrical test apparatus according to an embodiment of the present invention.

Claims

An electrical inspection device that provides signal paths for an electrical signal between a plurality of probes in electrical contact with the inspected object and a tester for determining an electrical state of the inspected object when the inspection of the electrical state of the plurality of inspected objects is performed. In the interfacing assembly of

A first signal path for carrying an electrical signal from the tester; And

And at least one second signal path for transmitting the electrical signal from the first signal path to the subjects through the plurality of probes, wherein the first signal path and the second signal path are impedance in their own structure. Interfacing assembly of an electrical inspection device, characterized in that it provides a match.

The method of claim 1, wherein the material of the signal path is silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel-chromium (NiCr) or alloys thereof. And an interfacing assembly of an electrical inspection device.

The interface assembly of claim 1, wherein the impedance matching is performed by adjusting a line width of the signal path.

The method of claim 1, wherein the first signal path is

A first portion receiving an electrical signal from the tester and having a first linewidth and a first characteristic impedance by the first linewidth;

A second portion continuously connected to the first portion, the second portion having a second characteristic width and a second characteristic impedance by the second line width, and constituting a λ / 4 impedance converter; And

Branched in both directions at the end of the second portion is configured to proceed by the first length is refracted in the orthogonal direction of the branching direction proceeds by the second length, the refracting portion is chamfered to the third line width and the third line width And a third portion having a third characteristic impedance by means of the interfacing assembly of the electrical inspection device.

5. The method of claim 4, wherein the point where the second portion and the third portion are connected has a first recess structure, and θ1 when the angle formed by the first recess structure with the traveling direction of the second portion is θ1. = an arctan (third line width / second line width) satisfying the interfacing assembly of the electrical inspection apparatus.

The method of claim 5, wherein when the first characteristic impedance is Z ₁ and the second characteristic impedance is Z ₂ Z ₂ = Z ₁ /

Interfacing assembly of the electrical inspection device, characterized in that to satisfy.

The method of claim 6, wherein if the agent of the called diagonal longitudinal direction prior to the chamfer in the refractive part of the third portion and the chamfered portion d diagonal length direction x d x = d * (0.52 + 0.65е -1.35 W3 / H) The interfacing assembly of the electrical inspection apparatus, wherein W3 represents the line width of the third portion, and H represents the thickness of the dielectric when the signal path is implemented by a multilayer printed circuit board.

The method of claim 4, wherein each of the second signal paths,

A fourth portion having a fourth line width connected to the third portion of the first signal path and a fourth characteristic impedance by the fourth line width;

A fifth portion that is continuously connected to the fourth portion and constitutes a λ / 4 impedance converter and has a fifth line width and a fifth characteristic impedance by the fifth line width; And

And a sixth portion connected to the fifth portion, the sixth portion having the first line width and the first characteristic impedance and coupled to the probes.

The method of claim 8, wherein the first line width, the third line width, and the fourth line width are the same, the second line width and the fifth line width are the same, and the first characteristic impedance, the third characteristic impedance, and the first line width are the same. And the fourth characteristic impedance is the same and the second characteristic impedance is the same as the fifth characteristic impedance.

The method of claim 9, wherein the point where the fifth portion and the sixth portion are connected has a second recess structure, and θ1 when an angle between the second recess structure and the traveling direction of the second portion is θ1. = an arctan (first line width / fifth line width) satisfying the interfacing assembly of the electrical inspection device.

The method of claim 2,

The first signal path,

A first portion receiving an electrical signal from the tester and having a first linewidth and a first characteristic impedance by the first linewidth; And

Branched in both directions at the end of the first portion and proceeding by a first length, refracted in a direction perpendicular to the branching direction, traveling by a second length, the refracting portion being chamfered, and the second line width and the second line width A second portion having a two characteristic impedance,

Each of the second signal paths,

A third portion connected to the second portion of the first signal path and having a third line width and a third characteristic impedance by the third line width; And

And a fourth portion connected to the third portion and having a fourth characteristic impedance according to the fourth linewidth and the fourth linewidth, and connected to the probes.

The method of claim 11, wherein the point where the first portion and the second portion are connected has a first recess structure and θ1 when the angle formed by the first recess structure with the traveling direction of the first portion is θ1. = an arctan (second line width / first line width) satisfying the interfacing assembly of the electrical inspection apparatus.

13. The interfacing assembly of claim 12, wherein the third portion constitutes a λ / 4 impedance converter.

15. The method of claim 13, wherein the branching point between the third portion and the fourth portion has a second recess structure, the fourth line width is the same as the first line width, and the second recess structure is the first recessed portion. An interfacing assembly of an electrical inspection apparatus, characterized by satisfying θ2 = arctan (third line width / first line width) when the angle formed by the advancing direction of the three parts is θ2.

12. The method of claim 11, wherein if the first diagonal of the La direction of the diagonal of the directions d and d chamfered portion before it is chamfered on the refraction portion of the second section x x = d * (0.52 + 0.65е -1.35 W2 / H) The interfacing assembly of the electrical inspection apparatus, wherein W2 represents the line width of the second portion, and H represents the thickness of the dielectric when the signal path is implemented by a multilayer printed circuit board.

12. The interfacing assembly of claim 11, wherein the fourth portions constitute an impedance converter.

The interfacing assembly of claim 1, wherein the signal paths are provided by a coplanar waveguide (CPW) structure in which signal-line and ground are coplanar.

18. The interface assembly of claim 17, wherein said impedance matching is provided by adjusting a gap between said signal-line and said ground.

The method of claim 18, wherein the signal-line and the ground material is silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), nickel-chromium (NiCr) or An interfacing assembly of an electrical inspection device, comprising an alloy thereof.

A substrate structure for connecting a plurality of inspected objects for inspecting an electrical state and a tester for determining an electrical state of the inspected objects;

A plurality of probes positioned on one surface of the substrate structure and in electrical contact with the inspected objects;

A channel terminal disposed on the other surface of the substrate structure and in electrical contact with the tester; And

And an interface having signal paths between the probes and the channel terminal via the substrate structure and providing impedance matching through its structure.

The substrate structure of claim 20, wherein the substrate structure includes a single structure in which the probes are located on one surface and the channel terminal is located on the other surface, or a first substrate in which the probe is located, a second substrate in which the channel terminal is located, and And a composite structure having a connecting portion electrically connecting between the first substrate and the second substrate.

The method of claim 21 wherein the signal paths are

A first signal path carrying an electrical signal from the tester; And

And at least one second signal path for transmitting the electrical signal from the first signal path to the subjects through the plurality of probes, wherein the first signal path and the second signal path are impedance in their own structure. And electrical matching device.

23. The electrical inspection device of claim 22, wherein the first and second signal paths consist of a strip line or a micro strip line.

Providing a substrate structure for connecting between a test subject for inspecting an electrical state and a tester for determining an electrical state of the test subject;

Providing signal paths through the interior of the substrate structure to interface electrical signals between one side and the other side of the substrate structure;

Differently forming a line width of a portion of the signal paths provided to the signal path;

Positioning a probe in electrical contact with the test object on one surface of the substrate structure to be electrically connected to the signal path; And

Positioning a channel terminal electrically connected to the tester on the other surface of the substrate structure to be electrically connected to the signal path.

25. The method of claim 24, wherein the signal path is a strip line or a micro strip line and the material of the signal path is silver, copper, aluminum, brass, tungsten, nickel, ruthenium oxide (RuO), tantalum nitride (Ta _x N), Nickel-chromium (NiCr) or an alloy thereof.

The method of claim 24, wherein forming the signal paths comprises:

Forming a first signal path to achieve impedance matching using an impedance converter or T-cushion structure and to carry electrical signals from the tester; And

Transferring the electrical signal from the first signal path to the subjects through the plurality of probes and forming at least one second signal path to achieve impedance matching using an impedance converter or a T-cushion structure; The manufacturing method of the electrical test apparatus characterized by the above-mentioned.