KR100948304B1 - Method of manufacturing a transistor - Google Patents

Method of manufacturing a transistor Download PDF

Info

Publication number
KR100948304B1
KR100948304B1 KR1020070139929A KR20070139929A KR100948304B1 KR 100948304 B1 KR100948304 B1 KR 100948304B1 KR 1020070139929 A KR1020070139929 A KR 1020070139929A KR 20070139929 A KR20070139929 A KR 20070139929A KR 100948304 B1 KR100948304 B1 KR 100948304B1
Authority
KR
South Korea
Prior art keywords
active region
forming
impurity
transistor
manufacturing
Prior art date
Application number
KR1020070139929A
Other languages
Korean (ko)
Other versions
KR20090071978A (en
Inventor
고광영
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139929A priority Critical patent/KR100948304B1/en
Publication of KR20090071978A publication Critical patent/KR20090071978A/en
Application granted granted Critical
Publication of KR100948304B1 publication Critical patent/KR100948304B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

트랜지스터 제조 방법이 개시된다. 상기 트랜지스터 제조 방법은 반도체 기판 상에 활성 영역을 형성하고 상기 활성 영역을 격리시키는 소자 분리막을 형성하는 단계, 상기 활성 영역 상에 포토리소그래피를 이용하여 포토 레지스트 패턴을 형성하는 단계, 및 형성된 상기 포토 페지스트 패턴을 마스크로 사용하여 상기 활성 영역에 불순물을 주입 각도를 달리하여 복수 번 주입하여 복수의 드리프트 영역들을 형성하는 단계를 포함한다.A method of manufacturing a transistor is disclosed. The transistor manufacturing method may include forming an active region on the semiconductor substrate and forming an isolation layer to isolate the active region, forming a photoresist pattern on the active region using photolithography, and forming the photo peg And forming a plurality of drift regions by implanting impurities into the active region a plurality of times by using a streak pattern as a mask at different implant angles.

MOS 트랜지스터, STI(shallow trench Process). MOS transistor, shallow trench process (STI).

Description

트랜지스터 제조 방법{Method of manufacturing a transistor}Method of manufacturing a transistor

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 고전압 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a high voltage transistor.

최근 시장이 크게 확장되고 있는 LCD, PDP, OLED 등의 평판 디스플레이용 구동 LSI, 자동차용 LSI, OA 및 주변기기용 LSI, 및 모터 구동 LSI에 사용되는 회로는 고전압 소자와 저전압 소자를 한 칩 내에 집적하고 있다. 이러한 회로를 고전압 집적회로라고 하며, 고전압 집적회로를 설계하기 위해서는 저전압 CMOS 회로뿐만 아니라 고전압 MOS 소자에 대한 모델도 필요하다. The circuits used in driving LSIs for flat panel displays such as LCDs, PDPs and OLEDs, automotive LSIs, OA and peripheral LSIs, and motor-driven LSIs, which have recently expanded the market, integrate high voltage devices and low voltage devices in one chip. have. Such a circuit is called a high voltage integrated circuit, and in order to design a high voltage integrated circuit, a model for a high voltage MOS device as well as a low voltage CMOS circuit is required.

도 1은 일반적인 고전압 NMOS 트랜지스터의 단면도를 나타낸다. 도 1을 참조하면, 반도체 기판(미도시) 상에 활성 영역(예컨대, P-well, 10)이 정의된다.1 shows a cross-sectional view of a typical high voltage NMOS transistor. Referring to FIG. 1, an active region (eg, P-well) 10 is defined on a semiconductor substrate (not shown).

그리고 활성 영역들 간에 격리를 위하여 소자 분리막(shallow trench Process, STI; 30)이 형성되어야 하고, 고전압의 내압을 얻기 위해서 상기 활성 영역에 저농도의 N-드리프트 영역(20)이 형성되어야 한다.A isolation trench process (STI) 30 must be formed to isolate the active regions, and a low concentration N-drift region 20 must be formed in the active region to obtain a high voltage withstand voltage.

상기 N 드리프트 영역(20)의 그레이드된 정션 프로파일(graded junction profile)을 얻기 위해서는 고온의 드라이브-인(drive-in) 공정이 필요한데, 상기 드라이브-인 공정에 의한 상기 STI(30) 부분의 스트레스(stress)를 피하기 위해서는 상기 STI(30)를 형성하는 공정 전에 상기 N 드리프트 영역(20)을 형성하는 공정 및 상기 드라이브 인 공정이 수행되어야 한다.In order to obtain a graded junction profile of the N drift region 20, a high temperature drive-in process is required, and the stress of the portion of the STI 30 by the drive-in process ( In order to avoid stress, the process of forming the N drift region 20 and the drive-in process should be performed before the process of forming the STI 30.

상기 STI(30)를 형성하는 공정 전에 상기 N 드리프트 영역을 형성하는 공정 및 상기 드라이브 인 공정을 수행할 경우, 상기 N 드리프트 형성을 위한 별도의 마스크를 형성하는 공정이 필요하다. When the process of forming the N drift region and the drive-in process are performed before the process of forming the STI 30, a process of forming a separate mask for forming the N drift is necessary.

상기 N 드리프트 영역이 형성된 상기 활성 영역(10) 상에 게이트 산화막(40)이 형성되고, 형성된 상기 게이트 산화막(40) 위에 폴리 게이트(50)가 형성된다. 상기 폴리 게이트(50)의 양 측벽에 스페이서(60)가 형성되고, 상기 폴리 게이트(50)로부터 일정거리 이격된 영역에 소스 및 드레인 주입 공정을 통하여 소스 및 드레인(70)이 형성된다.A gate oxide layer 40 is formed on the active region 10 in which the N drift region is formed, and a poly gate 50 is formed on the gate oxide layer 40. Spacers 60 are formed on both sidewalls of the poly gate 50, and the source and drain 70 are formed in a region spaced apart from the poly gate 50 by a source and drain injection process.

본 발명이 이루고자 하는 기술적 과제는 소자 분리막 형성 후 드라이브-인 공정없이 그레이드된 정션 프로파일을 갖는 드리프트 영역을 형성할 수 있는 트랜지스터 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a transistor manufacturing method capable of forming a drift region having a graded junction profile without a drive-in process after forming an isolation layer.

상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 트랜지스터의 제조 방법은 반도체 기판 상에 활성 영역을 형성하고 상기 활성 영역을 격리시키는 소자 분리막을 형성하는 단계, 상기 활성 영역 상에 포토리소그래피를 이용하여 포 토 레지스트 패턴을 형성하는 단계, 및 형성된 상기 포토 페지스트 패턴을 마스크로 사용하여 상기 활성 영역에 불순물을 주입 각도를 달리하여 복수 번 주입하여 복수의 드리프트 영역들을 형성하는 단계를 포함한다.In accordance with another aspect of the present invention, a method of manufacturing a transistor includes forming an active region on a semiconductor substrate and forming an isolation layer for isolating the active region, and performing photolithography on the active region. Forming a photoresist pattern by using the photoresist pattern as a mask, and forming a plurality of drift regions by implanting impurities into the active region a plurality of times at different injection angles.

본 발명의 실시 예에 따른 트랜지스터 제조 방법은 소자 분리막 형성 후 고온의 드라이브-인 공정없이 그레이드된 정션 프로파일을 갖는 드리프트 영역을 형성하고, 별도의 추가 마스크 제작 공정없이 트랜지스터를 제조할 수 있는 효과가 있다.The transistor manufacturing method according to an embodiment of the present invention has the effect of forming a drift region having a graded junction profile without a high temperature drive-in process after forming a device isolation layer, and manufacturing a transistor without an additional mask fabrication process. .

이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.Hereinafter, the technical objects and features of the present invention will be apparent from the description of the accompanying drawings and the embodiments. Looking at the present invention in detail.

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타내는 공정 단면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a transistor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이 반도체 기판(미도시) 상에 MOS 트랜지스터의 활성 영역(10)을 정의한다. 예컨대, 상기 활성 영역(10)은 P형 우물(P-well)일 수 있다. As shown in FIG. 2A, an active region 10 of a MOS transistor is defined on a semiconductor substrate (not shown). For example, the active region 10 may be a P-well.

예컨대, NMOS 트랜지스터의 경우에는 상기 활성 영역(10)이 P형 우물이고, PMOS 트랜지스터의 경우는 상기 활성 영역(10)이 N형 우물이 된다. 상기 활성 영역(10)은 MOS 트랜지스터에서 소스 및 드레인 간에 채널(channel)을 형성하는 부분이 된다.For example, in the case of an NMOS transistor, the active region 10 is a P-type well, and in the case of a PMOS transistor, the active region 10 is an N-type well. The active region 10 becomes a part of forming a channel between a source and a drain in the MOS transistor.

상기 P형 우물을 형성하기 위하여 먼저 상기 반도체 기판(미도시) 상에 에피텍셜(Epitaxial, 이하 "에피"이라 한다)층을 성장시켜, P형 불순물인 붕소(boron)로 약하게 도핑한다. 그리고 초기 산화층을 성장시킨 후 포토리소그래피를 이용하여 상기 활성 영역(10)을 패턴화시키기 위한 마스크를 형성하고, 형성된 마스크에 따라 N형 불순물을 고에너지로 이온 주입하여 상기 활성 영역(10)을 형성한다.In order to form the P-type well, an epitaxial layer is first grown on the semiconductor substrate (not shown) and lightly doped with boron, which is a P-type impurity. After the initial oxide layer is grown, a mask for patterning the active region 10 is formed by photolithography, and the active region 10 is formed by ion implanting N-type impurities with high energy according to the formed mask. do.

그리고 상기 활성 영역(10)을 분리시키기 위한 소자 분리막(Shallow Trench isolation, STI; 20)을 형성한다.A shallow trench isolation (STI) 20 is formed to separate the active region 10.

도 2b에 도시된 바와 같이 상기 소자 분리막(20)이 형성된 반도체 기판 상에 포토리소그래피(photolithography)를 사용하여 제1 포토 레지스트 패턴(30)을 형성한다. 상기 제1 포토 레지스트 패턴(30)은 상기 활성 영역(10)에 드리프트 영역을 형성하기 위하여 패턴화된다.As shown in FIG. 2B, the first photoresist pattern 30 is formed on the semiconductor substrate on which the device isolation layer 20 is formed by using photolithography. The first photoresist pattern 30 is patterned to form a drift region in the active region 10.

형성된 상기 제1 포토 레지스트 패턴(30)을 마스크로 사용하여 상기 활성 영역(10)에 불순물(예컨대, 인 또는 비소)을 주입 각도를 달리하여 복수 번 주입하여 복수의 드리프트 영역들(예컨대, N 드리프트 영역들)을 형성한다. Using the formed first photoresist pattern 30 as a mask, a plurality of drift regions (eg, N drift) are implanted a plurality of times by varying an implantation angle of impurities (for example, phosphorus or arsenic) into the active region 10. Regions).

불순물 주입 각도를 순차적으로 증가시키면서 상기 활성 영역(10)에 상기 불순물을 복수 번 주입할 수 있다.The impurity may be injected into the active region 10 a plurality of times while sequentially increasing the impurity implantation angle.

예컨대, 도 2b에 도시된 바와 같이, 먼저 상기 불순물을 상기 활성 영역(10)에 수직 방향(제1 틸트(tilt) = 0°)으로 주입시켜, 제1 드리프트 영역(40)을 형성할 수 있다.For example, as shown in FIG. 2B, the first drift region 40 may be formed by first implanting the impurities into the active region 10 in the vertical direction (first tilt = 0 °). .

다음으로 도 2c에 도시된 바와 같이 상기 불순물을 상기 활성 영역(10)에 수 직 방향으로부터 제2 틸트를 갖도록 주입시켜, 제2 드리프트 영역(50)을 형성할 수 있다. 상기 제2 틸트는 0°~ 30°일 수 있다.Next, as shown in FIG. 2C, the second drift region 50 may be formed by implanting the impurities into the active region 10 to have a second tilt from the vertical direction. The second tilt may be 0 ° to 30 °.

다음으로 도 2d에 도시된 바와 같이 상기 불순물을 상기 활성 영역(10)에 수직 방향으로부터 제3 틸트를 갖도록 주입시켜, 제3 드리프트 영역(60)을 형성할 수 있다. 상기 제3 틸트는 30°~ 60°일 수 있다.Next, as illustrated in FIG. 2D, the impurity may be implanted into the active region 10 to have a third tilt from the vertical direction to form the third drift region 60. The third tilt may be 30 ° to 60 °.

또한 불순물 주입 각도를 순차적으로 증가시킬 때마다 상기 불순물의 농도를 순차적으로 감소시키면서 상기 활성 영역에 상기 불순물을 복수 번 주입할 수 있다.Whenever the impurity implantation angle is sequentially increased, the impurity may be injected into the active region a plurality of times while sequentially decreasing the concentration of the impurity.

예컨대, 상기 제2 틸트로 주입시의 불순물의 농도는 상기 제1 틸트로 주입시의 불순물의 농도보다 낮게 하고, 상기 제3 틸트로 주입시의 불순물의 농도는 상기 제2 틸트로 주입시의 불순물의 농도보다 낮게 할 수 있다.For example, the concentration of the impurity at the time of injection with the second tilt is lower than the concentration of the impurity at the time of injection with the first tilt, and the concentration of the impurity at the time of injection with the third tilt is impurity at the time of injection with the second tilt. It can be lower than the concentration of.

불순물 주입 각도를 순차적으로 증가시킬 때마다 상기 불순물을 주입하기 위한 에너지를 순차적으로 증가시키면서 상기 활성 영역(10)에 상기 불순물을 복수 번 주입할 수 있다.Whenever the impurity implantation angle is sequentially increased, the impurity may be injected into the active region 10 a plurality of times while sequentially increasing the energy for injecting the impurity.

따라서 상기 제1 드리프트 영역, 상기 제2 드리프트 영역, 및 상기 제3 드리프트 영역이 순차적으로 형성될 때, 상기 불순물의 주입 각도(틸트의 정도)는 커지고, 불순물의 농도는 감소되며, 불순물을 주입하기 위한 에너지는 증가될 수 있다.Therefore, when the first drift region, the second drift region, and the third drift region are sequentially formed, the implantation angle (degree of tilt) of the impurity is increased, the concentration of the impurity is decreased, and the impurity is implanted. The energy for can be increased.

이렇게 농도가 서로 다른 상기 제1 드리프트 영역, 상기 제2 드리프트 영역, 및 상기 제3 드리프트 영역을 순차적으로 형성시켜 그레이드된 정션 프로파일을 갖는 드리프트 영역이 형성될 수 있다.The first drift region, the second drift region, and the third drift region having different concentrations may be sequentially formed to form a drift region having a graded junction profile.

따라서 드리프트 영역의 그레이드된 정션 프로파일을 얻기 위한 고온의 드라이브-인(drive-in) 공정을 생략할 수 있다. 또한 소자 분리막 형성 후 상기 그레이드된 정션 프로파일을 갖는 드리프트 영역을 형성하므로 추가 마스크를 별도로 형성할 필요가 없다.Thus, a high temperature drive-in process for obtaining a graded junction profile of the drift region can be omitted. In addition, since the drift region having the graded junction profile is formed after the device isolation layer is formed, it is not necessary to separately form an additional mask.

다음으로 RTP(rapid thermal process)을 통하여 주입된 불순물을 활성화시킨다.Next, the implanted impurities are activated through a rapid thermal process (RTP).

다음으로 도 2e에 도시된 바와 같이, 복수의 드리프트들(40, 50, 및 60)이 형성된 상기 활성 영역(10) 위에 산화막(oxide film, 미도시)을 성장시키고, 상기 산화막(미도시) 위에 폴리 실리콘(Polysilicon, 미도시)을 증착한다.Next, as shown in FIG. 2E, an oxide film (not shown) is grown on the active region 10 in which the plurality of drifts 40, 50, and 60 are formed, and on the oxide film (not shown). Polysilicon (not shown) is deposited.

상기 폴리 실리콘(미도시) 상에 포토리소그래피(Photolithography)를 이용하여 제2 포토 레지스트 패턴(미도시)을 형성한다. 그리고 상기 제2 포토 레지스트 패턴을 식각 마스크로 사용하여 상기 폴리 실리콘(미도시) 및 상기 산화막(미도시)을 선택적으로 식각하여 게이트 산화막(70) 및 폴리 게이트(72)를 형성한다. 이 때 이방성 플라즈마 식각 방법이 사용될 수 있다.A second photoresist pattern (not shown) is formed on the polysilicon (not shown) using photolithography. The gate oxide layer 70 and the poly gate 72 are formed by selectively etching the polysilicon (not shown) and the oxide layer (not shown) using the second photoresist pattern as an etching mask. At this time, an anisotropic plasma etching method may be used.

상기 폴리 게이트(72)의 양 측벽에 측벽 공간(sidewall spacer)인 스페이서(74)를 형성한다. 상기 스페이서(74)는 추후에 소스 및 드레인 주입이 커질수록 채널이 너무 가까워져 펀치스루(Punchthrough)가 발생되는 것을 방지하기 위하여 형성한다.Spacers 74, which are sidewall spacers, are formed on both sidewalls of the poly gate 72. The spacer 74 is formed to prevent the punchthrough from occurring because the channel is too close in the future as the source and drain implantation increases.

상기 폴리 게이트(72)가 형성된 반도체 기판(미도시) 상에 포토리소그래피를 이용하여 제3 포토 레지스트 패턴(미도시)을 형성한다. 상기 제3 포토 레지스트 패 턴(미도시)은 상기 제1 드리프트 영역(40) 중 일부에만 마스크 창(window)을 갖도록 형성될 수 있다.A third photoresist pattern (not shown) is formed on the semiconductor substrate (not shown) on which the poly gate 72 is formed by using photolithography. The third photoresist pattern (not shown) may be formed to have a mask window only in a portion of the first drift region 40.

상기 마스크 창을 통하여 상기 제1 드리프트 영역(40)에 소스 및 드레인 주입 공정(source and drain implant process)을 n+ 소스 및 드레인(80)을 형성한다.A source and drain implant process is formed in the first drift region 40 through the mask window to form an n + source and drain 80.

도 2f는 상기 폴리 게이트(72)의 양 측면의 P-well에 상기 제1 내지 제3 드리프트 영역들(40,50, 및 60)을 형성한 경우를 나타낸다. 상기 드리프트들(40,50, 및 60)은 상술한 바와 같이 형성될 수 있다FIG. 2F illustrates a case where the first to third drift regions 40, 50, and 60 are formed in P-wells on both sides of the poly gate 72. The drifts 40, 50, and 60 may be formed as described above.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 고전압 NMOS 트랜지스터의 단면도를 나타낸다. 1 shows a cross-sectional view of a typical high voltage NMOS transistor.

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타내는 공정 단면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a transistor according to an embodiment of the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: P-well, 20: STI,10: P-well, 20: STI,

30: 제1 포토 레지스트 패턴, 40: 제1 트리프트 영역,30: first photoresist pattern, 40: first trip region,

50: 제2 드리프트 영역, 60: 제3 드리프트 영역,50: second drift region, 60: third drift region,

70: 게이트 산화막, 72: 폴리 게이트,70: gate oxide film, 72: poly gate,

72: 스페이서, 80: n+ 소스 및 드레인.72: spacer, 80: n + source and drain.

Claims (4)

반도체 기판에 활성 영역을 형성하고, 상기 활성 영역을 격리시키는 소자 분리막을 형성하는 단계;Forming an active region in the semiconductor substrate and forming an isolation layer for isolating the active region; 상기 활성 영역 상에 포토리소그래피를 이용하여 포토 레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the active region using photolithography; 형성된 상기 포토 페지스트 패턴을 마스크로 사용하여 상기 활성 영역에 불순물을 주입 각도를 달리하여 복수 번 주입하여 복수의 드리프트 영역들을 형성하는 단계; 및Forming a plurality of drift regions by implanting impurities into the active region a plurality of times by using an implanted photoresist pattern as a mask at different implant angles; And 상기 복수의 드리프트 영역들이 형성된 상기 활성 영역 상에 게이트 산화막 및 폴리 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 제조 방법.And forming a gate oxide film and a poly gate on the active region in which the plurality of drift regions are formed. 제1항에 있어서, 상기 복수의 드리프트 영역들을 형성하는 단계는,The method of claim 1, wherein the forming of the plurality of drift regions comprises: 상기 주입 각도를 순차적으로 증가시키면서 상기 활성 영역에 상기 불순물을 복수 번 주입하는 것을 특징으로 하는 트랜지스터 제조 방법.And implanting the impurity into the active region a plurality of times while sequentially increasing the implantation angle. 제2항에 있어서, 상기 복수의 드리프트 영역들을 형성하는 단계는,The method of claim 2, wherein the forming of the plurality of drift regions comprises: 상기 불순물의 농도를 순차적으로 감소시키면서 상기 활성 영역에 상기 불순물을 복수 번 주입하는 것을 특징으로 하는 트랜지스터 제조 방법.And implanting the impurity a plurality of times into the active region while sequentially decreasing the concentration of the impurity. 제3항에 있어서, 상기 복수의 드리프트 영역들을 형성하는 단계는,The method of claim 3, wherein the forming of the plurality of drift regions comprises: 상기 불순물을 주입하기 위한 에너지를 순차적으로 증가시키면서 상기 활성 영역에 상기 불순물을 복수 번 주입하는 것을 특징으로 하는 트랜지스터 제조 방법.And implanting the impurity a plurality of times in the active region while sequentially increasing the energy for injecting the impurity.
KR1020070139929A 2007-12-28 2007-12-28 Method of manufacturing a transistor KR100948304B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139929A KR100948304B1 (en) 2007-12-28 2007-12-28 Method of manufacturing a transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139929A KR100948304B1 (en) 2007-12-28 2007-12-28 Method of manufacturing a transistor

Publications (2)

Publication Number Publication Date
KR20090071978A KR20090071978A (en) 2009-07-02
KR100948304B1 true KR100948304B1 (en) 2010-03-17

Family

ID=41329256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139929A KR100948304B1 (en) 2007-12-28 2007-12-28 Method of manufacturing a transistor

Country Status (1)

Country Link
KR (1) KR100948304B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689903A (en) * 1992-09-08 1994-03-29 New Japan Radio Co Ltd Manufacture of mos field-effect transistor
US6198131B1 (en) 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
KR20060006593A (en) * 2004-07-16 2006-01-19 매그나칩 반도체 유한회사 Method for manufacturing the high voltage transistor
KR20060024805A (en) * 2005-12-19 2006-03-17 샤프 가부시키가이샤 Semiconductor device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689903A (en) * 1992-09-08 1994-03-29 New Japan Radio Co Ltd Manufacture of mos field-effect transistor
US6198131B1 (en) 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
KR20060006593A (en) * 2004-07-16 2006-01-19 매그나칩 반도체 유한회사 Method for manufacturing the high voltage transistor
KR20060024805A (en) * 2005-12-19 2006-03-17 샤프 가부시키가이샤 Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR20090071978A (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101373534B1 (en) Semiconductor devices and method of fabrication
US7575977B2 (en) Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US6794235B1 (en) Method of manufacturing a semiconductor device having a localized halo implant
KR100602096B1 (en) A method for manufacturing a semiconductor device
US9711593B2 (en) Dummy gate for a high voltage transistor device
US8133790B2 (en) Semiconductor device and method for fabricating the same
US9306057B2 (en) Metal oxide semiconductor devices and fabrication methods
US20120261766A1 (en) Compensated Isolated P-WELL DENMOS Devices
KR100937667B1 (en) Method of manufacturing a transistor
KR20090073410A (en) Method of manufacturing a transistor and the transistor
US20130095630A1 (en) Threshold mismatch and iddq reduction using split carbon co-implantation
US20170069755A1 (en) Embedded sige process for multi-threshold pmos transistors
KR100806790B1 (en) Method for manufacturing semiconductor device
CN102956494B (en) Semiconductor device and manufacture method thereof
KR100948304B1 (en) Method of manufacturing a transistor
KR100840659B1 (en) Method for Manufacturing DEMOS Device
TWI431777B (en) High voltage metal-oxide-semiconductor transistor and manufacturing method thereof
JP5205779B2 (en) Semiconductor device manufacturing method and semiconductor device
US9224653B2 (en) Integrated circuit and method of forming the integrated circuit with improved logic transistor performance and SRAM transistor yield
KR100685879B1 (en) Semiconductor Device and Fabricating Method Thereof
KR100613349B1 (en) semiconductor device including gate having two or more operating voltage and fabrication method thereof
KR20090071980A (en) Method of manufacturing a transistor
JP2010028054A (en) Semiconductor device and method of manufacturing the same
US20130109141A1 (en) Transistors with different threshold voltages
US8906770B2 (en) Semiconductor structure that reduces the effects of gate cross diffusion and method of forming the structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee