KR100948066B1 - On die termination device and method for calibration of same - Google Patents

On die termination device and method for calibration of same Download PDF

Info

Publication number
KR100948066B1
KR100948066B1 KR1020080033675A KR20080033675A KR100948066B1 KR 100948066 B1 KR100948066 B1 KR 100948066B1 KR 1020080033675 A KR1020080033675 A KR 1020080033675A KR 20080033675 A KR20080033675 A KR 20080033675A KR 100948066 B1 KR100948066 B1 KR 100948066B1
Authority
KR
South Korea
Prior art keywords
calibration
termination
code
resistor
input
Prior art date
Application number
KR1020080033675A
Other languages
Korean (ko)
Other versions
KR20090108312A (en
Inventor
박창근
김용주
한성우
송희웅
오익수
김형수
황태진
최해랑
이지왕
장재민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080033675A priority Critical patent/KR100948066B1/en
Publication of KR20090108312A publication Critical patent/KR20090108312A/en
Application granted granted Critical
Publication of KR100948066B1 publication Critical patent/KR100948066B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체장치의 입/출력 노드에서의 임피던스 매칭을 위해 사용되는 온 다이 터미네이션 장치에 관한 것으로, 본 발명에 따른 온 다이 터미네이션 장치는, 각각 서로 다른 입/출력 노드를 터미네이션 시키는 다수의 터미네이션 저항부; 상기 다수의 터미네이션 저항부 중 하나를 캘리브래이션 회로와 연결시켜주는 선택부; 및 상기 선택부에 의해 연결된 터미네이션 저항부와 외부저항의 저항값을 비교해가며 상기 연결된 터미네이션 저항부의 캘리브래이션 코드를 생성하는 상기 캘리브래이션 회로를 포함한다.The present invention relates to an on die termination device used for impedance matching at an input / output node of a semiconductor device. The on die termination device according to the present invention includes a plurality of termination resistors for terminating different input / output nodes. part; A selection unit connecting one of the plurality of termination resistors to a calibration circuit; And the calibration circuit comparing the resistance values of the termination resistor connected to the selector with the external resistor and generating a calibration code of the connected termination resistor.

온 다이 터미네이션, 캘리브래이션, 임피던스 매칭 On Die Termination, Calibration, Impedance Matching

Description

온 다이 터미네이션 장치 및 이의 캘리브래이션 방법{On die termination device and method for calibration of same}On die termination device and method for calibration of same

본 발명은 캘리브래이션 코드를 이용해 터미네이션 저항값을 결정하는 온 다이 터미네이션 장치에 있어서, 터미네이션 저항값의 정확도를 높이기 위한 기술에 관한 것이다.The present invention relates to a technique for increasing the accuracy of a termination resistance value in an on-die termination apparatus for determining a termination resistance value using a calibration code.

CPU, 메모리 및 게이트 어레이 등과 같이 직접회로 칩으로 구현되는 다양한 반도체장치들(semiconductor device)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체장치는 외부에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.Various semiconductor devices implemented as integrated circuit chips such as CPUs, memories and gate arrays are incorporated into various electrical products such as personal computers, servers or workstations. In most cases, the semiconductor device has a receiving circuit for receiving various signals transmitted from the outside through the input pad and an output circuit for providing the internal signal to the outside through the output pad.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙 폭이 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, 부정합 이라고도 함)에 따른 신호의 반사도 심각해진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화 등에 기인하여 발생된다. 임피던스 미스매칭이 방생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup.hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.Meanwhile, as the operating speed of an electrical product is increased, the swing width of a signal interfaced between the semiconductor devices is gradually reduced. The reason is to minimize the delay time for signal transmission. However, as the swing width of the signal decreases, the influence on external noise increases, and the reflection of the signal due to impedance mismatching (also referred to as mismatch) at the interface stage becomes more serious. The impedance mismatch occurs due to external noise, fluctuation in power supply voltage, change in operating temperature, change in manufacturing process, or the like. When impedance mismatching occurs, high-speed data transfer is difficult and output data output from the data output terminal of the semiconductor device may be distorted. Therefore, when the receiving semiconductor device receives the distorted output signal to the input terminal, problems such as setup / hold fail or input level determination error may frequently occur.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 직접회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소스 터미네이션이 행해지고, 수신측에서는 상기 입력패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.In particular, a memory device that requires high speed of operation employs an impedance matching circuit called on die termination in the vicinity of a pad in an integrated circuit chip to solve the above problems. Typically, in an on die termination scheme, source termination by an output circuit is performed on the transmission side, and parallel termination is performed by a termination circuit connected in parallel with respect to the receiver circuit connected to the input pad on the receiver side.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Proces, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 따라 변화하는 캘리브래이션 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 캘리브래이션 코드를 이용하여 온 다이 터미네이션 장치의 터미네이션 저항값을 조정하게 된다(캘리브래이션 노드인 ZQ노드를 이용하여 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다).ZQ calibration refers to the process of generating a calibration code that changes as the PVT (Proces, Voltage, Temperature) process changes. The calibration generated as a result of the ZQ calibration A termination code is used to adjust the termination resistance of the on-die termination device (it is called ZQ calibration because calibration is performed using the ZQ node, which is a calibration node).

도 1은 캘리브래이션 동작을 하는 종래의 온 다이 터미네이션 장치의 전체 구성도이다.1 is an overall configuration diagram of a conventional on die termination apparatus for performing a calibration operation.

종래의 온 다이 터미네이션 장치는, 캘리브래이션 회로(110)와, 다수의 터미네이션 저항부(111, 112, 113, 114, 115)를 포함하여 구성된다.The conventional on die termination device includes a calibration circuit 110 and a plurality of termination resistors 111, 112, 113, 114, and 115.

캘리브래이션 회로(110)는, 외부저항(101)과 자신의 내부에 있는 캘리브래이션 저항부(터미네이션 저항부와 동일하게 구성됨)의 저항값을 비교해가며 캘리브래이션 코드(CAL_CODE<0:N>)를 생성한다. 캘리브래이션 코드(CAL_CODE<0:N>)는 터미네이션 저항부(111, 112, 113, 114, 115)의 저항값을 결정하는 코드로서 그 값이 반도체장치의 내부 조건에 따라 바뀌면서 반도체장치의 내부 조건이 변하더라도 터미네이션 저항부(111, 112, 113, 114, 115)가 일정한 저항값을 유지하도록 해준다. 캘리브래이션 회로(110)에 대한 보다 상세한 설명은 도 2와 함께 후술하기로 한다.The calibration circuit 110 compares the resistance value of the external resistor 101 with the resistance of the calibration resistor (which is configured in the same way as the termination resistor) inside the calibration code (CAL_CODE <0: N). >) The calibration code CAL_CODE <0: N> is a code for determining the resistance value of the termination resistors 111, 112, 113, 114, and 115. The value is changed according to the internal conditions of the semiconductor device. Termination resistors 111, 112, 113, 114, and 115 maintain a constant resistance even if conditions change. A more detailed description of the calibration circuit 110 will be described later with reference to FIG. 2.

다수의 터미네이션 저항부(111, 112, 113, 114, 115)는 반도체 칩의 각각의 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 터미네이션한다. 터미네이션 저항부(111, 112, 113, 114, 115) 각각은 내부에 다수의 병렬 저항들을 포함하고 있으며, 이들이 캘리브래이션 코드(CAL_CODE<0:N>)에 의해 온/오프 되며 알맞은 저항값으로 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 터미네이션한다.The plurality of termination resistors 111, 112, 113, 114, and 115 terminate each input / output node DQ0, DQ1,..., DQ7, DQS, and DQSB of the semiconductor chip. Each of the termination resistors 111, 112, 113, 114, and 115 includes a plurality of parallel resistors therein, which are turned on / off by a calibration code (CAL_CODE <0: N>). Terminate input / output nodes (DQ0, DQ1, ..., DQ7, DQS, DQSB).

입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)는 웨이퍼(wafer)의 관점에서 보자면 입/출력 패드(pad)라고도 볼 수 있으며 반도체 칩(chip)의 관점에서 보자면 입/출력 핀(pin)이라고 볼 수도 있다.The input / output nodes DQ0, DQ1, ..., DQ7, DQS, and DQSB can also be viewed as input / output pads from the wafer's point of view and from the semiconductor chip's point of view. It can also be thought of as an output pin.

도면은 반도체 메모리장치에 적용된 온 다이 터미네이션 장치의 예를 도시하고 있으므로, 입/출력 노드로 데이터 입/출력 노드(DQ0, DQ1,...DQ7)와 데이터 스 트로브 신호(DQS, DQSB)의 입/출력 노드를 도시하였다.Since the drawing shows an example of an on die termination device applied to a semiconductor memory device, the data input / output nodes DQ0, DQ1, ... DQ7 and data strobe signals DQS, DQSB are used as input / output nodes. I / O nodes are shown.

도 2는 도 1의 캘리브래이션 회로(110)의 상세 구성도이다.2 is a detailed configuration diagram of the calibration circuit 110 of FIG. 1.

도면에 도시된 바와 같이, 종래의 캘리브래이션 회로(110)는, 캘리브래이션 저항부(210), 비교부(220), 카운터부(230)를 포함하여 구성된다.As shown in the figure, the conventional calibration circuit 110 includes a calibration resistor 210, a comparator 220, a counter 230.

캘리브래이션 저항부(210)는 캘리브래이션 코드(CAL_CODE<0:N>)에 응답하여 각기 온/오프되는 다수의 병렬 저항을 포함하여 구성된다. 캘리브래이션 코드(CAL_CODE<0:N>)의 변화에 따라 온/오프되는 저항들의 종류 및 갯수가 바뀌기 때문에 캘리브래이션 저항부(210)의 전체 저항값은 캘리브래이션 코드(CAL_CODE<0:N>)에 의해 결정되게 된다.The calibration resistor unit 210 includes a plurality of parallel resistors, each of which is turned on and off in response to the calibration code CAL_CODE <0: N>. Since the type and number of on / off resistors are changed according to the change of the calibration code (CAL_CODE <0: N>), the total resistance value of the calibration resistor unit 210 is the calibration code (CAL_CODE <0: N>).

비교부(220)는 일반적인 비교기로 구성될 수 있으며, 기준전압(VREF, 일반적으로 1/2VDD의 레벨을 가진다)의 레벨과 캘리브래이션 노드(ZQ)의 전압 레벨을 비교하여 업/다운 신호(UP/DN)를 출력한다.The comparator 220 may be configured as a general comparator, and compares the level of the reference voltage VREF (generally having a level of 1 / 2VDD) with the voltage level of the calibration node ZQ to determine the up / down signal ( UP / DN).

그리고 카운터부(230)는 비교부(220)의 출력 값에 따라 캘리브래이션 코드(CAL_CODE<0:N>)를 카운팅한다. 업 신호 입력시 캘리브래이션 코드(CAL_CODE<0:N>)값을 증가시키고 다운 신호 입력시 캘리브래이션 코드(CAL_CODE<0:N>)값을 감소시킨다.The counter 230 counts the calibration codes CAL_CODE <0: N> according to the output value of the comparator 220. When the up signal is input, the calibration code CAL_CODE <0: N> is increased, and when the down signal is input, the calibration code CAL_CODE <0: N> is decreased.

전체적인 동작을 보면, 비교부(220)는 외부저항(201)과 캘리브래이션 저항부(210)의 저항비에 따라 변하는 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF)을 비교하여 업/다운 신호(UP/DN)를 생성한다. 카운터부(230)는 업/다운 신호(UP/DN)에 따라 캘리브래이션 코드(CAL_CODE<0:N>)를 가감하는데 가감된 캘리브 래이션 코드(CAl_CODE<0:N>)는 캘리브래이션 저항부(210)에 입력되어 캘리브래이션 저항부(210)의 전체 저항값을 변경하게 되고, 이는 다시 캘리브래이션 노드(ZQ)의 전압값을 변화시킨다. 이러한 동작은 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF)의 전압이 같아질 때까지 반복된다.Referring to the overall operation, the comparator 220 compares the voltage of the calibration node ZQ and the reference voltage VREF, which are changed according to the resistance ratio of the external resistor 201 and the calibration resistor 210, to be increased. Generate a / down signal (UP / DN). The counter unit 230 adds or subtracts the calibration code CAL_CODE <0: N> according to the up / down signal UP / DN, and the adjusted calibration code CAl_CODE <0: N> is calibrated. It is input to the resistance resistor 210 to change the overall resistance value of the calibration resistor 210, which in turn changes the voltage value of the calibration node (ZQ). This operation is repeated until the voltage of the calibration node ZQ is equal to the voltage of the reference voltage VREF.

캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF)의 전압이 같다는 것은 캘리브래이션 저항부(210)의 전체 저항값이 외부저항(201)의 저항값과 동일하다는 것을 의미하게 된다. 따라서 캘리브래이션 동작이 완성되면, 캘리브래이션 코드(CAL_CODE<0:N>)는 캘리브래이션 저항부(210)가 외부저항(201)의 저항값과 동일한 값을 갖게 하는 코드값을 가지게 된다. 이렇게 생성된 캘리브래이션 코드(CAL_CODE)는 캘리브래이션 저항부(210)와 동일하게 구성되며 입/출력 노드(DQ0, DQ1,...,DQ7, DQS, DQSB)를 터미네이션시키는 터미네이션 저항부(111, 112, 113, 114, 115)로 입력되어 터미네이션 저항부(111, 112, 113, 114, 115)가 알맞은 터미네이션 저항값을 가질 수 있게 한다.The same voltage of the calibration node ZQ and the voltage of the reference voltage VREF means that the total resistance of the calibration resistor 210 is the same as the resistance of the external resistor 201. Therefore, when the calibration operation is completed, the calibration code CAL_CODE <0: N> has a code value such that the calibration resistor unit 210 has the same value as the resistance value of the external resistor 201. . The generated calibration code (CAL_CODE) is configured in the same way as the calibration resistor 210 and the termination resistor for terminating the input / output nodes DQ0, DQ1, ..., DQ7, DQS, and DQSB ( 111, 112, 113, 114, and 115 to allow the termination resistors 111, 112, 113, 114, and 115 to have appropriate termination resistance values.

도 3은 도 1의 터미네이션 저항부(111, 112, 113, 114, 115) 중 하나(111)를 도시한 도면이다.3 is a diagram illustrating one 111 of the termination resistors 111, 112, 113, 114, and 115 of FIG. 1.

도면에 도시된 바와 같이, 터미네이션 저항부(111)는 캘리브래이션 회로(110) 내의 캘리브래이션 저항부(210)와 동일하게 구성된다. 터미네이션 저항부(111) 내의 병렬 저항들은 각각 캘리브래이션 코드(CAL_CODE<0:N>)에 응답하여 온/오프되며 알맞은 터미네이션 저항값을 갖게 된다.As shown in the figure, the termination resistor 111 is configured in the same manner as the calibration resistor 210 in the calibration circuit 110. The parallel resistors in the termination resistor unit 111 are turned on / off in response to the calibration codes CAL_CODE <0: N> and have appropriate termination resistance values.

외부저항이 240Ω인 경우 캘리브래이션 동작이 완성되면 캘리브래이션 저항 부(210)도 240Ω의 저항값을 가지게 된다. 그리고 터미네이션 저항부(111)도 캘리브래이션 저항부(210)와 동일하게 구성되므로 터미네이션 저항부(111)도 240Ω의 저항값을 가지게 될 것이다. 그러나 터미네이션 저항부(111)는 항상 240Ω의 저항값으로 입/출력 노드(DQ0)를 터미네이션 시키는 것은 아니다. 120Ω 또는 60Ω 등의 저항값으로도 입/출력 노드(DQ0)를 터미네이션 시킬 수도 있다. 이러한 경우에는 도면과 같은 터미네이션 저항부(111)가 2개 또는 4개가 병렬로 연결되어 120Ω 또는 60Ω 등의 저항값으로 입/출력 노드(111)를 터미네이션 시킬 수 있도록 한다.If the external resistance is 240Ω, when the calibration operation is completed, the calibration resistor unit 210 also has a resistance value of 240Ω. And since the termination resistor 111 is also configured in the same way as the calibration resistor 210, the termination resistor 111 will also have a resistance value of 240Ω. However, the termination resistor unit 111 does not always terminate the input / output node DQ0 with a resistance value of 240Ω. The input / output node DQ0 can also be terminated with a resistance value such as 120Ω or 60Ω. In this case, two or four termination resistors 111 as shown in the drawing may be connected in parallel to terminate the input / output node 111 with a resistance value such as 120Ω or 60Ω.

240Ω의 저항을 2개 병렬로 연결하면 120Ω의 저항값을 가지게 되고, 240Ω의 저항을 4개 병렬로 연결하면 60Ω의 저항값을 가지게 되기 때문이다. 물론 터미네이션 저항부(111) 하나만이 입/출력 노드(DQ0)를 터미네이션시켜 240Ω의 저항값으로 입/출력 노드(DQ0)를 터미네이션 시키는 것도 가능하다.This is because connecting two 240Ω resistors in parallel has a resistance of 120Ω, and connecting four 240Ω resistors in parallel has a resistance of 60Ω. Of course, only one termination resistor unit 111 may terminate the input / output node DQ0 to terminate the input / output node DQ0 with a resistance of 240 Ω.

이상에서 살펴본 종래의 온 다이 터미네이션 장치는, 캘리브래이션 회로(110)에서 캘리브래이션 코드(CAL_CODE<0:N>)를 생성하고, 생성된 캘리브래이션 코드(CAL_CODE<0:N>)를 각 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)에 위치한 터미네이션 저항부들(111, 112, 113, 114, 115)로 전달해 각 터미네이션 저항부들(111, 112, 113, 114, 115)의 터미네이션 저항값을 결정한다.The conventional on-die termination apparatus described above generates a calibration code (CAL_CODE <0: N>) in the calibration circuit 110 and generates the generated calibration code (CAL_CODE <0: N>). Transfers to the termination resistors 111, 112, 113, 114, and 115 located at the input / output nodes DQ0, DQ1, ..., DQ7, DQS, and DQSB, respectively. , Determines the termination resistance value of (115).

터미네이션 저항부들(111, 112, 113, 114, 115)은 각 입/출력 노드들(DQ0, DQ1,...DQ7, DQS, DQSB)에 위치하게 되고, 입/출력 노드들(DQ0, DQ1,...,DQ7, DQS, DQSB)의 갯수가 다수개이므로, 터미네이션 저항부들(111, 112, 113, 114, 115)은 서로 상당히 큰 물리적 거리를 두고 분포하게 된다. 따라서 직접회로 상에서 구현 할 경우, 공정 차이(process variation)에 의하여, 각 터미네이션 저항부들(111, 112, 113, 114, 115)은 의도와는 다르게 서로 다른 회로 특성을 가지게 될 수 있다.The termination resistors 111, 112, 113, 114, and 115 are positioned at the respective input / output nodes DQ0, DQ1,... DQ7, DQS, and DQSB, and the input / output nodes DQ0, DQ1, Since the number of DQ7, DQS, and DQSB is large, the termination resistors 111, 112, 113, 114, and 115 are distributed with a substantially large physical distance from each other. Therefore, when implemented on an integrated circuit, due to process variation, each of the termination resistors 111, 112, 113, 114, and 115 may have different circuit characteristics from the intended purpose.

각 터미네이션 저항부들(111, 112, 113, 114, 115)이 서로 다른 회로 특성을 가지게 된다면, 각 터미네이션 저항부들(111, 112, 113, 114, 115)이 정확한 저항값을 가지기 위해 필요한 캘리브래이션 코드값(CAL_CODE<0:N>)은 서로 다를 수밖에 없다. 그러나 종래의 온 다이 터미네이션 장치에서는 모든 터미네이션 저항부들(111, 112, 113, 114, 115)이 동일한 캘리브래이션 코드(CAL_CODE<0:N>)를 입력받는다. 그러므로 각 터미네이션 저항부들(111, 112, 113, 114, 115)이 갖는 터미네이션 저항값은 본래의 목표와는 다르게 다른 값을 갖게 된다는 문제가 있다.If each of the termination resistors 111, 112, 113, 114, and 115 has different circuit characteristics, the calibration necessary for each of the termination resistors 111, 112, 113, 114, and 115 to have an accurate resistance value is required. The code values CAL_CODE <0: N> are inevitably different. However, in the conventional on-die termination device, all termination resistors 111, 112, 113, 114, and 115 receive the same calibration code CAL_CODE <0: N>. Therefore, there is a problem that the termination resistance values of the termination resistor parts 111, 112, 113, 114, and 115 have different values from the original targets.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 서로 물리적인 거리를 두고 존재하는 터미네이션 저항부들이, 모두 정확한 터미네이션 저항값을 가질 수 있게 하고자 하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and the purpose of the termination resistors existing at a physical distance from each other, to have an accurate termination resistance value.

상기한 목적을 달성하기 위한 본 발명에 따른 온 다이 터미네이션 장치는, 각각 서로 다른 입/출력 노드를 터미네이션 시키는 다수의 터미네이션 저항부; 상기 다수의 터미네이션 저항부 중 하나를 캘리브래이션 회로와 연결시켜주는 선택부; 및 상기 선택부에 의해 연결된 터미네이션 저항부와 외부저항의 저항값을 비교해가며 상기 연결된 터미네이션 저항부의 캘리브래이션 코드를 생성하는 상기 캘리브래이션 회로를 포함한다.On die termination device according to the present invention for achieving the above object, a plurality of termination resistors for terminating each different input / output node; A selection unit connecting one of the plurality of termination resistors to a calibration circuit; And the calibration circuit comparing the resistance values of the termination resistor connected to the selector with the external resistor and generating a calibration code of the connected termination resistor.

또한, 본 발명에 따른 온 다이 터미네이션 장치는, 각각 서로 다른 입/출력 노드를 터미네이션 시키는 다수의 터미네이션 저항부; 캘리브래이션 코드의 생성을 위한 캘리브래이션 저항부; 상기 다수의 터미네이션 저항부와 상기 캘리브래이션 저항부 중 하나를 캘리브래이션 회로와 연결시키주는 선택부; 상기 선택부에 의해 연결된 저항부의 저항값과 외부저항의 저항값을 비교해가며 상기 연결된 저항부의 캘리브래이션 코드를 생성하는 상기 캘리브래이션 회로; 및 상기 캘리브래이션 저항부와 상기 캘리브래이션 회로의 초기 캘리브래이션 결과 생성된 캘리브래이션 코 드와 온 다이 터미네이션 장치의 동작 중 생성된 캘리브래이션 코드의 차이값을 상기 다수의 터미네이션 저항부로 전달해, 상기 다수의 터미네이션 저항부가 자신의 캘리브래이션 코드 값을 수정할 수 있도록 하는 업데이트 회로를 포함한다.In addition, the on-die termination device according to the present invention, each of the plurality of termination resistors for terminating different input / output nodes; A calibration resistor unit for generating a calibration code; A selection unit for connecting one of the plurality of termination resistors and the calibration resistor to a calibration circuit; The calibration circuit comparing the resistance of the resistor connected by the selector with the resistance of the external resistor and generating a calibration code of the connected resistor; And a difference value between a calibration code generated as a result of the initial calibration of the calibration resistor and the calibration circuit and a calibration code generated during the operation of the on-die termination device to the plurality of termination resistors. And, update circuitry to allow the plurality of termination resistors to modify their calibration code values.

또한, 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 방법은, 다수의 입/출력 노드 중 하나를 외부저항이 연결되어 있는 캘리브래이션 노드에 연결하는 단계; 및 상기 연결된 입/출력 노드를 터미네이션 하는 터미네이션 저항부와 상기 외부저항의 저항값을 비교해 해당 터미네이션 저항부의 캘리브래이션 코드를 생성하는 단계를 포함하며, 상기 두 단계는 상기 다수의 입/출력 노드를 바꾸어가며 수행되어, 각각의 입/출력 노드 별로 캘리브래이션 코드를 생성하는 것을 특징으로 한다.In addition, the calibration method of the on-die termination device according to the present invention comprises the steps of connecting one of the plurality of input / output nodes to the calibration node is connected to the external resistor; And generating a calibration code of the termination resistor unit by comparing a resistance value of the termination resistor unit with the termination resistor unit for terminating the connected input / output nodes, wherein the two steps include the plurality of input / output nodes. It is performed by changing, generating a calibration code for each input / output node.

바람직하게는, 상기 캘리브래이션 방법은 온 다이 터미네이션 장치의 동작 초기에 이루어지며, 초기 동작 이후에, 캘리브래이션 저항부를 상기 캘리브래이션 노드에 연결하여 캘리브래이션 코드의 생성을 하며, 상기 캘리브래이션 저항부를 통해 얻어지는 캘리브래이션 코드의 코드값 변화를 각각의 터미네이션 저항부로 업데이트해 주는 단계를 더 포함하는 것을 특징으로 할 수 있다.Preferably, the calibration method is performed at the beginning of an operation of an on die termination device, and after the initial operation, a calibration resistor is connected to the calibration node to generate a calibration code. The method may further include updating the code value change of the calibration code obtained through the braze resistor to each termination resistor.

바람직하게는, 상기 캘리브래이션 방법은 온 다이 터미네이션 장치의 동작 초기에 이루어지며, 초기 동작 이후에, 상기 터미네이션 저항부 중 하나를 상기 캘리브래이션 노드에 연결하여 캘리브래이션 코드의 생성을 하며, 상기 캘리브래이션 코드의 코드값 변화를 나머지 터미네이션 저항부로 업데이트해 주는 단계를 더 포함하는 것을 특징으로 할 수 있다.Preferably, the calibration method is performed at the beginning of the operation of the on-die termination device, and after the initial operation, one of the termination resistors is connected to the calibration node to generate a calibration code. The method may further include updating a code value change of the calibration code to the remaining termination resistor.

본 발명은 각 입/출력 노드에 구비된 터미네이션 저항부마다 별도의 캘리브래이션 코드를 생성한다.The present invention generates a separate calibration code for each termination resistor provided in each input / output node.

따라서 터미네이션 저항부들이 서로 회로 특성이 상이하다 하더라도, 모두 정확한 저항값을 가지고 입/출력 노드를 터미네이션시킬 수 있다는 장점이 있다.Therefore, even if the termination resistors have different circuit characteristics, they all have the advantage of being able to terminate the input / output nodes with the correct resistance.

또한, 초기 동작 이후에는 여러번 캘리브래이션 동작을 수행함이 없이 캘리브래이션 코드의 변경값만을 각 터미네이션 저항부들로 업데이트 해줌으로써, 여러개의 캘리브래이션 코드를 사용하면서도 빠른 캘리브래이션 동작을 보장할 수 있다는 장점이 있다.In addition, after the initial operation, only the change value of the calibration code is updated to the termination resistors without performing the calibration operation several times, thereby ensuring fast calibration operation while using multiple calibration codes. There is an advantage.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 4는 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도이다.4 is a block diagram of an on die termination apparatus according to an embodiment of the present invention.

본 발명에 따른 온 다이 터미네이션 장치는, 각각 서로 다른 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 터미네이션 시키는 다수의 터미네이션 저항부(431~435); 다수의 터미네이션 저항부(431~435) 중 하나를 캘리브래이션 회로(410)와 연결시켜주는 선택부(420); 및 선택부(420)에 의해 연결된 터미네이션 저항부(431~435)와 외부저항(401)의 저항값을 비교해가며 연결된 터미네이션 저항 부(431~435)의 캘리브래이션 코드(CAL_CODE<0:N>)를 생성하는 캘리브래이션 회로(410)를 포함한다.On die termination device according to the present invention, a plurality of termination resistors (431 ~ 435) for terminating different input / output nodes (DQ0, DQ1, ..., DQ7, DQS, DQSB), respectively; A selection unit 420 for connecting one of the plurality of termination resistors 431 to 435 with the calibration circuit 410; And a calibration code (CAL_CODE <0: N>) of the termination resistors 431 to 435 which are compared with the resistance values of the termination resistors 431 to 435 connected by the selector 420 and the external resistor 401. And a calibration circuit 410 for generating C).

선택부(420)는 캘리브래이션 회로(410)와 다수의 터미네이션 저항부(431~435) 중 하나를 순차적으로 연결시킨다. SEL<0>가 인에이블되면 터미네이션 저항부(431)을 캘리브래이션 회로(410)에 연결시키며, SEL<1>이 인에이블되면 터미네이션 저항부(432)를, SEL<9>가 인에이블되면 터미네이션 저항부(435)를 캘리브래이션 회로(410)에 연결시킨다. 터미네이션 저항부(431~435)를 캘리브래이션 회로(410)에 연결시키는 것은, 각 터미네이션 저항부(431~435) 별로 별도의 캘리브래이션 코드(CAL_CODE<0:N>)를 생성하기 위함이므로 SEL<0:9> 신호는 캘리브래이션 동작에 필요한 시간만큼의 시간차를 두고 차례로 인에이블 시키면 된다.The selector 420 sequentially connects the calibration circuit 410 and one of the plurality of termination resistors 431 to 435. When SEL <0> is enabled, the termination resistor 431 is connected to the calibration circuit 410. When SEL <1> is enabled, the termination resistor 432 is enabled. When SEL <0> is enabled, the termination resistor 431 is enabled. The termination resistor 435 is connected to the calibration circuit 410. Connecting the termination resistors 431 to 435 to the calibration circuit 410 is for generating a separate calibration code (CAL_CODE <0: N>) for each of the termination resistors 431 to 435. The SEL <0: 9> signals can be enabled one after the other by the time required for the calibration operation.

선택부(420)는 캘리브래이션 회로(410) 내의 ZQ노드와 선택된 터미네이션 저항부(431~435)가 터미네이션하는 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 연결시키고, 캘리브래이션 회로(410) 내의 카운터부의 출력(CAL_CODE)과 선택된 터미네이션 저항부(431~435)의 캘리브래이션 코드 입력 노드들(CAL_CODE<0:N>_DQ0, CAL_CODE<0:N>_DQ1, ..., CAL_CODE<0:N>_DQ7, CAL_CODE<0:7>_DQS, CAL_CODE<0:7>_DQSB, 이하 이들을 함께 언급할 때는 CAL_CODE<0:N>_XX라 함)을 서로 연결한다. 그래야만 캘리브래이션 동작이 올바르게 이루어질 수 있기 때문이다.The selector 420 connects the ZQ node in the calibration circuit 410 and the input / output nodes DQ0, DQ1, ..., DQ7, DQS, and DQSB to which the selected termination resistors 431 to 435 terminate. The output of the counter portion CAL_CODE in the calibration circuit 410 and the calibration code input nodes CAL_CODE <0: N> _DQ0 and CAL_CODE <0: N> _DQ1 of the selected termination resistors 431 to 435. , ..., CAL_CODE <0: N> _DQ7, CAL_CODE <0: 7> _DQS, CAL_CODE <0: 7> _DQSB (hereinafter referred to as CAL_CODE <0: N> _XX) are connected together. Only then can calibration work properly.

캘리브래이션 회로(410)는 종래와 동일하게 비교부 및 카운터부를 포함하지만 캘리브래이션 저항부(도 2의 210)는 포함하지 않는다. 본 발명에서는 캘리브래이션 회로(410) 내에서 캘리브래이션 저항부(도 2의 210)가 제거된 대신에 터미네 이션 저항부들(431~435)이 그 자리에 번갈아 연결되면서 각자의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성하기 때문이다.The calibration circuit 410 includes a comparison unit and a counter unit as in the related art, but does not include a calibration resistor unit (210 of FIG. 2). In the present invention, instead of the calibration resistor (210 in FIG. 2) removed from the calibration circuit 410, the termination resistors 431 to 435 are alternately connected to their respective positions. This is because the code CAL_CODE <0: N> _XX is generated.

터미네이션 저항부들(431~435)은 기본적으로 종래와 동일하게 구성된다. 다만, 항상 캘리브래이션 회로(410)와 연결되지 아니하고 선택적으로 캘리브래이션 회로(410)와 연결되기 때문에, 캘리브래이션 회로(410)와 연결이 끊어졌을 때에도 자신의 캘리브래이션 코드값(CAL_CODE<0:N>_XX)을 유지하기 위한(플로팅 되지 않게 하기 위한) 래치수단을 포함할 수 있다. 래치수단은 간단하게 입/출력이 서로 연결된 인버터들로 구성될 수 있다. 캘리브래이션 코드(CAL_CODE<0:N>_XX)는 모두 N+1개의 신호로 구성되므로, 각각의 터미네이션 저항부(431~435)마다 2(N+1)개의 인버터를 포함하는 래치수단이 구비되면 될 것이다.Termination resistor parts 431 to 435 are basically configured in the same manner as in the prior art. However, since it is not always connected to the calibration circuit 410 and is selectively connected to the calibration circuit 410, even when the connection with the calibration circuit 410 is disconnected, its calibration code value (CAL_CODE < 0: N> _XX) to retain the latch means (not to float). The latch means may simply consist of inverters connected to one another for input / output. Since the calibration codes CAL_CODE <0: N> _XX are all composed of N + 1 signals, there are latch means including 2 (N + 1) inverters for each termination resistor part 431 to 435. Will be done.

참고로, 종래의 터미네이션 저항부들(도 1의 111, 112, 113, 114, 115)도, 그 설계에 따라 항상 캘리브래이션 코드들(CAL_CODE<0:N>)을 입력받지 아니하게 구성되는 경우가 있으며(예를 들어, 카운터부가 디스에이블되는 경우가 있을 수 있음), 외부의 제어신호에 의해 터미네이션 동작이 온/오프 되기도 한다. 이러한 터미네이션 저항부들은 이미 캘리브래이션 코드(CAL_CODE<0:N>)를 래치할 수 있는 래치수단이 구비되어 있을 것이므로, 새로운 래치수단을 필요로 하지는 않는다. 이러한 구성들은 본 발명의 기술분야에서 통상의 지식을 가진 자라면 잘 알고 있는 내용에 해당하므로 더 이상의 상세한 설명은 생략하기로 한다.For reference, when the conventional termination resistors 111, 112, 113, 114, and 115 of FIG. 1 are also configured not to receive the calibration codes CAL_CODE <0: N> according to the design thereof. (Eg, the counter may be disabled), and the termination operation may be turned on or off by an external control signal. These termination resistor parts will already have a latch means for latching the calibration code CAL_CODE <0: N>, and thus do not require a new latch means. These configurations correspond to the contents well known to those of ordinary skill in the art, so detailed descriptions thereof will be omitted.

본 발명의 전체적인 동작에 대해서 설명한다. 본 발명은 캘리브래이션 회로(410) 내에 캘리브래이션 저항부(도 2의 210)가 없는 대신에, 그 자리에 터미네 이션 저항부들(431~435)이 번갈아가면서 연결되어 각자의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성한다.The overall operation of the present invention will be described. According to the present invention, instead of the calibration resistor (210 in FIG. 2) in the calibration circuit 410, the termination resistors 431 to 435 are alternately connected to each other in place of the calibration resistor. Generate the code (CAL_CODE <0: N> _XX).

종래에는 캘리브래이션 회로(도 1의 110) 내에 캘리브래이션 저항부(도 2의 210)가 포함되어 있었으며, 캘리브래이션 저항부(210)의 저항값과 외부저항(101)의 저항값을 비교해가면서 캘리브래이션 코드(CAL_CODE<0:N>)를 생성했다. 그리고 동일한 캘리브래이션 코드(CAL_CODE<0:N>)를 모든 터미네이션 저항부들(111~115)에 공급해 터미네이션 저항부들(111~115)이 일정한 저항값을 갖도록 했다. 그러나 터미네이션 저항부(111~115)는 서로 상당한 거리를 두고 존재하기 때문에, 물리적인 특성에 서로 차이가 있을 수밖에 없었으며, 그 결과 터미네이션 저항부들(111~115)은 정확한 저항값을 갖기가 어려웠다.Conventionally, a calibration resistor (210 in FIG. 2) is included in the calibration circuit (110 in FIG. 1), and the resistance value of the calibration resistor unit 210 and the resistance value of the external resistor 101 are measured. In comparison, we generated a calibration code (CAL_CODE <0: N>). The same calibration code CAL_CODE <0: N> was supplied to all of the termination resistors 111 to 115 so that the termination resistors 111 to 115 have a constant resistance value. However, since the termination resistors 111 to 115 exist at a considerable distance from each other, there are inevitably different physical properties, and as a result, the termination resistors 111 to 115 have difficulty in obtaining accurate resistance values.

그러나 본 발명은 각각의 터미네이션 저항부들(431~435)을 캘리브래이션 회로(410)에 순차적으로 연결시켜가며 캘리브래이션 동작을 한다. 따라서 터미네이션 저항부(431~435)마다 각각의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 갖게 되고, 모든 터미네이션 저항부(431~435)가 정확한 저항값을 가질 수 있게 된다.However, in the present invention, each of the termination resistors 431 to 435 is sequentially connected to the calibration circuit 410 to perform a calibration operation. Therefore, each of the termination resistors 431 to 435 has a calibration code CAL_CODE <0: N> _XX, and all of the termination resistors 431 to 435 can have an accurate resistance value.

도 5는 도 4의 캘리브래이션 회로(410)의 상세 실시예 구성도이다.FIG. 5 is a detailed block diagram of the calibration circuit 410 of FIG. 4.

캘리브래이션 회로(410)는, 종래와 마찬가지로 외부저항이 연결된 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF, 일반적으로 1/2VDD)을 비교하는 비교부(510)와, 비교부(510)의 비교결과에 응답하여 캘리브래이션 코드(CAL_CODE<0:N>)를 카운팅하는 카운터부(520)를 포함한다. 그러나 종래와 같은 캘리브래이션 저항부(도 2의 210)는 포함하지 아니한다.The calibration circuit 410 includes a comparator 510 for comparing the voltage of the calibration node ZQ to which the external resistor is connected with the reference voltage VREF (generally 1 / 2VDD), and the comparator ( The counter unit 520 counts a calibration code CAL_CODE <0: N> in response to the comparison result of the 510. However, the conventional calibration resistor (210 of FIG. 2) is not included.

캘리브래이션 코드(CAL_CODE<0:N>)를 생성하는 캘리브래이션 동작시 종래의 캘리브래이션 저항부(210) 자리에는 터미네이션 저항부들(431~435)이 번갈아가며 연결된다. SEL<0> 신호가 인에이블되어 선택부(420)에서 터미네이션 저항부(431)를 선택하는 경우라면 캘리브래이션 노드(ZQ)와 DQ0 노드가 연결되며, CAL_CODE<0:N>_DQ0와 카운터의 출력 코드들(CAL_CODE<0:N>)이 연결된다. 즉, 종래의 캘리브래이션 저항부(210) 대신에 터미네이션 저항부(431)가 그대로 연결된다.In the calibration operation for generating the calibration code CAL_CODE <0: N>, the termination resistors 431 to 435 are alternately connected to the conventional calibration resistor 210. If the SEL <0> signal is enabled and the termination resistor 431 is selected by the selector 420, the calibration node ZQ and the DQ0 node are connected, and the CAL_CODE <0: N> _DQ0 and the counter Output codes CAL_CODE <0: N> are connected. That is, instead of the conventional calibration resistor 210, the termination resistor 431 is connected as it is.

따라서 캘리브래이션 회로(410)는 터미네이션 저항부(431)의 저항값과 외부저항(501)의 저항값을 비교하며 터미네이션 저항부(431)에 적합한 캘리브래이션 코드(CAL_CODE<0:N>=CAL_CODE<0:N>_DQ0)를 생성하게 된다.Therefore, the calibration circuit 410 compares the resistance value of the termination resistor unit 431 with the resistance value of the external resistor 501 and includes a calibration code CAL_CODE <0: N> = suitable for the termination resistor unit 431. CAL_CODE <0: N> _DQ0) will be generated.

캘리브래이션 회로(410)가 캘리브래이션 코드(CAL_CODE<0:N>)를 생성하는데 있어서, 종래의 캘리브래이션 저항부(210) 대신에 터미네이션 저항부(431~435)를 직접적으로 이용한다는 점을 제외하면, 캘리브래이션 회로(410)는 종래의 캘리브래이션 회로와 동일하게 동작하므로, 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.The calibration circuit 410 uses the termination resistors 431 to 435 directly instead of the conventional calibration resistor 210 in generating the calibration code CAL_CODE <0: N>. Except for the point, since the calibration circuit 410 operates in the same manner as the conventional calibration circuit, a detailed description thereof will be omitted.

도 6은 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 구성도이다.6 is a block diagram of an on-die termination device according to another embodiment of the present invention.

도 4의 실시예에서는 각각의 터미네이션 저항부(431~435)별로 별도의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성하는 실시예를 도시하였는데, 도 6의 실시예에서도 이와 동일하게 각각의 터미네이션 저항부(631~635)별로 별도의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성한다. 이에 더해서 도 6의 실시예는 일단 캘리브 래이션 코드들(CAL_CODE<0:N>_XX)이 생성된 후 반도체 칩 내의 조건들의 변경에 따른 코드 값의 변경을 업데이트 회로(640)에 의해 업데이트 해주는 방법을 더 개시한다.In the embodiment of FIG. 4, a separate calibration code CAL_CODE <0: N> _XX is generated for each of the termination resistors 431 to 435. Similarly to the embodiment of FIG. A separate calibration code CAL_CODE <0: N> _XX is generated for each termination resistor part 631 to 635. In addition, the embodiment of FIG. 6 updates the code value by the update circuit 640 according to the change of conditions in the semiconductor chip after the calibration codes CAL_CODE <0: N> _XX are generated. The method is further disclosed.

도 6의 실시예에 따른 본 발명의 온 다이 터미네이션 장치는, 각각 서로 다른 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 터미네이션 시키는 다수의 터미네이션 저항부(631~635); 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)의 생성을 위한 캘리브래이션 저항부(636); 다수의 터미네이션 저항부(631~635)와 캘리브래이션 저항부(636) 중 하나를 캘리브래이션 회로(610)와 연결시키주는 선택부(620); 선택부(620)에 의해 연결된 저항부(631~635, 636)의 저항값과 외부저항(601)의 저항값을 비교해가며 연결된 저항부(631~635, 636)의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성하는 캘리브래이션 회로(610); 및 캘리브래이션 저항부(636)와 캘리브래이션 회로(610)의 초기 캘리브래이션 결과 생성된 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)와 온 다이 터미네이션 장치의 동작 중 생성된 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)의 차이 값을 다수의 터미네이션 저항부(631~635)로 전달해, 다수의 터미네이션 저항부(631~635)가 자신의 캘리브래이션 코드(CAL_CODE<0:N>_XX) 값을 수정할 수 있도록 하는 업데이트 회로(640)를 포함한다.In the on-die termination apparatus of the present invention according to the embodiment of Figure 6, a plurality of termination resistors (631 ~ 635) for terminating different input / output nodes (DQ0, DQ1, ..., DQ7, DQS, DQSB) ); A calibration resistor unit 636 for generating a calibration code CAL_CODE <0: N> _DUMMY; A selection unit 620 for connecting one of the plurality of termination resistors 631 to 635 and the calibration resistor 636 to the calibration circuit 610; The calibration code (CAL_CODE <) of the connected resistors 631 to 635 and 636 is compared by comparing the resistance values of the resistors 631 to 635 and 636 connected by the selector 620 with the resistance values of the external resistor 601. Calibration circuit 610 to generate 0: N> _XX; And a calibration code (CAL_CODE <0: N> _DUMMY) generated as a result of the initial calibration of the calibration resistor unit 636 and the calibration circuit 610 and the calibration braille generated during the operation of the on-die termination device. The difference value of the acquisition code (CAL_CODE <0: N> _DUMMY) is transmitted to the plurality of termination resistors 631 to 635 so that the plurality of termination resistors 631 to 635 have their own calibration code (CAL_CODE <0: N &lt; RTI ID = 0.0 &gt; _XX) &lt; / RTI &gt;

캘리브래이션 저항부(636)는 종래의 캘리브래이션 저항부(도 2의 210)와 동일하게 구성되지만, SEL<10> 신호가 인에이블되는 경우에만 캘리브래이션 회로(610)와 연결되며, 그 이외의 경우에는 캘리브래이션 회로(610)와 연결되지 않는 다. 캘리브래이션 저항부(636)는 온 다이 터미네이션 장치의 동작 초기에 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)를 생성하고, 온 다이 터미네이션 장치의 동작 중에도 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)를 생성해, 그 코드(CAL_CODE<0:N>_DUMMY)의 차이값(변경값)을 업데이트 회로(640)가 각 터미네이션 저항부들(631~635)로 업데이트 해 줄 수 있게 하기 위해 구비되는 것으로 특정 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 터미네이션 하지는 않는다.The calibration resistor unit 636 is configured in the same manner as the conventional calibration resistor unit 210 of FIG. 2, but is connected to the calibration circuit 610 only when the SEL <10> signal is enabled. Otherwise, it is not connected to the calibration circuit 610. The calibration resistor unit 636 generates a calibration code (CAL_CODE <0: N> _DUMMY) at the beginning of the operation of the on-die termination device, and also generates a calibration code (CAL_CODE <0 :) during the operation of the on-die termination device. N> _DUMMY) to allow the update circuit 640 to update the termination resistors 631 to 635 with the difference (change value) of the code CAL_CODE <0: N> _DUMMY. It does not terminate specific input / output nodes DQ0, DQ1, ..., DQ7, DQS, DQSB.

업데이트 회로(640)는 온 다이 터미네이션 장치의 동작 초기에 캘리브래이션 저항부(636)와 캘리브래이션 회로(610)에 의해 생성되는 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)와, 온 다이 터미네이션 장치의 동작 중 캘리브래이션 저항부(636)와 캘리브래이션 회로(610)에 의해 생성되는 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)를 비교하여 그 차이값을 각각의 터미네이션 저항부(631~635)로 업데이트해 준다.The update circuit 640 includes a calibration code CAL_CODE <0: N> _DUMMY generated by the calibration resistor unit 636 and the calibration circuit 610 at the beginning of the operation of the on die termination device. During operation of the die termination device, the calibration code (CAL_CODE <0: N> _DUMMY) generated by the calibration resistor unit 636 and the calibration circuit 610 is compared, and the difference value is compared with each termination resistor. Update to minor (631 ~ 635).

선택부(620)는 온 다이 터미네이션 장치의 동작 초기에는 SEL<0:10> 신호를 순차적으로 인에이블시켜 모든 터미네이션 저항부(631~635) 및 캘리브래이션 저항부(636)가 자신만의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성할 수 있도록 한다. 그리고 초기 동작 이후에는 SEL<10> 신호만을 인에이블시켜, 캘리브래이션 저항부(636)만을 캘리브래이션 회로(610)와 연결시킨다. 초기동작 이후에는 캘리브래이션 저항부(636)만을 이용해 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)의 생성을 계속하고, 그 코드(CAL_CODE<0:N>_DUMMY)의 변경값을 각각의 터미네이션 저항부(631~635)로 업데이트해 주면 되기 때문이다.The selector 620 sequentially enables the SEL <0:10> signal at the beginning of the operation of the on-die termination device so that all of the termination resistors 631 to 635 and the calibration resistor 636 can calibrate their own. Allows you to generate a brace code (CAL_CODE <0: N> _XX). After the initial operation, only the SEL <10> signal is enabled to connect only the calibration resistor unit 636 to the calibration circuit 610. After the initial operation, generation of the calibration code CAL_CODE <0: N> _DUMMY is continued using only the calibration resistor unit 636, and the change value of the code CAL_CODE <0: N> _DUMMY is continued. This is because it is necessary to update the termination resistors 631 to 635.

터미네이션 저항부들(631~635)은 기본적으로 종래와 동일하게 구성된다. 다만 초기 동작 이후 업데이트 회로(640)로부터 업데이트 정보(UPDATE)를 입력받아 자신의 캘리브래이션 코드(CAL_CODE<0:N>_XX)값을 변경해 주어야 하므로, 자신의 캘리브래이션 코드(CAL_CODE<0:N>_XX)값을 가감할 수 있는 덧셈/뺄셈 회로를 추가로 구비하면 된다. 덧셈/뺄셈 회로는 초기 동작시에는 동작하지 아니하다가 초기 동작 이후에는 업데이트 정보(UPDATE)에 따라 캘리브래이션 코드값을 증감할 수 있도록 하면 된다. 예를 들어, 초기 동작 이후에 업데이트 회로(640)로부터 코드값이 3이 증가 되었다는 정보가 입력되면 자신의 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)값을 3만큼 증가시켜 주면 된다.Termination resistor parts 631 to 635 are basically configured in the same manner as in the prior art. However, since it is necessary to change the value of its calibration code CAL_CODE <0: N> _XX after receiving the update information UPDATE from the update circuit 640 after the initial operation, its own calibration code CAL_CODE <0: An addition / subtraction circuit capable of adding or subtracting N> _XX) values may be further provided. The addition / subtraction circuit does not operate during the initial operation, but after the initial operation, it is possible to increase or decrease the calibration code value according to the update information UPDATE. For example, when the information indicating that the code value is increased from 3 after the initial operation is input, the value of the own calibration code CAL_CODE <0: N> _DUMMY may be increased by three.

이제 온 다이 터미네이션 장치의 전체 동작에 대해 설명한다.The overall operation of the on die termination device will now be described.

온 다이 터미네이션 장치의 초기 동작시에 SEL<0:10> 신호는 차례대로 인에이블된다. 따라서 각 터미네이션 저항부(631~635)와 캘리브래이션 저항부(636)는 차례대로 캘리브래이션 회로(610)에 연결되어 자신들의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성한다.In the initial operation of the on die termination device, the SEL <0:10> signals are enabled in turn. Accordingly, each of the termination resistors 631 to 635 and the calibration resistor 636 are sequentially connected to the calibration circuit 610 to generate their own calibration codes CAL_CODE <0: N> _XX. .

모든 캘리브래이션 코드(CAL_CODE<0:N>_XX)가 생성된 초기 동작 이후에는 SEL<10> 신호만이 인에이블되어 캘리브래이션 저항부(636)만이 캘리브래이션 회로(610)와 연결된다. 즉, 초기 동작 이후에는 캘리브래이션 저항부(636)를 이용한 캘리브래이션 동작이 계속되며 캘리브래이션 저항부(636)의 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)만이 칩 내의 조건에 따라 변경된다.After the initial operation in which all the calibration codes CAL_CODE <0: N> _XX are generated, only the SEL <10> signal is enabled, so that only the calibration resistor 636 is connected to the calibration circuit 610. . That is, after the initial operation, the calibration operation using the calibration resistor unit 636 continues, and only the calibration code CAL_CODE <0: N> _DUMMY of the calibration resistor unit 636 is applied to the condition in the chip. Will change accordingly.

업데이트 회로(640)는 초기 동작시 생성된 캘리브래이션 저항부(636)의 캘리 브래이션 코드(CAl_CODE<0:N>_DUMMY)와 그 이후의 캘리브래이션 코드(CAl_CODE<0:N>_DUMMY)를 비교하여 그 차이 값을 터미네이션 저항부들(631~635)로 업데이트 해준다. 예를 들어, 코드값이 3이 증가되었다, 코드값이 1이 감소되었다 등의 정보를 터미네이션 저항부들(631~635)로 업데이트해준다.The update circuit 640 is a calibration code (CAl_CODE <0: N> _DUMMY) and subsequent calibration code (CAl_CODE <0: N> _DUMMY) of the calibration resistor unit 636 generated during the initial operation. Compare and update the difference values with termination resistors 631 to 635. For example, the code value is increased by 3, the code value is decreased by 1, etc., and the information is updated to the termination resistor parts 631 to 635.

본 발명에 따르면 터미네이션 저항부들(631~635)은 각자 자신만의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 가지고 동작을 시작한다. 그리고 초기 동작 이후의 코드의 변경은 모두 동시에 이루어진다. 어차피 각 터미네이션 저항부들(631~635) 마다 자신에 알맞은 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 가지고 동작을 시작하며, 그 이후 칩 내의 조건은 모두 동일하게 변경되기 때문에, 코드값의 업데이트는 모든 캘리브래이션 코드(CAL_CODE<0:N>_XX)에 대해 똑같이 이루어지더라도 각각의 터미네이션 저항부(631~635)는 올바른 저항값을 유지할 수 있게 된다.According to the present invention, the termination resistors 631 to 635 start operation with their own calibration codes CAL_CODE <0: N> _XX. And code changes after the initial operation are all done at the same time. Since each termination resistors 631 to 635 start the operation with the appropriate calibration code (CAL_CODE <0: N> _XX), since the conditions in the chip are all changed the same, Even if the update is made the same for all calibration codes CAL_CODE <0: N> _XX, each termination resistor part 631 to 635 can maintain the correct resistance value.

업데이트 회로(640)가 없는 경우(도 4와 같은 경우) 초기 동작 이후에도 각 터미네이션 저항부(631~635) 별로 따로 캘리브래이션 동작을 해서 일일이 코드를 업데이트 해주어야 한다. 그러나 도 6과 같이, 업데이트 회로(640)가 있는 경우에는 초기 동작 이후에는 하나의 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)만을 생성하고, 코드의 변경 값만을 각 캘리브래이션 코드(CAl_CODE<0:N>_XX)에 업데이트 시키므로 캘리브래이션에 걸리는 시간을 현저히 줄일 수 있다는 장점이 있다.If there is no update circuit 640 (as shown in FIG. 4), even after the initial operation, each of the termination resistors 631 to 635 must be calibrated separately to update the code. However, as shown in FIG. 6, when the update circuit 640 is present, only one calibration code CAL_CODE <0: N> _DUMMY is generated after the initial operation, and only a change value of the code is set for each calibration code CAl_CODE. <0: N> _XX) has the advantage of significantly reducing the time required for calibration.

도 6의 실시예에서는 초기 동작 이후에는 캘리브래이션 저항부(636)만을 이용해서 캘리브래이션 동작을 하고, 그 변경 값을 각각의 터미네이션 저항부(631~635)로 업데이트 해 주는 경우의 실시예를 도시하였다. 그러나 이와는 다르 게 초기 동작 이후에 특정의 터미네이션 저항부(예, 635)를 이용해 캘리브래이션 동작을 하고 그 코드(CAL_CODE<0:N>_DQSB)의 변경값을 다른 터미네이션 저항부들(631~634)로 업데이트 해주는 방식으로 회로를 설계할 수도 있다.In the embodiment of FIG. 6, after the initial operation, a calibration operation is performed using only the calibration resistor unit 636 and the changed value is updated to the respective termination resistors 631 to 635. Is shown. However, after the initial operation, a calibration operation is performed using a specific termination resistor (eg, 635) and the change value of the code (CAL_CODE <0: N> _DQSB) is changed to other termination resistors 631 to 634. You can also design your circuit in such a way that it can be updated.

예를 들어, 초기 동작 이후에는 터미네이션 저항부(635)만을 캘리브래이션 회로(610)에 연결시켜 캘리브래이션 동작을 계속하고, 변경된 코드(CAL_CODE<0:N>_DQSB)값에 대한 정보를 나머지 캘리브래이션 저항부(631~634)로 업데이트 해 주도록 설계할 수 있다. 이 경우 터미네이션 저항부(635)가 캘리브래이션 저항부(636)의 역할을 대신 수행하기 때문에 캘리브래이션 저항부(636)는 필요하지 않다.For example, after the initial operation, only the termination resistor unit 635 is connected to the calibration circuit 610 to continue the calibration operation, and the information on the changed code (CAL_CODE <0: N> _DQSB) value is remaining. It can be designed to update to the calibration resistors (631 ~ 634). In this case, since the termination resistor 635 plays the role of the calibration resistor 636, the calibration resistor 636 is not necessary.

도 6과 같이 동작하는 온 다이 터미네이션 장치를 설계하는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 용이하게 할 수 있는 일에 해당하므로, 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.Designing an on-die termination device operating as shown in FIG. 6 corresponds to a thing that can be easily performed by those skilled in the art, and thus a detailed description thereof will be omitted. .

도 4에서 도 6을 다시 참조하여 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 방법에 대해 알아본다.Referring to Figure 4 again to Figure 6 will be described with respect to the calibration method of the on-die termination apparatus according to the present invention.

본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 방법은, 다수의 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB) 중 하나를 외부저항(401)이 연결되어 있는 캘리브래이션 노드(ZQ)에 연결하는 단계; 및 상기 연결된 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 터미네이션 하는 터미네이션 저항부(431~435)와 상기 외부저항(401)의 저항값을 비교해 해당 터미네이션 저항부(431~435)의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성하는 단계를 포함하며, 상기 두 단계는 상기 다 수의 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB)를 바꾸어가며 수행되어, 각각의 입/출력 노드(DQ0, DQ1,..., DQ7, DQS, DQSB) 별로 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 생성하는 것을 특징으로 한다.In the calibration method of the on-die termination device according to the present invention, one of a plurality of input / output nodes (DQ0, DQ1, ..., DQ7, DQS, DQSB) is connected to an external resistor 401 Connecting to a transition node (ZQ); And comparing the resistance values of the termination resistors 431 to 435 and the external resistor 401 to terminate the connected input / output nodes DQ0, DQ1, ..., DQ7, DQS, and DQSB. Generating calibration codes (CAL_CODE <0: N> _XX) of 431 to 435, wherein the two steps include the plurality of input / output nodes DQ0, DQ1, ..., DQ7, DQS. , DQSB), to generate a calibration code (CAL_CODE <0: N> _XX) for each input / output node (DQ0, DQ1, ..., DQ7, DQS, DQSB). do.

상기 생성하는 단계, 즉 캘리브래이션 코드(CAL_CODE<0:N>_XX)의 생성은, 상기 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF)을 비교해 상기 해당 터미네이션 저항부(431~435)의 캘리브래이션 코드(CAL_CODE<0:N>_XX)를 가감하는 방법으로 이루어진다(이상 도 4, 5에 관한 설명 참조).The generating step, that is, the generation of the calibration code CAL_CODE <0: N> _XX, compares the voltage of the calibration node ZQ and the reference voltage VREF to the corresponding termination resistors 431 to 435. The calibration code CAL_CODE <0: N> _XX is added or subtracted (see the description of FIGS. 4 and 5 above).

그리고 도 6에서와 같이 업데이트 회로(640)를 사용하는 경우에는, 상기와 동일한 방법으로 초기의 캘리브래이션 동작이 이루어진 이후에, 캘리브래이션 저항부(636)를 상기 캘리브래이션 노드(ZQ)에 연결하여 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)의 생성을 하며, 상기 캘리브래이션 저항부(636)를 통해 얻어지는 캘리브래이션 코드(CAL_CODE<0:N>_DUMMY)의 코드값 변화를 각각의 터미네이션 저항부(631~635)로 업데이트해 주는 단계를 더 포함할 수 있다.In the case in which the update circuit 640 is used as shown in FIG. 6, after the initial calibration operation is performed in the same manner as described above, the calibration resistor unit 636 is moved to the calibration node ZQ. To generate the calibration code (CAL_CODE <0: N> _DUMMY), and change the code value of the calibration code (CAL_CODE <0: N> _DUMMY) obtained through the calibration resistor unit 636. The method may further include updating the termination resistors 631 to 635 to the respective termination resistors 631 to 635.

또한, 도 6의 설명의 마지막 부분에서 설명한 바와 같이, 캘리브래이션 저항부(636) 대신에 특정 터미네이션 저항부(예, 635)를 이용해 초기 동작 이후의 캘리브래이션을 하는 경우에는, 초기 동작 이후에, 상기 터미네이션 저항부 중 하나(635)를 상기 캘리브래이션 노드(ZQ)에 연결하여 캘리브래이션 코드(CAL_CODE<0:N>_DQSB)의 생성을 하며, 상기 캘리브래이션 코드(CAL_CODE<0:N>_DQSB)의 코드값 변화를 나머지 터미네이션 저항부(631~634)로 업데이트해 주는 단계를 더 포함할 수 있다.In addition, as described in the last part of the description of FIG. 6, in the case of performing calibration after the initial operation using a specific termination resistor (eg, 635) instead of the calibration resistor 636, after the initial operation, In addition, one of the termination resistors 635 is connected to the calibration node ZQ to generate a calibration code CAL_CODE <0: N> _DQSB, and the calibration code CAL_CODE <0. The method may further include updating a code value change of: N> _DQSB to the remaining termination resistor parts 631 to 634.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 캘리브래이션 동작을 하는 종래의 온 다이 터미네이션 장치의 전체 구성도.1 is an overall configuration diagram of a conventional on die termination device for performing a calibration operation.

도 2는 도 1의 캘리브래이션 회로(110)의 상세 구성도.FIG. 2 is a detailed configuration diagram of the calibration circuit 110 of FIG. 1.

도 3은 도 1의 터미네이션 저항부(111, 112, 113, 114, 115) 중 하나(111)를 도시한 도면.FIG. 3 shows one 111 of the termination resistors 111, 112, 113, 114, 115 of FIG. 1.

도 4는 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도.4 is a block diagram of an on die termination apparatus according to an embodiment of the present invention.

도 5는 도 4의 캘리브래이션 회로(410)의 상세 실시예 구성도.FIG. 5 is a detailed configuration diagram of the calibration circuit 410 of FIG. 4.

도 6은 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 구성도.6 is a block diagram of an on-die termination device according to another embodiment of the present invention.

Claims (9)

삭제delete 각각 서로 다른 입/출력 노드를 터미네이션 시키는 다수의 터미네이션 저항부;A plurality of termination resistors each terminating a different input / output node; 상기 다수의 터미네이션 저항부 중 하나를 캘리브래이션 회로와 연결시켜주는 선택부; 및A selection unit connecting one of the plurality of termination resistors to a calibration circuit; And 상기 선택부에 의해 연결된 터미네이션 저항부와 외부저항의 저항값을 비교해가며 상기 연결된 터미네이션 저항부의 캘리브래이션 코드를 생성하는 상기 캘리브래이션 회로를 포함하고,And a calibration circuit for comparing a resistance value of the termination resistor connected to the selector with an external resistor and generating a calibration code of the connected termination resistor. 상기 선택부는The selection unit 상기 다수의 터미네이션 저항부를 순차적으로 캘리브래이션 회로와 연결시키켜, 각각의 터미네이션 저항부마다 별도의 캘리브래이션 코드를 가질 수 있도록 하는 것을 특징으로 하는 온 다이 터미네이션 장치.And connecting the plurality of termination resistors with a calibration circuit sequentially so that each termination resistor has a separate calibration code. 각각 서로 다른 입/출력 노드를 터미네이션 시키는 다수의 터미네이션 저항부;A plurality of termination resistors each terminating a different input / output node; 상기 다수의 터미네이션 저항부 중 하나를 캘리브래이션 회로와 연결시켜주는 선택부; 및A selection unit connecting one of the plurality of termination resistors to a calibration circuit; And 상기 선택부에 의해 연결된 터미네이션 저항부와 외부저항의 저항값을 비교해가며 상기 연결된 터미네이션 저항부의 캘리브래이션 코드를 생성하는 상기 캘리브래이션 회로를 포함하고,And a calibration circuit for comparing a resistance value of the termination resistor connected to the selector with an external resistor and generating a calibration code of the connected termination resistor. 상기 다수의 터미네이션 저항부 각각은Each of the plurality of termination resistors 자신이 상기 캘리브래이션 회로에 연결되지 않았을 경우에도 자신의 캘리브래이션 코드값을 유지하기 위한 저장수단을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.And storage means for retaining a calibration code value even when it is not connected to the calibration circuit. 제 3항에 있어서,The method of claim 3, wherein 상기 캘리브래이션 회로는,The calibration circuit, 상기 외부저항이 연결된 캘리브래이션 노드의 전압과 기준전압의 전압을 비교하는 비교부; 및A comparison unit comparing a voltage of a calibration node connected with the external resistor with a voltage of a reference voltage; And 상기 비교부의 비교결과에 응답하여 상기 캘리브래이션 코드를 카운팅하는 카운터부A counter unit for counting the calibration code in response to a comparison result of the comparison unit 를 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device comprising a. 각각 서로 다른 입/출력 노드를 터미네이션 시키는 다수의 터미네이션 저항부;A plurality of termination resistors each terminating a different input / output node; 캘리브래이션 코드의 생성을 위한 캘리브래이션 저항부;A calibration resistor unit for generating a calibration code; 상기 다수의 터미네이션 저항부와 상기 캘리브래이션 저항부 중 하나를 캘리브래이션 회로와 연결시키주는 선택부;A selection unit for connecting one of the plurality of termination resistors and the calibration resistor to a calibration circuit; 상기 선택부에 의해 연결된 저항부의 저항값과 외부저항의 저항값을 비교해가며 상기 연결된 저항부의 캘리브래이션 코드를 생성하는 상기 캘리브래이션 회로; 및The calibration circuit comparing the resistance of the resistor connected by the selector with the resistance of the external resistor and generating a calibration code of the connected resistor; And 상기 캘리브래이션 저항부와 상기 캘리브래이션 회로의 초기 캘리브래이션 결과 생성된 캘리브래이션 코드와 온 다이 터미네이션 장치의 동작 중 생성된 캘리브래이션 코드의 차이값을 상기 다수의 터미네이션 저항부로 전달해, 상기 다수의 터미네이션 저항부가 자신의 캘리브래이션 코드 값을 수정할 수 있도록 하는 업데이트 회로The difference value between the calibration code generated as a result of the initial calibration of the calibration resistor unit and the calibration circuit and the calibration code generated during the operation of the on-die termination device is transmitted to the plurality of termination resistors. An update circuit for allowing the plurality of termination resistors to modify their calibration code values 를 포함하는 온 다이 터미네이션 장치.On die termination device comprising a. 삭제delete 삭제delete 다수의 입/출력 노드 중 하나를 외부저항이 연결되어 있는 캘리브래이션 노드에 연결하는 단계; 및Connecting one of the plurality of input / output nodes to a calibration node to which an external resistor is connected; And 상기 연결된 입/출력 노드를 터미네이션 하는 터미네이션 저항부와 상기 외부저항의 저항값을 비교해 해당 터미네이션 저항부의 캘리브래이션 코드를 생성하는 단계를 포함하며,Generating a calibration code of the termination resistor unit by comparing the resistance value of the termination resistor unit with the termination resistor unit for terminating the connected input / output nodes; 상기 두 단계는 상기 다수의 입/출력 노드를 바꾸어가며 수행되어, 각각의 입/출력 노드 별로 캘리브래이션 코드를 생성하고,The two steps are performed by switching the plurality of input / output nodes to generate a calibration code for each input / output node. 상기 두 단계는 온 다이 터미네이션 장치의 동작 초기에 이루어지며,The two steps are performed early in the operation of the on die termination device, 초기 동작 이후에After the initial operation 캘리브래이션 저항부를 상기 캘리브래이션 노드에 연결하여 캘리브래이션 코드의 생성을 하며, 상기 캘리브래이션 저항부를 통해 얻어지는 캘리브래이션 코드의 코드값 변화를 각각의 터미네이션 저항부로 업데이트해 주는 단계를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 방법.Generating a calibration code by connecting a calibration resistor to the calibration node, and updating the code value change of the calibration code obtained through the calibration resistor to each termination resistor. The calibration method of the on-die termination apparatus comprising a. 다수의 입/출력 노드 중 하나를 외부저항이 연결되어 있는 캘리브래이션 노드에 연결하는 단계; 및Connecting one of the plurality of input / output nodes to a calibration node to which an external resistor is connected; And 상기 연결된 입/출력 노드를 터미네이션 하는 터미네이션 저항부와 상기 외부저항의 저항값을 비교해 해당 터미네이션 저항부의 캘리브래이션 코드를 생성하는 단계를 포함하며,Generating a calibration code of the termination resistor unit by comparing the resistance value of the termination resistor unit with the termination resistor unit for terminating the connected input / output nodes; 상기 두 단계는 상기 다수의 입/출력 노드를 바꾸어가며 수행되어, 각각의 입/출력 노드 별로 캘리브래이션 코드를 생성하고,The two steps are performed by switching the plurality of input / output nodes to generate a calibration code for each input / output node. 상기 두 단계는 온 다이 터미네이션 장치의 동작 초기에 이루어지며,The two steps are performed early in the operation of the on die termination device, 초기 동작 이후에After the initial operation 상기 터미네이션 저항부 중 하나를 상기 캘리브래이션 노드에 연결하여 캘리브래이션 코드의 생성을 하며, 상기 캘리브래이션 코드의 코드값 변화를 나머지 터미네이션 저항부로 업데이트해 주는 단계를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 방법.Connecting one of the termination resistors to the calibration node to generate a calibration code, and updating the code value change of the calibration code to the remaining termination resistors. Method of calibrating on die termination device.
KR1020080033675A 2008-04-11 2008-04-11 On die termination device and method for calibration of same KR100948066B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080033675A KR100948066B1 (en) 2008-04-11 2008-04-11 On die termination device and method for calibration of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033675A KR100948066B1 (en) 2008-04-11 2008-04-11 On die termination device and method for calibration of same

Publications (2)

Publication Number Publication Date
KR20090108312A KR20090108312A (en) 2009-10-15
KR100948066B1 true KR100948066B1 (en) 2010-03-16

Family

ID=41551726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033675A KR100948066B1 (en) 2008-04-11 2008-04-11 On die termination device and method for calibration of same

Country Status (1)

Country Link
KR (1) KR100948066B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974224B1 (en) * 2008-12-08 2010-08-06 주식회사 하이닉스반도체 On die termination circuit with terminating pin by each

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021450A (en) * 2000-09-15 2002-03-21 윤종용 programmable data output circuit with programmable on chip termination operation and method therefore

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021450A (en) * 2000-09-15 2002-03-21 윤종용 programmable data output circuit with programmable on chip termination operation and method therefore

Also Published As

Publication number Publication date
KR20090108312A (en) 2009-10-15

Similar Documents

Publication Publication Date Title
KR100853466B1 (en) On die termination device and method for accelerating calibration operation of the on die termination device
US7853842B2 (en) Semiconductor memory device with ZQ calibration
KR101024244B1 (en) Impedance adjusting device
KR101045086B1 (en) Termination circuit and inpedance matching device including the same
KR100879782B1 (en) On Die Termination Divice and Semiconductor Memory Device including the same
US7528626B2 (en) Semiconductor memory device with ZQ calibration circuit
US7843211B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
US7782078B2 (en) On die termination circuit and method for calibrating the same
KR100886644B1 (en) Calibration circuit for on die termination device
KR101145333B1 (en) Impedance adjusting device
US20100164540A1 (en) Semiconductor Memory Device
KR100870427B1 (en) On Die Termination Device
US20130162286A1 (en) Impedance code generation circuit and semiconductor memory device including the same
US7737712B2 (en) Probe-testing device and method of semiconductor device
KR20070088845A (en) Memory module and impedance calibration method for the memory devices wherein
KR100948066B1 (en) On die termination device and method for calibration of same
KR101175245B1 (en) Circuit for impedance adjusting and integrarted circuit chip including the same
KR20090022043A (en) Calibration circuit for on die termination device
KR100933670B1 (en) Calibration circuit, and integrated circuit
KR100976414B1 (en) Calibration circuit, on die termination device, and semiconductor memory device
KR100968419B1 (en) Parallel Resistor Circuit and On Die Termination Device, On Die Termination Comprising The Same
KR20120099908A (en) Impedance adjusting circuit
KR20120004145A (en) Impedance mismatching circuit to reduce impedance mismatch
KR20100109143A (en) Calibration circuit having fast speed
KR20090023833A (en) On die termination device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee