KR100945954B1

KR100945954B1 - 램프 결함 검출기

Info

Publication number: KR100945954B1
Application number: KR1020080000663A
Authority: KR
Inventors: 올게 브이. 세레브리야노브; 알렉산더 골딘; 죠셉 마이클 라니시
Original assignee: 어플라이드 머티어리얼스, 인코포레이티드
Priority date: 2007-01-04
Filing date: 2008-01-03
Publication date: 2010-03-05
Also published as: EP1942707A1; TWI442829B; KR20080064731A; CN101217843B; TW200838359A; US7923933B2; US20110133742A1; JP2008270164A; CN101217843A; US20080164822A1; US8106591B2

Abstract

램프 결함을 검출하는 장치 및 방법이 급속 열처리 시스템에서 사용되는 램프들의 어레이에 대해 개시된다. 램프 결함 검출 시스템은 다수의 램프들중에서 결함이 있는 램프의 식별을 가능케하며, 결함 형태의 식별을 제공한다. 상기 장치는 램프가 결함 상태에 있는지를 검출하기 위해 각각의 램프에 대해 측정된 전압 강하 값들에 대해 램프 결함 검출 방법을 적용한다. 일 실시예에서, 필드 프로그램가능 게이트 어레이는 램프 전압 값들에 결함 검출 방법을 적용하는데 이용된다.

Description

램프 결함 검출기{LAMP FAILURE DETECTOR}

본 발명의 실시예들은 전반적으로 실리콘 웨이퍼들과 같은 기판들 상에 박막들을 열처리하는 것에 관한 것이다. 특히, 본 발명의 실시예들은 열처리를 위한 방사선을 생성하는데 이용되는 램프들의 어레이에 대한 램프 결함을 검출하는데 이용되는 방법들 및 장치들에 관한 것이다.

급속 열 처리(RTP)는 실리콘 웨이퍼와 같은 기판을 신속하게 가열 및 냉각시킬 수 있는 열처리 기술들 중 하나이다. 전형적인 피크 처리 온도는 약 450℃ 내지 약 1100℃ 범위이며 웨이퍼 냉각이 시작되기 이전에 약 15초 내지 약 120초 동안 적용될 수 있다. 웨이퍼 처리 형태에 따라 특정한 피크 온도 및 가열 시간이 사용된다. RTP 웨이퍼 처리 분야에는 특히 어닐링, 도펀트 활성화, 급속 열 산화 및 실리사이데이션(silicidation)이 포함된다. RTP를 특징화시키는 급속 냉각이 수반되는 비교적 높은 온도로의 급속 가열은 보다 정확한 웨이퍼 처리 온도를 제공한다. 예를 들어, 도펀트들의 이온 주입에 이은 RTP 어닐링은 매우 짧은 가열 시간으로 인해 도펀트 원자들의 확산을 최소화시키면서 결정 손상을 회복시킨다. 결정 손상은 이온주입된 원자들이 이들의 원래 위치로부터 이동하기 이전에 회복될 수 있다. 긴 가열 및 냉각 주기들을 이용한 다른 열 처리 기술들은 어닐링 동안 상당한 도펀트 확산 제어를 달성할 수 없다.

MOS 게이트에서 사용되는 산화물들을 얇게 하는 성향은 일부 장치 분야들에 대해 100 옹스트롬 미만의 산화물 두께 요구하게 한다. 이러한 얇은 산화물들은 얇은 산화물층을 성장시키기 위해 산소 분위기에서 웨이퍼 표면의 매우 빠른 가열 및 냉각을 요구한다. RTP 시스템은 이러한 제어 레벨을 제공할 수 있으며, 급속 열 산화 처리에 사용된다. RTP 기술은 급속 가열 및 냉각이 허용되도록 방사선 가열 원리를 사용한다. 통상적으로 이러한 방사선은 웨이퍼 표면 위에 위치된 어레이에 배치된 다수의 램프에 의해 제공된다. 다수의 램프로부터의 방사선은 웨이퍼 표면을 가열하여 초 단위로(in a matter of seconds) 온도를 처리하기 시작한다. 램프들은 전기적으로 전력이 공급되기 때문에, 빠르게 온 및 오프될 수 있다. 짧은 가열 시간으로 RTP 챔버를 실질적으로 가열하지 않고 웨이퍼 표면을 가열할 수 있다. 이는 램프들에 대한 전력이 오프될 때 웨이퍼 표면의 빠른 냉각을 허용한다. 또한 빠른 가열 및 냉각 주기는 프로세스에 대해 요구되는 열적 예산을 감소시킨다. 감소된 주기 시간은 전체 처리 시간을 감소시키고 웨이퍼 수율을 증가시키는데 이용될 수 있다. RTP에 이용되는 짧은 가열 주기의 결과는 웨이퍼 표면 양단에 존재할 수 있는 임의의 온도 변화가 웨이퍼 프로세싱에 악영향을 미칠 수 있다는 것이다. 따라서, RTP에서는 웨이퍼 표면 양단의 온도를 모니터링하고 프로세싱 동안 웨이퍼 표면에 또는 웨이퍼 표면 상에서 온도 균일성을 확보하는 것이 중요하다. 결과적으로, 방사선 출력이 웨이퍼 표면 양단의 온도 균일성 확보를 보조하는데 사용될 수 있도록 램프 배치 및 개별 램프들을 제어 및 모니터링하는 것이 중요하다.

도 1은 RTP 시스템(10)의 부분적 단면 투영도이다. 회전하는 석영 실린더(22) 상에서 실리콘 카바이드 웨이퍼 지지 링(24)이 지지된다. 웨이퍼 지지 링은 웨이퍼(미도시)가 위치될 수 있는 포켓(32)을 포함한다. 램프헤드(14)는 웨이퍼 지지 링을 면한다. 램프헤드는 웨이퍼를 면하는 램프들의 어레이를 형성하는 수 백개의 텅스텐 할로겐 램프(26)를 포함한다. 이러한 램프에 대한 전형적인 레이팅(rating) 범위는 500W 내지 650W이며, 텅스텐 할로겐 램프들은 적외선으로 강하게 방출된다. 램프(26)의 벌브 부분(42)이 도 3에 도시된다. 통상적으로 관모양 벌브는 석영으로 만들어지며 할로겐 함유 가스로 충전되며, 2개의 외부 필라멘트 리드(50, 52) 부근에서 밀봉된다. 밀봉 이후 노즈 팁(nose tip)(46)이 유지된다. 나선형으로 감긴 텅스텐 필라멘트(44)가 밀봉된 벌브 내에 밀봉되며, 텅스텐 필라멘트의 한쪽 단부에는 필라멘트 리드(52)가 접속되며 다른쪽 단부에는 측면 암 지지체(48)가 접속된다. 램프 결함의 가장 일반적인 모드는 나선형 필라멘트의 몇 개 권선(turn)을 감소시키는 것이다. 다시 도 1을 참조로, 각각의 램프는 수냉식 스테인레스 스틸 하우징(18)에 제공된 스테인레스 스틸 슬리브(16)에 고정된다. 램프 벌브들은 슬리브(16) 및 하우징(18)을 너머 램프 어레이와 매칭되는 쓰루(thru) 홀들의 어레이를 갖는 프론트 플레이트(30)로 연장된다. 각각의 쓰루 홀에 반사기(20)가 삽입된다. 얇은 석영 윈도우(28)가 반사기들(20)의 개방 단부 및 웨이퍼 상의 챔버 공간(12) 사이에 위치된다.

도 2는 램프들이 어떻게 배열될 수 있는지를 보다 정확하게 나타내는 프론트 플레이트(30)의 단면도이다. 본 예에서, 램프들(26)은 육각형 어레이이다. 중심 램프(26A)는 웨이퍼 회전 축(34) 상에 위치된다. 웨이퍼는 보다 균일한 방사선 분포를 볼수 있도록 회전된다. 램프 어레이 패턴 플러스 웨이퍼 회전은 웨이퍼 표면 양단의 온도 및 보다 균일한 방사선 분포를 형성하는 하나의 방안이다. 그러나, 이러한 방안 단독으로는 통상적으로 요구되는 온도 균일성을 산출할 수 없어, 통상적으로 램프들은 예를 들어, 15개 존(zone)의 동심원으로 배열된 존들에서 제어될 수 있어, 램프 전력은 보다 균일한 방사상 온도 프로파일을 산출하도록 웨이퍼 중심부 및 에지에서의 열 작용을 보상하도록 각각의 존에 대해 조절될 수 있다.

램프 결함 또는 열악한 성능으로 인한 램프 세기의 변화는 원하는 온도 프로파일 제어를 방해하여 결과적으로 허용불가능한 프로세스 결과를 산출할 수 있다. 따라서, 웨이퍼 프로세싱 이전에 램프 결함 또는 허용불가능한 램프 성능을 검출할 수 있는 모니터링 시스템은 RTP 시스템에 대해 유용한 특징이다. 도 4는 RTP 시스템에 대한 종래의 램프 결함 검출 시스템의 개략도이다. 램프들은 실리콘 제어 정류기(SCR) 구동기(60)에 의해 전력공급된다. 램프헤드는 다수의 방사상 대칭인 존들로 분할된 수백개의 텅스텐 할로겐 램프들을 포함하며, 각각의 존은 램프 전력이 각각의 존에 대해 조절될 수 있도록 SCR 구동기에 의해 개별적으로 전력공급된다. 각각의 존은 다수의 램프를 포함하며, 램프들은 SCR 구동기와 접속된 각각의 램프 쌍을 갖는 쌍들로 분할된다. 각각의 쌍의 2개 램프는 직렬로 접속된다. 본 예에서, 이러한 램프 쌍은 전력 분산 보드(64)에 포함되는 램프들(L1, L2)로 표시된다. 전력 분산 보드는 램프헤드의 모든 램프들을 포함하나, 동일한 램프 결함 검출 회로가 각각의 램프 쌍에 적용되기 때문에 단지 하나의 램프 쌍을 도시했다. 램프들(L1, L2)을 포함하는 전력 분산 보드는 램프 결함 검출(LFD) 보드(62)에 접속된다. LFD 보드는 램프들(L1, L2)을 통과하는 전류가 측정될 수 있도록, 전도성 라인(68)과 자기적으로 결합된 전류 변압기 센서(66)를 포함한다. 전도성 라인(68)은 인쇄 회로 보드 트레이스일 수 있다. 센서에는 비교기(74)가 접속되며, 비교기(74)는 결함 조건이 존재하는지를 결정할 수 있도록 프리-셋 쓰레숄드 값에 대해 측정된 전류를 비교할 수 있다. 본 실시예에서, 결함 조건은 측정된 전류가 쓰레숄드 전류 값 보다 작은지를 결정한다. 다음 이러한 정보는 결함 상태에 있는 특정한 램프 쌍을 식별하는 오퍼레이터 디스플레이 스크린으로 전송된다. 예를 들어, 램프(L2) 필라멘트가 끊어진 경우, 이러한 개방 플라멘트 조건은 개방 회로를 생성하며 램프들(L1, L2)을 통해 흐르는 전류가 제로가 되게 한다. 다음 전류 센서는 램프 결함 상태를 검출한다.

도 4에 도시된 램프 결함 검출 시스템은 몇 가지 제한을 갖는다. 램프 필라멘트들 중 하나가 끊어진 경우, 시스템은 램프(L1) 또는 램프(L2)가 개방 필라멘트라는 것을 검출하지 못하며, 이는 결함 검출 방법은 직렬로 접속된 2개의 램프들에 대한 전류를 측정하기 때문이다. 결과적으로, 램프 상에 대해 결함 상태가 표시된 경우 결함에 대해 램프들 모두를 검사하는 것이 요구된다. 또한, 주어진 쌍에 대한 램프들은 램프헤드 내에서 소정의 간격을 두게 위치되어, 웨이퍼 처리 동안 램프 결함 중 하나인 방사선 균일성에 대한 영향력을 최소화시킨다. 단지 결함이 있는 램프만이 램프 어레이 내에 위치되는 경우 상당한 시간이 절약되어, RTP 시스템에 대해 중단 시간이 감소된다.

종래의 시스템의 또 다른 제한은 상이한 형태의 램프 결함들을 검출할 수 없다는 것이다. 직렬인 2개 램프에 대한 램프 결함을 검출하기 위한 전류 측정치 사용은 고유한 제한점을 가지며, 이는 측정된 전류 값은 두개 램프들의 조합된 저항의 결과이기 때문이다. 램프 필라멘트 중 하나가 개방될 경우, 전류 부재는 전류가 쓰레숄드 값 이하이기 때문에 결함 신호를 구동시킬 것이다. 또한 램프는 센서에 의해 측정된 전류를 증가시키고 램프 저항을 감소시키는 부분 단락을 가질 수 있다. 이는 전류가 쓰레숄드 값 이상으로 유지되기 때문에 결함 신호를 구동시키지 않는다. 부분 단락을 갖는 램프는 정상 램프의 출력과 상이한 방사능 출력을 갖는 경향이 있다. 방사선 출력 변화는 웨이퍼 처리에 악영향을 미칠 수 있다. 텅스텐 할로겐 램프와 같은 백열 광원의 경우, 부분 단락은 나선형 필라멘트의 몇 개의 권선을 단락시켜, 통상적으로 램프 수명을 단축시키고 램프 방사선 출력을 변경시킬 수 있다.

종래의 시스템의 몇 가지 제한은 정상 램프 동작 조건에 대한 센서 입력(70) 및 센서 출력(72)에 대해 도시된 전류 파형에 의해 제시된다. 전류 파형(66)은 전류 변경률(rate-of-change)에 대한 최소 쓰레숄드 값을 갖는다. 입력 신호 파형이 이러한 쓰레숄드 값 이하인 변경률을 갖는 경우, 전류 센서는 기능을 하지 못한다. 이는 전압 및 전류 파형들은 전류 검출을 위해 전류 변압기(66)를 사용하도록 소정의 요구조건을 충족시켜야 한다는 것을 의미한다. 입력 파형(70)은 예를 들어, 아닐 수도 있지만 낮은 주파수 사인파와 같은 요구조건을 충족시킨다. 또한 전류 센서(66)는 전도성 라인(68)에 자기적으로 결합되기 때문에, 센서는 RTP 시스템 부근의 부유(stray) 전자기장에 의해 생성되는 임의의 노이즈에 민감하다. 이러한 노이즈는 전류 측정의 정확도 및 램프 결함 검출 시스템의 정확도를 감소시킬 수 있다.

따라서, 램프 결함 검출에 대해 개선된 장치 및 방법이 요구된다. 전류 및 전압 파형과 무관하며, 부유 전자기장 존재시 정확하고 신뢰성있게 기능하는 램프 결함 검출 시스템을 갖는 것이 바람직하다. 또한, 램프가 결함이 있는 것을 식별하고, 부분 단락과 같은 결함 형태를 식별할 수 이는 결함 검출 시스템을 갖는 것이 바람직하다. 보다 일반적으로, 램프의 정상 동작 특성으로부터 임의의 편차를 검출할 수 있는 결함 검출 시스템을 갖는 것이 바람직하다. 이러한 정보는 웨이퍼 처리 동안 램프 결함 방지를 보조하고 시스템 중단시간을 감소시키는데 이용될 수 있다.

본 발명의 면들은 반도체 기판의 열처리에 사용되는 램프들의 어레이에서 램프 결함을 검출하는 램프 결함 검출 장치를 제공한다. 상기 장치는 어레이에서 직렬 접속된 램프들의 그룹들에 의해 형성된 회로 경로를 따라 상이한 샘플링 위치에서 전압 신호들을 샘플링하는 데이터 획득 모듈(DAQ: data acquisition); 및 샘플링된 전압 신호들에 의해 결정되는 것으로서, 적어도 2개의 램프 양단의 전압 강하에 기초하여 하나 이상의 램프의 결함을 검출하는 제어기를 포함한다.

본 발명의 또 다른 면들은 반도체 기판의 열처리에 사용되는 램프들의 어레이에서 램프 결함을 검출하는 램프 결함 검출 시스템을 제공한다. 상기 시스템은 어레이에서 직렬 접속된 램프들의 그룹들에 의해 형성된 회로 경로를 따라 상이한 위치에서 샘플링된 다수의 아날로그 전압 신호를 수신하는 멀티플렉서; 멀티플렉서에 의해 하나 이상의 아날로그 전압 신호에 대응하는 디지털 값들을 제공하는 아날로그 대 디지털(A/D) 변환기; 및 아날로그 전압 신호들이 멀티플렉서에 의해 출력되는지를 선택하도록 멀티플렉서를 제어하고, 샘플링된 전압 값들에 의해 결정되는 것으로서, 적어도 2개의 램프에 대한 전압 강하에 기초하여 그룹의 하나 이상의 램프에서의 결함을 검출하도록 구성된 제어 로직을 포함한다.

본 발명의 또 다른 면에서는, 반도체 기판의 열처리에 사용되는 램프들의 어레이에서 램프 결함을 검출하는 방법이 제공된다. 상기 방법은 어레이에서 직렬 접속된 램프들의 그룹에 의해 형성된 회로 경로를 따라 상이한 샘플링 위치에서 전압 신호들을 샘플링하는 단계; 샘플링된 전압 신호들에 기초하여 적어도 2개의 램프에 대한 전압 강하를 계산하는 단계; 및 전압 강하들 간의 관계에 기초하여 결함 존재 또는 부재를 결정하는 단계를 포함한다.

하기에서는 램프 결함 검출 시스템 및 해당 방법의 몇 가지 실시예를 나타낸다. 상기 방법은 전압 측정을 이용하며, 램프가 결함이 있는지와 결함 형태를 식별하는 장점을 갖는다. 이러한 방법을 이용하는 시스템은 종래 기술의 시스템에 비해 간단하며, 신뢰성이 있다.

램프 결함 검출 시스템의 일 실시예가 도 5에 도시된다. 통상적으로 램프헤드는 다수의 방사상 대칭인 존들로 분할되는 수백 개의 텅스텐 할로겐 램프들을 포함하며, 각각의 존은 각각의 존에 대해 램프 전력이 조절될 수 있도록 SCR 구동기에 의해 개별적으로 전력공급된다. 각각의 존에는 다수의 램프가 있으며, 램프들은 통상적으로 쌍으로 분할되며 각각의 램프 쌍은 SCR 구동기와 접속된다. 각각의 쌍의 2개 램프는 직렬로 접속된다.

도 5는 하나의 램프 쌍을 나타낸다. 단지 하나의 램프 쌍이 도시되었지만, 다수의 램프 쌍들은 동일한 전력 공급부 및 동일한 결함 검출 시스템과 병렬로 접속될 수 있고, 상기 방법은 사용되는 회로소자가 각각의 램프 쌍에 있는 각각의 램프에 대한 전압 강하를 허용하는 한 각각의 램프 쌍에 대해 사용될 수 있다. 다시 도 5를 참조로, 2개의 램프(L1, L2)는 전력 공급부(100)와 직렬로 접속된다. 본 실시예에서, 전력 공급부는 AC이나 DC 공급부일 수도 있다. 본 실시예에서, 소스는 AC이며 실리콘 제어 정류기(SCR) 구동기와 같은 임의의 적절한 회로소자를 포함할 수 있다.

데이터 획득 장치(DAQ)(108)는 포인트들(A, B, C)에서 전압 측정치를 얻는데 이용된다. 데이터 획득 장치(108)는 멀티플렉서(MUX) 및 아날로그-대-디지털 변환기(ADC)와 같은 임의의 적절한 회로소자를 포함할 수 있다. ADC는 아날로그 전압 입력들(V'_A, V'_B 및 V'_C)을 각각의 램프에 대한 전압 강하가 결정되는 제어기(110)로 전송되는 디지털 값들(V_A, V_B, V_C)로 변환시킨다. 본 실시예에서, 램프(L1)에 대한 전압 강하는 V_A-V_C=V_L1이며, 램프(L2)에 대한 전압 강하는 V_C-V_B=V_L2이다. 제어기는 하나의 램프가 결함 상태인지를 결정하기 위해 전압 강하 값들(V_L1, V_L2)을 조건부 세트에 적용한다. 이러한 프로세스는 존에 있는 각각의 램프 쌍, 및 램프 어레이의 각각의 존에 대해 반복될 수 있다.

제어기(110)는 중앙 처리 유닛(CPU)(104), 메모리(105), 및 지지 회로들(I/O)(106)과 같은 임의의 적절한 부품들을 포함할 수 있다. CUP(104)는 램프 동작을 제어 및/또는 모니터할 수 있는 임의의 형태의 컴퓨터 프로세서일 수 있다. 메모리(105)는 소프트웨어 명령들 및 데이터가 CPU(104)에 의한 실행을 위해 메모리(105) 내에 코딩 및 저장될 수 있는 임의의 형태일 수 있다. 지지 회로들(106)은 예를 들어, 전력 공급부들, 입/출력 회로소자, 아날로그-대-디지털 변환기들 및 이와 유사한 것들을 포함할 수 있다.

도 6a-6f는 램프가 결함 상태에 있는지, 그리고 결함 상태의 종류가 어떤 것인지를 결정하는데 있어, 각각의 램프 양단의 전압 강하가 어떻게 사용되는지를 나타낸다. V₁ 및 V₂는 각각 램프들(L1, L2)에 대해 측정된 디지털 전압 강하 값들을 나타낸다. 도 6a-6f에 표시된 각각의 회로에서, AC 전압(V')은 램프 쌍에 인가되며, 해당 디지털 전압은 V이다. 위상들(φA, φB)은 전력 소스가 3 위상 AC이고, 램프 쌍이 이들 2개의 위상의 라인-대-라인 전압에 대해 접속된다는 것을 나타낸다.

도 6a-6f에 도시된 램프 결함 검출 방법에서, 램프는 개방 상태, 폐쇄 또는 정상 상태, 또는 부분적으로 단락된 상태의 3가지 상태 중 하나인 것으로 가정된다. 개방 상태는 내부 램프 회로가 개방되고 램프를 통해 전류가 흐를 수 없다는 것을 나타낸다. 백열 램프의 경우, 끊어진 필라멘트는 램프 개방 상태를 유도한다. 폐쇄 상태는 내부 램프 회로가 폐쇄되고 정상 램프 동작의 경우 처럼 램프를 통해 전류가 흐를 수 있다는 것을 의미한다. 부분적으로 단락된 램프에 대해, 램프 저항은 정상 값보다 낮으며, 이는 전압 강하가 제로는 아니지만, 램프에 대한 전압 강하가 감소되게 한다. 완전히 단락된 램프는 램프 저항이 제로가 되는 제한적인 경우를 나타내며, 램프에 대한 전압 강하는 제로가 된다. 그러나, 완전히 단락된 램프의 상태는 2가지 이유로 본 방법의 실시예에 포함되지 않는다. 먼저, 가장 공통된 램프 결함 모드들은 개방 또는 부분적으로 단락된 상태들로, 완전히 단락된 램프에 대한 가능성은 없다. 통상적으로, 단락된 램프는 비제로(nonzero) 및 측정가능한 전압 강하를 산출하기에 충분한 저항을 갖는다. 둘째, 램프가 완전히 단락되는 경우, 직렬인 2개의 램프에 대한 전체 저항 감소는 나머지 양호한 램프에 지나친 부하를 거는(overload) 전류 크기를 산출하여, 램프가 개방 상태가 되게 한다. 따라서, 본 실시예에 대해, 램프에 대한 제로 전압 강하는 램프를 통해 전류가 흐르지 않는다는 것을 의미하는 것으로, 램프가 완전히 단락된다는 것을 의미하는 것은 아니다.

도 6a는 모든 램프들(L1, L2)이 정상 동작 상태에 있는 상태를 나타낸다. L1에 대한 전압은 비제로 값(V₁)을 가지며, L2에 대한 전압은 비제로 값(V₂)을 갖는다. 모든 램프들에 대한 정상 동작 상태는, V_L1≠0 및 V_L2≠0 및

≤α이면, L1 및 L2가 정상 상태인 것으로 표시될 수 있다. 여기서, α는 정상 램프 동작 상태를 한정하는데 이용되는 차동 전압 쓰레숄드 값을 나타낸다. 이러한 쓰레숄드 값은 통상적으로 사용되는 램프의 형태 및 허용가능한 편차들에 대한 경험에 기초하여 선택된다. 급속 열 처리(RTP)의 경우, 허용가능한 쓰레숄드는 각각의 램프에 대한 평균 전압의 5% 미만일 수 있다. 선택적으로, V_L1≠0 및 V_L2≠0 및

>α이면, L1 및 L2는 정상 동작 상태가 아니며, 램프 쌍에 대한 결함 상태가 한정될 수 있다.

도 6b에서, 램프(L1)는 개방 상태이며 램프(L2)는 폐쇄 및 정상 상태이다. 이런 상황은 도시된 전압 치수를 산출한다. L2에 대한 전압은 제로이며, 이는 램프들에 대한 전류 흐름이 허용되도록 더 이상 완벽한 회로가 아니기 때문이다. 그러나 L2가 개방되지 않기 때문에, L1에 대해 측정된 전압은 램프 쌍에 정상적으로 인가된 전압인 값(V)을 갖는다. 이러한 조건은 V_L1≠0 및 V_L2=0이면, L1은 개방되고 L2는 폐쇄된다로 표현될 수 있다. 램프(L1)에 대한 결함 상태가 존재하며, L1 및 L2 쌍의 램프가 결함이 있다는 것을 식별하기 위해 신호가 디스플레이 스크린으로 전송될 수 있다. 주목할 것은, V_L1=V는 상기 조건부(if-then) 상태에서 V_L1≠0 대신 사용될 수 있지만, V_L1≠0는 L1이 개방된다는 결론을 변경시키지 않는 상태로 단일 화된다는 것이다. 부가적으로, 조건부 상태는 V_L2=0이면, L1은 개방된다로 보다 축약될 수 있다. 이런 상태는 L2의 상태를 나타내는 것이 아니며, L1이 개방될 때 항상 참이 된다.

도 6c는 램프(L2)가 개방 상태에 있고 램프(L1)가 폐쇄 상태에 있는 경우를 나타내며, 이는 앞서 개시된 상황과 유사하다. 이 조건은 V_L1=0이고 V_L2≠0이면, L2가 개방되고 L1이 폐쇄된다로 표현될 수 있다. 부가적으로, 조건부 상태는 V_L1=0이면, L2는 개방된다로 보다 축약될 수 있다.

도 6d에서, 모든 램프(L1, L2)는 개방 상태이다. 도 6d에 도시된 것처럼, 일부 실시예에 대해, 램프 결함 검출 시스템은 제로 전압 판독치를 제공하도록 개방 회로에 대해 설계될 수 있다. 이 경우, 각각의 램프(L1, L2)에 대해 도시된 전압은 모든 램프가 개방될 때 제로이다. 개방 상태에 있는 모든 램프들에 대한 조건은 V_L1=0 및 V_L2=0이면, L1 및 L2는 개방된다로 표현될 수 있다. 또 다른 실시예에서, 램프 결함 검출 시스템은 모든 램프가 개방될 때 개방 회로가 검출된다는 것을 나타내며 제로 전압 판독치를 제공하지는 않도록 설계될 수 있다.

램프 쌍에 대해 또 다른 결함 상태가 가능하다. 도 6e에서, 램프(L1)는 부분적 내부 단락 상태이며, L2는 정상 상태이다. 이 경우, 램프(L1) 또는 램프(L2) 중 어느 것도 개방 상태가 아니며 각각의 램프는 비제로 전압 강하를 갖는다. 램프(L1)의 부분적 단락은 정상 값 이하로 램프 저항을 감소시키며, 이는 램프(L1)에 대한 전압 강하를 감소시킬 것으로 예상된다. 이러한 결과는 하나의 램프에서 부분적 내부 단락은 정상 램프 동작에 대해 예상되는 값 이상으로 각각의 램프에 대한 전압 강하 간의 차를 증가시킨다는 것을 나타낸다. 이런 상태는 전압들(V_L2, V_L1)의 차를 차동 전압 쓰레숄드 값과 비교하는 조건부로 표시될 수 있다. 이러한 차가 쓰레숄드 값을 초과한다면, 허용불가능한 부분적 단락 조건이 램프(L1)에 대해 식별되어 결함 상태가 존재한다. 이러한 조건은 V_L1≠0 및 V_L2=0 및 (V_L2-V_L1)>△이면, 램프(L1)는 부분 단락 상태이다로 표현될 수 있다. 차동 전압 쓰레숄드 값(△)의 선택은 램프 세기에서의 허용가능한 변화에 따라 좌우되나, RTP에 대한 분야를 위해 각각의 램프에 대한 평균 전압의 8% 미만일 수 있다. 부가적으로, 조건부 상태는, (V_L2-V_L1)>△이면, 램프(L1)는 부분 단락된다로 보다 축약될 수 있다. V_L1=0이거나 또는 V_L2=0인 경우, 램프는 개방되며 결함 상태가 검출된다.

도 6f는 램프(L2)가 부분 단락 상태이고 램프(L1)가 정상 상태인 경우를 나타낸다. 이전 결함 상태에 대한 것과 유사한 이론이 여기에 적용된다. 조건은 V_L1≠0 및 V_L2=0 및 (V_L1-V_L2)>△이면, 램프(L2)는 부분 단락 상태이다로 표현될 수 있다. 상기 경우에 사용되는 동일한 쓰레숄드 값(△)이 여기에 적용될 수 있으며, 조건부 상태는 (V_L1-V_L2)>△이면, 램프(L2)는 부분 단락 상태이다로 보다 축약될 수 있다.

도 7은 직렬로 3개의 램프가 있는 램프 결함 검출 시스템에 대한 또 다른 실시예이다. 그러나, 본 실시예는 시스템의 램프들을 동작시키기 위해 충분한 전압 공급부가 제공되는 한 3개 이상의 램프들을 사용할 수 있다. 램프 헤드는 다수의, 방사상 대칭인 존들로 분할되는 수백개의 텅스텐 할로겐 램프들을 포함하며, 각각의 존은 램프 전력이 각각의 존에 대해 조절될 수 있도록 SCR 구동기에 의해 개별적으로 전력공급된다. 각각의 존에는 다수의 램프가 있으며, 램프들은 (본 예에서) 3개 램프의 그룹으로 분할되며 각각의 램프 그룹은 SCR 구동기와 접속된다. 각각의 그룹의 3개 램프는 직렬로 접속된다.

도 7은 하나의 램프 그룹을 나타낸다. 램프들(L1, L2, L3)은 전력 공급부(154)와 직렬로 접속된다. 이전처럼, 전력 공급부는 AC이나 DC 공급부일 수도 있다. 본 예에서, 소스는 AC이며 실리콘 제어 정류기(SCR) 구동기를 나타낸다. 데이터 획득 장치(DAQ)(150)가 포인트들(A, B, C, D)에서의 전압 측정치를 얻도록 도시된 것처럼 회로와 접속된다. ADC는 직렬인 모든 램프에 대해 아날로그 전압 입력들(V'_A, V'_B, V'_C, V'_D)을 디지털 값들(V_A, V_B, V_C, V_D)로 변환시킨다. 이들 값들은 각각의 램프에 대한 전압 강하가 결정되는 제어기(152)로 전송된다. 본 예에서, 램프(L1)에 대한 전압 강하는 V_A-V_C=V_L1이며, 램프(L2)에 대한 전압 강하는 V_C-V_D=V_L2이며, 램프(L3)에 대한 전압 강하는 V_D-V_B=V_L3이다.

제어기(152)는 램프가 결함 상태에 있는지를 결정하기 위해 전압 강하 값들(V_L1, V_L2, V_L3)을 조건부 세트에 적용한다. 이러한 프로세스는 존에서 각각의 램프 그룹, 및 램프 어레이의 각각의 존에 대해 반복된다.

도 8a-8e는 램프가 결함 상태에 있는지, 결함 상태의 형태가 어떤 것인지를 결정하는데 있어 각각의 램프에 대한 전압 강하가 어떻게 이용되는지를 나타낸다. V_L1, V_L2, V_L3는 각각 램프들(L1, L2, L3)에 대해 측정된 디지털 전압 강하 값들을 나타낸다. 도 8a-8e에 표시된 각각의 회로에서, AC 전압(V')은 램프 그룹에 인가되고, 해당 디지털 값은 V이다. 위상들(φA, φB)은 전력 소스가 3개 위상의 AC이며, 램프 시리즈가 이들 2개 위상의 라인-대-라인 전압에 접속된다는 것을 나타낸다. 2개 램프 경우에 대해 앞서 언급된 것처럼, 동일한 이유로, 램프에 대한 제로 전압 강하는 램프를 통해 전류가 흐르지 않는다는 것을 의미하며 램프가 완전히 단락된다는 것을 의미하는 것은 아니다.

도 8a는 모든 램프들이 정상 동작 상태에 있는 상태를 나타낸다. L1에 대한 전압은 비제로 값(V₁)을 가지며, L2에 대한 전압은 비제로 값(V₂)을 가지며, L3에 대한 전압은 비제로 값(V₃)을 갖는다. 모든 램프들에 대한 정상 동작 조건은, 직렬인 각각의 램프가 비제로 전압 값을 갖고, 인접한 램프 쌍들 간의 전압 차의 크기가 소정의 쓰레숄드 값 미만 또는 이와 같은 경우, 모든 램프들은 정상 상태이다로 표현될 수 있다. 예를 들어,

≤α 및

≤α이면, 램프들(L1, L2, L3)는 정상 상태이다. 또 다른 실시예에서, 결함 검출 방법은 인접하지 않은 램프 쌍들 간의 전압 차의 크기를 포함할 수 있다. 예를 들어,

≤α이면, 램프들(L1, L3)은 정상 상태이다. 2개 램프의 경우, α는 정상 램프 동작의 상태를 한정하는데 이용되는 차동 전압 쓰레숄드 값을 나타낸다. 이러한 쓰레숄드 값은 통상적으로 사용되는 램프들의 형태 및 허용가능한 편차들에 따른 경험에 기초하여 선택된다. RTP의 경우, 허용가능한 쓰레숄드는 각각의 램프에 대한 평균 전압의 5% 미만일 수 있다. 직렬인 인접한 2개 램프가 비제로 전압 값을 갖고, 이러한 쌍에 대한 전압 차의 크기가 쓰레숄드 값보다 크다면, 램프들은 정상 동작 상태에 있지 않으며, 램프 쌍에 대해 결함 상태가 한정될 수 있다. 예를 들어,

>α이면, 램프들(L1, L2)은 정상 상태에 있지 않으며 램프 쌍에 대해 결함 상태가 한정될 수 있다.

도 8b에서, 램프(L2)는 개방 상태이고 다른 모든 램프들은 폐쇄 상태이다. 개방 상태는 내부 램프 회로가 개방되고 램프를 통해 전류가 흐를 수 없다는 것을 나타낸다. L1과 L3 간의 전압은 제로이며, 이는 램프들을 통해 전류가 허용되도록 더 이상 완벽한 회로가 제공되지 않기 때문이다. 그러나, 다른 모든 램프들이 L2를 제외하고 폐쇄되기 때문에, L2에 대해 측정된 전압은 직렬인 3-램프에 인가되는 전압인 값 V을 갖는다. 이러한 조건은 직렬인 3개 이상의 램프에 대해 일반화될 수 있으며, 만약 모든 램프 전압들이 비제로 전압을 갖는 하나의 램프를 제외하고 제로인 경우, 비제로 전압을 갖는 램프는 개방되며, 전압 강하(V)를 가지며, 직렬인 다른 모든 램프들은 폐쇄된다. 개방 램프에 대한 결함 상태가 존재하며, 직렬인 램프가 결함이 있다는 것이 식별되도록 신호가 디스플레이 스크린으로 전송될 수 있다.

도 8c에서, 모든 램프는 개방 상태이다. 앞서 언급된 것처럼, 소정의 실시 예에 대해, DAQ는 도 8c 및 도 8d에 도시된 것처럼, 제로 전압 판독치를 제공하도록 개방 회로에 대해 설계될 수 있다. 이 경우, 각각의 램프에 대한 전압은 모든 램프가 개방될 때 제로이며, 비제로 전압 값은 램프 시리즈에 대해 전압 측정이 이루어질 경우에만 얻을 수 있고, 이 경우 상기 값은 V일 수 있다. 다른 실시예에서, 램프 결함 검출 장치는 모든 램프가 개방될 때 개방 회로가 검출되는지를 식별하고, 제로 전압 판독치를 제공하지 않도록 설계될 수 있다. 도 8d에서, 단지 2개의 램프(L1, L2)만이 개방된다. 상기 시리즈가 3개 이상의 램프로 구성되고 하나 이상의 램프가 개방될 때, 램프들이 개방되는지 개방되지 않는지를 결정하기 위해 각각의 램프들 양단의 전압 강하만을 이용하는 정보는 불충분할 수 있다. 이 경우 조건은 다음과 같다: 3개 이상의 램프 시리즈에 대해, 시리즈 각각의 램프 양단의 전압 강하가 제로이면, 2개 이상의 램프는 개방 상태에 있다.

램프 시리즈에 대해 다른 결함 상태도 가능하다. 도 8e는 램프(L2)가 부분적 내부 단락 상태이고, 다른 모든 램프가 정상 상태인 경우를 나타낸다. 이 경우 램프들은 개방 상태가 아니며, 각각의 램프는 비제로 전압 강하를 갖는다. 램프(L2)에서의 부분 단락은 정상 값 이하로 램프 저항을 감소시키며, 이는 램프(L2)에 대한 전압 강하 감소를 야기시킨다. 이러한 결론은 하나의 램프에서 부분적 내부 단락은 각각의 램프에 대한 전압 강하들 간의 차를 정상 램프 동작에 대해 예상되는 값 이상으로 증가시킨다는 것을 암시한다. 이런 상태는 전압들(V_L1, V_L2)의 차가 쓰레숄드 값과 비교되는 조건부로 표시될 수 있다. 상기 차가 쓰레숄드 값을 초과할 경우, 허용불가능한 부분 단락 조건이 램프(L2)에 대해 식별되고 결함 상태가 제시된다. 이러한 조건은 다음과 같이 표현될 수 있다 : 모든 램프 전압이 비제로이고, (V_L1-V_L2)>△이면, 램프(L2)는 부분 단락 상태가 된다. 주목할 것은 3개 이상의 램프의 경우, 다른 인접한 램프는 램프(L2)가 단락 상태인지를 검사하는데 이용될 수 있다는 것이다. 특히, (V_L3-V_L2)>△이면, L2는 단락 상태인 것으로 식별된다. 램프가 단락되었는지를 검사하기 위해 직렬인 임의의 램프들에 동일한 방식이 적용될 수 있다. 부가적으로, 조건부 상태는, (V_L1-V_L2)>△이면, 램프(L2)는 부분적 단락 상태에 있다로 보다 축약될 수 있다. 다른 실시예에서, 결함 검출 방법은 인접하지 않은 램프 쌍들 간의 전압 차의 크기를 포함할 수 있다. 예를 들어, (V_L1-V_L3)>△이면, 램프(L3)는 부분 단락 상태이다. 이전처럼, 쓰레숄드 값(△)의 선택은 램프 세기에서의 허용가능한 편차와 관련되나, RTP 분야를 위한 각각의 램프에 대한 평균 전압의 8%미만일 수 있다.

도 9는 직렬로 접속된 2개 램프에 대한 램프 결함을 검출하는데 이용되는 전자 부품들의 개략도이다. SCR 구동기는 램프헤드의 모든 램프들을 포함하는 전력 분산 보드와 접속된다. 본 예에서, 단지 한 쌍이 도시된다. 램프헤드의 모든 램프들은 방사상 대칭인 존들로 분할되며, 각각의 존은 전력이 각각의 존에 대해 조절될 수 있도록 개별 SCR 구동기와 접속된다. 각각의 존은 램프 쌍으로 분할되며, 각각의 쌍은 결함 검출 시스템에 접속된다. 하나의 램프 쌍(L1, L2)이 도시된다.

전력 분산 보드는 램프들의 한쪽 측면 상의 포인트들에서 전압 측정이 이루어질 수 있도록, 각각의 램프의 한쪽 측면 상의 포인트들과 접속되는 전도성 라인들을 포함한다. V'₁, V'₂, V'₃는 각각 포인트들(160, 162, 164)에서의 아날로그 전압을 나타내며, V₁, V₂, V₃는 해당 디지털 값을 나타낸다. 각각의 전도성 라인은 약 1 메가-옴의 밸러스트(ballast) 레지스터를 갖는다. 본 실시예는 약 1 메가-옴의 밸러스트 레지스터를 나타냈지만, 다른 저항 값이 이용될 수 있다. 본 실시예에서, 밸러스트 레지스터는 전력 분산 보드에 포함되나, 다른 실시예에서 램프 결함 검출(LFD) 보드에 포함될 수도 있다.

램프 결함 검출(LFD) 보드는 DAQ 모듈 및 제어기 모듈을 포함한다. 제어기는 디지털 전압 값들(V₁, V₂, V₃)을 이용하여 각각의 램프에 대한 전압 강하를 계산한다. L1에 대한 전압 강하는 V_L1=V₁-V₃이며; L2에 대한 전압 강하는 V_L2=V₂-V₃이다. 제어기는 램프 결함 상태가 존재하는지를 결정하기 위해 도면에 도시된 조건부를 이용한다. 램프가 개방되거나 또는 부분적으로 단락되는 경우, 제어기는 사용자 인터페이스 장치에 결함 상태가 검출되었으며 결함이 있는 램프가 식별되었다는 것을 나타내는 신호를 전송한다. 본 실시예에서, 도 9에 도시된 것처럼, 램프 결함 검출 시스템은 제로 전압 판독치를 제공하도록 개방 회로에 대해 설계된다. 또 다른 실시예에서, 시스템은 개방 회로가 검출되었다는 것만을 나타낼 수 있으며, 이 경우 도 9에 도시된 모든 개방 램프에 대한 조건은 더 이상 관계가 없다.

도 10a는 종래 기술의 램프 결함 검출 장치의 개략도이며, 도 10b는 본 발명의 실시예도이다. 이들 두 도면의 비교는 LFD 보드와 전력 분산 보드 간의 접속 방법의 차를 나타낸다. 15개 존이 도시되며, 각각의 존은 SCR 구동기를 포함한다. 도 10b에 15개 존이 도시되어지만, 본 발명의 다른 실시예들에서 다른 개수의 존들이 사용될 수 있다. 예시적인 종래 기술에서, 각각의 존 및 관련된 구동기는 램프 결함 검출(LFD) 보드(170)에 접속되며, LFD 보드는 전력 분산(PD) 보드(172)에 접속된다. LFD 보드(170)와 PD 보드(172)의 접속은 다수의 상이한 접속기들의 배열을 요구하며, 이는 시간 소모적인 프로세스이다. 또한, 이러한 구성은 임의의 전력에 앞서 제시되는 LFD 보드(170)가 PD 보드(172) 및 그 내부의 램프들로 전달될 수 있어야 한다. 도 10b를 참조로, 본 발명은 상이한 접속 구성을 나타낸다. 각각의 존에서 SCR 구동기는 PD 보드(174)와 직접 접속되어 PD 보드(174) 및 그 안의 램프들은 LFD 보드(176) 없이 동작할 수 있다. 단일 접속기(178)는 PD 보드(174) 및 LFD 보드(176)가 서로 접속되게 하며, 2개 보드의 접속은 상당히 단순화된다. 또한, LFD 보드(176)에 의해 수신된 전압 신호들은 약 1 메가-옴의 밸러스트 레지스터로 인해 약 5V 및 약 0.1mA일 수 있다. 필터 회로(180)는 LFD 보드에 나타나는 최대 약 5V로 신호 전압을 제한할 수 있다.

도 11에서는, 본 발명의 LFD 보드의 실시예의 구조물이 보다 상세히 도시된다. 멀티-핀 접속기는 LFD 보드가 전력 분산 보드와 접속되게 한다. 각각의 램프 존에 있는 각각의 램프 쌍으로부터의 전압 신호들은 프로세서(210)에 의해 통신 채널(196)을 통해 지시되는 것처럼 신호들을 샘플링하는 멀티플렉서(MUX)로 입력된다. ADC는 아날로그 신호를 프로세서(210)로 전송되는 디지털 값들로 변환시킨다. 본 실시예에서, 필드 프로그램가능 게이트 어레이(FPGA)가 프로세서로 사용되나, 다른 프로세서가 사용될 수 있다. FPGA는 각각의 램프 쌍의 각각의 램프에 대한 전압 강하를 계산할 수 있다. FPGA는 램프 결함 조건으로 프로그램되며, 램프가 개방 상태인지 또는 내부 단락 상태인지를 결정하도록 조건부에 적용된다. DC/DC 변환기(198)는 LFD 보드의 일부로 도시된다. 24V 전력 입력(200)은 LFD 부품들로 전력을 공급하기 위해 DC 대 DC 변환기에 의해 단계적으로 감소된다(stepped down). 입/출력 회로소자(190)는 D_IN(194)내의 데이터 및 D_OUT(192)으로부터의 데이터로 표시되는 것처럼, FPGA와 통신할 수 있다.

본 발명의 상기 실시예들에서, 직렬인 2개 이상의 램프가 고려되었다. 일부 분야에서는 전력 공급부에 대해 단지 하나의 램프가 접속되는 것이 바람직하거나 필수적일 수 있다. 예를 들어, 램프헤드의 전체 램프 개수가 홀수이나, 램프 쌍이 각각의 결함 검출 회로에 대해 기본적인 시리즈 유니트로서 사용되는 경우, 단일 램프는 쌍을 이루지 않고 유지될 수 있다. 각각의 램프 양단의 전압 강하를 이용하는 결함 검출 방법은 검출 회로가 간단히 변형되지 않는다면 단일 램프의 경우에 사용될 수 없거나, 또는 선택적 방법이 사용된다. 하기 램프 결함 검출 방법은 이러한 단일 램프 경우와 관련된다.

도 12는 램프가 하나 이상의 추가 램프들과 직렬로 배치될 수 없는 경우에 램프 결함 검출 방법이 어떻게 이용될 수 있는지를 나타낸다. 2개의 램프(L1, L2)는 램프헤드의 방사상 대칭인 다수의 존들 중 하나의 존을 나타낼 수 있는 도시된 SCR 구동기와 같이 전력 공급부와 병렬로 접속된다. 각각의 램프는 전력 공급부 양단에 하나씩 접속된다. 전력 분산 보드 내의 각각의 램프 부근에 홀 효과 전류 센서들이 위치된다. 전류 출력 신호들(IL1, IL2)은 LFD 보드 및 신호들을 샘플링하고 이들을 ADC로 전송하여 아날로그 신호를 디지털로 변환시킬 수 있는 멀티플렉서(MUX)로 전송된다. 디지털 신호들은 램프(L1 또는 L2)가 결함 상태에 있는지를 결정하기 위해 조건부 상태를 전류 신호에 적용할 수 있는 필드 프로그램가능 게이트 어레이(FPGA)와 같은 프로세서(310)로 전송될 수 있다. 조건부 상태는 각각의 램프의 전류 신호와 비교되는 쓰레숄드 전류 값(β)으로 간략화될 수 있다. 예를 들어 I_L1<β인 경우, 램프(L1)에 대해 결함 상태가 존재할 수 있다. 전류 출력 신호들은 매우 약할 수 있기 때문에, 신호들이 강화되도록(boost) 하나 이상의 증폭기(300)가 LFD 보드에 포함될 수 있고, 램프 결함 조건부 상태가 증폭된 신호에 적용될 수 있다.

본 발명의 이전 실시예들은 램프 결함 검출 방법 및 관련 장치를 개시한다. 통상적으로는 원치않는 프로세스 결과를 방지하도록 개방 또는 단락 상태에 있는 임의의 램프들이 웨이퍼 처리에 앞서 검출하는 것을 돕기 위해 웨이퍼의 급속 열 처리(RTP) 이전에 이러한 결함 검출 방법이 적용된다. 그러나, RTP 시스템 처리량 감소를 방지하고 시스템 중단시간을 최소화시키기 위해, 결함 검출 방법은 시스템이 동작하는 동안 상이한 시간 및 상이한 방식으로 적용될 수 있다. 이러한 일 실시예에서, 결함 검출 장치는 각각의 RTP 챔버에 대한 RTP 주기의 시작 직전에 개방 램프들에 대해서만 검사될 수 있다. 단지 개방 램프들에 대한 검사는 개방 램프 및 단락된 램프 모두에 대한 검사 보다 시간이 덜 소요되지만, 개방 램프들은 단지 부분적으로 단락된 램프들보다 방사선 균일성에 큰 영향력을 갖는다. 개방 램프에 대한 램프 결함 검출 방법은 예를 들어, 최대 전력의 10-20%와 같이, 최대 전력의 낮은 퍼센테이지로 에너지화되는 램프들로 수행될 수 있다. 낮은 램프 전력의 기간은 RTP 챔버속으로의 웨이퍼 장착, 또는 웨이퍼 장착 직후에 해당한다.

도 13은 전형적인 RTP 시간 대 온도 곡선을 나타낸다. 온도 플래토(plateau)(410)는 RTP 주기의 시작 직전에, 매우 낮은 전력 설정치에서 에너지화되는 램프를 나타낸다. RTP 주기의 시간은 온도 램프(420)에 의해 표시된다. 개방 램프들에 대한 검출 방법은 온도 플래토(410)에서, 또는 매우 느린 온도 램핑(ramp) 동안 적용될 수 있다. 램프 결함 검출 장치는 각각의 RTP 챔버에 대한 RTP 주기의 시작 직전에 검출 방법의 적용이 허용되도록 충분히 짧은 시간 간격으로 개방 상태 동안 램프헤드의 각각의 램프를 검사할 수 있다. 단락될 수 있는 램프들에 대한 결함 검출은 덜 빈번한 간격으로, 챔버 처리량에 영향을 미치지 않도록 하루에 한번 또는 두번 수행될 수 있다. 다른 실시예들에서, 램프 결함 검출 방법은 RTP 시스템의 계획된 보수관리(maintenance) 동안 수행될 수 있다.

램프 결함 검출 방법은 램프 결함 정보에 기초하여 기판 처리를 위해 열처리 파라미터를 조절하는데 이용될 수 있다. 일 실시예에서, 단락된 또는 개방 램프 상태에 대한 검출 방법은 램프 세기의 편차에 가장 민감한 램프 존들에 대한 기판 처리 동안 수행될 수 있고, 해당 램프 전력 조절은 결함이 있는 램프들의 작용을 보상하도록 램프 결함 신호를 이용하여 이루어진다. 다른 실시예들에서, 상이한 램프 존들에 대한 전력이 변경되거나, 또는 상이한 프로세스 파라미터들이 결함이 있는 램프들을 보상하기 위해 기판 처리 이전, 기판 처리 동안, 또는 기판 처리 이후에 변경될 수 있다.

도 1은 열처리 챔버의 단면 투영도.

도 2는 램프헤드의 하부도,

도 3은 램프헤드의 예시적인 램프 벌브를 나타내는 도면,

도 4는 종래 기술의 램프 결함 검출 시스템의 개략도,

도 5는 램프 결함 검출기의 일 실시예의 블록도,

도 6a-6f는 램프 동작을 나타내는 개략도,

도 7은 램프 결함 검출기의 또 다른 실시예의 블록도,

도 8a-8e는 램프 동작을 나타내는 개략도,

도 9는 램프 결함 검출 장치의 일 실시예의 개략도,

도 10a는 종래 기술의 램프 결함 검출 장치의 개략도,

도 10b는 램프 결함 검출 장치의 또 다른 실시예의 개략도,

도 11은 램프 결함 검출 보드에 대한 실시예의 개략도,

도 12는 램프 결함 검출 시스템의 또 다른 실시예를 나타내는 도면,

도 13은 급속 열처리(RTP) 시스템에 대한 전형적인 시간 대 온도 곡선을 나타내는 도면.

Claims

반도체 기판들의 열처리에 이용되는 램프들의 어레이에서 램프 결함을 검출하도록 구성되는 램프 결함 검출 장치로서,

상기 어레이내에 직렬로 접속된 램프들의 그룹에 의해 형성된 회로 경로를 따라 상이한 샘플링 위치들에서 전압 신호들을 샘플링하는 데이터 획득(DAQ: data acquisition) 모듈; 및

상기 샘플링된 전압 신호들에 의해 결정되는 것으로서, 상기 램프들 중 적어도 2개 램프 양단의 전압 강하에 기초하여 하나 이상의 램프들에서의 결함을 검출하는 제어기

를 포함하는, 램프 결함 검출 장치.
제 1 항에 있어서,

상기 직렬로 접속된 램프들의 그룹은 2개 이상의 램프를 포함하는, 램프 결함 검출 장치.
제 1 항에 있어서,

상기 제어기는 상기 램프들 중 제 2 램프 양단의 제로 전압 강하에 기초하여 상기 램프들 중 제 1 램프의 개방 회로 상태를 검출하는, 램프 결함 검출 장치.
제 1 항에 있어서,

상기 제어기는 상기 램프들 중 제 1 램프 양단의 전압 강하가 쓰레숄드 양 이상 만큼 상기 램프들 중 제 2 램프 양단의 전압 강하보다 작은 경우, 상기 제 1 램프의 부분적 단락을 검출하는, 램프 결함 검출 장치.
제 1 항에 있어서,

상기 제어기는 하나 이상의 램프들 각각의 양단의 제로 전압 강하에 기초하여 다수의 상기 램프들의 개방 회로 상태를 검출하는, 램프 결함 검출 장치.
제 1 항에 있어서,

상기 DAQ 모듈은 상기 제어기에 상기 샘플링된 전압 신호들의 디지털 값 제공하는, 램프 결함 검출 장치.
제 1 항에 있어서,

상기 샘플링된 전압 신호들은 교류(AC) 전압 신호들인, 램프 결함 검출 장치.
반도체 기판들의 열처리에 이용되는 램프들의 어레이에서 램프 결함을 검출하도록 구성되는 램프 결함 검출 장치로서,

상기 어레이 내에 직렬로 접속된 램프들의 그룹에 의해 형성된 회로 경로들을 따라 상이한 위치들로부터 샘플링된 다수의 아날로그 전압 신호들을 수신하는 멀티플렉서;

상기 멀티플렉서에 의해 출력된 하나 이상의 상기 아날로그 전압 신호들에 대응하는 디지털 값들을 제공하는 디지털-아날로그(A/D) 변환기; 및

상기 멀티플렉서에 의해 어느 아날로그 전압 신호들이 출력될지를 선택하고, 상기 어레이에서 직렬로 접속된 램프들의 다수의 그룹에 대해, 상기 샘플링된 전압 신호들에 의해 결정되는 것으로서, 상기 램프들 중 적어도 2개의 램프 양단의 전압 강하에 기초하여 상기 그룹의 하나 이상의 램프들에서의 결함을 검출하도록 상기 멀티플렉서를 제어하는 제어 로직

을 포함하는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 제어 로직은 필드 프로그램가능 게이트 어레이(FPGA)에서 구현되는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 제어 로직은 마이크로제어기로서 구현되는, 램프 결함 검출 장치.
제 8 항에 있어서,

램프 결함 검출 데이터를 수신하도록 외부 장치를 상기 제어 로직과 통신하게 하는 통신 인터페이스를 더 포함하는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 제어 로직은 공통 존(zone)에서 직렬로 접속된 램프들의 다수의 그룹들을 순차적으로 선택하도록 상기 멀티플렉서를 제어하는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 직렬로 접속된 램프들의 그룹들은 2개 이상의 램프를 포함하는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 제어 로직은 상기 램프들 중 제 2 램프 양단의 제로 전압 강하에 기초하여 상기 램프들 중 제 1 램프의 개방 회로 상태를 검출하는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 제어 로직은 상기 램프들 중 제 1 램프 양단의 전압 강하가 쓰레숄드 양 이상 만큼 상기 램프들 중 제 2 램프 양단의 전압 강하보다 작은 경우, 상기 제 1 램프의 부분적 단락을 검출하는, 램프 결함 검출 장치.
제 8 항에 있어서,

상기 램프들은 텅스텐 할로겐 램프들인, 램프 결함 검출 장치.
반도체 기판들의 열처리에 이용되는 램프들의 어레이에서 램프 결함을 검출하는 방법으로서,

상기 어레이내의 직렬로 접속된 램프들의 그룹에 의해 형성된 회로 경로를 따라 상이한 샘플링 위치들에서 전압 신호들을 샘플링하는 단계;

상기 샘플링된 전압 신호들에 기초하여 상기 램프들 중 적어도 2개 램프 양단의 전압 강하를 계산하는 단계; 및

상기 전압 강하들 간의 관계식에 기초하여 결함의 존재 여부를 검출하는 단계

를 포함하는, 램프 결함 검출 방법.
제 17 항에 있어서,

상기 직렬로 접속된 램프들의 그룹은 2개 이상의 램프들을 포함하는, 램프 결함 검출 방법.
제 17 항에 있어서,

상기 전압 강하들 간의 관계식에 기초하여 결함의 존재 여부를 검출하는 단계는, 적어도,

상기 램프들 중 제 2 램프 양단의 제로 전압 강하에 기초하여 상기 램프들 중 제 1 램프의 개방 회로 상태의 존재를 결정하는 단계; 및

상기 제 1 램프 양단의 전압 강하가 쓰레숄드 양 이상 만큼 상기 램프들 중 제 2 램프 양단의 전압 강하보다 작은 경우 상기 램프들 중 제 1 램프의 부분적 단락의 존재를 결정하는 단계

를 포함하는, 램프 결함 검출 방법.
제 17 항에 있어서,

상기 직렬로 접속된 램프들의 다수의 그룹들 사이에서, 전압 강하 값들은 어느 그룹이 램프 결함을 갖고 있는지를 식별하는데 이용되는, 램프 결함 검출 방법.
제 17 항에 있어서,

상기 직렬로 접속된 램프들의 그룹에 대한 전압 강하들 간의 관계식은 상기 그룹에 있는 어느 하나 이상의 램프들 결함이 있는지를 식별하는데 이용되는, 램프 결함 검출 방법.
제 17 항에 있어서,

반도체 기판 열처리 시스템의 예정된 보수관리(maintenance) 동안 상기 샘플링하는 단계, 상기 계산하는 단계 및 상기 검출하는 단계를 수행하는 단계를 포함하는, 램프 결함 검출 방법.
제 17 항에 있어서,

반도체 기판 열처리 시스템에서 기판을 처리하기 이전에 또는 기판을 처리하는 동안 상기 샘플링하는 단계, 상기 계산하는 단계 및 상기 검출하는 단계를 수행하는 단계를 포함하는, 램프 결함 검출 방법.
제 23 항에 있어서,

램프 결함 정보에 기초하여 처리 파라미터를 조절하는 단계를 더 포함하는, 램프 결함 검출 방법.