KR100943493B1 - Semiconductor device, and method of forming metal layer thereof - Google Patents

Semiconductor device, and method of forming metal layer thereof Download PDF

Info

Publication number
KR100943493B1
KR100943493B1 KR1020070125350A KR20070125350A KR100943493B1 KR 100943493 B1 KR100943493 B1 KR 100943493B1 KR 1020070125350 A KR1020070125350 A KR 1020070125350A KR 20070125350 A KR20070125350 A KR 20070125350A KR 100943493 B1 KR100943493 B1 KR 100943493B1
Authority
KR
South Korea
Prior art keywords
metal
film
forming
tisin
metal wiring
Prior art date
Application number
KR1020070125350A
Other languages
Korean (ko)
Other versions
KR20090058658A (en
Inventor
김형윤
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070125350A priority Critical patent/KR100943493B1/en
Publication of KR20090058658A publication Critical patent/KR20090058658A/en
Application granted granted Critical
Publication of KR100943493B1 publication Critical patent/KR100943493B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자에 있어서, 특히 반도체 소자 및 그의 금속 배선 형성 방법에 관한 것으로, 반도체 기판에 하부 금속 배선을 형성하는 단계와, 상기 하부 금속 배선 상에 절연막을 형성하는 단계와, 상기 절연막을 부분 식각한 후 충진하여 플러그 패턴을 형성하는 단계와, 상기 플러그 패턴을 포함하는 상기 절연막 상부에 TiSiN의 금속 보호막을 형성하는 단계와, 상기 금속 보호막 상에 상부 금속막을 형성하는 단계로 이루어지는 절차를 통해 형성되는 반도체 기판 상의 하부 금속 배선과, 상기 하부 금속 배선 상에서 절연막에 형성되는 플러그 패턴과, 상기 플러그 패턴을 포함하는 상기 절연막 상부에 형성되는 적어도 하나의 TiSiN의 금속 보호막과, 상기 금속 보호막 상의 상부 금속막으로 구성되는 반도체 소자에 관한 발명이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and in particular to a method of forming a metal wiring, the method comprising: forming a lower metal wiring on a semiconductor substrate, forming an insulating film on the lower metal wiring, and partially insulating the insulating film. Forming a plug pattern by etching and filling, forming a metal protective film of TiSiN on the insulating film including the plug pattern, and forming an upper metal film on the metal protective film. A lower metal wiring on the semiconductor substrate, a plug pattern formed in the insulating film on the lower metal wiring, at least one TiSiN metal protective film formed on the insulating film including the plug pattern, and an upper metal film on the metal protective film. The invention relates to a semiconductor element constituted of.

씨모스 이미지 센서, 금속 배선, TiSiN, Ti, TiN, 금속 배선 터짐 현상 CMOS image sensor, metal wiring, TiSiN, Ti, TiN, metal wiring burst phenomenon

Description

반도체 소자 및 그의 금속 배선 형성 방법{semiconductor device, and method of forming metal layer thereof}Semiconductor device and method of forming metal layer thereof

본 발명은 반도체 소자에 관한 것으로서, 특히 반도체 소자와 그의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a semiconductor device and a method for forming metal wirings thereof.

일반적으로 반도체 소자를 제조하는 공정에서는 패시베이션 산화막(passivation oxide)을 증착한 후에 신터(sinter) 공정을 진행하고, 이어 실리콘나이트라이드(SiN)을 패시베이션막으로 증착하는 공정을 진행한다.In general, in the process of fabricating a semiconductor device, a passivation oxide is deposited and then a sinter process is performed, followed by a process of depositing silicon nitride (SiN) as a passivation film.

씨모스 이미지 센서(CIS) 소자를 제조하는 공정에서는 다크(Dark) 특성의 향상을 위하여 패시베이션 산화막(passivation oxide)과 SiN의 패시베이션막을 순차적으로 형성한 후에 신터 공정이라는 일종의 어닐링(Annealing)을 진행한다.In the process of manufacturing a CMOS image sensor (CIS) device, a passivation oxide and a passivation film of SiN are sequentially formed in order to improve dark characteristics, and then a kind of annealing called a sinter process is performed.

특히, CIS 소자를 제조하는 공정에서는 신터 공정을 매우 높은 온도에서 진행하는 경우가 많다. 예를 들어, 일반적인 반도체 소자 제조 과정에서는 400도에서 신터 공정을 진행하는데 비해 CIS 소자의 제조 공정에서는 450도까지 높인 온도에서 신터 공정을 진행한다.In particular, in the process of manufacturing a CIS device, the sinter process is often performed at a very high temperature. For example, in the general semiconductor device manufacturing process, the sintering process is performed at 400 degrees, while in the manufacturing process of the CIS device, the sintering process is performed at a temperature up to 450 degrees.

상기와 같이 SiN의 패시베이션막을 증착한 후에 450도 정도의 높은 온도에서 신터 공정을 진행하면 여러 문제가 발생하는데, 특히 도 1에 도시된 바와 같이 하부에 비어홀이 밀집된 영역에서 금속 배선이 터지는 현상이 발생한다.As described above, when the sintering process is performed at a high temperature of about 450 degrees after the deposition of the passivation film of SiN, various problems occur. In particular, as shown in FIG. do.

상기 비어홀의 밀집된 영역에서의 금속 배선 터짐 현상은 높은 온도에서 신터 공정을 진행함에 따라 금속 플러그로 사용된 텅스텐으로부터 불소(fluorine)가 아웃개싱(outgassing)하여 상부에 형성된 금속 배선에 영향을 미치는 것이 주된 원인이다.The metal wire burst phenomenon in the dense area of the via hole is mainly due to the outgassing of fluorine from the tungsten used as the metal plug as the sintering process at a high temperature affects the metal wiring formed thereon. Cause.

도 2는 종래 기술에 따른 반도체 소자의 금속 배선 형성 절차를 설명하기 위한 공정 단면도이다.2 is a cross-sectional view illustrating a metal wiring formation procedure of a semiconductor device according to the prior art.

도 2를 참조하면, 반도체 기판에 하부 금속 배선(1)을 형성한다.Referring to FIG. 2, a lower metal wiring 1 is formed on a semiconductor substrate.

이어, 하부 금속 배선(1) 상에 절연막(2)을 형성한다.Next, the insulating film 2 is formed on the lower metal wiring 1.

이어, 절연막(2)을 부분 식각한 후 충진하여 플러그(3)를 형성한다. 여기서, 플러그(3)는 절연막(2)을 부분 식각한 후 텅스텐을 식각 부위에 충진하여 형성된다.Subsequently, the insulating film 2 is partially etched and then filled to form a plug 3. Here, the plug 3 is formed by partially etching the insulating film 2 and filling tungsten in the etching portion.

이어, 플러그(3)를 포함하는 절연막(2) 상부에 금속의 하부 확산방지막(4,5)을 형성한다. 여기서, 하부 확산방지막(4,5)으로 Ti막(4)과 TiN막(5)을 순차적으로 형성한다. 물론, 하부 확산방지막(4,5) 중 TiN막(5)은 생략될 수도 있다.Subsequently, lower diffusion barrier films 4 and 5 of metal are formed on the insulating film 2 including the plug 3. Here, the Ti film 4 and the TiN film 5 are sequentially formed as the lower diffusion barrier films 4 and 5. Of course, the TiN film 5 of the lower diffusion barrier films 4 and 5 may be omitted.

상기한 하부 확산방지막(4,5) 상에 상부 금속막(6)을 형성하고, 그 상부 금속막(6) 상에 상부 반사방지막(7,8)을 형성한다. 여기서, 상부 금속막(6)은 알루미늄(Al)을 증착하여 형성되며, 상부 반사방지막(7,8)은 Ti막(7)과 TiN막(8)을 순차적으로 증착하여 형성된다.The upper metal film 6 is formed on the lower diffusion barrier films 4 and 5, and the upper antireflection films 7 and 8 are formed on the upper metal film 6. Here, the upper metal film 6 is formed by depositing aluminum (Al), and the upper antireflection films 7 and 8 are formed by sequentially depositing the Ti film 7 and the TiN film 8.

한편, 상기한 금속 배선 형성 과정 중에 고온 즉, 보통 420 내지 450도 이상에서 신터 공정을 진행한다. 그런데, 신터 공정에 의해 비어홀의 밀집 영역에서 불소(F)가 아웃개싱되어 하부 확산방지막(4,5)과 반응한다. 특히, 불소(F)와 하부 확산방지막(4,5)의 Ti이 반응하여 TiF4를 형성한다.In the meantime, the sintering process is performed at a high temperature, that is, usually 420 to 450 degrees or more during the metal wiring forming process. However, fluorine (F) is outgassed in the dense region of the via hole by the sintering process and reacts with the lower diffusion barrier films 4 and 5. In particular, fluorine (F) and Ti in the lower diffusion barrier films 4 and 5 react to form TiF 4 .

아울러, 아웃개싱된 불소(F)가 상부 금속막(6)과도 반응한다. 예로써, 불소(F)가 상부 금속막(6)인 알루미늄과 반응하여 AlF3를 형성한다. 이러한 부산물의 생성으로 인하여 소자 내부의 부피 팽창이 발생하며, 그로 인하여 도 1에 도시된 바와 같이 금속 배선의 터짐 현상이 발생하게 된다.In addition, outgassed fluorine (F) also reacts with the upper metal film (6). For example, fluorine (F) reacts with aluminum, which is the upper metal film 6, to form AlF 3 . Due to the generation of these by-products, the volume expansion inside the device occurs, and as a result, a burst phenomenon of the metal wiring occurs as shown in FIG. 1.

본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 특히 씨모스 이미지 센서 소자에서 안정적인 금속 배선을 형성하기 위한 반도체 소자와 그의 금속 배선 형성 방법을 제공하는 데 있다.DISCLOSURE OF THE INVENTION An object of the present invention is to provide a semiconductor device for forming a stable metal wiring in the CMOS image sensor device and a method for forming the metal wiring, in particular.

본 발명의 또다른 목적은, 씨모스 이미지 센서 소자를 제조하는 과정 중 매우 높은 온도에서 실시되는 어닐링에 의해 금속 배선이 터지는 현상을 개선해주는 반도체 소자와 그의 금속 배선 형성 방법을 제공하는 데 있다.It is still another object of the present invention to provide a semiconductor device and a method for forming the metal wires that improve the phenomenon of metal wires bursting by annealing performed at a very high temperature during the manufacturing of the CMOS image sensor device.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성 방법의 특징은, 반도체 기판에 하부 금속 배선을 형성하는 단계와, 상기 하부 금속 배선 상에 절연막을 형성하는 단계와, 상기 절연막을 부분 식각한 후 충진하여 플러그 패턴을 형성하는 단계와, 상기 플러그 패턴을 포함하는 상기 절연막 상부에 TiSiN의 금속 보호막을 형성하는 단계와, 상기 금속 보호막 상에 상부 금속막을 형성하는 단계로 이루어지는 것이다.According to an aspect of the present invention, there is provided a method of forming a metal wiring of a semiconductor device, the method including forming a lower metal wiring on a semiconductor substrate, forming an insulating film on the lower metal wiring, Forming a plug pattern by partial etching and filling; forming a metal protective film of TiSiN on the insulating film including the plug pattern; and forming an upper metal film on the metal protective film.

여기서, 상기 TiSiN을 50 내지 300Å의 두께로 형성할 수 있다.Here, the TiSiN may be formed to a thickness of 50 to 300 kPa.

바람직하게, 상기 금속 보호막 상에 Ti와 TiN 중 적어도 하나를 더 형성할 수 있다.Preferably, at least one of Ti and TiN may be further formed on the metal protective layer.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 특징은, 반도체 기판 상의 하부 금속 배선과, 상기 하부 금속 배선 상에서 절연막에 형성되는 플러그 패턴과, 상기 플러그 패턴을 포함하는 상기 절연막 상부에 형성되는 적어도 하나의 TiSiN의 금속 보호막과, 상기 금속 보호막 상의 상부 금속막을 포함하여 구성되는 것이다.A semiconductor device according to the present invention for achieving the above object is a lower metal wiring on a semiconductor substrate, a plug pattern formed in the insulating film on the lower metal wiring, and is formed on the insulating film including the plug pattern At least one TiSiN metal protective film and an upper metal film on the metal protective film.

삭제delete

바람직하게, 상기 금속 보호막은 TiN을 더 포함하여 구성될 수 있다.Preferably, the metal protective film may further comprise TiN.

바람직하게, 상기 금속 보호막은 Ti를 더 포함하여 구성될 수 있다.Preferably, the metal protective layer may further comprise Ti.

바람직하게, 상기 금속 보호막은 Ti와 TiN을 더 포함하여 구성될 수 있다.Preferably, the metal protective film may further include Ti and TiN.

본 발명에 따르면, 금속 배선의 라이너(liner)로 사용되는 금속 보호막이 비어홀이 밀집된 영역에서 금속 배선이 터지는 현상을 방지해주어 씨모스 이미지 센서 소자의 금속 배선을 보다 안정적으로 형성하게 해준다.According to the present invention, the metal protective film used as a liner of the metal wiring prevents the metal wiring from bursting in the region where the via holes are densified, thereby making it possible to more stably form the metal wiring of the CMOS image sensor device.

특히, 씨모스 이미지 센서 소자를 제조하는 과정 중 매우 높은 온도에서 실시되는 어닐링 공정(즉, 신터 공정) 시에도 불소(Fluorine)가 금속 플러그(예로써, 텅스텐)에서 아웃개싱(outgassing)되는 것을 막아 주어 비어홀이 밀집된 영역에서의 금속 배선 터짐 현상을 개선해 준다.In particular, even during annealing processes (ie, sintering processes) performed at very high temperatures during the manufacturing of CMOS image sensor devices, it is possible to prevent fluorine from being outgassed from metal plugs (eg, tungsten). This improves the bursting of metal wires in areas where via holes are densely located.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described by at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.

이하, 첨부한 도면을 참조하여 본 발명에 따른 반도체 소자와 그의 금속 배선 형성 방법의 바람직한 실시 예를 자세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a semiconductor device and a metal wiring forming method according to the present invention.

도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 절차를 설명하기 위한 공정 단면도와, 금속 배선 터짐 현상의 개선 예를 나타낸 상세도이다.3 is a cross-sectional view illustrating a process of forming a metal wiring of a semiconductor device according to an exemplary embodiment of the present disclosure and a detailed view showing an example of improvement of a metal wiring burst phenomenon.

도 3을 참조하면, 본 발명에 따른 반도체 소자는, 반도체 기판 상의 하부 금속 배선(10)과, 하부 금속 배선(10) 상의 절연막(20)에 형성되는 플러그 패턴(30)과, 플러그 패턴(30)을 포함하는 절연막(20) 상부에 형성되는 금속 보호막(40)과, 금속 보호막(40) 상의 상부 금속막(60)과, 상부 금속막(60) 상의 상부 방지막(70,80)을 포함하여 구성된다.Referring to FIG. 3, a semiconductor device according to the present invention includes a plug pattern 30 formed on a lower metal wiring 10 on a semiconductor substrate, an insulating film 20 on the lower metal wiring 10, and a plug pattern 30. A metal protection film 40 formed on the insulating film 20 including the upper layer, an upper metal film 60 on the metal protection film 40, and an upper protection film 70 and 80 on the upper metal film 60. It is composed.

플러그 패턴(30)은 텅스텐을 절연막(20)의 일부에 충진하여 형성된다.The plug pattern 30 is formed by filling tungsten in a part of the insulating film 20.

금속 보호막(40)은 반도체 소자의 제조 공정 중 신터 공정에 의해 플러그 패턴(30)에서 아웃개싱되는 불소(F)의 반응을 억제하기 위한 것으로, TiSiN을 플러그 패턴(30)을 포함하는 절연막(20) 상부에 증착하여 형성된다. 그 TiSiN은 50 내지 300Å의 두께이다.The metal passivation layer 40 is for suppressing the reaction of fluorine (F) outgassed from the plug pattern 30 by the sinter process in the manufacturing process of the semiconductor device, and the insulating film 20 including TiSiN including the plug pattern 30. ) Is formed by depositing on top. The TiSiN is 50 to 300 GPa thick.

그에 따라, 상부 영역의 배선 구조가 차례로 TiSiN의 금속 보호막(40), 상부 금속막(60), 상부 방지막(70,80)을 포함하는 4개층으로 이루어진다.Accordingly, the wiring structure of the upper region is made up of four layers including, in turn, the TiSiN metal protective film 40, the upper metal film 60, and the upper protective films 70 and 80.

다른 예로써, 금속 보호막(40)은 TiSiN과 TiN을 플러그 패턴(30)을 포함하는 절연막(20) 상부에 순차적으로 증착하여 형성된다. 여기서, TiSiN의 두께를 50 내지 300Å로 하는 것이 바람직하다. 또는, TiSiN과 TiN의 두께 합이 50 내지 300Å인 것이 바람직하다.As another example, the metal passivation layer 40 is formed by sequentially depositing TiSiN and TiN on the insulating layer 20 including the plug pattern 30. Here, it is preferable to make the thickness of TiSiN 50-300 kPa. Or, it is preferable that the sum of the thicknesses of TiSiN and TiN is 50-300 kPa.

그에 따라, 상부 영역의 배선 구조가 차례로 TiSiN과 TiN의 금속 보호막(40), 상부 금속막(60), 상부 방지막(70,80)을 포함하는 5개층으로 이루어진다.Accordingly, the wiring structure of the upper region is made up of five layers including, in turn, TiSiN and the TiN metal protective film 40, the upper metal film 60, and the upper protective films 70 and 80.

다른 예로써, 금속 보호막(40)은 TiSiN과 Ti을 플러그 패턴(30)을 포함하는 절연막(20) 상부에 순차적으로 증착하여 형성된다. 여기서, TiSiN의 두께를 50 내 지 300Å로 하는 것이 바람직하다. 또는, 그 TiSiN과 Ti의 두께 합이 50 내지 300Å인 것이 바람직하다.As another example, the metal protective film 40 is formed by sequentially depositing TiSiN and Ti on the insulating film 20 including the plug pattern 30. Here, it is preferable to make the thickness of TiSiN 50-300 kPa. Or it is preferable that the sum total of the thickness of TiSiN and Ti is 50-300 kPa.

그에 따라, 상부 영역의 배선 구조가 차례로 TiSiN과 Ti의 금속 보호막(40), 상부 금속막(60), 상부 방지막(70,80)을 포함하는 5개층으로 이루어진다.Accordingly, the wiring structure of the upper region is made up of five layers including, in turn, the metal protective film 40, the upper metal film 60, and the upper protective films 70 and 80 of TiSiN and Ti.

별도의 예로써, 상기 금속 보호막(4)은 TiSiN과 Ti와 TiN을 플러그 패턴(30)을 포함하는 절연막(20) 상부에 순차적으로 증착하여 형성될 수도 있다.As another example, the metal protective layer 4 may be formed by sequentially depositing TiSiN, Ti, and TiN on the insulating layer 20 including the plug pattern 30.

상기와 같이 금속 보호막(40)으로 Si계열의 막을 사용함으로써, 도 3의 아래에 도시한 바와 같이, 아웃개싱되는 불소(F)를 Si-F 형태로 캡쳐하여 TiF4나 AlF3의 생성을 방지한다.By using the Si-based film as the metal protective film 40 as described above, as shown below in Figure 3, outgassed fluorine (F) in the form of Si-F to prevent the formation of TiF 4 or AlF 3 . do.

한편, 금속 보호막(40) 상의 상부 금속막(60)은 알루미늄이며, 상부 금속막(60) 상의 상부 방지막(70,80)은 Ti막(70)과 TiN막(80)을 순차적으로 증착하여 형성된다.Meanwhile, the upper metal film 60 on the metal protective film 40 is aluminum, and the upper barrier films 70 and 80 on the upper metal film 60 are formed by sequentially depositing the Ti film 70 and the TiN film 80. do.

다음은 상기한 반도체 소자의 금속 배선 형성 절차를 설명한다.Next, a metal wiring formation procedure of the semiconductor device will be described.

반도체 기판에 하부 금속 배선(10)을 형성한다.The lower metal wiring 10 is formed on the semiconductor substrate.

이어, 하부 금속 배선(10) 상에 절연막(20)을 증착한다.Subsequently, an insulating film 20 is deposited on the lower metal wiring 10.

이어, 절연막(20)을 부분 식각한 후 금속물을 충진하여 금속 플러그 패턴(30)을 형성한다. 여기서, 플러그 패턴(30)은 절연막(20)을 부분 식각한 후 텅스텐을 식각 부위에 충진하여 형성된다.Subsequently, the insulating film 20 is partially etched to fill a metal material to form the metal plug pattern 30. Here, the plug pattern 30 is formed by partially etching the insulating film 20 and filling tungsten in the etching portion.

이어, 플러그 패턴(30)을 포함하는 절연막(20) 상부에 불소의 아웃개싱을 방 지하기 위한 금속 보호막(40)을 형성한다.Subsequently, a metal protective film 40 for preventing outgassing of fluorine is formed on the insulating film 20 including the plug pattern 30.

여기서, 금속 보호막(40)은 TiSiN을 증착하여 형성하거나, TiSiN에 Ti와 TiN 중 적어도 하나를 더 증착하여 형성할 수 있다.Here, the metal protective film 40 may be formed by depositing TiSiN, or may be formed by further depositing at least one of Ti and TiN on TiSiN.

일 예로, 플러그 패턴(30)을 포함하는 절연막(20) 상부에 금속 보호막(40) TiSiN을 50 내지 300Å의 두께로 증착한다.For example, the TiSiN 40 may be deposited on the insulating layer 20 including the plug pattern 30 to a thickness of 50 to 300 Å.

다른 예로써, 플러그 패턴(30)을 포함하는 절연막(20) 상부에 TiSiN을 증착한 후에 그 TiSiN의 상부에 다시 TiN을 증착한다.As another example, after depositing TiSiN on the insulating film 20 including the plug pattern 30, TiN is again deposited on the TiSiN.

다른 예로써, 플러그 패턴(30)을 포함하는 절연막(20) 상부에 TiSiN을 증착한 후에 그 TiSiN의 상부에 다시 Ti를 증착한다.As another example, after depositing TiSiN on the insulating film 20 including the plug pattern 30, Ti is deposited again on the TiSiN.

또다른 예로써, 플러그 패턴(30)을 포함하는 절연막(20) 상부에 TiSiN을 증착한 후에 그 TiSiN의 상부에 다시 Ti과 TiN 중 적어도 하나를 순차적으로 증착한다.As another example, after TiSiN is deposited on the insulating film 20 including the plug pattern 30, at least one of Ti and TiN is sequentially deposited on the TiSiN.

상기에서 Ti나 TiN은 하부 확산방지막 역할을 할 수 있다. 특히 금속 보호막(40)의 TiSiN은 420 내지 450도 이상에서 신터 공정을 진행할 시에 발생되는 불소가 그 TiSiN의 상부에 형성된 Ti나 TiN와 반응하는 것을 막아준다.In the above, Ti or TiN may serve as a lower diffusion barrier. In particular, the TiSiN of the metal protective film 40 prevents fluorine generated when the sintering process is performed at 420 to 450 degrees or more with Ti or TiN formed on the TiSiN.

이어, 금속 보호막(40) 상에 상부 금속막(60)을 형성하고, 그 상부 금속막(60) 상에 상부 방지막(70,80)을 형성한다. Subsequently, the upper metal film 60 is formed on the metal protective film 40, and the upper barrier films 70 and 80 are formed on the upper metal film 60.

여기서, 금속 보호막(40) 상에 알루미늄(Al)을 증착하여 상부 금속막(60)을 형성한다. 그리고, Ti막(7)과 TiN막(8)을 순차적으로 상부 금속막(60) 상에 증착하여 상부 방지막(70,80)을 형성한다. 또한 금속 보호막(40)의 TiSiN은 420 내지 450 도 이상에서 신터 공정을 진행할 시에 발생되는 불소가 그 상부에 형성된 알루미늄(Al)과 반응하는 것을 막아준다.Here, aluminum (Al) is deposited on the metal passivation layer 40 to form the upper metal layer 60. Then, the Ti film 7 and the TiN film 8 are sequentially deposited on the upper metal film 60 to form upper barrier films 70 and 80. In addition, TiSiN of the metal protective layer 40 prevents fluorine generated when the sintering process is performed at 420 to 450 degrees or more with aluminum (Al) formed thereon.

결국, 금속 플러그 패턴(30)을 포함하는 절연막(20) 상에 TiSiN을 포함하는 금속 방지막(40)을 형성시킴으로써, 금속 플러그 패턴(30)으로부터 아웃개싱되는 불소(F)가 반응하여 TiF4이나 AlF3을 형성하는 것을 막아준다.As a result, by forming the metal barrier layer 40 including TiSiN on the insulating film 20 including the metal plug pattern 30, fluorine (F) outgassed from the metal plug pattern 30 reacts to form TiF 4 or the like. Prevents the formation of AlF 3 .

그로 인하여, 반도체 소자 내부의 부피 팽창을 유발하는 부산물을 생성을 억제하여 금속 배선의 터짐 현상을 개선해 준다.Therefore, the generation of by-products causing volume expansion inside the semiconductor device is suppressed, thereby improving the bursting of the metal wiring.

지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. While the preferred embodiments of the present invention have been described so far, those skilled in the art may implement the present invention in a modified form without departing from the essential characteristics of the present invention.

그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments of the present invention described herein are to be considered in descriptive sense only and not for purposes of limitation, and the scope of the present invention is shown in the appended claims rather than the foregoing description, and all differences within the scope are equivalent to the present invention. Should be interpreted as being included in.

도 1은 종래에 비어홀의 밀집 영역에서 금속 배선의 터짐 현상을 나타낸 도면.1 is a view illustrating a phenomenon in which a metal wire bursts in a dense area of a via hole in the related art.

도 2는 종래 기술에 따른 반도체 소자의 금속 배선 형성 절차를 설명하기 위한 공정 단면도.2 is a cross-sectional view for explaining a metal wiring formation procedure of a semiconductor device according to the prior art;

도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 절차를 설명하기 위한 공정 단면도와, 금속 배선 터짐 현상의 개선 예를 나타낸 상세도.3 is a cross-sectional view illustrating a process of forming a metal wiring of a semiconductor device according to an exemplary embodiment of the present disclosure and a detailed view showing an improvement example of a metal wiring burst phenomenon.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 하부 금속 배선 20 : 절연막10 lower metal wiring 20 insulating film

30 : 플러그 패턴 40 : 금속 보호막30: plug pattern 40: metal protective film

60 : 상부 금속막 70, 80 : 상부 방지막60: upper metal film 70, 80: upper barrier film

Claims (9)

반도체 기판에 하부 금속 배선을 형성하는 단계;Forming a lower metal wiring on the semiconductor substrate; 상기 하부 금속 배선 상에 절연막을 형성하는 단계;Forming an insulating film on the lower metal wiring; 상기 절연막을 부분 식각한 후 충진하여 플러그 패턴을 형성하는 단계;Partially etching the insulating layer and filling the insulating layer to form a plug pattern; 상기 플러그 패턴을 포함하는 상기 절연막 상부에 TiSiN의 금속 보호막을 형성하는 단계;Forming a metal protective film of TiSiN on the insulating film including the plug pattern; 상기 금속 보호막 상에 상부 금속막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And forming an upper metal film on the metal protective film. 삭제delete 제 1 항에 있어서, 상기 TiSiN을 50 내지 300Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 1, wherein the TiSiN is formed to a thickness of 50 to 300 kPa. 제 1 항에 있어서, 상기 금속 보호막상에 Ti와 TiN 중 적어도 하나를 더 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to claim 1, further comprising forming at least one of Ti and TiN on the metal protective film. 반도체 기판 상의 하부 금속 배선;Bottom metal wiring on the semiconductor substrate; 상기 하부 금속 배선 상에서 절연막에 형성되는 플러그 패턴;A plug pattern formed on the insulating layer on the lower metal line; 상기 플러그 패턴을 포함하는 상기 절연막 상부에 형성되는 적어도 하나의 TiSiN의 금속 보호막; 그리고At least one metal protective film of TiSiN formed on the insulating film including the plug pattern; And 상기 금속 보호막 상의 상부 금속막을 포함하여 구성되는 것을 특징으로 하는 반도체 소자.And an upper metal film on the metal protective film. 삭제delete 제 5 항에 있어서, 상기 금속 보호막은 TiN을 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자.The semiconductor device according to claim 5, wherein the metal protective film further comprises TiN. 제 5 항에 있어서, 상기 금속 보호막은 Ti를 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자.The semiconductor device according to claim 5, wherein the metal protective film further comprises Ti. 제 5 항에 있어서, 상기 금속 보호막은 Ti와 TiN을 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자.The semiconductor device according to claim 5, wherein the metal protective film further comprises Ti and TiN.
KR1020070125350A 2007-12-05 2007-12-05 Semiconductor device, and method of forming metal layer thereof KR100943493B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125350A KR100943493B1 (en) 2007-12-05 2007-12-05 Semiconductor device, and method of forming metal layer thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125350A KR100943493B1 (en) 2007-12-05 2007-12-05 Semiconductor device, and method of forming metal layer thereof

Publications (2)

Publication Number Publication Date
KR20090058658A KR20090058658A (en) 2009-06-10
KR100943493B1 true KR100943493B1 (en) 2010-02-22

Family

ID=40988999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125350A KR100943493B1 (en) 2007-12-05 2007-12-05 Semiconductor device, and method of forming metal layer thereof

Country Status (1)

Country Link
KR (1) KR100943493B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056026A (en) * 2002-12-23 2004-06-30 주식회사 하이닉스반도체 Method of forming a capping layer
KR20060006340A (en) * 2004-07-15 2006-01-19 매그나칩 반도체 유한회사 A method for forming a metal line of cmos image sensor
KR100557647B1 (en) 2004-12-06 2006-03-10 동부아남반도체 주식회사 Method of manufacturing metal layer of semiconductor device
KR20070071025A (en) * 2005-12-29 2007-07-04 매그나칩 반도체 유한회사 Method for manufacturing of metal line in cmos image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056026A (en) * 2002-12-23 2004-06-30 주식회사 하이닉스반도체 Method of forming a capping layer
KR20060006340A (en) * 2004-07-15 2006-01-19 매그나칩 반도체 유한회사 A method for forming a metal line of cmos image sensor
KR100557647B1 (en) 2004-12-06 2006-03-10 동부아남반도체 주식회사 Method of manufacturing metal layer of semiconductor device
KR20070071025A (en) * 2005-12-29 2007-07-04 매그나칩 반도체 유한회사 Method for manufacturing of metal line in cmos image sensor

Also Published As

Publication number Publication date
KR20090058658A (en) 2009-06-10

Similar Documents

Publication Publication Date Title
TWI569313B (en) Method of manufacturing semiconductor device
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
KR20000002928A (en) Metal wiring structure of semiconductor device and production method thereof
US7629239B2 (en) Method of fabricating a semiconductor device with a dopant region in a lower wire
KR100815952B1 (en) Method for forming intermetal dielectric in semiconductor device
US20090061620A1 (en) Method of manufacturing a semiconductor device
US20110260332A1 (en) Multilevel interconnect structures and methods of fabricating same
US10923423B2 (en) Interconnect structure for semiconductor devices
KR100943493B1 (en) Semiconductor device, and method of forming metal layer thereof
US6867135B1 (en) Via bottom copper/barrier interface improvement to resolve via electromigration and stress migration
KR20090069569A (en) Semiconductor device and method for manufacturing the same
JP2008010551A (en) Semiconductor device and its manufacturing method
KR100990577B1 (en) Shallow trench isolation in semiconductor device and method for forming therof
KR100996188B1 (en) Method for forming semiconductor device
US7572720B2 (en) Semiconductor device and method for fabricating the same
US7638422B2 (en) Method of manufacturing metal insulating layer in semiconductor device
KR100546724B1 (en) Method for fabricating metal interconnection of semiconductor device
KR100574560B1 (en) Method for forming metal line of semiconductor device
US7517793B2 (en) Method of forming metal wire in semiconductor device
KR100770533B1 (en) Semiconductor device and method for manufacturing the semiconductor device
KR100605194B1 (en) Method for forming the pad layer of semiconductor device
US7354523B2 (en) Methods for sidewall etching and etching during filling of a trench
KR100756863B1 (en) Fabricating method of semiconductor device
KR100687879B1 (en) Method for fabricating metal interconnect in semiconductor device
KR20080060310A (en) Method for forming plug in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee