KR100943449B1 - Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same - Google Patents

Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same Download PDF

Info

Publication number
KR100943449B1
KR100943449B1 KR1020090076373A KR20090076373A KR100943449B1 KR 100943449 B1 KR100943449 B1 KR 100943449B1 KR 1020090076373 A KR1020090076373 A KR 1020090076373A KR 20090076373 A KR20090076373 A KR 20090076373A KR 100943449 B1 KR100943449 B1 KR 100943449B1
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
forming
low temperature
solution
Prior art date
Application number
KR1020090076373A
Other languages
Korean (ko)
Inventor
김삼동
이재서
오정훈
문성운
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020090076373A priority Critical patent/KR100943449B1/en
Application granted granted Critical
Publication of KR100943449B1 publication Critical patent/KR100943449B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: A method of gate dielectric formation using a low temperature curing and a method for manufacturing an organic thin film transistor using the same are provided to improve the efficiency of an organic thin film transistor using a flexible substrate. CONSTITUTION: A gate electrode(30) is formed at an upper part of a substrate(10). A gate insulating layer(20) is coated on the lower part of a substrate including the gate electrode through a sol-gel method. The substrate with coated gate insulating layer is inserted into the solution including an OH radical and a curing is performed. The solution is heated to 20-150°C by using a heating element. The ultraviolet ray is radiated on the solution and curing is performed. A sol-gel method is one of a spin coating, a spray coating, a dip-coating, a wiping, and a roll coating.

Description

저온 큐어링을 이용한 게이트 절연막 형성방법 및 이를 이용한 유기박막트랜지스터 제조방법{Method of gate dielectric formation using low temperature curing and Method for manufacturing organic thin film transistor using the same}Method of gate dielectric formation using low temperature curing and Method for manufacturing organic thin film transistor using the same

본 발명의 일 실시예는 솔젤 법을 통해 플렉시블(flexible) 기판 위에 박막트랜지스터(Thin Film Transistor : TFT)의 게이트 절연막 형성을 위한 저온 큐어링을 이용한 게이트 절연막 형성방법 및 이를 이용한 유기박막트랜지스터(Organic TFT : OTFT) 제조방법에 관한 것이다.An embodiment of the present invention is a method of forming a gate insulating film using low temperature curing for forming a gate insulating film of a thin film transistor (TFT) on a flexible substrate by a sol-gel method, and an organic thin film transistor using the same. : OTFT) It relates to a manufacturing method.

통상, 박막트랜지스터는 이미지 표시용 디스플레이에서 스위치 소자로 사용되는 것으로, 박막트랜지스터 중 유기박막트랜지스터(Organic Thin Film Transistor : OTFT)는 반도체층 재료로서 반도체성 유기 물질을 사용하고, 유리 기판 대신 플렉시블(flexible)한 기판을 사용한다는 점을 제외하고는 실리콘 박막트랜지스터와 비교하여 구조적으로 유사한 형태를 갖는다. In general, a thin film transistor is used as a switch element in an image display display. Among the thin film transistors, an organic thin film transistor (OTFT) uses a semiconductor organic material as a semiconductor layer material, and is flexible instead of a glass substrate. Except for using a substrate, it has a structurally similar form compared to a silicon thin film transistor.

상기 유기박막트랜지스터는, 도 1에 도시된 바와 같이, 하부 기판(10) 상에 금속을 사용하여 형성된 게이트 전극(30)과, 상기 게이트 전극(30)을 포함한 상기 하부 기판(10)에 형성되는 게이트 절연막(20)과, 상기 게이트 전극(30)의 양 에지의 상기 게이트 절연막(20) 상에 각각 형성된 소스 전극(40a) 및 드레인 전극(40b)과, 상기 소스/드레인 전극(40a, 40b)을 포함한 게이트 절연막(20)상에 형성된 유기 반도체층(50)으로 구성된다. 이때, 상기 소스/드레인 전극(40a, 40b)은 팔라듐(Pd), 은(Ag) 등의 금속무기물질을 사용하여 형성한다. As shown in FIG. 1, the organic thin film transistor is formed on the lower substrate 10 including a gate electrode 30 formed using a metal on the lower substrate 10 and the gate electrode 30. A gate insulating film 20, a source electrode 40a and a drain electrode 40b formed on the gate insulating film 20 at both edges of the gate electrode 30, and the source / drain electrodes 40a and 40b, respectively. It consists of an organic semiconductor layer 50 formed on the gate insulating film 20 including. In this case, the source / drain electrodes 40a and 40b are formed using metal inorganic materials such as palladium (Pd) and silver (Ag).

이처럼, 상기와 같은 유기박막트랜지스터에서는 하부 기판(10) 위에 게이트 절연막(20)을 증착시켜 사용하고 있는데, 이때 유기박막트랜지스터에서 사용되는 하부 기판(10)은 열에 취약한 플렉시블한 기판을 사용하고 있어 다음 두 가지 방법으로 기판(10) 위에 게이트 절연막(20)을 증착시켜 사용하고 있다.As described above, in the organic thin film transistor, the gate insulating film 20 is deposited on the lower substrate 10. In this case, the lower substrate 10 used in the organic thin film transistor uses a flexible substrate that is susceptible to heat. The gate insulating film 20 is deposited on the substrate 10 by two methods.

첫째는 CVD(화학기상증착) 방법을 이용하여 기판(10) 위에 게이트 절연막(20)을 형성시키는 방법이고, 두 번째는 솔 젤(Sol-gel) 테크닉을 이용하여 기판(10) 위에 게이트 절연막(20)을 형성시키는 방법이다.The first method is to form the gate insulating film 20 on the substrate 10 using the CVD (chemical vapor deposition) method, and the second method is to form the gate insulating film on the substrate 10 using the Sol-gel technique. 20).

첫 번째의 CVD 방법은 기존에는 150℃ 이상의 고온의 온도에서 공정을 하였으나, 상기와 같은 플렉시블한 기판에서 공정하기 위하여 현재 120℃에서도 증착이 가능한 수준까지 이루어지고 있다. 하지만 상기 CVD(chemical vapor deposition) 방법은 반드시 진공 챔버 안에 들어가서 공정이 진행되어야 하는 점 때문에 기존 빠른 생산성을 위한 R2R 공정(roll to roll process)을 적용하기가 쉽지 않아, 생산에 병목구간으로 나타내고 있는 문제가 있다. 즉, 플렉시블 기판을 이용한 TFT 공정은 게이트 절연막(20)의 형성을 제외하곤 R2R(Roll to Roll) 공정으로 모두 가능하기 때문이다. The first CVD method was conventionally processed at a high temperature of 150 ° C. or higher, but is currently being made to a level capable of deposition even at 120 ° C. to process the flexible substrate as described above. However, the chemical vapor deposition (CVD) method is difficult to apply the existing R2R process (roll to roll process) for rapid productivity because the process must be carried out in a vacuum chamber, which is a bottleneck in production. There is. That is, the TFT process using the flexible substrate can be performed by a roll to roll (R2R) process except for forming the gate insulating film 20.

이러한 문제를 해결하기 위하여 두 번째인 솔 젤(Sol-gel) 테크닉에 이용되는 솔 젤 방법은 절연막을 형성하고 자외선(Ultraviolet : UV)으로 큐어링하여 상기 게이트 절연막(20)을 형성시키는 연구가 이루어지고 있다. In order to solve this problem, the second sol-gel method used in the sol-gel technique is to form an insulating film and cure with ultraviolet (Ultraviolet: UV) research to form the gate insulating film 20 ought.

상기 솔 젤 법을 이용한 게이트 절연막(20) 형성방법은 진공자외선(Vacuum-Ultraviolet : VUV)을 쐬어주어 큐어링하여 형성하는 방법 및 NH3 증기를 통해 큐어링하여 형성하는 방법 등 다양한 방법들이 이용되고 있다.The method of forming the gate insulating film 20 using the sol-gel method is a variety of methods, such as a method of forming by curing the UV-ultraviolet (Vacuum-Ultraviolet: VUV) and a method of curing by using NH 3 vapor have.

도면을 참조하여 게이트 절연막(20)을 형성하는 방법을 실시예로 설명하면 다음과 같다. 이때, 설명될 솔 젤 법은 스핀 코팅을 한정하여 설명한다.Referring to the drawings, a method of forming the gate insulating film 20 is described as an embodiment. At this time, the sol gel method to be described will be described by limiting the spin coating.

도 2a 내지 도 2b는 종래 기술의 진공자외선(Vacuum-Ultraviolet : VUV)을 이용하는 게이트 절연막을 형성하는 방법을 도시한 처리 공정도이다.2A to 2B are process charts showing a method of forming a gate insulating film using vacuum-ultraviolet (VUV) of the prior art.

도 2a와 같이, 먼저 게이트 전극(30)을 포함한 하부 기판(10) 상부에 스핀 코팅 공정을 통해 20℃~25℃의 온도에서 게이트 절연막(20)을 코팅한다. 이어 도 2b와 같이, VUV를 상기 게이트 절연막(20)에 쐬어주어 큐어링을 수행한다.As shown in FIG. 2A, first, the gate insulating layer 20 is coated at a temperature of 20 ° C. to 25 ° C. through a spin coating process on the lower substrate 10 including the gate electrode 30. Subsequently, as shown in FIG. 2B, VUV is applied to the gate insulating film 20 to perform curing.

그러나 상기 VUV를 이용하는 큐어링 방법은 비교적 저온공정이 가능한데 반해, 퓨어(pure) 및 고밀도(dense)의 실리카(SiO2) 특성이 떨어지는 문제점이 있다. 특히, 아직 무기물(inorganic) 계역에서는 자외선 큐어링이 시도되지 않고 있다.However, the curing method using the VUV has a relatively low temperature process, but has a problem in that pure and dense silica (SiO 2 ) properties are inferior. In particular, ultraviolet curing has not been attempted in the inorganic field yet.

도 3a 내지 도 3b는 종래 기술의 NH3 증기를 이용하여 게이트 절연막을 형성하는 방법을 도시한 처리 공정도이다.3A to 3B are process charts showing a method of forming a gate insulating film using NH 3 vapor in the prior art.

도 3a와 같이, 먼저 게이트 전극(30)을 포함한 하부 기판(10) 상부에 스핀 코팅 공정을 통해 20℃~25℃의 온도에서 게이트 절연막(20)을 코팅한다. 이어 도 3b와 같이, 암모니아수 증기를 상기 게이트 절연막(20)에 쐬어주어 큐어링을 수행한다.As shown in FIG. 3A, first, the gate insulating film 20 is coated on the lower substrate 10 including the gate electrode 30 at a temperature of 20 ° C. to 25 ° C. through a spin coating process. Subsequently, as shown in FIG. 3B, curing of the ammonia water vapor is carried on the gate insulating film 20.

그러나 상기 암모니아수 증기를 이용하여 큐어링하는 방법은 비교적 저온공정이 가능한데 반해, 6 시간이라는 긴 수행시간이 소요될 뿐만 아니라, 상기 VUV를 이용하는 큐어링 방법과 마찬가지로 퓨어(pure) 및 고밀도(dense)의 실리카(SiO2) 특성이 떨어지는 문제점이 있다.However, the method of curing using the ammonia water vapor is relatively low temperature process, but takes a long running time of 6 hours, as well as pure and dense silica like the curing method using the VUV. There is a problem that the (SiO 2 ) characteristics are inferior.

따라서 현재 이 부분은 기술적 난제로 남아 있으며, 해결하기 위하여 여러 방법을 적용하고 있지만 아직 해결되고 있지 않다. 따라서 플렉시블 기판의 변형을 유발하지 않는 저온에서 우수한 막질의 SiOx를 얻을 수 있는 저온 큐어링 방법이 요구되고 있다.Therefore, this part remains a technical challenge, and various methods are applied to solve the problem, but it is not solved yet. Therefore, there is a need for a low temperature curing method capable of obtaining excellent film quality SiOx at a low temperature that does not cause deformation of the flexible substrate.

본 발명의 일 실시예는 저온공정이 가능하고 빠른 시간에 퓨어(pure)하고 고밀도(dense)의 실리카(SiO2) 특성이 우수한 플렉시블 기판을 사용하는 유기박막트랜지스터에 이용되는 게이트 절연막을 형성하고, 아울러 이를 이용한 유기박막트랜지스터 제조방법을 제공하고자 한다.An embodiment of the present invention to form a gate insulating film for use in an organic thin film transistor using a flexible substrate capable of low temperature processing and pure and dense silica (SiO 2 ) characteristics in a fast time, In addition, to provide an organic thin film transistor manufacturing method using the same.

본 발명의 일 실시예에 따른 다른 목적은 기존의 CVD로 진행해오던 게이트 절연막 형성을 솔젤 법을 사용하여 코팅한 뒤 저온 큐어링을 사용하여 150℃이하의 공정온도에서 우수한 막질의 게이트 절연막을 형성하여, 플렉시블 기판을 사용하는 유기박막트랜지스터에 이용하고자 한다.Another object according to an embodiment of the present invention is to form a gate insulating film having excellent film quality at a process temperature of 150 ° C. or less by using a low temperature curing method after coating the gate insulating film formation that has been performed by conventional CVD using a sol-gel method. , To be used in an organic thin film transistor using a flexible substrate.

상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법의 특징은 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 하부 기판 상부에 솔젤(Sol-gel)법을 통해 게이트 절연막을 코팅하는 단계와, 상기 게이트 절연막이 코팅된 기판을 OH 래디컬(radical)을 포함하는 용액에 넣고 큐어링을 수행하는 단계를 포함하는데 있다.A method of forming a gate insulating film using low temperature curing according to an embodiment of the present invention for achieving the above object is the step of forming a gate electrode on the upper substrate, and a sol gel on the lower substrate including the gate electrode ( And coating the gate insulating film by a sol-gel method and placing the substrate coated with the gate insulating film into a solution containing OH radicals to perform curing.

상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법의 특징은 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 하부 기판 상부에 솔젤(Sol-gel)법을 통해 게이트 절연막을 코팅하는 단계와, 상기 게이트 절연막이 코팅된 기판을 산성용액에 넣고 큐어링을 수행하는 단계를 포함하는데 있다.A method of forming a gate insulating film using low temperature curing according to an embodiment of the present invention for achieving the above object is the step of forming a gate electrode on the upper substrate, and a sol gel on the lower substrate including the gate electrode ( And coating the gate insulating film through a sol-gel method, and placing the substrate coated with the gate insulating film into an acidic solution to perform curing.

바람직하게 상기 솔젤(Sol-gel) 법은 스핀 코팅(Spin coating), 스프레이 코팅(Spray coating), 딥 코팅(Dip coating), 와이핑(Wiping) 및 롤 코팅(Roll coating) 중 어느 하나의 방법인 것을 특징으로 한다.Preferably, the Sol-gel method is any one of spin coating, spray coating, dip coating, wiping, and roll coating. It is characterized by.

바람직하게 상기 OH 래디컬(radical)을 포함하는 용액은 물, 과산화수소수, 암모니아수, KOH수용액, NaOH수용액, Ca(OH2)수용액, Ba(OH2)수용액 중 어느 하나이며, 상기 산성용액은 오존(O3)용액을 포함하는 것을 특징으로 한다.Preferably, the solution containing the OH radical (radical) is any one of water, hydrogen peroxide solution, ammonia water, KOH aqueous solution, NaOH aqueous solution, Ca (OH 2 ) aqueous solution, Ba (OH 2 ) aqueous solution, the acidic solution is ozone ( O 3 ) characterized in that it comprises a solution.

바람직하게 상기 용액에 자외선(Ultraviolet : UV)을 쬐어 큐어링을 수행하는 것을 특징으로 한다. Preferably, the solution is characterized by performing curing by exposing ultraviolet (Ultraviolet: UV) to the solution.

바람직하게 상기 용액을 발열체를 이용하여 20℃이상, 150℃이하의 온도로 가열하는 단계를 더 포함하는 것을 특징으로 한다.Preferably, the solution is further characterized by further comprising the step of heating to a temperature of 20 ℃ or more, 150 ℃ or less using a heating element.

바람직하게 상기 게이트 절연막을 코팅후 베이킹을 수행하는 단계를 더 포함하는 것을 특징으로 한다.Preferably, the method may further include performing baking after coating the gate insulating film.

본 발명의 일실시예는 상기 제 1 항 또는 제 2 항의 공정을 기반으로 솔젤 법으로 형성된 게이트 절연막의 큐어링을 수행시키기 위한 수행 프로그래밍을 저장하는 기록매체를 특징으로 한다.An embodiment of the present invention is characterized by a recording medium storing performance programming for performing curing of a gate insulating film formed by the Sol-gel method based on the process of claim 1 or 2.

상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 저온 큐어링을 이용한 게이트 절연막을 이용한 유기박막트랜지스터 제조방법의 특징은 (A) 제 1 항 또는 제 2 항의 공정을 통해 저온 큐어링을 이용한 게이트 절연막을 형성하는 단계와, (B) 상기 게이트 절연막 상부에 소스/드레인 전극 및 유기 반도체층을 형성하여 유기박막트랜지스터를 제조하는 단계를 포함하는데 있다.An organic thin film transistor manufacturing method using a gate insulating film using a low temperature curing according to an embodiment of the present invention for achieving the above object is (A) low temperature curing through the process of claim 1 or 2. And forming (B) a source / drain electrode and an organic semiconductor layer on the gate insulating film, thereby manufacturing an organic thin film transistor.

바람직하게 상기 (B) 단계는 상기 게이트 절연막에 플라즈마 처리 공정을 수행하여, 친수성의 접착막을 게이트 절연막 표면에 형성하는 단계와, 상기 접착막 상면에 금속층을 형성하고, 상기 금속층 상에 포토레지스트를 도포하고, 상기 포토레지스트 상부에 소정의 패턴이 형성된 포토 마스크를 정렬한 후 광선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속층을 선택적으로 식각하여 하부에 위 치하는 게이트 전극 양 에지의 게이트 절연막 상에 소스/드레인 전극을 각각 형성하는 단계와, 상기 소스/드레인 전극 상측에 포토레지스트를 남긴 상태에서 상기 기판 전면에 플라즈마 재처리 공정을 수행하여, 소수성의 접착층을 패터닝된 포토레지스트를 통해 노출된 접착막에 형성하는 단계와, 상기 패터닝된 포토레지스트를 제거하고, 상기 소스/드레인 전극을 포함한 전면에 유기 물질을 도포한 후 패터닝하여, 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.Preferably, the step (B) is performed by performing a plasma treatment on the gate insulating film to form a hydrophilic adhesive film on the surface of the gate insulating film, forming a metal layer on an upper surface of the adhesive film, and applying a photoresist on the metal layer. And aligning the photomask on which the predetermined pattern is formed on the photoresist, and then irradiating with light to expose the photoresist, and developing the patterned photoresist by using the patterned photoresist as a mask. Selectively etching to form source / drain electrodes on the gate insulating films at both edges of the gate electrodes positioned at the lower portions thereof, and reprocessing the plasma on the entire surface of the substrate while leaving photoresist above the source / drain electrodes. The hydrophobic adhesive layer through a patterned photoresist And forming an organic semiconductor layer by removing the patterned photoresist, applying an organic material to the entire surface including the source / drain electrodes, and patterning the same. .

이상에서 설명한 바와 같은 본 발명의 일실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법 및 이를 이용한 유기박막트랜지스터 제조방법은 솔 젤(Sol-gel)법을 이용하여 유기박막트랜지스터의 전 공정을 R2R 공정이 가능하여 제조공정이 간단해지고, 제조비용이 저렴하며, 빠른 생산성을 확보할 수 있다. As described above, a method of forming a gate insulating film using low temperature curing and a method of manufacturing an organic thin film transistor using the same according to the embodiment of the present invention include R2R of the entire process of the organic thin film transistor using a Sol-gel method. The process can be simplified, the manufacturing process is simplified, manufacturing cost is low, and fast productivity can be secured.

또한, 저온 큐어링이 가능하여 150℃이하의 저온 공정에서도 퓨어(pure)하고 고밀도(dense)의 실리카(SiO2) 특성이 우수한 게이트 절연막을 얻을 수 있어, 열에 취약한 플렉시블한 기판을 사용하는 유기박막트랜지스터의 효율을 높일 수 있다.In addition, low temperature curing is possible to obtain a gate insulating film excellent in pure and dense silica (SiO 2 ) characteristics even at a low temperature process of 150 ° C. or less, and an organic thin film using a flexible substrate that is susceptible to heat. The efficiency of the transistor can be improved.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments with reference to the accompanying drawings.

본 발명에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법 및 이를 이용한 유기박막트랜지스터 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조 하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 설명에 앞서 본 명세서에서는 기판을 형성하는 방법으로 스핀 코팅(Spin coating), 스프레이 코팅(Spray coating), 딥 코팅(Dip coating), 와이핑(Wiping) 및 롤 코팅(Roll coating)을 포함하는 솔젤 법을 이용하므로, 모든 코팅 방법이 가능하며, 이중 명확하고 간결한 설명을 위해 스핀 코팅을 한정하여 설명하도록 한다. 그러나 이는 이에 한정되지 않는 것임에 주의해야 한다.Referring to the accompanying drawings, a preferred embodiment of a method for forming a gate insulating film using low temperature curing and a method for manufacturing an organic thin film transistor using the same according to the present invention will be described below. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only the embodiments to complete the disclosure of the present invention and complete the scope of the invention to those skilled in the art. It is provided to inform you. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations. Prior to the description, in the present specification, a sol-gel method including spin coating, spray coating, dip coating, wiping and roll coating as a method of forming a substrate. Because of this, all coating methods are possible, and for the sake of clarity and concise description, the spin coating will be limitedly described. However, note that this is not so limited.

제 1 실시예First embodiment

도 4a 내지 도 4c는 본 발명의 실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법을 도시한 처리 공정도이다.4A to 4C are process charts showing a method of forming a gate insulating film using low temperature curing according to an embodiment of the present invention.

도 4a와 같이, 게이트 절연막 형성방법은 먼저 게이트 전극(30)을 포함한 하부 기판(10) 상부에 솔젤(Sol-gel)법 스핀 코팅 공정을 통해 20℃~25℃의 온도에서 1500rpm의 속도로 20초간 게이트 절연막(20)을 코팅한다. 이때, 상기 기판(10)은 플렉시블한 특성을 갖는 기판이며, 상기 게이트 절연막(20)은 모든 실리카(Silica) 전구물질(precursor) 등의 유전체 물질이 될 수 있다. 상기 실리카 전구물질의 종 류로는 유기중합체(Organic Polymer)로서 Polyimide(PI), Polyquinolines,Polybenzocyclobutenes, Benzocyclobutenes, Polyarylene 등이 있으며, 무기중합체(Inorganic Polymer)로서 Silisesquioxanes, Siloxanes, Copolymers(MSQ 또는 HSQ계열), Polysilazane 등이 있다. 도 5에서 도시된 그래프 중 (a)에서 상기 솔젤 법 스핀 코팅 공정을 통해 게이트 절연막(20)을 코팅한 경우의 투과율(transmittance) 특성을 나타내고 있다.As shown in FIG. 4A, the gate insulating film forming method first uses a Sol-gel spin coating process on the lower substrate 10 including the gate electrode 30 at a speed of 1500 rpm at a temperature of 20 ° C. to 25 ° C. FIG. The gate insulating film 20 is coated for a second. In this case, the substrate 10 may be a substrate having a flexible characteristic, and the gate insulating layer 20 may be a dielectric material such as all silica precursors. Examples of the silica precursors include Polyimide (PI), Polyquinolines, Polybenzocyclobutenes, Benzocyclobutenes, and Polyarylene as organic polymers, Silisesquioxanes, Siloxanes, Copolymers (MSQ or HSQ series), Polysilazane and the like. In (a) of the graph shown in FIG. 5, the transmittance characteristics when the gate insulating layer 20 is coated by the sol-gel spin coating process are illustrated.

한편, 상기 스핀 코팅(Spin coating)을 통한 게이트 절연막(20)의 코팅뿐만 아니라 스프레이 코팅(Spray coating), 딥 코팅(Dip coating), 와이핑(Wiping) 및 롤 코팅(Roll coating) 등 솔젤 법을 통한 모든 코팅공정이 가능하다.Meanwhile, the sol-gel method such as spray coating, dip coating, wiping and roll coating, as well as the coating of the gate insulating film 20 through the spin coating, is performed. All coating processes are possible.

이어 도 4b와 같이, 상기 게이트 절연막(20)을 100℃~200℃의 온도에서 2시간정도 베이킹한다. 도 5에서 도시된 그래프 중 (b)에서 상기 베이킹된 게이트 절연막(20)의 투과율(transmittance) 특성을 나타내고 있다.Next, as shown in FIG. 4B, the gate insulating film 20 is baked at a temperature of 100 ° C. to 200 ° C. for about 2 hours. In (b) of the graph illustrated in FIG. 5, transmittance characteristics of the baked gate insulating layer 20 are illustrated.

그리고 도 4c와 같이, 상기 베이킹된 게이트 절연막(20)을 포함하는 웨이퍼를 물(H2O)(80)에 넣고, 상기 물(80)에 자외선(Ultraviolet : UV)을 쬐어 약 50℃~100℃인 상온에서 큐어링을 수행한다. 이때 상기 사용되는 물(80)은 큐어링의 수행을 위해 사용되는 바람직한 일 실시예의 물질로서, 이 물질에 한정되지는 않으며, OH 래디컬(radical)을 포함하는 용액 또는 산성용액은 모두 가능하다. 일예로 OH 래디컬(radical)을 포함하는 용액으로는 물(H2O), 과산화수소(H2O2)수 및 암모니아수, KOH수용액, NaOH수용액, Ca(OH2)수용액, Ba(OH2)수용액 등이 있으며, 산성용 액으로는 강력한 산화력을 갖는 O3(오존)용액 등이 있다. 그리고 상기 쬐어지는 자외선의 파장대는 200nm~405nm인 것이 바람직하지만, 본 발명의 기술적 사상의 범위 내에서 다양한 파장대가 가능하므로, 이에 한정되지 않는다. 도 5에서 도시된 그래프 중 (c)에서 상기 자외선을 쬐인 게이트 절연막(20)의 투과율(transmittance) 특성을 나타내고 있다.4C, the wafer including the baked gate insulating film 20 is placed in water (H 2 O) 80, and ultraviolet light is exposed to the water 80 to about 50 ° C. to 100 ° C. Curing is performed at room temperature. At this time, the water 80 used is a material of a preferred embodiment used for the treatment of the cure, not limited to this material, any solution or acidic solution containing OH radical (radical) is possible. For example, a solution containing OH radicals includes water (H 2 O), hydrogen peroxide (H 2 O 2 ) water and ammonia water, KOH aqueous solution, NaOH aqueous solution, Ca (OH 2 ) aqueous solution, Ba (OH 2 ) aqueous solution. The acid solution is O 3 (ozone) solution having a strong oxidizing power. The wavelength band of the exposed ultraviolet rays is preferably 200 nm to 405 nm, but various wavelength bands are possible within the scope of the technical idea of the present invention. In (c) of the graph shown in FIG. 5, the transmittance characteristics of the gate insulating film 20 exposed to the ultraviolet rays are shown.

그리고 상기 자외선을 쬐인 게이트 절연막(20)을 산소 분위기에서 200℃의 온도로 급속열처리(RTA)를 10분정도 수행함으로써, 유기박막트랜지스터(Organic TFT : OTFT)의 게이트 절연막을 형성하게 된다. 도 5에서 도시된 그래프 중 (d)에서 10분간 급속열처리(RTA)를 수행한 경우 게이트 절연막(20)의 투과율(transmittance) 특성을 나타내고 있다.In addition, by performing the rapid thermal treatment (RTA) for about 10 minutes at 200 ° C. in the oxygen atmosphere, the gate insulating film 20 exposed to ultraviolet rays forms a gate insulating film of an organic thin film transistor (OTFT). In the graph illustrated in FIG. 5, when the rapid thermal treatment (RTA) is performed for 10 minutes, the transmittance characteristic of the gate insulating film 20 is shown.

참고로, 본 발명에 따른 게이트 절연막 형성방법에서 상기 베이킹 과정 및 급속열처리(RTA) 과정의 생략이 가능하다.For reference, the baking process and the rapid thermal treatment (RTA) process may be omitted in the method for forming a gate insulating film according to the present invention.

이처럼, 본 발명의 일 실시예는 솔젤(Sol-gel)법을 통해 게이트 절연막(20)이 코팅된 기판(10)을 OH 래디컬(radical)이 포함된 용액에 완전히 담그고 큐어링 시킴으로서, 종래의 물 또는 암모니아수 등의 용액을 기화시켜 반응시켰던 기존 방법과는 공정상에 차이를 나타내고 있다. 또한 저온(20~150℃)공정이 가능하여 실내 온도(room temperature)에서 공정이 가능하다. As such, according to an embodiment of the present invention, the substrate 10 coated with the gate insulating film 20 is completely immersed and cured in a solution containing OH radicals through a Sol-gel method. Or it shows a difference in the process from the existing method that was reacted by vaporizing a solution such as ammonia water. In addition, low temperature (20 ~ 150 ℃) process is possible to process at room temperature (room temperature) is possible.

이처럼, 본 발명에 따른 게이트 절연막 형성방법에서의 큐어링 방법은 저온공정이 가능하여 실내 온도(room temperature)에서 공정이 가능할 뿐 아니라, 비교 적 두꺼운 700nm의 막을 1시간 동안 700℃의 퍼니스(30)에서 큐어링한 것과 같은 실리카(SiO2) 특성을 나타낸다. As such, the curing method in the gate insulating film forming method according to the present invention is capable of a low temperature process and can be processed at room temperature, and the furnace 30 having a temperature of 700 ° C. for 700 hr for a relatively thick 700 nm film for 1 hour. Silica (SiO 2 ) characteristics as cured at

제 2 실시예Second embodiment

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법을 도시한 처리 공정도이다.6A to 6C are flowcharts illustrating a method of forming a gate insulating film using low temperature curing according to another embodiment of the present invention.

도 6a와 같이, 게이트 절연막 형성방법은 먼저 도 6a와 같이, 게이트 절연막 형성방법은 먼저 게이트 전극(30)을 포함한 하부 기판(10) 상부에 솔젤(Sol-gel)법 스핀 코팅 공정을 통해 20℃~25℃의 온도에서 1500rpm의 속도로 20초간 게이트 절연막(20)을 코팅한다. 이때, 이때 상기 기판(10)은 플렉시블한 특성을 갖는 기판이며, 상기 게이트 절연막(20)은 모든 실리카(Silica) 전구물질(precursor) 등의 유전체 물질이 될 수 있다. 상기 실리카 전구물질의 종류로는 유기중합체(Organic Polymer)로서 Polyimide(PI), Polyquinolines,Polybenzocyclobutenes, Benzocyclobutenes, Polyarylene 등이 있으며, 무기중합체(Inorganic Polymer)로서 Silisesquioxanes, Siloxanes, Copolymers(MSQ 또는 HSQ계열), Polysilazane 등이 있다. 도 5에서 도시된 그래프 중 (a)에서 상기 솔젤 법 스핀 코팅 공정을 통해 게이트 절연막(20)을 코팅한 경우의 투과율(transmittance) 특성을 나타내고 있다.As shown in FIG. 6A, the gate insulating film forming method is first performed as shown in FIG. 6A. The gate insulating film forming method is first performed at 20 ° C. through a spin-gel process using a Sol-gel method on the lower substrate 10 including the gate electrode 30. The gate insulating film 20 is coated for 20 seconds at a speed of 1500 rpm at a temperature of ˜25 ° C. In this case, the substrate 10 may be a substrate having a flexible characteristic, and the gate insulating layer 20 may be a dielectric material such as all silica precursors. Examples of the silica precursors include Polyimide (PI), Polyquinolines, Polybenzocyclobutenes, Benzocyclobutenes, and Polyarylene as organic polymers, Silisesquioxanes, Siloxanes, Copolymers (MSQ or HSQ series), Polysilazane and the like. In (a) of the graph shown in FIG. 5, the transmittance characteristics when the gate insulating layer 20 is coated by the sol-gel spin coating process are illustrated.

한편, 상기 스핀 코팅(Spin coating)을 통한 게이트 절연막(20)의 코팅뿐만 아니라 스프레이 코팅(Spray coating), 딥 코팅(Dip coating), 와이핑(Wiping) 및 롤 코팅(Roll coating) 등 솔젤 법을 통한 모든 코팅공정이 가능하다.Meanwhile, the sol-gel method such as spray coating, dip coating, wiping and roll coating, as well as the coating of the gate insulating film 20 through the spin coating, is performed. All coating processes are possible.

이어 도 6b와 같이, 상기 게이트 절연막(20)을 100℃~200℃의 온도에서 2시간정도 베이킹한다. 도 5에서 도시된 그래프 중 (b)에서 상기 베이킹된 게이트 절연막(20)의 투과율(transmittance) 특성을 나타내고 있다.6B, the gate insulating film 20 is baked at a temperature of 100 ° C. to 200 ° C. for about 2 hours. In (b) of the graph illustrated in FIG. 5, transmittance characteristics of the baked gate insulating layer 20 are illustrated.

그리고 도 6c와 같이, 상기 베이킹된 게이트 절연막(20)을 포함하는 웨이퍼를 과산화수소(H2O2)(90)에 넣고 50℃~100℃의 핫플레이트(hot plate)등의 발열체(60)에 올려놓고 상기 과산화수소(H2O2)(90)를 가열하여 상온에서 큐어링을 수행하여 유기박막트랜지스터(Organic TFT : OTFT)의 게이트 절연막을 형성하게 된다. 이때 상기 사용되는 과산화수소(90)는 큐어링의 수행을 위해 사용되는 바람직한 일 실시예의 물질로서, 이 물질에 한정되지는 않으며, OH 래디컬(radical)을 포함하는 용액 또는 산성용액은 모두 포함가능하다. 일예로 OH 래디컬(radical)을 포함하는 용액으로는 물(H2O), 과산화수소(H2O2)수 및 암모니아수, KOH수용액, NaOH수용액, Ca(OH2)수용액, Ba(OH2)수용액 등이 있으며, 산성용액으로는 강력한 산화력을 갖는 O3(오존)용액 등이 있다. 6C, the wafer including the baked gate insulating film 20 is placed in hydrogen peroxide (H 2 O 2 ) 90 and heated to a heating element 60 such as a hot plate having a temperature of 50 ° C. to 100 ° C. The hydrogen peroxide (H 2 O 2 ) 90 is placed on the substrate and cured at room temperature to form a gate insulating film of an organic thin film transistor (OTFT). At this time, the hydrogen peroxide 90 is used as a material of a preferred embodiment used for performing the curing, it is not limited to this material, any solution or acidic solution containing OH radical (radical) can be included. For example, a solution containing OH radicals includes water (H 2 O), hydrogen peroxide (H 2 O 2 ) water and ammonia water, KOH aqueous solution, NaOH aqueous solution, Ca (OH 2 ) aqueous solution, Ba (OH 2 ) aqueous solution. And acidic solutions include O 3 (ozone) solutions having strong oxidizing power.

참고로, 본 발명에 따른 솔젤 법으로 형성된 기판의 큐어링 방법에서 상기 도 6b의 베이킹 과정의 생략이 가능하며, 또한 상기 핫플레이트 등의 발열체(60)를 통한 가열도 생략이 가능하다.For reference, in the curing method of the substrate formed by the sol-gel method according to the invention it is possible to omit the baking process of Figure 6b, it is also possible to omit the heating through the heating element 60 such as the hot plate.

이처럼, 본 발명의 일 실시예에서는 솔젤(Sol-gel)법을 통해 게이트 절연 막(20)이 코팅된 기판(10)을 OH 래디컬이 포함된 용액에 완전히 담그고 큐어링시킴으로서, 종래의 물 또는 암모니아수 등의 용액을 기화시켜 반응시켰던 기존 방법과는 공정상에 차이를 나타내고 있다. 또한 위에서 설명된 본 발명의 제 1 실시예에 따른 큐어링 방법과 마찬가지로 본 발명의 제 2 실시예에 따른 큐어링 방법도 저온공정이 가능하고 빠른 시간에 큐어링을 할 수 있는 장점이 있다. As such, in the exemplary embodiment of the present invention, the substrate 10 coated with the gate insulating film 20 is completely immersed and cured in a solution containing OH radicals by using a Sol-gel method. It shows a difference in process from the existing method which reacted by vaporizing a solution such as. In addition, as in the curing method according to the first embodiment of the present invention described above, the curing method according to the second embodiment of the present invention has the advantage that the low temperature process is possible and the curing can be performed in a short time.

제 3 실시예Third embodiment

도 7a 내지 도 7d 는 본 발명의 실시예에 따른 저온 큐어링을 이용한 게이트 절연막을 이용한 유기박막트랜지스터 제조방법을 도시한 공정도이다.7A to 7D are flowcharts illustrating a method of manufacturing an organic thin film transistor using a gate insulating film using low temperature curing according to an embodiment of the present invention.

먼저 도 7a와 같이, 상기 제 1 실시예 또는 제 2 실시예를 통해 기판(10) 상부에 저온 큐어링을 이용하여 형성된 게이트 절연막(20)에 플라즈마 처리 공정을 수행하여, 친수성의 접착막(20a)을 게이트 절연막(20) 표면에 형성한다. 이때 상기 플라즈마 처리는 O2, H2, He, H2, SF6 및 CF4 중 어느 하나의 가스 또는 이들 간의 혼합된 가스를 이용한다.First, as shown in FIG. 7A, a plasma treatment process is performed on the gate insulating film 20 formed on the substrate 10 by using low temperature curing on the first or second embodiment, thereby providing a hydrophilic adhesive film 20a. ) Is formed on the surface of the gate insulating film 20. In this case, the plasma treatment uses any one of O 2 , H 2 , He, H 2 , SF 6, and CF 4 , or a gas mixed therebetween.

이어 도 7b와 같이, 상기 접착막(20a) 상면에 금속층을 형성하고, 상기 금속층 상에 포토레지스트(70)를 도포하고, 상기 포토레지스트(70) 상부에 소정의 패턴이 형성된 포토 마스크(미도시)를 정렬한 후 광선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트(70)를 패터닝한다. 이어, 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속층을 선택적으로 식각함으로써, 하부에 위치하는 게이트 전 극(30) 양 에지의 게이트 절연막(20) 상에 소스 전극(40a) 및 드레인 전극(40b)을 각각 형성한다. 이때 상기 소스/드레인 전극(40a)(40b)은 크롬(Cr), 몰리브덴(Mo), 알루미늄합금(Al alloy) 등의 저 저항 금속 무기물질 중에서 적어도 하나 또는 하나 이상으로 이루어진다.Subsequently, as shown in FIG. 7B, a metal layer is formed on an upper surface of the adhesive film 20a, a photoresist 70 is coated on the metal layer, and a photo mask having a predetermined pattern formed on the photoresist 70. The photoresist 70 is patterned by aligning the photoresist and then irradiating with light to expose the photoresist. Next, the metal layer is selectively etched using the patterned photoresist as a mask, so that the source electrode 40a and the drain electrode 40b are disposed on the gate insulating film 20 at both edges of the gate electrode 30 located below. Form each. In this case, the source / drain electrodes 40a and 40b are made of at least one or more of low resistance metal inorganic materials such as chromium (Cr), molybdenum (Mo), and aluminum alloy (Al alloy).

한편, 상기 플라즈마 처리 공정에 의해 형성된 친수성의 접착막(20a)은 상기 유기물질의 게이트 절연막(20)과 무기 물질 즉, 금속층의 소스/드레인 전극(40a)(40b)과의 접착력을 증가시키게 한다.On the other hand, the hydrophilic adhesive film 20a formed by the plasma treatment process increases the adhesion between the gate insulating film 20 of the organic material and the source / drain electrodes 40a and 40b of the inorganic material, that is, the metal layer. .

다음으로 도 7c와 같이, 상기 소스/드레인 전극(40a)(40b) 상측에 포토레지스트(70)를 남긴 상태에서 상기 기판(10) 전면에 플라즈마 재처리 공정을 수행한다. 이로써, 패터닝된 포토레지스트(70)를 통해 노출된 접착층(20b)은 소수성의 접착층(20b)으로 변하게 되고, 소스/드레인 전극(40a)(40b)과 게이트 절연막(20)이 접촉하는 부분에만 친수성의 접착층(20a)이 남게 된다. 이때 상기 플라즈마 재처리공정은 O2와 CF2의 혼합가스를 이용한다.Next, as shown in FIG. 7C, a plasma reprocessing process is performed on the entire surface of the substrate 10 with the photoresist 70 remaining on the source / drain electrodes 40a and 40b. As a result, the adhesive layer 20b exposed through the patterned photoresist 70 turns into a hydrophobic adhesive layer 20b and is hydrophilic only at the portion where the source / drain electrodes 40a and 40b are in contact with the gate insulating film 20. The adhesive layer 20a of is left. At this time, the plasma reprocessing process uses a mixed gas of O 2 and CF 2 .

마지막으로 도 7d와 같이, 상기 패터닝된 포토레지스트(70)를 제거하고, 상기 소스/드레인 전극(40a)(40b)을 포함한 전면에 유기 물질을 도포한 후 패터닝하여, 유기 반도체층(50)을 형성함으로써, 유기박막트랜지스터를 완성한다. 이때, 상기 유기 반도체층으로 사용될 유기 물질로는 LCPBC(Liquid Crystalline Polyfluorene Block Copolymer), 펜타센(pentacene), 폴리사이오핀(polythiophene) 등이 있다. 한편, 상기 수소성의 접착층(20b)이 형성된 게이트 절연막(20) 상에 상 기 유기 반도체층(50)이 형성됨으로써, 유기 반도체층(50)의 그레인 사이즈가 증가되고, 차지 트랩사이트로 작용하는 그레인 바운더리가 감소되어 유기 반도체층의 전기적 특성이 향상된다.Finally, as shown in FIG. 7D, the patterned photoresist 70 is removed, an organic material is coated on the entire surface including the source / drain electrodes 40a and 40b, and then patterned to form the organic semiconductor layer 50. By forming, an organic thin film transistor is completed. At this time, the organic material to be used as the organic semiconductor layer is LCPBC (Liquid Crystalline Polyfluorene Block Copolymer), pentacene (pentacene), polythiophene (polythiophene) and the like. On the other hand, the organic semiconductor layer 50 is formed on the gate insulating film 20 on which the hydrogenated adhesive layer 20b is formed, so that the grain size of the organic semiconductor layer 50 is increased and the grain acts as a charge trap site. Boundaries are reduced to improve the electrical properties of the organic semiconductor layer.

아울러, 기재된 유기박막트랜지스터를 제조하는 방법은 바람직한 일 실시예로서, 상기 제 1 실시예 및 제 2 실시예를 통해 기판(10) 상부에 저온 큐어링을 이용하여 형성된 게이트 절연막(20) 상부에 소스/드레인 전극(40a)(40b) 및 유기 반도체층(50)을 형성하여 유기박막트랜지스터를 제조하는 방법은 다양한 실시예가 존재함에 주의하여야 한다. In addition, the method for manufacturing the organic thin film transistor described is a preferred embodiment, the source on the gate insulating film 20 formed by the low temperature curing on the substrate 10 through the first embodiment and the second embodiment It should be noted that various embodiments exist in the method of manufacturing the organic thin film transistor by forming the / drain electrodes 40a and 40b and the organic semiconductor layer 50.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1 은 종래의 유기박막트랜지스터의 개략적인 구성을 나타내는 단면도1 is a cross-sectional view showing a schematic configuration of a conventional organic thin film transistor.

도 2a 내지 도 2b는 종래 기술의 진공자외선(Vacuum-Ultraviolet : VUV)을 이용하는 게이트 절연막을 형성하는 방법을 도시한 처리 공정도2A to 2B are process charts showing a method of forming a gate insulating film using a vacuum-ultraviolet (VUV) of the prior art.

도 3a 내지 도 3b는 종래 기술의 NH3 증기를 이용하여 게이트 절연막(20)을 형성하는 방법을 도시한 처리 공정도3A to 3B are process charts showing a method of forming the gate insulating film 20 using NH 3 vapor of the prior art.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법을 도시한 처리 공정도4A to 4C are process charts showing a method of forming a gate insulating film using low temperature curing according to an embodiment of the present invention.

도 5 는 본 발명의 실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성단계에 따른 게이트 절연막(20)의 투과율(transmittance) 특성을 도시한 그래프5 is a graph illustrating the transmittance characteristics of the gate insulating film 20 in the gate insulating film forming step using low temperature curing according to an embodiment of the present invention.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 저온 큐어링을 이용한 게이트 절연막 형성방법을 도시한 처리 공정도6A to 6C are process charts showing a method of forming a gate insulating film using low temperature curing according to another embodiment of the present invention.

도 7a 내지 도 7d 는 본 발명의 실시예에 따른 저온 큐어링을 이용한 게이트 절연막을 이용한 유기박막트랜지스터 제조방법을 도시한 공정도7A to 7D are process diagrams illustrating a method for manufacturing an organic thin film transistor using a gate insulating film using low temperature curing according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 실리콘 웨이퍼 20 : 게이트 절연막10 silicon wafer 20 gate insulating film

20a : 친수성의 접착막 20b : 소수성의 접착층20a: hydrophilic adhesive film 20b: hydrophobic adhesive layer

30 : 게이트 전극 40a, 40b :　소스/드레인 전극30: gate electrode 40a, 40b: fin source / drain electrode

50 : 유기 반도체층 60 : 발열체 50: organic semiconductor layer 60: heating element

70 : 포토레지스트 80 : 물(H2O)70 photoresist 80 water (H 2 O)

90 : 과산화수소(H2O2) 90: hydrogen peroxide (H 2 O 2 )

Claims (12)

기판 상부에 게이트 전극을 형성하는 단계와,Forming a gate electrode on the substrate; 상기 게이트 전극을 포함한 하부 기판 상부에 솔젤(Sol-gel)법을 통해 게이트 절연막을 코팅하는 단계와,Coating a gate insulating film on a lower substrate including the gate electrode by a Sol-gel method; 상기 게이트 절연막이 코팅된 기판을 OH 래디컬(radical)을 포함하는 용액에 넣고 큐어링을 수행하는 단계를 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.And inserting the substrate coated with the gate insulating film into a solution containing OH radicals and performing curing. 기판 상부에 게이트 전극을 형성하는 단계와,Forming a gate electrode on the substrate; 상기 게이트 전극을 포함한 하부 기판 상부에 솔젤(Sol-gel)법을 통해 게이트 절연막을 코팅하는 단계와,Coating a gate insulating film on a lower substrate including the gate electrode by a Sol-gel method; 상기 게이트 절연막이 코팅된 기판을 산성용액에 넣고 큐어링을 수행하는 단계를 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.And inserting the substrate coated with the gate insulating film into an acidic solution, and performing curing. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 솔젤(Sol-gel) 법은 스핀 코팅(Spin coating), 스프레이 코팅(Spray coating), 딥 코팅(Dip coating), 와이핑(Wiping) 및 롤 코팅(Roll coating) 중 어느 하나의 방법인 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.The Sol-gel method is any one of spin coating, spray coating, dip coating, wiping, and roll coating. A gate insulating film formation method using low temperature curing. 제 1 항에 있어서,The method of claim 1, 상기 OH 래디컬(radical)을 포함하는 용액은 물, 과산화수소수, 암모니아수, KOH수용액, NaOH수용액, Ca(OH2)수용액, Ba(OH2)수용액 중 어느 하나인 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.The solution containing the OH radical (radical) is any one of water, hydrogen peroxide solution, ammonia water, KOH aqueous solution, NaOH aqueous solution, Ca (OH 2 ) aqueous solution, Ba (OH 2 ) aqueous solution using a low temperature curing Method for forming a gate insulating film. 제 2 항에 있어서,The method of claim 2, 상기 산성용액은 오존(O3)용액을 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.The acid solution is a method of forming a gate insulating film using a low temperature curing, characterized in that containing an ozone (O 3 ) solution. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 용액에 자외선(Ultraviolet : UV)을 쬐어 큐어링을 수행하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.A method of forming a gate insulating film using low temperature curing, wherein the solution is cured by exposing ultraviolet light (Ultraviolet: UV) to the solution. 제 6 항에 있어서,The method of claim 6, 상기 자외선은 200nm이상 405nm이하의 파장대인 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.And said ultraviolet rays are in the wavelength range of 200 nm or more and 405 nm or less. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 용액을 발열체를 이용하여 20℃이상, 150℃이하의 온도로 가열하는 단계를 더 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.And heating the solution at a temperature of 20 ° C. or higher and 150 ° C. or lower using a heating element. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 게이트 절연막을 코팅후 베이킹을 수행하는 단계를 더 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막 형성방법.A method of forming a gate insulating film using low temperature curing, further comprising: performing baking after coating the gate insulating film. 상기 제 1 항 또는 제 2 항의 공정을 기반으로 솔젤 법으로 형성된 게이트 절연막의 큐어링을 수행시키기 위한 수행 프로그래밍을 저장하는 기록매체.A recording medium storing performance programming for performing curing of a gate insulating film formed by a sol-gel method based on the process of claim 1 or 2. (A) 제 1 항 또는 제 2 항의 공정을 통해 저온 큐어링을 이용한 게이트 절연막을 형성하는 단계와,(A) forming a gate insulating film using low temperature curing through the process of claim 1, (B) 상기 게이트 절연막 상부에 소스/드레인 전극 및 유기 반도체층을 형성하여 유기박막트랜지스터를 제조하는 단계를 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막을 이용한 유기박막트랜지스터 제조방법.(B) forming an organic thin film transistor by forming a source / drain electrode and an organic semiconductor layer on the gate insulating film, the method of manufacturing an organic thin film transistor using a gate insulating film using low temperature curing. 제 11 항에 있어서, 상기 (B) 단계는The method of claim 11, wherein step (B) 상기 게이트 절연막에 플라즈마 처리 공정을 수행하여, 친수성의 접착막을 게이트 절연막 표면에 형성하는 단계와, Performing a plasma treatment process on the gate insulating film to form a hydrophilic adhesive film on the gate insulating film surface; 상기 접착막 상면에 금속층을 형성하고, 상기 금속층 상에 포토레지스트를 도포하고, 상기 포토레지스트 상부에 소정의 패턴이 형성된 포토 마스크를 정렬한 후 광선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝하는 단계와,A metal layer is formed on an upper surface of the adhesive layer, a photoresist is applied on the metal layer, the photomask having a predetermined pattern formed on the photoresist is aligned, exposed by irradiation with light, and then developed after that. Patterning step, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속층을 선택적으로 식각하여 하부에 위치하는 게이트 전극 양 에지의 게이트 절연막 상에 소스/드레인 전극을 각각 형성하는 단계와,Selectively etching the metal layer using the patterned photoresist as a mask to form source / drain electrodes on the gate insulating films at both edges of the gate electrodes, respectively; 상기 소스/드레인 전극 상측에 포토레지스트를 남긴 상태에서 상기 기판 전면에 플라즈마 재처리 공정을 수행하여, 소수성의 접착층을 패터닝된 포토레지스트를 통해 노출된 접착막에 형성하는 단계와,Performing a plasma reprocessing process on the entire surface of the substrate while leaving photoresist on the source / drain electrodes, thereby forming a hydrophobic adhesive layer on the exposed adhesive film through the patterned photoresist; 상기 패터닝된 포토레지스트를 제거하고, 상기 소스/드레인 전극을 포함한 전면에 유기 물질을 도포한 후 패터닝하여, 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 저온 큐어링을 이용한 게이트 절연막을 이용한 유기박막트랜지스터 제조방법.Removing the patterned photoresist, applying an organic material to the entire surface including the source / drain electrodes, and then patterning the organic semiconductor layer to form an organic semiconductor layer. Organic thin film transistor manufacturing method.
KR1020090076373A 2009-08-18 2009-08-18 Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same KR100943449B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090076373A KR100943449B1 (en) 2009-08-18 2009-08-18 Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090076373A KR100943449B1 (en) 2009-08-18 2009-08-18 Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same

Publications (1)

Publication Number Publication Date
KR100943449B1 true KR100943449B1 (en) 2010-02-22

Family

ID=42083652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090076373A KR100943449B1 (en) 2009-08-18 2009-08-18 Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same

Country Status (1)

Country Link
KR (1) KR100943449B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036525A (en) * 1997-10-09 1999-05-25 다니구찌 이찌로오, 기타오카 다카시 Processing System and Processing Method of Semiconductor Substrate
KR20010003998A (en) * 1999-06-28 2001-01-15 김영환 Method of forming gate for semiconductor device
JP2002192089A (en) 2000-12-25 2002-07-10 Nomura Micro Sci Co Ltd Cleaning method
KR20020064015A (en) * 2001-01-31 2002-08-07 신무환 SiC PEC oxidation and etching with H2O2 electrolyte

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036525A (en) * 1997-10-09 1999-05-25 다니구찌 이찌로오, 기타오카 다카시 Processing System and Processing Method of Semiconductor Substrate
KR20010003998A (en) * 1999-06-28 2001-01-15 김영환 Method of forming gate for semiconductor device
JP2002192089A (en) 2000-12-25 2002-07-10 Nomura Micro Sci Co Ltd Cleaning method
KR20020064015A (en) * 2001-01-31 2002-08-07 신무환 SiC PEC oxidation and etching with H2O2 electrolyte

Similar Documents

Publication Publication Date Title
KR100283350B1 (en) MIS thin film semiconductor device
JP3980312B2 (en) Liquid crystal display device and manufacturing method thereof
US8017431B2 (en) Method for manufacturing semiconductor device
US20070092661A1 (en) Liquid crystal display device and dielectric film usable in the liquid crystal display device
US20060261341A1 (en) Semiconductor device and manufacturing method of the same
JP2005509299A (en) Organic thin film transistor with siloxane polymer interface
JP2008523618A (en) Patterning method by surface modification
WO2005096684A1 (en) Circuit board, circuit board manufacturing method and display apparatus provided with circuit board
JP4737386B2 (en) Manufacturing method of circuit board for electronic device, circuit board for electronic device, and display device
JP2007027525A (en) Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film
JP5398910B2 (en) ORGANIC SEMICONDUCTOR FILM, ITS MANUFACTURING METHOD, AND CONTACT PRINT STAMP
JP2006066362A (en) Manufacturing method of polycrystalline ito film and polycrystalline ito electrode
WO2017016236A1 (en) Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof
US8101519B2 (en) Mold, manufacturing method of mold, method for forming patterns using mold, and display substrate and display device manufactured by using method for forming patterns
JP2013179218A (en) Method of manufacturing semiconductor device
KR20060121404A (en) Method for fabricating thin film transistor
KR100943449B1 (en) Method of gate dielectric formation using low temperature curing and method for manufacturing organic thin film transistor using the same
JP2003273097A (en) Film-forming method and device manufactured by using the same
JP2010205848A (en) Method for manufacturing flat conductive film, method for manufacturing semiconductor device, and semiconductor device
JP4149793B2 (en) Organic semiconductor device and manufacturing method thereof
KR101020629B1 (en) Method for selective area surface treatment of insulator using ultraviolet irradiation
KR20100058046A (en) Method of forming patterns, display substrate and display device manufactured by using the same
JP2001052979A (en) Formation method for resist, working method for substrate, and filter structure
JP5332030B2 (en) Thin film transistor substrate and manufacturing method thereof
KR102693356B1 (en) Micro-patterning organic thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee