KR100941223B1 - 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법 Download PDF

Info

Publication number
KR100941223B1
KR100941223B1 KR1020087010443A KR20087010443A KR100941223B1 KR 100941223 B1 KR100941223 B1 KR 100941223B1 KR 1020087010443 A KR1020087010443 A KR 1020087010443A KR 20087010443 A KR20087010443 A KR 20087010443A KR 100941223 B1 KR100941223 B1 KR 100941223B1
Authority
KR
South Korea
Prior art keywords
voltage
period
initialization
scan
temperature
Prior art date
Application number
KR1020087010443A
Other languages
English (en)
Other versions
KR20080054431A (ko
Inventor
다카히코 오리구치
히데히코 쇼지
도시유키 마에다
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080054431A publication Critical patent/KR20080054431A/ko
Application granted granted Critical
Publication of KR100941223B1 publication Critical patent/KR100941223B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

고휘도화, 고선명화된 플라즈마 디스플레이이여도, 기입 방전을 발생시키는데 필요한 전압을 높이지 않고, 안정된 기입 방전을 발생시키는 것을 과제로 한다.
완만하게 하강하는 경사 파형 전압을 주사 전극에 인가하는 초기화 기간과 음의 주사 펄스 전압을 주사 전극에 인가하는 기입 기간과 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련하고, 경사 파형 전압에 있어서의 최저 전압을 제 1 전압과 제 1 전압보다 전압값이 낮은 제 2 전압으로 전환하여 경사 파형 전압을 발생함과 아울러, 패널의 온도를 저온이라고 판별했을 때에는, 저온이 아니라고 판별했을 때보다, 최저 전압을 제 2 전압으로 한 경사 파형 전압에 의해서 초기화를 행하는 서브필드의 1 필드 기간에 있어서의 비율을 증가시킨다.

Description

플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법{PLASMA DISPLAY DEVICE AND PLASMA DISPLAY PANEL DRIVE METHOD}
본 발명은 벽걸이 텔레비전이나 대형 모니터에 이용되는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널(이하, 줄여서 「패널」이라고 한다)로 대표적인 교류 면방전형 패널은 대향 배치된 전면판과 배면판 사이에 다수의 방전 셀이 형성되어 있다. 전면판은 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면 유리 기판 상에 서로 평행하게 복수쌍 형성되고, 이들 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다. 배면판은 배면 유리 기판상에 복수의 평행한 데이터 전극과, 이들을 덮도록 유전체층과 또한 그 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면과 형광체층이 형성되어 있다. 그리고, 표시 전극쌍과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는 예컨대 분압비로 5%의 크세논을 포함하는 방전 가스가 봉입되어 있다. 여기서 표시 전극쌍과 데이터 전극이 대향하는 부분에 방전 셀이 형성된다. 이러한 구성의 패널에 있어서, 각 방전 셀 내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색, 녹색 및 청색의 각 색의 형광체를 여기 발광시켜 컬러 표시를 행하고 있다.
패널을 구동하는 방법으로서는 서브필드법, 즉 1 필드 기간을 복수의 서브필드로 분할한 후에, 발광시키는 서브필드의 조합에 의해 계조 표시를 행하는 방법이 일반적으로 이용되고 있다.
각 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다. 초기화 기간에는 초기화 방전을 발생해서, 이어지는 기입 동작에 필요한 벽 전하를 각 전극 상에 형성한다. 초기화 동작에는 모든 방전 셀에서 초기화 방전을 발생시키는 초기화 동작(이하, 줄여서 「전체 셀 초기화 동작」이라고 한다)과, 유지 방전을 행한 방전 셀에서 초기화 방전을 발생시키는 초기화 동작(이하, 줄여서 「선택 초기화 동작」이라고 한다)이 있다.
기입 기간에는 표시를 행할 방전 셀에 선택적으로 기입 펄스 전압을 인가하여 기입 방전을 발생시켜 벽 전하를 형성한다(이하, 이 동작을 「기입」이라고도 한다). 그리고 유지 기간에는 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 유지 펄스를 인가하고, 기입 방전을 일으킨 방전 셀에 유지 방전을 발생시켜, 대응하는 방전 셀의 형광체층을 발광시킴으로써 화상 표시를 행한다.
또한, 서브필드법 중에도, 완만하게 변화되는 전압 파형을 이용하여 초기화 방전을 행하고, 또한 유지 방전을 행한 방전 셀에 대하여 선택적으로 초기화 방전을 행함으로써 계조 표시에 관계하지 않는 발광을 극력 줄여서 계조비를 향상시킨 구동 방법이 알려져 있다.
구체적으로는 복수의 서브필드 중, 하나의 서브필드의 초기화 기간에 있어서 모든 방전 셀을 방전시키는 전체 셀 초기화 동작을 행하고, 다른 서브필드의 초기화 기간에 있어서는 유지 방전을 행한 방전 셀만 초기화하는 선택 초기화 동작을 행한다. 그 결과, 표시에 관계없는 발광은 전체 셀 초기화 동작의 방전에 따르는 발광만이 되어서 계조가 높은 화상 표시가 가능해진다(예컨대, 특허 문헌 1 참조).
이와 같이 구동함으로써, 화상의 표시에 관계가 없는 발광에 의존하여 변화되는 흑표시 영역의 휘도는 전체 셀 초기화 동작에 있어서의 미약 발광으로만 되어서, 계조가 높은 화상 표시가 가능해진다.
최근에는 더욱 패널의 고선명화, 대화면화가 진행되고 있다. 예컨대, 패널의 고선명화를 위해 방전 셀을 미세화하면, 비발광 영역의 비율이 증가해서 단위 면적당 발광 휘도가 저하하는 경향이 있다. 발광 휘도를 높이기 위해서는 크세논의 분압비를 높이는 것이 유효하지만, 그렇게 하면 기입에 필요한 전압이 상승하여, 기입이 불안정하게 된다는 문제가 있었다. 또한, 고선명화, 대화면화된 패널에서는 패널 내에 형성되는 전극의 수가 늘어나기 때문에, 기입에 필요한 시간이 증대하지 않도록 기입 펄스 전압의 펄스 폭을 단축하지 않으면 안 되고, 이에 따라 기입이 불안정하게 된다는 문제가 있었다.
그리고, 이들 문제에 의해 기입 불량이 발생하면, 표시를 행할 방전 셀에 기입 방전이 발생하지 않아서, 화상 표시 품질이 열화해 버린다.
특허 문헌 1 : 일본 특허 공개 2000-242224호 공보
본 발명의 플라즈마 디스플레이 장치는 표시 전극쌍을 구성하는 복수의 주사 전극 및 유지 전극을 갖는 방전 셀을 복수 구비한 패널과, 패널의 온도 상태를 판별하는 패널 온도 판별 회로와, 하강하는 경사 파형 전압을 주사 전극에 인가하는 초기화 기간과 음의 주사 펄스 전압을 주사 전극에 인가하는 기입 기간과 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련함과 아울러, 초기화 기간에는 경사 파형 전압을 발생하여 방전 셀을 초기화하고, 기입 기간에는 주사 펄스 전압을 발생하여 주사 전극을 구동하는 주사 전극 구동 회로를 구비하며, 주사 전극 구동 회로는 경사 파형 전압에 있어서의 최저 전압을, 제 1 전압과 제 1 전압보다 전압값이 낮은 제 2 전압으로 전환하여 경사 파형 전압을 발생함과 아울러, 패널 온도 판별 회로에 의해서 판별된 패널의 온도 상태에 근거하여, 1 필드 기간의 최저 전압을 제 1 전압으로 한 경사 파형 전압에 의해서 초기화를 행하는 서브필드와 최저 전압을 제 2 전압으로 한 경사 파형 전압에 의해서 초기화를 행하는 서브필드와의 비율을 변경하도록 구성한 것을 특징으로 한다.
이에 따라, 고휘도화, 고선명화된 패널이여도, 기입 방전을 발생시키는데 필요한 전압을 높이지 않고, 안정된 기입 방전을 발생시키는 것이 가능해진다.
도 1은 본 발명의 실시예에 있어서의 패널의 구조를 나타내는 분해 사시도,
도 2는 동 패널의 전극 배열도,
도 3은 동 패널의 각 전극에 인가하는 구동 전압 파형도,
도 4는 본 발명의 실시예에 있어서의 서브필드 구성을 나타내는 구동 파형의 개략도,
도 5(a)는 본 발명의 실시예에 있어서의 서브필드 구성을 나타내는 구동 파형의 개략도,
도 5(b)는 본 발명의 실시예에 있어서의 서브필드 구성을 나타내는 구동 파형의 개략도,
도 6은 본 발명의 실시예에 있어서의 초기화 전압 Vi4와 기입 펄스 전압의 관계를 도시하는 도면,
도 7은 본 발명의 실시예에 있어서의 초기화 전압 Vi4와 주사 펄스 전압의 관계를 도시하는 도면,
도 8은 본 발명의 실시예에 있어서의 패널의 온도와 주사 펄스 전압의 관계를 도시하는 도면,
도 9는 본 발명의 실시예에 있어서의 플라즈마 디스플레이 장치의 회로 블럭도,
도 10은 본 발명의 실시예에 있어서의 주사 전극 구동 회로의 회로도,
도 11은 본 발명의 실시예에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍차트,
도 12는 본 발명의 실시예에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 다른 예를 설명하기 위한 타이밍차트,
도 13(a)는 본 발명의 실시예에 있어서의 서브필드 구성의 다른 예를 나타내는 도면,
도 13(b)는 본 발명의 실시예에 있어서의 서브필드 구성의 또 다른 예를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 플라즈마 디스플레이 장치 10 : 패널
21 : (유리제의) 전면판 22 : 주사 전극
23 : 유지 전극 24, 33 : 유전체층
25 : 보호층 28 : 표시 전극쌍
31 : 배면판 32 : 데이터 전극
34 : 격벽 35 : 형광체층
51 : 화상 신호 처리 회로 52 : 데이터 전극 구동 회로
53 : 주사 전극 구동 회로 54 : 유지 전극 구동 회로
55 : 타이밍 발생 회로 58 : 패널 온도 판별 회로
81 : 온도 센서 100 : 유지 펄스 발생 회로
110 : 전력 회수 회로 300 : 초기화 파형 발생 회로
400 : 주사 펄스 발생 회로
Q111, Ql12, Q121, Q122, Q311, Q312, Q321, Q322, Q401, QH1~QHn, QL1~QLn : 스위칭 소자
C100, C150, C310, C320, C401 : 콘덴서
R310, R320 : 저항 INa, INb : 입력 단자
D101, D102, D401 : 다이오드 IC1~ICn : 제어 회로
CP : 비교기 AG : AND 게이트
이하, 본 발명의 실시예에 있어서의 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 설명한다.
(실시예)
도 1은 본 발명의 실시예에 있어서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21) 상에는 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(28)이 복수 형성되어 있다. 그리고 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(24)이 형성되고, 그 유전체층(24) 상에 보호층(25)이 형성되어 있다. 배면판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 또한 그 위에 정(井)자 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33) 상에는 적색(R), 녹색(G) 및 청색(B)의 각 색에 발광하는 형광체층(35)이 마련되어 있다.
이들 전면판(21)과 배면판(31)은 미소한 방전 공간을 사이에 두고 표시 전극쌍(28)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부를 유리 플리 트(frit) 등의 봉착재에 의해서 봉착되어 있다. 그리고 방전 공간에는 예컨대 네온과 크세논의 혼합 가스가 방전 가스로서 봉입되어 있다. 본 실시예에 있어서는 휘도 향상을 위해 크세논 분압을 약 10%으로 한 방전 가스가 이용되고 있다. 방전 공간은 격벽(34)에 의해서 복수의 구획으로 구획되어 있고, 표시 전극쌍(28)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되어 있다. 그리고 이들 방전 셀이 방전, 발광함으로써 화상이 표시된다.
또한, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이여도 된다. 또한, 방전 가스의 혼합 비율도 상술한 것에 한정되는 것은 아니고, 그 외의 혼합 비율이여도 된다.
도 2는 본 발명의 실시예에 있어서의 패널(10)의 전극 배열도이다. 패널(10)에는 행 방향으로 긴 n개의 주사 전극(SC1~SCn)(도 1의 주사 전극(22)) 및 n 개의 유지 전극(SU1~SUn)(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개의 데이터 전극(D1~Dm)(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극(SCi)(i=1~n) 및 유지 전극(SUi)과 하나의 데이터 전극 Dj(j=1~m)이 교차한 부분에 방전 셀이 형성되고, 방전 셀은 방전 공간내에 m×n 개 형성되어 있다.
다음으로, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작에 대하여 설명한다. 본 실시예에 있어서의 플라즈마 디스플레이 장치는 서브필드법, 즉 1 필드 기간을 복수의 서브필드로 분할하고, 서브필드마다 각 방전 셀의 발광·비발광을 제어함으로써 계조 표시를 행한다. 각각의 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다.
초기화 기간에는 초기화 방전을 발생하여, 이어지는 기입 방전에 필요한 벽 전하를 각 전극상에 형성한다. 이 때의 초기화 동작에는 모든 방전 셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작과, 하나 전의 서브필드에 유지 방전을 행한 방전 셀에 초기화 방전을 발생시키는 선택 초기화 동작이 있다.
기입 기간에는 이후에 이어지는 유지 기간에 있어서 발광시킬 방전 셀에 선택적으로 기입 방전을 발생하여 벽 전하를 형성한다. 그리고 유지 기간에는 휘도 가중치에 비례한 수의 유지 펄스를 표시 전극쌍(28)에 교대로 인가하여, 기입 방전을 발생한 방전 셀에서 유지 방전을 발생시켜 발광시킨다. 이 때의 비례정수를 「휘도 배율」이라고 부른다.
도 3은 본 발명의 실시예에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형도이다. 도 3에는 2개의 서브필드의 구동 전압 파형, 즉 전체 셀 초기화 동작을 행하는 서브필드(이하, 「전체 셀 초기화 서브필드」라고 한다)와, 선택 초기화 동작을 행하는 서브필드(이하, 「선택 초기화 서브필드」라고 한다)를 나타내고 있지만, 다른 서브필드에 있어서의 구동 전압 파형도 거의 마찬가지이다.
우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.
제 1 SF의 초기화 기간 전반부에서는 데이터 전극(D1~Dm), 유지 전극(SU1~SUn)에 각각 O(V)를 인가하고, 주사 전극(SC1~SCn)에는 유지 전극(SU1~SUn)에 대하여 방전 개시 전압 이하의 전압 Vi1으로부터, 방전 개시 전압을 초과하는 전압 Vi2을 향해서 완만하게 상승하는 경사 파형 전압(이하, 「상승 램프 파형 전압」이라고 한다)을 인가한다.
이 경사 파형 전압이 상승하는 사이에, 주사 전극(SC1~SCn)과 유지 전극(SU1~SUn), 데이터 전극(D1~Dm) 사이에서 각각 미약한 초기화 방전이 일어난다. 그리고, 주사 전극(SC1~SCn) 상부에 음의 벽 전압이 축적됨과 동시에, 데이터 전극(D1~Dm) 상부 및 유지 전극(SU1~SUn) 상부에는 양의 벽 전압이 축적된다. 여기서, 전극상 음의 벽 전압이란 전극을 덮는 유전체층상, 보호층상, 형광체층상 등에 축적된 벽 전하에 의해 발생하는 전압을 나타낸다.
초기화 기간 후반부에는 유지 전극(SU1~SUn)에 양의 전압 Ve1을 인가하고, 주사 전극(SC1~SCn)에는 유지 전극(SU1~SUn)에 대하여 방전 개시 전압 이하가 되는 전압 Vi3으로부터 방전 개시 전압을 초과하는 전압 Vi4을 향하여 완만하게 하강하는 경사 파형 전압(이하, 「하강 램프 파형 전압」이라고 한다)을 인가한다(이하, 주사 전극(SC1~SCn)에 인가하는 하강 램프 파형 전압의 최소값을 「초기화 전압 Vi4」이라고 해서 인용한다). 그 사이에, 주사 전극(SC1~SCn)과 유지 전극(SU1~SUn), 데이터 전극(D1~Dm) 사이에 각각 미약한 초기화 방전이 일어난다. 그리고, 주사 전극(SC1~SCn) 상부의 음의 벽 전압 및 유지 전극(SU1~SUn) 상부의 양의 벽 전압이 약하게 되어서, 데이터 전극(D1~Dm) 상부의 양의 벽 전압은 기입 동작에 적합한 값으로 조정된다. 이상으로부터, 모든 방전 셀에 대하여 초기화 방전을 행하는 전체 셀 초기화 동작이 종료한다.
여기서, 본 실시예에 있어서는 이 초기화 전압 Vi4의 전압값을 2개의 다른 전압값으로 전환하여 패널(10)을 구동하는 구성으로 하고 있다. 이하, 전압값이 높은 쪽을 Vi4H라고 적고, 전압값이 낮은 쪽을 Vi4L라고 적는다.
이어지는 기입 기간에는 유지 전극(SU1~SUn)에 전압 Ve2을 주사 전극(SC1~SCn)에 전압 Vc을 인가한다.
우선, 첫째행의 주사 전극(SC1)에 음의 주사 펄스 전압 Va를 인가함과 아울러, 데이터 전극(D1~Dm) 중 첫째행에 발광시킬 방전 셀의 데이터 전극(Dk(k=1~m))에 양의 기입 펄스 전압 Vd를 인가한다. 이 때 데이터 전극(Dk) 상과 주사 전극(SC1)상과의 교차부의 전압차는 외부 인가 전압의 차(Vd-Va)에 데이터 전극(Dk) 상의 벽 전압과 주사 전극(SC1) 상의 벽 전압과의 차가 가산된 것이 되어서 방전 개시 전압을 초과한다. 그리고, 데이터 전극(Dk)과 주사 전극(SC1) 사이 및 유지 전극(SU1)과 주사 전극(SC1) 사이에 기입 방전이 일어나서, 주사 전극(SC1) 상에 양의 벽 전압이 축적되고, 유지 전극(SU1) 상에 음의 벽 전압이 축적되고, 데이터 전극(Dk) 상에도 음의 벽 전압이 축적된다.
이렇게 하여, 첫째행에 발광시킬 방전 셀에 기입 방전을 일으켜서 각 전극 상에 벽 전압을 축적하는 기입 동작이 행해진다. 한편, 기입 펄스 전압 Vd를 인가하지 않는 데이터 전극(D1~Dm)과 주사 전극(SC1) 교차부의 전압은 방전 개시 전압을 초과하지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n 행째의 방전 셀에 이를 때까지 실행하고, 기입 기간이 종료한다.
이어지는 유지 기간에는 우선 주사 전극(SC1~SCn)에 양의 유지 펄스 전압 Vs를 인가함과 아울러 유지 전극(SU1~SUn)에 O(V)를 인가한다. 그러면, 이전의 기입 기간에 기입 방전을 일으킨 방전 셀에서는 주사 전극(SCi) 상과 유지 전극(SUi) 상의 전압차가 유지 펄스 전압 Vs에 주사 전극(SCi) 상의 벽 전압과 유지 전극(SUi) 상의 벽 전압의 차가 가산된 것이 되어 방전 개시 전압을 초과한다.
그리고, 주사 전극(SCi)과 유지 전극(SUi) 사이에 유지 방전이 일어나고, 이 때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극(SCi) 상에 음의 벽 전압이 축적되고, 유지 전극(SUi) 상에 양의 벽 전압이 축적된다. 또한 데이터 전극(Dk) 상에도 양의 벽 전압이 축적된다. 기입 기간에 있어서 기입 방전이 일어나지 않은 방전 셀로서는 유지 방전은 발생하지 않고, 초기화 기간의 종료시에 놓을 수 있는 벽 전압이 유지된다.
계속해서, 주사 전극(SC1~SCn)에는 O(V)를, 유지 전극(SU1~SUn)에는 유지 펄스 전압 Vs를 각각 인가한다. 그러면, 유지 방전을 일으킨 방전 셀에서는 유지 전극(SUi) 상과 주사 전극(SCi) 상의 전압차가 방전 개시 전압을 초과하기 때문에 다시 유지 전극(SUi)과 주사 전극(SCi) 사이에 유지 방전이 일어나서, 유지 전극(SUi) 상에 음의 벽 전압이 축적되고 주사 전극(SCi) 상에 양의 벽 전압이 축적된다. 이후 마찬가지로, 주사 전극(SC1~SCn)과 유지 전극(SU1~SUn)이 교대로 휘도 가중치에 휘도 배율을 곱한 수의 유지 펄스를 인가하여 표시 전극쌍의 전극 사이에 전위차를 부여함으로써, 기입 기간에 있어서 기입 방전을 일으킨 방전 셀에서 유지 방전이 계속하여 행해진다.
그리고, 유지 기간의 마지막에는 주사 전극(SC1~SCn)에 전압 Vs를 인가하고 나서 소정 시간 Th1 후에 유지 전극(SU1~SUn)에 전압 Ve1을 인가함으로써, 주사 전극(SC1~SCn)과 유지 전극(SU1~SUn) 사이에 이른바 세폭 펄스 형상의 전압차를 주고, 데이터 전극(Dk) 상의 양의 벽 전압을 남긴 채로, 주사 전극(SCi) 상 및 유지 전극(SUi) 상의 벽 전압의 일부 또는 전부를 소거하고 있다. 구체적으로는 유지 전극(SU1~SUn)을 일단 O(V)으로 되돌린 후, 주사 전극(SC1~SCn)에 유지 펄스 전압 Vs를 인가한다. 그러면, 유지 방전을 일으킨 방전 셀의 유지 전극(SUi)과 주사 전극(SCi) 사이에서 유지 방전이 일어난다. 그리고 이 방전이 수속하기 전, 즉 방전으로 발생한 하전 입자가 방전 공간 내에 충분히 잔류하고 있는 동안에 유지 전극(SU1~SUn)에 전압 Ve1을 인가한다. 이에 따라 유지 전극(SUi)과 주사 전극(SCi) 사이의 전압차가 (Vs-Ve1)의 정도까지 약해진다. 그러면, 데이터 전극(Dk) 상의 양의 벽 전하를 남긴 채로, 주사 전극(SC1~SCn) 상과 유지 전극(SU1~SUn) 상 사이의 벽 전압은 각각의 전극에 인가한 전압의 차(Vs-Vel)의 정도까지 약해진다. 이하, 이 방전을 「소거 방전」이라고 부른다.
이와 같이, 마지막 유지 방전, 즉 소거 방전을 발생시키기 위한 전압 Vs를 주사 전극(SC1~SCn)에 인가한 후, 소정의 시간 간격의 후, 표시 전극쌍의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극(SU1~SUn)에 인가한다. 이렇게 해서 유지 기간에 있어서의 유지 동작이 종료한다.
다음으로, 선택 초기화 서브필드인 제 2 SF의 동작에 대하여 설명한다.
제 2 SF의 선택 초기화 기간에는 유지 전극(SU1~SUn)에 전압 Ve1을, 데이터 전극(D1~Dm)에 0(V)를 각각 인가한 채로, 주사 전극(SC1~SCn)에 전압 Vi3'부터 전압 Vi4을 향하여 완만하게 하강하는 하강 램프 파형 전압을 인가한다.
그러면, 이전의 서브필드의 유지 기간에 유지 방전을 일으킨 방전 셀에서는 미약한 초기화 방전이 발생해서, 주사 전극(SCi) 상 및 유지 전극(SUi) 상의 벽 전 압이 약해진다. 또한 데이터 전극(Dk)에 대해서는 직전의 유지 방전에 의해서 데이터 전극(Dk) 상에 충분한 양의 벽 전압이 축적되어 있기 때문에, 이 벽 전압이 과잉인 부분이 방전되어, 기입 동작에 적합한 벽 전압으로 조정된다.
한편, 이전의 서브필드에서 유지 방전을 일으키지 않은 방전 셀에 대해서는 방전하는 일은 없고, 이전의 서브필드의 초기화 기간 종료시에는 벽 전하가 그대로 유지된다. 이와 같이 선택 초기화 동작은 직전의 서브필드의 유지 기간에 유지 동작을 행한 방전 셀에 대하여 선택적으로 초기화 방전을 행하는 동작이다.
그리고, 본 실시예에 있어서는 선택 초기화 동작에 있어서도, 전체 셀 초기화 동작에 있어서의 하강 램프 파형 전압과 같이, 초기화 전압 Vi4을 전압값이 높은 쪽의 Vi4H와 전압값이 낮은 쪽의 Vi4L로 전환하는 구성으로 하고 있다.
이어지는 기입 기간의 동작은 전체 셀 초기화 서브필드의 기입 기간의 동작과 마찬가지기 때문에 설명을 생략한다. 이어지는 유지 기간의 동작도 유지 펄스의 수를 제외하고 마찬가지이다.
상술한 바와 같이, 본 실시예에서는 초기화 기간에 있어서, 하강 램프 파형 전압의 최저 전압인 초기화 전압 Vi4의 전압값을 2개의 다른 전압값, 즉 제 1 전압인 Vi4H와 이보다 전압값이 낮은 제 2 전압인 Vi4L로 전환하여 하강 램프 파형 전압을 발생하는 구성으로 하고 있다. 그리고, 후술하는 패널 온도 판별 회로에 의해서 판별된 패널(10)의 온도 상태에 따라서, 초기화 전압 Vi4의 전압값을 Vi4L로 한 하강 램프 파형 전압에 따라서 초기화를 행하는 서브필드의, 1 필드 기간에 있어서의 비율을 변경하도록 구성하고 있다. 이에 따라, 안정된 기입 방전을 실현하 고 있다.
다음으로, 서브필드 구성에 대하여 설명한다. 도 4, 도 5(a), 도 5(b)는 본 발명의 실시예에 있어서의 서브필드 구성을 나타내는 구동 파형의 개략도이다. 또한 도 4, 도 5(a), 도 5(b)는 서브필드법에 있어서의 1 필드간의 구동 파형을 약식으로 도시한 것으로, 각각의 서브필드의 구동 전압 파형은 도 3의 구동 전압 파형과 동등하다.
도 4, 도 5(a), 도 5(b)에는 1 필드를 10개의 서브필드(제 1 SF, 제 2 SF,…, 제 10 SF)로 분할하고, 각 서브필드는 각각 예컨대(1, 2, 3, 6, 11, 18, 30, 44, 60, 80)의 휘도 가중치를 가지는 서브필드 구성을 나타내고 있다. 그리고, 본 실시예에서는 제 1 SF의 초기화 기간에는 전체 셀 초기화 동작을 행하고, 제 2 SF~제 10 SF의 초기화 기간에는 선택 초기화 동작을 행하는 것으로 한다. 또한 각 서브필드의 유지 기간에 있어서는 각각의 서브필드의 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스가 표시 전극쌍의 각각 인가된다.
그러나, 본 실시예는 서브필드수나 각 서브필드의 휘도 가중치가 상기 값으로 한정되는 것이 아니라, 또한 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이여도 된다.
그리고, 상술한 바와 같이, 하강 램프 파형 전압의 초기화 전압 Vi4의 전압값을 2개의 다른 전압값, 즉 전압값이 높은 쪽의 Vi4H와 이보다 전압값이 낮은 Vi4L로 전환하여 하강 램프 파형 전압을 발생시키는 구성으로 하고 있다. 그리고, 후술하는 패널 온도 판별 회로에 의해서 판별된 패널(10)의 온도 상태에 따라서, 초기화 전압 Vi4의 전압값을 Vi4L로 한 하강 램프 파형 전압에 따라서 초기화를 행하는 서브필드의, 1 필드 기간에 있어서의 비율을 변경하도록 구성하고 있다.
구체적으로는 패널 온도 판별 회로에 의해서 패널(10)의 온도 상태가 저온이 아니라고 판별된 경우에는 도 5(a)에 도시하는 바와 같이 모든 서브필드의 초기화 기간에 있어서, 초기화 전압 Vi4을 Vi4H로 한 하강 램프 파형 전압을 발생시켜서 초기화를 행한다.
패널 온도 판별 회로에 의해서 패널(10)의 온도 상태가 저온으로 판별된 경우에는 도 5(b)에 도시하는 바와 같이 모든 서브필드의 초기화 기간에 있어서, 초기화 전압 Vi4을 Vi4L로 한 하강 램프 파형 전압을 발생시켜 초기화를 행한다. 본 실시예에서는 이러한 구성으로 함으로써, 안정된 기입 방전을 실현하고 있다. 이것은 다음과 같은 이유에 의한다.
기입 방전에 필요한 벽 전하를 각 전극 상에 형성하는 초기화 기간에는 하강 램프 파형 전압을 주사 전극(SC1~SCn)에 인가함으로써 초기화 방전을 발생시킨다. 따라서, 하강 램프 파형 전압의 가장 낮은 초기화 전압 Vi4의 전압값에 따라 각 전극상에 형성되는 벽 전하의 상태도 변화되고, 이어지는 기입 방전에 필요한 인가 전압도 변화된다.
도 6은 본 발명의 실시예에 있어서의 초기화 전압 Vi4과 기입 펄스 전압의 관계를 도시하는 도면이다. 도 6에 있어서, 세로축은 안정된 기입 방전을 발생시키는데 필요한 기입 펄스 전압 Vd를 나타내고, 가로축은 초기화 전압 Vi4을 나타낸다.
이 도 6에 도시하는 바와 같이 초기화 전압 Vi4이 낮을수록, 안정된 기입 방전을 발생시키는데 필요한 기입 펄스 전압 Vd를 저감할 수 있다. 예컨대, 초기화 전압 Vi4가 약 -90(V)일 때의 기입 펄스 전압 Vd가 약 66(V)인 데 대하여, 초기화 전압 Vi4가 약 -95(V)일 때의 기입 펄스 전압 Vd는 약 50(V)이고, 초기화 전압 Vi4을 약 -90(V)에서 약 -95(V)로 함으로써 안정된 기입 방전을 발생시키는데 필요한 기입 펄스 전압 Vd를 약 16(V) 저감할 수 있다.
한편, 초기화 전압 Vi4과 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압 Va는 다음과 같은 관계가 있다. 도 7은 본 발명의 실시예에 있어서의 초기화 전압 Vi4과 주사 펄스 전압과의 관계를 도시하는 도면이다. 도 7에 있어서, 세로축은 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 초기화 전압 Vi4을 나타낸다.
그리고, 이 도 7에 도시하는 바와 같이 초기화 전압 Vi4이 낮을수록, 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압 Va는 커진다. 예컨대, 초기화 전압 Vi4가 약 -90(V)일 때의 주사 펄스 전압의 진폭이 약 110(V)인 데 대해서, 초기화 전압 Vi4가 약 -95(V)일 때의 주사 펄스 전압의 진폭은 약 120(V)이고, 초기화 전압 Vi4를 약 -90(V)에서 약 -95(V)로 함으로써 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압 Va는 약 10(V)나 커져 버린다.
이와 같이, 초기화 전압 Vi4을 낮게 하면, 안정된 기입 방전을 발생시키는데 필요한 기입 펄스 전압 Vd를 저감할 수 있지만, 그와는 반대로 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압 Va는 커져 버린다.
한편, 방전 특성은 패널(10)의 온도에 의존하여 변화되어, 방전 지연(방전을 발생시키기 위한 전압을 방전 셀에 인가하고 나서 실제로 방전이 발생하기까지의 시간 지연)이나, 암전류(방전과는 무관하게 방전 셀 내에 발생하는 전류) 등의 방전을 불안정하게 하는 요소도 패널(10)의 온도에 의존하여 변화된다. 또한, 패널(10)의 온도가 저온이 되면 방전 셀에 있어서의 암전류가 변화되어 벽 전하의 소실(이하, 「전하 누설」이라고 적는다) 증가하는 것도 알 수 있다. 따라서, 안정된 기입 방전을 발생시키는데 필요한 인가 전압도 패널(10)의 온도에 의존하여 변화된다.
도 8은 본 발명의 실시예에 있어서의 패널의 온도와 주사 펄스 전압과의 관계를 도시하는 도면이다. 도 8에 있어서, 세로축은 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 패널(10)의 온도를 나타낸다.
그리고, 이 도 8에 도시하는 바와 같이 패널(10)의 온도가 낮아질수록, 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압 Va은 저감된다. 예컨대, 패널(10)의 온도가 약 70(℃)일 때의 주사 펄스 전압의 진폭이 약 104(V)인 데 대해서, 패널(10)의 온도가 약 30(℃)일 때의 주사 펄스 전압의 진폭은 약 66(V)이고, 패널(10)의 온도가 약 30(℃)일 때에는 패널(10)의 온도가 약 70(℃)일 때보다, 안정된 기입 방전을 발생시키는데 필요한 주사 펄스 전압 Va는 약 38(V)나 낮게 된다.
즉, 패널(10)의 온도가 저온일 때에는 안정된 기입 방전을 발생시키는데 필 요한 주사 펄스 전압 Va가 저감되기 때문에, 초기화 전압 Vi4을 낮게 설정할 수 있다.
그래서, 본 실시예에서는 패널 온도 판별 회로에 의해 패널(10)의 온도가 저온으로 판별된 경우에는 초기화 전압 Vi4을 Vi4H보다 전압값이 낮은 Vi4L로 한다. 이에 따라, 안정된 기입 방전을 발생시키는데 필요한 기입 펄스 전압 Vd를 저감시켜, 데이터 전극(D1~Dm)에 실제로 인가되는 기입 펄스 전압 Vd를, 안정된 기입을 행하게 하는데 필요한 기입 펄스 전압 Vd에 대하여 상대적으로 높여서, 안정된 기입을 실현할 수 있다. 또한, 하강 램프 파형 전압을 주사 전극(SC1~SCn)에 인가함으로써 발생하는 초기화 방전은 데이터 전극(D1~Dm) 상 음의 벽 전압을 약하게 하는 역할을 갖지만, 초기화 전압 Vi4을 Vi4L로 함으로써 하강 램프 파형 전압을 깊은 파형으로 해서 초기화 방전의 방전 기간을 길게 할 수 있기 때문에, 데이터 전극(D1~Dm) 상 음의 벽 전압을 약하게 하는 역할을 강화하여 벽 전압을 낮출 수 있다. 이렇게 해서, 선택되지 않은 행의 방전 셀의 벽 전하가 빼앗기는 것을 저감하여, 저온시에 발생하기 쉬운 전하 누설을 방지할 수 있다.
또한, 이 실험은 표시 전극쌍수 1080쌍의 50인치의 패널을 사용하여 행하고 있고, 상술한 수치는 그 패널에 근거하는 것으로서, 본 실시예는 조금도 이들 수치에 한정되는 것이 아니다.
다음으로, 본 실시예에 있어서의 플라즈마 디스플레이 장치의 구성에 대하여 설명한다. 도 9는 본 발명의 실시예에 있어서의 플라즈마 디스플레이 장치의 회로 블럭도이다. 플라즈마 디스플레이 장치(1)는 패널(10), 화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55), 패널 온도 판별 회로(58) 및 각 회로 블럭에 필요한 전원을 공급하는 전원 회로(도시 생략)를 구비하고 있다.
화상 신호 처리 회로(51)는 입력된 화상 신호 sig를 서브필드마다의 발광·비발광을 나타내는 화상 데이터로 변환한다. 데이터 전극 구동 회로(52)는 서브필드마다의 화상 데이터를 각 데이터 전극(D1~Dm)에 대응하는 신호로 변환하여 각 데이터 전극(D1~Dm)을 구동한다.
패널 온도 판별 회로(58)는 온도를 검출하는데 이용되는 열전쌍 등의 일반적으로 알려진 소자로 이루어지는 온도 센서(81)를 갖고, 온도 센서(81)에서 검출된 패널(10) 주변의 온도, 즉 하우징 내부의 온도로부터 패널(10)의 온도의 추정값(이하, 「패널 온도」라고 표기한다)을 산출한다. 패널 온도의 산출 방법으로서는 예컨대, 온도 센서(81)가 검출한 온도에 미리 설정한 보정값을 가산하는 등의 방법을 이용할 수 있다. 그리고, 산출한 패널 온도를 미리 정한 저온 임계값과 비교하여 패널 온도가 저온인지 아닌지를 판단하고, 그 판단의 결과가 전환되었을 때에 이를 나타내는 신호를 타이밍 발생 회로(55)에 출력한다. 구체적으로는 패널 온도가 저온으로부터 저온이 아닌 상태가 되었다고 판단했을 때, 즉 패널 온도가 저온 임계값 미만부터 저온 임계값 이상이 되었을 때와, 패널 온도가 저온이 아닌 상태로부터 저온이 되었다고 판단했을 때, 즉 패널 온도가 저온 임계값 이상으로부터 저온 임계값 미만이 되었을 때와, 각각 패널 온도가 전환된 것을 나타내는 신호를 타이밍 발생 회로(55)로 출력한다.
또한, 본 실시예에서는 저온 임계값을 5℃로 설정하고 있지만, 조금도 이들 수치에 한정되는 것이 아니며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 근거하여 최적의 값으로 설정하는 것이 바람직하다.
타이밍 발생 회로(55)는 수평 동기 신호 H, 수직 동기 신호 V 및 패널 온도 판별 회로(58)가 판별한 패널(10)의 온도 상태를 바탕으로 하여 각 회로 블럭의 동작을 제어하는 각종의 타이밍 신호를 발생해서, 각각의 회로 블럭으로 공급한다. 그리고, 상술한 바와 같이 본 실시예에서는 초기화 기간에 있어서 주사 전극(SC1~SCn)에 인가하는 하강 램프 파형 전압의 초기화 전압 Vi4을, 패널 온도에 근거하여 제어하고 있어서, 이에 따른 타이밍 신호를 주사 전극 구동 회로(53)에 출력한다. 이로써, 기입 동작을 안정시키는 제어를 행한다.
주사 전극 구동 회로(53)는 초기화 기간에 있어서 주사 전극(SC1~SCn)에 인가하는 초기화 파형을 발생하기 위한 초기화 파형 발생 회로, 유지 기간에 있어서 주사 전극(SC1~SCn)에 인가하는 유지 펄스를 발생하기 위한 유지 펄스 발생 회로, 기입 기간에 있어서 주사 전극(SC1~SCn)에 인가하는 주사 펄스 전압을 발생하기 위한 주사 펄스 발생 회로를 갖고, 타이밍 신호에 근거하여 각 주사 전극(SC1~SCn)을 각각 구동한다. 유지 전극 구동 회로(54)는 타이밍 신호에 근거하여 유지 전극(SU1~SUn)을 구동한다.
다음으로, 주사 전극 구동 회로(53)의 세부 사항 및 그 동작에 대하여 설명한다. 도 10은 본 발명의 실시예에 있어서의 주사 전극 구동 회로(53)의 회로도이다. 주사 전극 구동 회로(53)는 유지 펄스를 발생시키는 유지 펄스 발생 회 로(100), 초기화 파형을 발생시키는 초기화 파형 발생 회로(300), 주사 펄스를 발생시키는 주사 펄스 발생 회로(400)를 구비하고 있다.
유지 펄스 발생 회로(100)는 전력 회수 회로(110)와 클램프 회로(120)를 구비하고 있다. 전력 회수 회로(110)는 전력 회수용 콘덴서(C100), 스위칭 소자(Q111), 스위칭 소자(Q112), 역류 방지용 다이오드(D101), 다이오드(D102), 공진용 인덕터(L100)를 갖고 있다. 또한, 전력 회수용 콘덴서(C100)는 전극간 용량(Cp)에 비해서 충분히 큰 용량을 가지고, 전력 회수 회로(110)의 전원으로서 작용하도록, 후술하는 전압값 Vs의 절반인 약 Vs/2으로 충전되어 있다. 클램프 회로(120)는 주사 전극(SC1~SCn)을 전압 Vs에 클램프하기 위한 스위칭 소자(Q121), 주사 전극(SC1~SCn)을 0(V)로 클램프하기 위한 스위칭 소자(Q122)를 갖고 있다. 또한 전압원 Vs의 임피던스를 낮추기 위한 평활 콘덴서(C150)를 갖고 있다. 그리고, 타이밍 발생 회로(55)로부터 출력되는 타이밍 신호에 근거하여 유지 펄스 전압 Vs를 발생시킨다.
초기화 파형 발생 회로(300)는 스위칭 소자(Q311)와 콘덴서(C310)와 저항(R310)을 갖고 소정의 초기화 전압 Vi2까지 램프 형상으로 완만하게 상승하는 상승 램프 파형 전압을 발생하는 미러 적분 회로, 스위칭 소자(Q322)와 콘덴서(C320)와 저항(R320)을 갖고 전압 Vi4까지 램프 형상으로 완만하게 저하하는 하강 램프 파형 전압을 발생하는 미러 적분 회로, 스위칭 소자(Q312)를 이용한 분리 회로 및 스위칭 소자(Q321)를 이용한 분리 회로를 구비하고 있다. 그리고, 타이밍 발생 회로(55)로부터 출력되는 타이밍 신호에 근거하여 상술한 초기화 파형을 발생시킴과 아울러, 전체 셀 초기화 동작에 있어서의 초기화 전압 Vi2의 제어를 행한다. 또한, 도 10에는 미러 적분 회로 각각의 입력 단자를 입력 단자(INa), 입력 단자(INb)로 해서 나타내고 있다.
주사 펄스 발생 회로(400)는 주사 전극(SC1~SCn) 각각에 주사 펄스 전압을 출력하는 스위치 회로(OUT1~OUTn)와, 스위치 회로(OUT1~OUTn)의 저전압측을 전압 Va으로 클램프하기 위한 스위칭 소자(Q401)와, 스위치 회로(OUT1~OUTn)를 제어하기 위한 제어 회로(IC1~ICn)와, 전압 Va에 전압 Vscn을 중첩한 전압 Vc을 스위치 회로(OUT1~OUTn)의 고전압측에 인가하기 위한 다이오드(D401) 및 콘덴서(C401)를 구비하고 있다. 그리고 스위치 회로(OUT1~OUTn) 각각은 전압 Vc을 출력하기 위한 스위칭 소자(QH1~QHn)와 전압 Va를 출력하기 위한 스위칭 소자(QL1~QLn)를 구비하고 있다. 그리고, 타이밍 발생 회로(55)로부터 출력되는 타이밍 신호에 근거하여, 기입 기간에 있어서 주사 전극(SC1~SCn)에 인가하는 주사 펄스 전압 Va를 순차적으로 발생시킨다. 또한, 주사 펄스 발생 회로(400)는 초기화 기간에는 초기화 파형 발생 회로(300)의 전압 파형을, 유지 기간에는 유지 펄스 발생 회로(100)의 전압 파형을 그대로 출력한다.
여기서, 스위칭 소자(Q121), 스위칭 소자(Q122), 스위칭 소자(Q312), 스위칭 소자(Q321)에는 매우 큰 전류가 흐르기 때문에, 이들 스위칭 소자에는 FET, IGBT 등을 복수 병렬 접속하여 임피던스를 저하시키고 있다.
또한, 주사 펄스 발생 회로(400)는 논리곱 연산을 행하는 AND 게이트(AG)와, 2개의 입력 단자에 입력되는 입력 신호의 대소를 비교하는 비교기(CP)를 구비한다. 비교기(CP)는 전압 Va에 전압 Vset2이 중첩된 전압(Va+Vset2)과 구동 파형 전압을 비교하여, 구동 파형 전압쪽이 전압(Va+Vset2)보다 높은 경우에는 「0」을, 그 이외에는 「1」을 출력한다. AND 게이트(AG)에는 2개의 입력 신호, 즉 비교기(CP)의 출력 신호(CEL1)와 전환 신호(CEL2)가 입력된다. 전환 신호(CEL2)로서는 예컨대, 타이밍 발생 회로(55)로부터 출력되는 타이밍 신호를 이용할 수 있다. 그리고, AND 게이트(AG)는 어떤 입력 신호도 「1」의 경우에는 「1」을 출력하고, 그 외의 경우에는 「0」을 출력한다. AND 게이트(AG)의 출력은 제어 회로(IC1~ICn)에 입력되고, AND 게이트(AG)의 출력이 「0」이라면 스위칭 소자(QL1~QLn)를 거쳐서 구동 파형 전압을, AND 게이트(AG)의 출력이 「1」이라면 스위칭 소자(QH1~QHn)를 통해서 전압 Va에 전압 Vscn이 중첩된 전압 Vc을 출력한다.
또한, 도시는 하지 않지만, 유지 전극 구동 회로(54)의 유지 펄스 발생 회로는 유지 펄스 발생 회로(100)와 동일한 구성으로, 유지 전극(SU1~SUn)을 구동할 때의 전력을 회수해서 재이용하기 위한 전력 회수 회로와, 유지 전극(SU1~SUn)을 전압 Vs으로 클램프하기 위한 스위칭 소자와, 유지 전극(SU1~SUn)을 O(V)로 클램프하기 위한 스위칭 소자를 갖고, 유지 펄스 전압 Vs를 발생시킨다.
또한, 본 실시예에서는 초기화 파형 발생 회로(300)로서 실용적이고 비교적 구성이 간단한 FET를 이용한 미러 적분 회로를 채용하고 있지만, 조금도 이 구성에 한정되는 것이 아니라, 상승 램프 파형 전압 및 하강 램프 파형 전압을 발생할 수 있는 회로라면 어떠한 회로여도 된다.
다음으로, 초기화 파형 발생 회로(300)의 동작과 초기화 전압 Vi4을 제어하 는 방법에 대하여, 도면을 이용하여 설명한다. 우선, 도 11을 이용하여 초기화 전압 Vi4을 Vi4L로 하는 경우의 동작을 설명하고, 다음에, 도 12를 이용하여 초기화 전압 Vi4을 Vi4H로 하는 경우의 동작을 설명한다. 또한, 도 11, 도 12에서는 전체 셀 초기화 동작시의 구동 파형을 예로 하여 초기화 전압 Vi4의 제어 방법을 설명하지만, 선택 초기화 동작에 있어서도 동일한 제어 방법에 의해, 초기화 전압 Vi4을 제어할 수 있다.
또한, 도 11, 도 12에서는 전체 셀 초기화 동작을 행하는 구동 전압 파형을 기간 T1~기간 T5으로 나타낸 5개의 기간으로 분할하고, 각각의 기간에 대하여 설명한다. 또한, 전압 Vi1, 전압 Vi3, 전압 Vi3'은 전압 Vs와 같은 것으로 하고, 전압 Vi2는 전압 Vr과 같은 것으로 하며, 전압 Vi4L은 음의 전압 Va와 같은 것으로 하고, 또한 전압 Vi4H는 음의 전압 Va에 전압 Vset2을 중첩시킨 전압(Va+Vset2)과 같은 것으로 하여 설명한다. 따라서, 전압 Vi4H는 기입 기간에 있어서의 주사 펄스 전압 Va보다 높은 전압값이 되고, 전압 Vi4L는 주사 펄스 전압 Va와 같은 전압값이 된다. 또한, 이하의 설명에 있어서 스위칭 소자를 도통시키는 동작을 온, 차단시키는 동작을 오프라고 표기한다. 또한, 도면에는 스위칭 소자를 온시키는 신호를 「Hi」, 오프시키는 신호를 「Lo」라고 표기하고, AND 게이트(AG)에의 입력 신호(CEL1, CEL2)도 마찬가지로, 「1」를 「Hi」, 「0」를 「Lo」라고 표기한다.
도 11은 본 발명의 실시예에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로(53)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 또한, 여기서는 초기화 전압 Vi4을 Vi4L로 하기 위해서, 기간 T1~기간 T5에 있어서 전환 신호(CEL2) 는 「0」으로 유지되어 있고, 주사 펄스 발생 회로(400)로부터는 스위칭 소자(QL1~QLn)에 입력되는 신호, 즉 초기화 파형 발생 회로(300)의 전압 파형이 그대로 출력된다.
(기간 T1)
우선, 유지 펄스 발생 회로(100)의 스위칭 소자(Q111)를 온으로 한다. 그러면, 전극간 용량(Cp)과 인덕터(L100)가 공진하여, 전력 회수용 콘덴서(C100)로부터 스위칭 소자(Q111), 다이오드(D101), 인덕터(L100)를 통해서 주사 전극(SC1~SCn)의 전압이 올라가기 시작한다.
(기간 T2)
다음으로, 유지 펄스 발생 회로(100)의 스위칭 소자(Q121)를 온으로 한다. 그러면, 스위칭 소자(Q121)를 거쳐서 주사 전극(SC1~SCn)에 전압 Vs이 인가되고, 주사 전극(SC1~SCn)의 전위는 전압 Vs(본 실시예에서는 전압 Vi1과 같다)가 된다.
(기간 T3)
다음으로, 상승 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자(INa)를 「Hi」로 한다. 구체적으로는 입력 단자(INa)에, 예컨대 전압 15(V)를 인가한다. 그러면, 저항(R310)으로부터 콘덴서(C310)를 향하여 일정한 전류가 흘러서, 스위칭 소자(Q311)의 소스 전압이 램프 형상에 상승하여, 주사 전극 구동 회로(53)의 출력 전압도 램프 형상으로 상승하기 시작한다. 그리고 이 전압 상승은 입력 단자(INa)가 「Hi」인 동안 계속한다.
이 출력 전압이 전압 Vr(본 실시예에서는 전압 Vi2와 같다)까지 상승하면, 그 후 입력 단자(INa)를 「Lo」로 한다. 구체적으로는 입력 단자(INa)에, 예컨대 전압 0(V)을 인가한다.
이렇게 해서, 방전 개시 전압 이하가 되는 전압 Vs(본 실시예에서는 전압 Vi1과 같다)로부터, 방전 개시 전압을 초과하는 전압 Vr(본 실시예에서는 전압 Vi2과 같다)을 향하여 완만하게 상승하는 상승 램프 파형 전압을 주사 전극(SC1~SCn)에 인가한다.
(기간 T4)
입력 단자(INa)를 「Lo」로 하면 주사 전극(SC1~SCn)의 전압이 전압 Vs(본 실시예에서는 전압 Vi3과 같다)까지 저하한다. 그리고 그 후 스위칭 소자(Q121)를 오프로 한다.
(기간 T5)
다음으로, 하강 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자(INb)를「Hi」로 한다. 구체적으로는 입력 단자(INb)에 예컨대 전압 15(V)를 인가한다. 그러면, 저항(R320)으로부터 콘덴서(C320)를 향하여 일정한 전류가 흐르고, 스위칭 소자(Q322)의 드레인 전압이 램프 형상으로 하강하여, 주사 전극 구동 회로(53)의 출력 전압도 램프 형상으로 하강하기 시작한다. 그리고, 출력 전압이 소정의 음의 전압 Vi4L에 이른 후, 입력 단자(INb)를 「Lo」로 한다. 구체적으로는 입력 단자(INb)에, 예컨대 전압 0(V)을 인가한다.
이 때, 비교기(CP)에서는 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset2이 더해진 전압(Va+Vset2)이 비교되어, 비교기(CP)로부터의 출력 신호는 하강 램프 파형 전압이 전압(Va+Vset2) 이하가 된 시각 t4에 「0」에서 「1」으로 전환한다. 그러나, 기간 T1~기간 T5에 있어서 전환 신호(CEL2)는 「0」으로 유지되고 있기 때문에, AND 게이트(AG)에서는 「0」이 출력된다. 따라서, 주사 펄스 발생 회로(400)로부터는 초기화 전압 Vi4를 음의 전압 Va, 즉 Vi4L로 한 하강 램프 파형 전압이 그대로 출력된다.
또한, 여기서는 Vi4L을 음의 전압 Va와 같다고 했기 때문에, 도 11에서는 하강 램프 파형 전압이 Vi4L에 도달한 후 그 전압을 일정 기간 유지하는 파형도로 되고 있지만, 본 실시예에 있어서는 하등 이 파형으로 한정되는 것이 아니며, Vi4L에 도달한 후 바로 전압 Vc으로 전환하는 구성이여도 된다.
이상과 같이 하여, 주사 전극 구동 회로(53)는 주사 전극(SC1~SCn)에 대하여, 방전 개시 전압 이하가 되는 전압 Vi1에서 방전 개시 전압을 초과하는 전압 Vi2을 향해서 완만하게 상승하는 상승 램프 파형 전압을 인가하고, 그 후 전압 Vi3부터 초기화 전압 Vi4L을 향해서 완만하게 하강하는 하강 램프 파형 전압을 인가한다.
또한, 초기화 기간 종료 후, 계속되는 기입 기간에는 스위칭 소자(Q401)를 온으로 유지한 채로 둔다. 이에 따라, 비교기(CP)로부터의 출력 신호(CEL1)는 「1」로 유지된다. 또한, 기입 기간에는 전환 신호(CEL2)를 「1」로 한다. 그러면, AND 게이트(AG)의 입력은 모두 「1」이 되고, AND 게이트(AG)로부터는 「1」이 출력된다. 이에 따라, 주사 펄스 발생 회로(400)로부터는 음의 전압 Va에 전압 Vscn이 중첩된 전압 Vc이 출력된다. 그리고, 여기서는 도시하지 않지만, 음의 주사 펄 스 전압을 발생시키는 타이밍에 전환 신호(CEL2)를 「0」으로 함으로써 AND 게이트(AG)의 출력 신호는 「0」이 되고, 주사 펄스 발생 회로(400)로부터는 음의 전압 Va이 출력된다. 이렇게 하여, 기입 기간에 있어서의 음의 주사 펄스 전압을 발생시킬 수 있다.
다음으로, 도 12를 이용하여 초기화 전압 Vi4를 Vi4H로 하는 경우의 동작을 설명한다. 도 12는 본 발명의 실시예에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로(53)의 동작의 다른 예를 설명하기 위한 타이밍 차트이다. 또한, 여기서는 초기화 전압 Vi4을 Vi4H로 하기 위해서, 기간 T1~T5'에 있어서 전환 신호(CEL2)를 「1」로 하고 있다. 또한, 도 12에 있어서, 기간 T1~T4의 동작은 도 11에 나타낸 기간 T1~T4의 동작과 마찬가지기 때문에, 여기서는 도 11에 나타낸 기간 T5과 동작이 다른 기간 T5'에 대하여 설명한다.
(기간 T5')
기간 T5'에는 하강 램프 파형 전압을 발생하는 미러 적분 회로의 입력 단자(INb)를 「Hi」로 한다. 구체적으로는 입력 단자(INb)에, 예컨대 전압 15(V)를 인가한다. 그러면, 저항(R320)으로부터 콘덴서(C320)를 향하여 일정한 전류가 흘러서, 스위칭 소자(Q322)의 드레인 전압이 램프 형상으로 하강하고, 주사 전극 구동 회로(53)의 출력 전압도 램프 형상으로 하강하기 시작한다.
이 때, 비교기(CP)에서는 이 하강 램프 파형 전압과, 전압 Va에 전압 Vset2이 더해진 전압(Va+Vset2)이 비교되고, 비교기(CP)로부터의 출력 신호는 하강 램프 파형 전압이 전압(Va+Vset2) 이하가 된 시각(t5)에 있어서 「0」부터 「1」로 전환 한다. 그리고, 이 때 전환 신호(CEL2)는 「1」이기 때문에, AND 게이트(AG)의 입력은 모두 「1」이 되고, AND 게이트(AG)에서는 「1」이 출력된다. 이에 따라, 주사 펄스 발생 회로(400)로부터는 음의 전압 Va에 전압 Vscn이 중첩된 전압 Vc이 출력된다. 따라서, 이 하강 램프 파형 전압에 있어서의 최저 전압을 (Va+Vset2), 즉 Vi4H로 할 수 있다. 또한, 입력 단자(INb)는 주사 펄스 발생 회로(400)로부터의 출력이 전압 Vc이 되고 나서 초기화 기간이 종료하기까지의 사이에 「Lo」으로 한다.
또한, 여기서는 비교기(CP)에서의 비교 결과로 스위치 회로(OUT1~OUTn)를 전환하는 구성으로 했기 때문에, 도 12에 있어서 하강 램프 파형 전압이 Vi4H에 도달한 후 바로 전압 Vc으로 전환하는 파형도로 되어 있지만, 본 실시예에 있어서는 하 등 이 파형으로 한정되는 것이 아니며, Vi4H에 도달한 후 그 전압을 일정 기간 유지하는 구성이여도 된다.
이와 같이, 본 실시예에서는 주사 전극 구동 회로(53)를 도 10에 나타낸 회로 구성으로 함으로써 전압 Vset2를 소망하는 전압값으로 설정하는 것만으로, 완만하게 하강하는 하강 램프 파형 전압의 최저 전압, 즉 초기화 전압 Vi4의 전압값을 간단히 제어하는 것이 가능하게 된다.
또한, 본 실시예에서는 전체 셀 초기화 동작에 있어서의 초기화 전압 Vi4의 제어에 대하여 설명했지만, 선택 초기화 동작에 있어서는 상승 램프 파형 전압을 발생시키지 않는 점이 다를 뿐, 하강 램프 파형 전압의 발생에 있어서는 상술과 동일한 동작으로, 초기화 전압 Vi4의 제어도 마찬가지로 실행할 수 있다.
또한, 초기화 전압 Vi4을 변화시키기 위해서는 여기서 설명한 이외에도 여러 가지 방법을 생각할 수 있다. 예컨대, 전압 Vi3에서 전압 Vi4으로 하강하는 경사의 경사를 제어하여 전압 Vi4을 높이거나 낮추는 것 등을 생각할 수 있다. 그리고, 본 실시예에 있어서는 초기화 전압 Vi4을 변화시키는 방법은 상술한 방법에 한정되는 것이 아니라, 그 외의 방법이여도 된다.
또한, 본 실시예에서는 Vset2을 10(V)로 함으로써 Vi4H를 Vi4L보다 10(V) 높은 전압으로 했지만, 조금도 이 전압값으로 한정되는 것이 아니라 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰서 최적의 값으로 설정하는 것이 바람직하다.
이상 설명한 바와 같이, 본 실시예에서는 초기화 전압 Vi4을 Vi4H와 Vi4H보다 전압값이 낮은 Vi4L로 전환하는 구성으로 하여, 패널 온도에 따라 초기화 전압 Vi4을 Vi4L로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드의 1 필드 기간에 있어서의 비율을 변경하는 구성으로 한다. 즉, 패널 온도 판별 회로(58)에 있어서 패널 온도가 저온이라고 판단되었을 때에는 모든 서브 필드에 있어서의 하강 램프 파형 전압의 초기화 전압 Vi4을 Vi4L로 한다. 이에 따라, 저온시에 발생하기 쉬운 전하 누설을 방지함과 동시에, 안정된 기입을 실현한다.
또한, 본 실시예에서는 패널 온도 판별 회로(58)에 있어서 패널 온도가 저온이 아니라고 판단된 때에는 모든 서브필드에 있어서의 하강 램프 파형 전압의 초기화 전압 Vi4을 Vi4H로 하고, 패널 온도가 저온이라고 판단된 때에는 모든 서브필드에 있어서의 하강 램프 파형 전압의 초기화 전압 Vi4을 Vi4L로 하는 구성을 설명했 지만, 조금도 이 구성에 한정되는 것이 아니며, 그 외의 서브필드 구성이여도 된다.
도 13(a), 도 13(b)는 본 발명의 실시예에 있어서의 서브필드 구성의 다른 예를 나타내는 도면이다. 패널 온도가 저온이 아닌 경우, 소정의 서브필드, 예컨대, 도 13(a)에 도시하는 바와 같이 제 2 SF~제 4 SF는 초기화 전압 Vi4을 Vi4L로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드로 하고, 그 외의 서브필드는 초기화 전압 Vi4을 Vi4H로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드로 해도 된다.
또한, 패널 온도가 저온인 경우, 소정의 서브필드, 예컨대 도 13(b)에 도시하는 바와 같이 제 10 SF는 초기화 전압 Vi4을 Vi4H로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드로 하고, 그 외의 서브필드는 초기화 전압 Vi4을 Vi4L로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드로 해도 된다.
또한, 패널의 온도 검출을 저온, 상온, 고온의 3개, 혹은 그 이상으로 나누고, 온도가 낮아지는 만큼 초기화 전압 Vi4을 Vi4L로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드의 수를 증가시키도록 해도 된다.
이와 같이, 본 실시예는 패널의 온도가 저온시에, 초기화 전압 Vi4을 Vi4L로 한 하강 램프 파형 전압으로 초기화를 행하는 서브필드의 1 필드 기간에 있어서의 비율을 증가시키는 구성이면 되고, 이렇게 함으로써, 안정된 기입을 실현하는 것이 가능하다.
또한, 본 실시예는 Vi4L의 전압값, Vi4H의 전압값, 초기화 전압 Vi4을 전환하는 서브필드, 서브필드 구성 등을 상술한 값으로 한정하는 것이 아니며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰서 최적의 값으로 설정하는 것이 바람직하다.
또한, 패널의 온도를 판별할 때에 히스테리시스 특성을 갖게 하면, 패널 온도 판별 회로에 있어서 검출되는 패널 온도가 임계값 부근에 있는 경우에, 초기화 전압 Vi4의 빈번한 변동을 억제할 수 있기 때문에 화상 표시 품질을 더 향상시킬 수 있다. 구체적으로는 2개의 저온 임계값을 마련하고, 저온으로부터 저온이 아닌 상태로 전환할 때의 저온 임계값(예컨대, 7℃)을 저온이 아닌 상태로부터 저온으로 전환하는 저온 임계값(예컨대, 5℃)보다 높게 설정함으로써, 히스테리시스 특성을 갖게 하는 것이 가능하다.
또한, 본 실시예에서는 방전 가스의 크세논 분압을 10%로 했지만, 다른 크세논 분압이여도 그 패널에 따른 구동 전압으로 설정하면 된다.
또한, 본 실시예에 있어서 이용한 구체적인 각 수치는 단지 일례를 든 것에 지나지 않고, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞게 적절하게 최적의 값으로 설정하는 것이 바람직하다.
이상 설명한 바와 같이, 본 실시예에서는 패널 온도 판별 회로에 의해 패널(10)의 온도가 저온으로 판별된 경우에는 초기화 전압 Vi4을 Vi4H보다 전압값이 낮은 Vi4L로 한다. 이에 따라, 안정된 기입 방전을 발생시키는데 필요한 기입 펄스 전압 Vd를 저감시켜, 데이터 전극(D1~Dm)에 실제로 인가되는 기입 펄스 전압 Vd를, 안정된 기입을 행하게 하는데 필요한 기입 펄스 전압 Vd에 대하여 상대적으로 높여, 안정된 기입을 실현할 수 있다. 또한, 초기화 전압 Vi4을 Vi4L로 함으로써 하강 램프 파형 전압을 깊은 파형으로 하여 초기화 방전의 방전 기간을 길게 할 수 있기 때문에, 데이터 전극(D1~Dm) 상 음의 벽 전압을 약하게 하는 역할을 강화하여 벽 전압을 낮게 할 수 있다. 이렇게 해서, 선택되지 않은 행의 방전 셀의 벽 전하가 빼앗기는 것을 저감하여, 저온 시에 발생하기 쉬운 전하 누설을 방지할 수 있다.
본 발명은 고휘도화, 고선명화된 패널이여도, 기입 방전을 발생시키는데 필요한 전압을 높게 하지 않고, 안정된 기입 방전을 발생시킬 수 있어, 화상 표시 품질이 좋은 플라즈마 디스플레이 장치 및 패널의 구동 방법으로서 유용하다.

Claims (8)

  1. 표시 전극쌍을 구성하는 복수의 주사 전극 및 유지 전극을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과,
    상기 플라즈마 디스플레이 패널의 온도 상태를 판별하는 패널 온도 판별 회로와,
    하강하는 경사 파형 전압을 상기 주사 전극에 인가하는 초기화 기간과 음의 주사 펄스 전압을 상기 주사 전극에 인가하는 기입 기간과 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련함과 아울러, 상기 초기화 기간에 있어서는 상기 경사 파형 전압을 발생하여 상기 방전 셀을 초기화하고, 상기 기입 기간에 있어서는 상기 주사 펄스 전압을 발생하여 상기 주사 전극을 구동하는 주사 전극 구동 회로
    를 구비하되,
    상기 주사 전극 구동 회로는 상기 경사 파형 전압에 있어서의 최저 전압을, 제 1 전압과 상기 제 1 전압보다 전압값이 낮은 제 2 전압으로 전환하여 상기 경사 파형 전압을 발생함과 아울러, 상기 패널 온도 판별 회로가 상기 플라즈마 디스플레이 패널의 온도를 사전 결정된 온도 이하의 온도라고 판별한 때에는, 1 필드 기간의, 상기 최저 전압을 상기 제 1 전압으로 한 상기 경사 파형 전압에 의해서 초기화를 행하는 서브필드와 상기 최저 전압을 상기 제 2 전압으로 한 상기 경사 파형 전압에 의해서 초기화를 행하는 서브필드와의 비율에 있어서, 상기 최저 전압을 상기 제 2 전압으로 한 상기 경사 파형 전압에 의해 초기화를 행하는 서브필드의 비율을 증가시키는
    것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 주사 전극 구동 회로는 상기 패널 온도 판별 회로가 상기 플라즈마 디스플레이 패널의 온도를 저온이라고 판별했을 때에는 모든 서브필드의 초기화 기간에 있어서, 최저 전압을 상기 제 2 전압으로 한 상기 경사 파형 전압을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 주사 전극 구동 회로는 상기 제 2 전압이 상기 주사 펄스 전압과 같아지도록 하여 상기 경사 파형 전압을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 표시 전극쌍을 구성하는 복수의 주사 전극 및 유지 전극을 갖는 플라즈마 디스플레이 패널을, 하강하는 경사 파형 전압을 상기 주사 전극에 인가하는 초기화 기간과 음의 주사 펄스 전압을 상기 주사 전극에 인가하는 기입 기간과 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련하여 구동하는 플라즈마 디스플레이 패널의 구동 방법으로서,
    상기 경사 파형 전압에 있어서의 최저 전압을, 제 1 전압과 상기 제 1 전압보다 전압값이 낮은 제 2 전압으로 전환하여 상기 경사 파형 전압을 발생함과 아울러, 상기 플라즈마 디스플레이 패널의 온도 상태를 판별하여, 상기 플라즈마 디스플레이 패널의 온도를 사전 결정된 온도 이하의 온도라고 판별한 때에는, 1 필드 기간의, 상기 최저 전압을 상기 제 1 전압으로 한 상기 경사 파형 전압에 의해서 초기화를 행하는 서브필드와 상기 최저 전압을 상기 제 2 전압으로 한 상기 경사 파형 전압에 의해서 초기화를 행하는 서브필드의 비율에 있어서, 상기 최저 전압을 상기 제 2 전압으로 한 상기 경사 파형 전압에 의해서 초기화를 행하는 서브필드의 비율을 증가시켜 상기 플라즈마 디스플레이 패널을 구동하는
    것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 플라즈마 디스플레이 패널의 온도를 저온이라고 판별했을 때에는 모든 서브필드의 초기화 기간에 있어서, 최저 전압을 상기 제 2 전압으로 한 상기 경사 파형 전압을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제 5 항에 있어서,
    상기 제 2 전압과 상기 주사 펄스 전압을 같게 한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1020087010443A 2006-08-10 2007-08-03 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법 KR100941223B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006218045 2006-08-10
JPJP-P-2006-00218045 2006-08-10

Publications (2)

Publication Number Publication Date
KR20080054431A KR20080054431A (ko) 2008-06-17
KR100941223B1 true KR100941223B1 (ko) 2010-02-10

Family

ID=39032901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010443A KR100941223B1 (ko) 2006-08-10 2007-08-03 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법

Country Status (5)

Country Link
US (1) US8384621B2 (ko)
JP (1) JP4530047B2 (ko)
KR (1) KR100941223B1 (ko)
CN (1) CN101356569B (ko)
WO (1) WO2008018370A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067182B1 (ko) * 2006-11-28 2011-09-22 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
US8294635B2 (en) 2007-01-12 2012-10-23 Panasonic Corporation Plasma display device and driving method of plasma display panel
JP5245282B2 (ja) 2007-04-25 2013-07-24 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088536A (ko) * 2002-05-11 2003-11-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040013162A (ko) * 2002-08-01 2004-02-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20050071201A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060014694A (ko) * 2004-08-11 2006-02-16 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
EP1387344A3 (en) * 2002-08-01 2006-07-26 Lg Electronics Inc. Method and apparatus for driving plasma display panel
JP2004226792A (ja) * 2003-01-24 2004-08-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100524312B1 (ko) * 2003-11-12 2005-10-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 초기화 제어방법 및 장치
US20080055288A1 (en) * 2004-08-05 2008-03-06 Fujitsu Hitachi Plasma Display Limited Flat Display Apparatus and Driving Method for the Same
KR100607252B1 (ko) * 2005-02-23 2006-08-01 엘지전자 주식회사 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088536A (ko) * 2002-05-11 2003-11-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040013162A (ko) * 2002-08-01 2004-02-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20050071201A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060014694A (ko) * 2004-08-11 2006-02-16 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
WO2008018370A1 (fr) 2008-02-14
US20090122042A1 (en) 2009-05-14
US8384621B2 (en) 2013-02-26
JPWO2008018370A1 (ja) 2009-12-24
KR20080054431A (ko) 2008-06-17
CN101356569A (zh) 2009-01-28
JP4530047B2 (ja) 2010-08-25
CN101356569B (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
KR100793483B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100917531B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR101057930B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR100963713B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100868150B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100938313B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100961025B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR100927933B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100941223B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100941233B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR101067081B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR100961024B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2010107547A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20090081366A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP4848933B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010117391A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20120027336A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR20090096535A (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
JP2007333920A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2013035288A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010107546A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010175769A (ja) プラズマディスプレイ装置とその駆動方法
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee