KR100940140B1 - Arrangement for energy conditioning - Google Patents

Arrangement for energy conditioning Download PDF

Info

Publication number
KR100940140B1
KR100940140B1 KR1020030037467A KR20030037467A KR100940140B1 KR 100940140 B1 KR100940140 B1 KR 100940140B1 KR 1020030037467 A KR1020030037467 A KR 1020030037467A KR 20030037467 A KR20030037467 A KR 20030037467A KR 100940140 B1 KR100940140 B1 KR 100940140B1
Authority
KR
South Korea
Prior art keywords
path
paths
energy
shield
conductive
Prior art date
Application number
KR1020030037467A
Other languages
Korean (ko)
Other versions
KR20030096023A (en
Inventor
에이. 안토니 주니어 안토니
엠. 안토니 윌리엄
Original Assignee
엑스2와이 어테뉴에이터스, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑스2와이 어테뉴에이터스, 엘.엘.씨 filed Critical 엑스2와이 어테뉴에이터스, 엘.엘.씨
Publication of KR20030096023A publication Critical patent/KR20030096023A/en
Application granted granted Critical
Publication of KR100940140B1 publication Critical patent/KR100940140B1/en

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B3/00Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/10Dams; Dykes; Sluice ways or other structures for dykes, dams, or the like
    • E02B3/106Temporary dykes
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B3/00Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/122Flexible prefabricated covering elements, e.g. mats, strips
    • E02B3/124Flexible prefabricated covering elements, e.g. mats, strips mainly consisting of metal
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B7/00Barrages or weirs; Layout, construction, methods of, or devices for, making same
    • E02B7/005Deformable barrages or barrages consisting of permanently deformable elements, e.g. inflatable, with flexible walls

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 에너지 경로의 관련 그룹화를 이용하는 회로 장치에 관한 것으로, 이는 전기적으로 상보적인 에너지 합류를 유지하고 조절할 수 있는 차폐 회로 장치를 포함한다.
The present invention relates to a circuit arrangement that utilizes an associated grouping of energy paths, including a shielded circuit arrangement that can maintain and regulate electrically complementary energy confluence.

Description

에너지 조절 장치{ARRANGEMENT FOR ENERGY CONDITIONING}Energy Regulators {ARRANGEMENT FOR ENERGY CONDITIONING}

도 1은 여러가지 경로 확장의 관련 위치를 결정하는 관련 위치 컴파스이다. 1 is an associated location compass that determines relevant locations of various path extensions.

도 1A-1C는 본 발명의 실시예에 따라 개시된 여러가지 경로 확장의 관련 위치를 도시한다. 1A-1C illustrate the relevant locations of various path extensions disclosed in accordance with embodiments of the present invention.

도 2A는 본 발명의 실시예에 따른 2B의 실시예의 평면도에 대한 회로 개략도이다.2A is a circuit schematic diagram of a top view of an embodiment of 2B in accordance with an embodiment of the present invention.

도 2B는 본 발명의 실시예에 따른 실시예의 평면도이다.2B is a plan view of an embodiment according to an embodiment of the present invention.

도 3A는 본 발명의 실시예에 따른 3B의 실시예의 평면도에 대한 회로 개략도이다.3A is a circuit schematic diagram of a top view of an embodiment of 3B in accordance with an embodiment of the present invention.

도 3B는 본 발명의 실시예에 따른 실시예의 평면도이다.3B is a plan view of an embodiment according to an embodiment of the present invention.

3C는 본 발명의 실시예에 따른 차폐부의 평면도이다. 3C is a plan view of a shield according to an embodiment of the present invention.

도 4A는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4A is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4B는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4B is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4C는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4C is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4D는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4D is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4E는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4E is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4F는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4F is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4G는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4G is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4H는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4H is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 4I는 본 발명의 실시예에 따른 실시예의 관련 평면도이다.4I is a related top view of an embodiment in accordance with an embodiment of the present invention.

도 5A는 본 발명의 실시예에 따른 경로 그룹을 포함하는 적층된 다중 회로 네트워크를 도시한다.5A illustrates a stacked multiple circuit network including path groups in accordance with an embodiment of the present invention.

도 5B는 본 발명의 실시예에 따른 적층된 차폐부를 도시한다.5B shows a stacked shield in accordance with an embodiment of the present invention.

도 5C는 본 발명의 실시예에 따른 경로 그룹을 포함하는 VIA들을 가진 적층된 다중 비공유 회로 네트워크를 도시한다.5C illustrates a stacked multiple non-shared circuit network with VIAs including path groups in accordance with an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 회로 장치 변형예에 대한 관련 평면도를 도시한다.6 shows a related top view of a circuit arrangement variant according to an embodiment of the invention.

도 7은 본 발명의 실시예에 따른 회로 장치 변형예에 대한 관련 평면도를 도시한다.7 shows an associated top view of a circuit arrangement variant according to an embodiment of the invention.

본 출원은 2001년 10월 17일자로 제출된 공동 계류중인 출원 일련번호 09/982,553호의 일부 계속출원, 2001년 11월 29일자로 제출된 공동 계류중인 출원 일련번호 09/996,355호의 일부 계속출원, 2001년 12월 17일자로 제출된 공동 계류중인 출원 일련번호 10/023,467호의 일부 계속출원이다.
또한, 본 출원은 2001년 7월 2일자로 제출된 미국 가출원번호 제60/302,429호, 2001년 8월 8일자로 제출된 미국 가출원번호 제60/310,962호, 2002년 1월 8일자로 제출된 미국 가출원번호 제60/349,954호, 및 2002년 6월 12일자로 제출된 미국 가출원번호의 장점을 청구한다.
본 발명은 다중 에너지 조절 기능을 위한 여러가지 에너지 전파를 위한 경로와 같은 에너지 경로의 상보적인 관련 그룹화를 이용하는 밸런싱된 차폐 장치에 관한 것이다. 이러한 차폐 장치는 전기적으로 상보적인 에너지 합류를 유지하고 조절할 수 있는 개별적인(discrete) 또는 비-개별적인(non-discrete) 실시예로서 구현할 수 있다.
This application is partly pending application for co-pending application serial number 09 / 982,553, filed Oct. 17, 2001, and partly filed for co-pending application serial number 09 / 996,355, filed November 29, 2001, 2001 Part of the continuing application for co-pending application serial number 10 / 023,467, filed December 17, 2005.
The application is also filed U.S. Provisional Application No. 60 / 302,429, filed Jul. 2, 2001, U.S. Provisional Application No. 60 / 310,962, filed August 8, 2001, and filed Jan. 8, 2002. Claims the advantages of US Provisional Application No. 60 / 349,954, and US Provisional Application No., filed June 12, 2002.
The present invention is directed to a balanced shielding device using complementary related groupings of energy paths, such as paths for various energy propagation functions for multiple energy regulation functions. Such shielding devices can be implemented as discrete or non-discrete embodiments that can maintain and regulate electrically complementary energy confluence.

오늘날, 전자 소자의 밀도가 증가함에 따라, 증가된 밀도에 따른 원치않는 노이즈 부산물이 전자 회로 성능을 제한시킬 수 있다. 따라서, 예를 들어, 원치않는 노이즈 영향에 대하여 회로를 격리하거나 면역시키는 것과 같이, 원치않는 노이즈 부산물에 의한 영향을 피하는 것이 회로 장치 및 회로 설계에 있어서 중요한 고려사항이다.Today, as the density of electronic devices increases, unwanted noise byproducts with increased density can limit electronic circuit performance. Thus, avoiding the effects of unwanted noise by-products, such as isolating or immunizing circuits against unwanted noise effects, is an important consideration in circuit arrangement and circuit design.

차동 및 공통 모드 노이즈 에너지는 에너지 경로, 케이블, 회로 보드 트랙 또는 트래이스, 고속 전송라인 및/또는 버스 라인 경로에 의하여 발생되고 이를 따라 전파할 수 있다. 이들 에너지 도체는 예를 들어 에너지 필드를 방출하는 안테나로서 동작할 수 있다. 이 안테나 유사 동작은 노이즈 문제를 악화시키는데, 고주파수에서, 전파 에너지를 이용하는 종래 수동 소자는 여러가지 용량성 및/또는 유도성 기생 간섭과 같은 에너지 기생 간섭의 레벨의 증가를 경험할 것이다.Differential and common mode noise energy can be generated and propagate along energy paths, cables, circuit board tracks or traces, high speed transmission lines and / or bus line paths. These energy conductors can act as antennas emitting an energy field, for example. This antenna-like operation exacerbates the noise problem, and at high frequencies, conventional passive devices that use propagation energy will experience increased levels of energy parasitic interference, such as various capacitive and / or inductive parasitic interferences.

이러한 증가는 부분적으로 종래 기술의 근본적인 제조 또는 설계 불안정 및 성능 결함과 함께, 종래 기술의 기능적 또는 구조적 제한으로부터 발생하는 제약의 결합에 기인할 것이다. 이들 결함은 근본적으로 관련된 전기회로에 결합될 수 있는 원치않는 불안정한 간섭 에너지를 발생시키거나 유도하여, 이들 기생 및 전자기 간섭으로부터 적어도 부분적으로 차폐하도록 한다. 따라서, 보드 주파수 동작 환경에서, 이러한 문제점들의 해결은 적어도 동시 필터링, 여러가지 접지 또는 반노이즈 배열을 가진 신중한 시스템 배치, 및 적어도 부분적인 정전기 및 전자기 차폐와 결합된 고비용의 격리를 필요로 한다. This increase will be due, in part, to the combination of constraints arising from the functional or structural limitations of the prior art, along with the fundamental manufacturing or design instability and performance deficiencies of the prior art. These defects generate or induce unwanted unstable interference energy that can be fundamentally coupled to the associated electrical circuitry, thereby at least partially shielding from these parasitic and electromagnetic interferences. Thus, in a board frequency operating environment, solving these problems requires at least simultaneous filtering, careful system deployment with various grounding or anti-noise arrangements, and expensive isolation combined with at least partial electrostatic and electromagnetic shielding.

따라서, 적어도 하나의 디커플링 기능, 순시 억제 기능, 노이즈 제거 기능, 에너지 차단 기능 및 에너지 억제 기능으로부터 선택된 효율적이고 대칭적으로 밸런싱되고 지속될 수 있는 동시 에너지 조절 기능을 제공하는 거의 모든 회로에 이용될 수 있는 분리 또는 비분리 소자에 결합된 다른 엘리먼트를 추가로 포함할 수 있는 간단한 에너지 경로 장치를 이용하는 자급식 에너지 조절 장치가 요구된다.  Thus, it can be used in almost any circuit that provides an efficient, symmetrically balanced and sustainable simultaneous energy regulation function selected from at least one decoupling function, instantaneous suppression function, noise canceling function, energy cutoff function and energy suppression function. There is a need for a self-contained energy regulating device using a simple energy path device that may further include other elements coupled to separate or non-isolated elements.

이하 첨부된 도면을 참조로 본 발명을 설명한다.
본 출원은 2001년 10월 17일자로 제출된 공동 계류중인 출원 일련번호 09/982,553호의 일부 계속출원, 2001년 11월 29일자로 제출된 공동 계류중인 출원 일련번호 09/996,355호의 일부 계속출원, 2001년 12월 17일자로 제출된 공동 계류중인 출원 일련번호 10/023,467호의 일부 계속출원으로서, 그 각각은 참조로 본 발명에 포함된다.
또한, 본 출원은 2001년 7월 2일자로 제출된 미국 가출원번호 제60/302,429호, 2001년 8월 8일자로 제출된 미국 가출원번호 제60/310,962호, 2002년 1월 8일자로 제출된 미국 가출원번호 제60/349,954호, 및 2002년 6월 12일자로 제출된 미국 가출원번호의 장점을 청구하고, 그 각각은 참조로 본 발명에 포함된다.
Hereinafter, the present invention will be described with reference to the accompanying drawings.
This application is partly pending application for co-pending application serial number 09 / 982,553, filed Oct. 17, 2001, and partly filed for co-pending application serial number 09 / 996,355, filed November 29, 2001, 2001 As part of a continuing application of co-pending application serial number 10 / 023,467, filed December 17, 2005, each of which is incorporated herein by reference.
The application is also filed U.S. Provisional Application No. 60 / 302,429, filed Jul. 2, 2001, U.S. Provisional Application No. 60 / 310,962, filed August 8, 2001, and filed Jan. 8, 2002. Claims the advantages of US Provisional Application No. 60 / 349,954, and US Provisional Application No., filed June 12, 2002, each of which is incorporated herein by reference.

본 발명의 도면과 설명은 본 발명을 명확히 이해하기 위해 관련된 엘리먼트를 설명하기 위해 간략화 되었으며, 명확하게 하기 위하여 전형적인 에너지 조절 시스템과 방법에서 나타나는 많은 다른 엘리먼트를 생략하기도 했다. 당업자는 다른 엘리먼트 및/또는 단계가 본 발명을 구현하는데 바람직하고 그리고/또는 요구된다는 것을 알 수 있을 것이다. 그러나, 상기와 같은 엘리먼트 및 단계는 공지되어 있고 본 발명을 이해하는데 기여하지 않기 때문에, 상기와 같은 엘리먼트 및 단계에 대한 설명은 여기서 개시하지 않는다. 여기서의 설명은 당업자에게 공지된 상기와 같은 엘리먼트와 방법에 대한 변형과 변경에 대한 것이다. 또한, "에너지", "시스템", "회로" 등과 같은 전체 또는 전체의 일부를 포함할 수 있는 여기서 이용되는 용어는 다른 표시가 없으면 이용되는 바와 같이 전체의 부분 및 전체를 포함하는 것으로 생각될 수 있다는 것을 당업자에게는 명백할 것이다. BRIEF DESCRIPTION OF THE DRAWINGS The drawings and description of the present invention have been simplified for the purpose of describing related elements in order to provide a thorough understanding of the present invention, and for the sake of clarity, many other elements appearing in typical energy control systems and methods have been omitted. Those skilled in the art will appreciate that other elements and / or steps may be desirable and / or required to implement the present invention. However, because such elements and steps are known and do not contribute to the understanding of the invention, the description of such elements and steps is not disclosed herein. The description herein is directed to modifications and variations of such elements and methods known to those skilled in the art. Also, the terminology used herein, which may include all or a portion of a whole, such as "energy", "system", "circuit", etc., may be considered to include all or part of the whole as used unless otherwise indicated. It will be apparent to those skilled in the art.

여기서 이용되는 바와 같이, "에너지 경로" 또는 "경로"는 적어도 하나 또는 다수의 도전성 물질일 수 있으며, 이들 각각은 지속적인 에너지 전파에 이용가능하 다. 경로는 도전성 이여서, 경로에 직접 또는 간접 결합되거나 또는 인접한 비도전성 또는 반도전성 물질과 비교해서 여러가지 전기 에너지를 잘 전파시킬 수 있다. 에너지 경로는 예를 들어 여기에 한정되지는 않지만 차폐, 방향성 및/또는 에너지 경로 장치내의 에너지 경로의 위치 설정과 같은 하나 또는 여러 측면 때문에 발생하는 조절 기능과 같은 여러가지 에너지 조절 기능을 가능하게 함으로써 제 1에너지 전파를 용이하게 하는데, 이러한 방향 및/또는 위치설정을 가진 여러가지 장치는 적어도 상기 제 1에너지에 상보적인 전파 에너지와 상기 제 1에너지를 상호작용시키도록 한다. 에너지 경로는 에너지 경로 부분, 전체 에너지 경로, 도체, 에너지 도체, 전극, 적어도 하나의 프로세스-생성 도체, 및/또는 차폐부를 포함할 수 있다. 다수의 에너지 경로는 에너지 경로에 대해 하기에 설명되는 다수의 각각의 소자 또는 엘리먼트를 포함할 수 있다. 또한, 여기서 일반적으로 이용되는 바와 같이, 도체는 예를 들어 개별적인 도전 물질 부분, 도전 평면, 도전 경로, 경로, 전선, 비아, 개구, 저항선과 같은 도전 부분, 도전 물질 부분 또는 예를 들어 적어도 하나의 매체(801)로 분리된 판과 같은 전기판을 포함할 수 있다. As used herein, an "energy path" or "path" may be at least one or a plurality of conductive materials, each of which is available for continuous energy propagation. The paths are conductive so that they can propagate a variety of electrical energy as compared to non-conductive or semiconductive materials that are directly or indirectly coupled to or adjacent to the path. The energy path is, for example, but not limited to, by allowing various energy control functions such as control functions that occur due to one or several aspects such as shielding, directionality and / or positioning of energy paths within the energy path device. To facilitate energy propagation, various devices having this orientation and / or positioning allow for interaction of the first energy with at least the propagation energy complementary to the first energy. The energy path may comprise an energy path portion, an entire energy path, a conductor, an energy conductor, an electrode, at least one process-generating conductor, and / or a shield. The multiple energy paths can include a plurality of respective elements or elements described below for the energy path. Further, as generally used herein, the conductor may be a separate conductive material portion, conductive plane, conductive path, path, wire, via, opening, conductive portion such as resistance wire, conductive material portion or for example at least one It may include an electrical plate such as a plate separated by the medium 801.

차폐부는 차폐 전극, 차폐 경로 부분, 차폐된 경로, 차폐된 도체, 차폐된 에너지 도체, 차폐된 전극 및/또는 적어도 하나의 프로세스-생성 차폐된 경로 부분을 포함할 수 있다. 다수의 차폐부는 차폐부에 대하여 이하에서 설명되는 다수의 디바이스를 포함할 수 있다. The shield can include a shield electrode, a shield path portion, a shielded path, a shielded conductor, a shielded energy conductor, a shielded electrode and / or at least one process-generated shielded path portion. The plurality of shields may include a number of devices described below with respect to the shield.

여기서 일반적으로 이용되는 바와 같이, 경로는 79"X", 812"X", 811"X" 및 99"X"로 표시되는 여러가지 경로 확장부를 가지는 메인 바디(80, 81)에 대하여 상 보적으로 배치 또는 상보적인 방향을 가질 수 있다. 메인 바디(80, 81)는 거리, 방향, 위치, 중첩, 비중첩, 정렬, 부분 정렬, 겹침, 비겹침 및 부분 겹침에 대하여 개별적으로, 쌍으로, 그룹으로 및/또는 복수로 3차원 물리적 관계에 있을 수 있다. 중첩된 메인 바디 경로(80)는 예를 들어 전기적으로 제로, 전기적으로 상보적인, 전기적으로 다른 또는 전기적으로 반대이거나 이들의 결합인 물리적으로 대향하고 반대로 향한 메인 바디 경로(80)의 쌍을 포함한다. As generally used herein, the paths are complementary to the main bodies 80, 81 having various path extensions, denoted as 79 "X", 812 "X", 811 "X" and 99 "X". Or complementary directions. Main bodies 80 and 81 are three-dimensional physical relationships individually, in pairs, in groups and / or in multiples for distance, direction, position, overlap, non-overlap, alignment, partial alignment, overlap, non-overlap and partial overlap Can be in. The superimposed main body paths 80 comprise a pair of physically opposed and oppositely facing main body paths 80 which are, for example, electrically zero, electrically complementary, electrically different or electrically opposite or a combination thereof. .

경로 장치는 적어도 하나의 에너지 경로를 적어도 부분적으로 차폐하는 적어도 하나의 차폐부 또는 비아, 개구 또는 상보적인 쌍으로된 경로와 같은 적어도 두개의 에너지 경로의 적어도 도전적으로 절연된 쌍을 도전성 차폐를 통하여 적어도 부분적으로 차폐하는 차폐 구조물을 형성하는 차폐부 그룹을 포함할 수 있다. The path device comprises at least one conductively insulated pair of at least two energy paths, such as vias, openings or complementary paired paths, at least partially shielding at least partially through the conductive shields, at least partially shielding the at least one energy path. And a shield group forming a shielding structure that partially shields.

실시예는 격리 회로로서 동작하는 공통 차폐부 또는 적어도 하나의 차폐 그룹상에서 에너지 전파를 야기하도록, 상보적인 쌍으로된 경로와 같은 도전적으로 절연된 쌍 상에서 에너지 전파를 가능하게 한다. 이 실시예는 적어도 하나의 분리된 별개의 격리 회로 시스템 역할을 하는 적어도 단일 쌍의 격리되고 분리된 병렬 경로중에서 저인덕턴스 경로가 형성될 수 있도록 한다. 한 실시예는 적어도 두개 세트의 격리되고 분리된 병렬 경로의 적어도 하나의 병렬 경로상에서 전파하는 에너지를 이용하는 적어도 하나의 저인덕턴스 경로 및 적어도 하나의 다른 분리된 별개의 격리 회로 시스템을 따라 전파하는 에너지를 이용하는 적어도 하나의 저인덕턴스 경로의 적어도 하나의 병렬 경로가 가능하게 한다. Embodiments enable energy propagation on conductively insulated pairs, such as complementary paired paths, to cause energy propagation on at least one shield group or common shield operating as an isolation circuit. This embodiment allows a low inductance path to be formed among at least a single pair of isolated and isolated parallel paths that serve as at least one separate and isolated circuit system. One embodiment provides energy propagating along at least one low inductance path and at least one other separate isolated circuit system utilizing energy propagating on at least one parallel path of at least two sets of isolated and separate parallel paths. Enable at least one parallel path of at least one low inductance path to use.

회로 어셈블리의 일부로서 이용되는 실시예는 상대적으로 낮은 인덕턴스의 적어도 하나의 경로를 가질 수 있는 한편, 다른 경로는 에너지 소스 또는 에너지 부하에 전기적으로 결합될 수 있다. 다수의 제 2경로중 한 경로는 회로 어셈블리의 적어도 하나의 에너지 소스 또는 적어도 하나의 에너지 부하중 하나로부터 멀리 취해질 에너지 부분에 이용가능한 저임피던스를 가질 수 있다. 이 저임피던스의 경로는 저인덕턴스의 하나의 경로 처럼 회로 어셈블리의 적어도 하나의 에너지 소스 또는 적어도 하나의 에너지 부하에 전기적으로 직접 연결되지 않을 수 있다. 시스템은 동일 경로에 있지 않은 최저 인덕턴스 경로 및 최저 임피던스 경로 모두를 가질 수 있다.Embodiments used as part of a circuit assembly may have at least one path of relatively low inductance, while another path may be electrically coupled to an energy source or energy load. One of the plurality of second paths may have a low impedance available to the energy portion to be taken away from at least one energy source or at least one energy load of the circuit assembly. This low impedance path may not be electrically connected directly to at least one energy source or at least one energy load of the circuit assembly as one path of low inductance. The system can have both the lowest inductance path and the lowest impedance path that are not in the same path.

커패시터 소자의 등가 직렬 인덕턴스(ESL)가 정상적으로 사이즈에 종속하는 분야에서 발견되는 커패시터와 대조적으로, 본 발명에서 에너지 조절을 위한 회로에 대한 최저 임피던스 경로 및 최저 인덕턴스 경로는 소자의 물리적 사이즈와 무관하게 달성될 수 있다. 이러한 특성은 본 발명의 미리 설정된 층에 의하여 형성되는 미리 설정된 캐패시턴스에 의존한다. In contrast to capacitors found in applications where the equivalent series inductance (ESL) of a capacitor device is normally size dependent, the lowest impedance path and lowest inductance path for the circuit for energy regulation in the present invention is achieved regardless of the physical size of the device. Can be. This property depends on the preset capacitance formed by the preset layer of the present invention.

경로 정렬은 경로의 도전성 물질의 저항이 예를 들어 집적 회로의 적어도 하나의 에너지 소스 및 에너지 이용 부하사이에서 에너지 전달 또는 관련 효율 또는 영향을 일차적으로 결정하도록 한다. ESL은 전달 결과 또는 인덕턴스를 감소시키는 디커플링 보이드에 대한 주요인이라기 보다는 무시할만한 요인일 수 있다.Path alignment allows the resistance of the conductive material in the path to primarily determine energy transfer or related efficiency or impact, for example, between at least one energy source and an energy consuming load of the integrated circuit. ESL can be a negligible factor rather than a key factor for decoupling voids that reduce transfer results or inductance.

여러가지 전파 에너지가 상보적일 수 있는 도 1A, 1B, 1C, 5A 및 5B에 도시된 경로 장치에서, 회로 장치에 배치할 때 경로 장치는 경로 장치의 소정 에너지 경로내에서 또는 이를 따라 에너지가 전파하도록 하여 상보적인 각각의 도체 세트 로부터 바깥쪽으로 방사하는 에너지 필드 전류의 전파에 의하여 발생되는 경로로부터 발생된 자기 필드의 대향 부분들의 공동 상호작용이 가능하도록 한다. 이러한 공동 상호작용은 소정 경로가 다른 상보적인 경로부터 부분적으로 또는 전체적으로 차폐될 수 있고 다른 상보적인 경로의 영향을 받는 거리내에 배치될 수 있는 실시예에서 상쇄될 수 있다. 또한, 경로사이의 차폐의 공간적인 분리와 삽입 및 경로의 도전적 격리를 포함하여 각각의 상보적인 경로의 사이즈 및 형상에서의 동일성은 이러한 상쇄 현상에 기여할 수 있다. 또한, 차폐 동작은 도전성 정전기 차폐에 대한 쌍으로된 경로의 결합의 관련 위치를 나타낼 수 있다. 여기서 설명되는 적어도 하나의 상보적인 에너지 조절 기능 및 정전기 차폐 다이나믹은 여러가지 미리 설정된 경로를 따라 여러 방향으로 전파하는 여러 가지 에너지상에서 동작하고, 경로 장치를 이용하는 다이나믹 동작을 가진 회로상에서 동작할 수 있다.In the path arrangement shown in FIGS. 1A, 1B, 1C, 5A, and 5B, where various propagation energies may be complementary, when placed in a circuit arrangement, the path arrangement causes energy to propagate within or along a predetermined energy path of the path arrangement. This allows for the mutual interaction of opposing portions of the magnetic field generated from the path generated by the propagation of energy field currents radiating outward from each complementary conductor set. Such joint interaction may be counteracted in embodiments in which certain paths may be partially or entirely shielded from other complementary paths and placed within a distance affected by other complementary paths. In addition, identity in the size and shape of each complementary path, including the spatial separation of shielding between paths and the conductive isolation of paths, can contribute to this offset. In addition, the shielding operation may indicate the relative location of the coupling of the paired paths to the conductive electrostatic shielding. The at least one complementary energy control function and electrostatic shielding dynamics described herein operate on various energies propagating in various directions along various preset paths, and can operate on circuits with dynamic operation using path devices.

전자기적으로/정전기적으로 작용하는 임피던스 상태의 서브 결합은 경로 장치를 따라 또는 이것의 내부에, 또는 분리된 또는 다수 그룹의 차폐부에 도전적으로 연결된 조밀하게 접속된 외부 도전 부분을 따라 또는 이것의 내부에 형성되어, 에너지 조절 회로를 형성하도록 한다. 이들 전자기적으로/정전기적으로 작용하는 임피던스 상태는 예를 들어 하나의 회로 부분의 한쌍의 경로 세트의 에너지화 때문에 형성될 수 있지만 예를 들어 다른 회로 부분으로부터의 다른 쌍의 경로 세트상에서 반드시 형성되어야 하는 것은 아니다. Electromagnetic / electrostatically acting sub-couples of the impedance state may be along or within the path arrangement, or along closely connected external conductive portions conductively connected to separate or multiple groups of shields. It is formed inside, to form an energy control circuit. These electromagnetically / electrostatically acting impedance states can be formed, for example, due to the energization of a pair of path sets in one circuit part, but must be formed, for example, on another pair of path sets from another circuit part. It is not.

본 발명의 실시예에 따르면, 각각의 차폐부는 메인 바디(81)를 포함할 수 있다. 메인 바디(81)는 서로 집합적으로 그리고 도전적으로 결합되며, 동시에 에너지 경로의 메인 바디(80)를 거의 감싸고 차폐시킬 수 있다. 본 발명의 다른 실시예에서, 집합적인 차폐 메인 바디(81)는 적어도 하나의 차폐 부분에서 경로 메인 바디(80)을 부분적으로만 감싸고 차폐시킬 수 있다.According to an embodiment of the invention, each shield may comprise a main body 81. The main bodies 81 are collectively and conductively coupled to one another and at the same time can almost enclose and shield the main body 80 of the energy path. In another embodiment of the present invention, the collective shielding main body 81 may only partially surround and shield the path main body 80 in at least one shielding portion.

본 발명에 따르면, 밸런싱된 대칭 경로 장치는 소정 중첩 차폐부의 대칭, 상보적인 경로 사이즈와 형상 및/또는 상보적인 경로의 상호 위치 및 쌍으로부터 발생될 수 있다. 다이나믹 에너지 전파, 상호작용, 페어링 또는 여러가지 다이나믹 수량의 매칭업이 발생되는 제조가능한 밸런싱되거나 대칭의 물리적 경로 장치는 테스트 장치의 정확도의 기본적인 제한 보다 적은 상태에서 동작할 수 있다. 따라서, 상보적인 에너지 양의 부분이 동시에 상호작용할 때, 에너지는 전형적인 테스트 장치의 정량적인 범위이상일 수 있다. 따라서, 측정이 얻어질 수 있는 범위는 제어도를 증가시킬 수 있으며, 따라서 전기적 특성과 전기적 특성에 따른 효과는 예를 들어 원하는 측정, 제공될 동작 또는 개선에 대한 사전 결정 그리고 대응하는 엘리먼트의 배치, 특히 원하는 측정 또는 효과를 제공하도록 하는 엘리먼트의 배치에 의하여 제어될 수 있다. 예를 들어, 원하는 전기적 특성은 이하에서 예를 들어 도 1A, 1B, 1C, 5A 및 5B에서 설명되고 도시되는 바와 같이 적어도 하나의 경로 쌍의 상보적인 밸런싱, 사이즈, 형상 및 대칭의 적어도 일부분을 변화시킴으로써 원하는 개선을 위해 미리 설정될 수 있다. According to the present invention, a balanced symmetric path arrangement can be generated from symmetry, complementary path size and shape of a given overlap shield and / or mutual positions and pairs of complementary paths. A manufacturable balanced or symmetrical physical path device in which dynamic energy propagation, interaction, pairing, or various dynamic quantities of matching up may occur, may operate with less than the fundamental limit of the accuracy of the test device. Thus, when portions of complementary energy amounts interact at the same time, the energy may be above the quantitative range of a typical test device. Thus, the range in which the measurements can be obtained can increase the degree of control, so that the electrical properties and the effects according to the electrical properties can be, for example, desired measurements, predetermined decisions on the operation or improvement to be provided and the arrangement of the corresponding elements, In particular it can be controlled by the arrangement of the elements to provide the desired measurement or effect. For example, the desired electrical properties may vary at least a portion of the complementary balancing, size, shape, and symmetry of at least one path pair, as described and illustrated below, for example, in FIGS. 1A, 1B, 1C, 5A, and 5B. Can be preset for the desired improvement.

따라서, 예를 들어 에너지 상호 작용, 상호 에너지 전파 타이밍 및 간섭의 범위는 경로 장치내의 공차에 의하여 제어될 수 있다. 반도체 프로세스 제어와 같은 제조 프로세스 또는 컴퓨터 공차 제어는 예를 들어 이들 공차를 제어할 수 있 다. 따라서 실시예의 경로는 당업자에게 명백한 수동 소자 프로세스와 같은 제조 프로세스를 이용하여 형성될 수 있다. 상호 에너지 전파 측정은 경로 장치의 형성 및 형성 프로세스에 의하여 생략되거나 억제될 수 있다. Thus, for example, the range of energy interactions, mutual energy propagation timing and interference can be controlled by tolerances in the path arrangement. A manufacturing process or computer tolerance control, such as semiconductor process control, may control these tolerances, for example. Thus, the path of an embodiment can be formed using a fabrication process, such as a passive device process that will be apparent to those skilled in the art. The mutual energy propagation measurement can be omitted or suppressed by the formation and formation process of the path arrangement.

이하에 설명되는 바와 같이, 경로 장치는 밸런싱된 경로 그룹을 가진 결합된 전자 구조의 순차적으로 위치설정된 경로 그룹을 포함한다. 밸런싱된 그룹은 수에 있어서 대칭적이고 상보적이며 서로 상보적으로 배치되어 중심에 배치된 차폐부의 각각의 사이드로부터 등거리에 있는 쌍을 형성하는 미리 설정된 경로 아키텍처를 포함할 수 있으며, 여기서 각각의 차폐부는 예를 들어 도 1A 내지 4I에 도시된 바와 같이 각 쌍의 경로 및 전체 경로 계층에 대한 대칭 균형 포인트를 제공할 수 있다. 따라서, 미리 결정된 동일한 사이즈, 형상 및 상보적인 위치를 가진 경로는 각각의 분리된 회로 부분에 대하여 중심에 배치된 차폐부의 사이즈중 하나 상에 제공될 수 있다. 전체 회로는 적어도 하나의 삽입된 차폐부가 삽입되는 쌍으로된 차폐되고, 상보적인 사이즈와 형상을 가진 경로의 역상 이미지를 포함하는 상보적인 물리적 형태로 대칭적으로 분할된 상보적인 부분을 가질 수 있다. As described below, the path device comprises a sequentially positioned path group of combined electronic structures with balanced path groups. The balanced groups may comprise a preset path architecture in which the pairs are symmetrical, complementary and complementary to each other to form a pair equidistant from each side of the centered shield. For example, as shown in FIGS. 1A-4I, a symmetrical balance point may be provided for each pair of paths and the entire path hierarchy. Thus, a path having a predetermined predetermined size, shape and complementary position may be provided on one of the sizes of the shield disposed at the center for each separate circuit portion. The entire circuit may have complementary parts that are symmetrically divided into complementary physical forms that include a reversed image of a shielded, complementary size and shape in pairs where at least one inserted shield is inserted.

본 발명에 따르면, 각각의 경로는 예를 들어 집적 회로 웨이퍼, 증착물, 에칭물 또는 도핑 프로세스의 결과물을 감싸거나 유지하는 제 1상호접속 기판일 수 있으며, 차폐부는 예를 들어 경로 기판, 에너지 조절체 또는 에너지 조절 기판, 증착물, 에칭물, 도핑 프로세스 결과물일 수 있으며, 예를 들어 저항 성질을 가질 수 있다. 여러 경로 사이에 도전성 및 비도전성 엘리먼트를 포함하는 추가 엘리먼트가 이용될 수 있다. 이들 추가 엘리먼트는 강자성 물질 또는 강자성형 유전층 및/ 또는 유도성 강유전 유도 물질 형태를 취할 수 있다. 다수의 에너지 조정 선택을 제공하기 위하여, 물질 및 구조 엘리먼트의 여러 결합 이외에, 상이한 도전성 물질 조성물로 이루어진 도전성 및 비도전성 다중 경로, 도전성 자기 필드 영향 물질 하이브리드와 도전성 중합체 시트, 여러가지 처리된 도전성 및 비도전성 라미네이트, 직선 도전성 증착물, 여러가지 형태의 자기 물질 차폐부와 선택적인 차폐를 이용하며 상기 물질 및 단자 땜납상에 도전적으로 도핑되고 도전적으로 증착된 다중 차폐 경로를 포함하는 추가의 경로 구조 엘리먼트가 제공될 수 있다. According to the present invention, each path may be a first interconnect substrate, for example wrapping or holding an integrated circuit wafer, deposit, etchant or the result of a doping process, the shield being for example a path substrate, an energy modulator. Or an energy control substrate, deposits, etchant, doping process results, for example, may have resistive properties. Additional elements can be used including conductive and non-conductive elements between the various paths. These additional elements may take the form of ferromagnetic materials or ferromagnetic dielectric layers and / or inductive ferroelectric inducing materials. Conductive and nonconductive multipath, conductive magnetic field impact material hybrids and conductive polymer sheets, various treated conductive and nonconductive materials, in addition to various combinations of materials and structural elements, to provide multiple energy control choices. Additional path structure elements may be provided comprising laminates, linear conductive deposits, multiple types of magnetic material shields and multiple shielding paths that are conductively doped and conductively deposited on the material and terminal solder, using selective shielding. have.

또한 비도체 물질이 여러가지 경로의 구조적 지지부를 제공할 수 있으며, 이들 비도체 물질은 경로를 따라 이동하는 동시, 일정 및 비간섭 에너지 전파를 유지하도록 전체 에너지화된 회로를 지원할 수 있다. 예를 들어, 유전체 물질은 이용가능한 처리 기술과 양립가능한 하나 이상의 물질 엘리먼트층을 포함할 수 있다. 이들 유전체 물질은 예를 들어 실리콘, 게르마늄, 갈륨 비화물과 같은 반도체 물질 또는 여기에 한정되는 것은 아니지만 소정 K, 고K 및 저 K 유전율의 반절연 및 절연 물질과 같은 반도체 물질일 수 있다. In addition, non-conductive materials can provide structural support for various pathways, and these non-conductive materials can support the entire energized circuit to maintain simultaneous, constant, and non-interfering energy propagation along the path. For example, the dielectric material may include one or more material element layers compatible with available processing techniques. These dielectric materials may be, for example, semiconductor materials such as silicon, germanium, gallium arsenide, or semiconductor materials such as, but not limited to, semi-insulating and insulating materials of predetermined K, high K, and low K dielectric constants.

경로 및 도체 물질은 Ag, Ag/Pd, Cu, Ni, Pt, Au, Pd 및 기타 도전 물질과 금속으로 이루어진 그룹으로부터 선택될 수 있다. 이들 금속 물질의 결합은 여기서 설명된 목적에 적합하며, 특정 이용분야에 따라 적당한 금속으로 희석될 수 있는 루테늄 산화물과 같은 적당한 금속 산화물을 포함할 수 있다. 다른 경로는 거의 비저항성 도전 물질로 형성될 수 있다. 도전성, 비도전성, 반도전성 물질, 및/또는 마일러필름 인쇄회로기판 물질로부터 경로를 형성할 수 있는 물질 및 프로세 스 또는 증착된 폴리실리콘, 신터링된 폴리크리스탈린, 금속, 폴리실리콘 실리케이트, 또는 폴리실리콘 실리사이드와 같은 도전성 영역을 형성하는 물질 또는 프로세스는 경로 장치내에서 또는 이와 함께 이용될 수 있다.The path and conductor material may be selected from the group consisting of Ag, Ag / Pd, Cu, Ni, Pt, Au, Pd and other conductive materials and metals. Combinations of these metal materials are suitable for the purposes described herein and may include suitable metal oxides, such as ruthenium oxides, which may be diluted with suitable metals, depending on the particular application. Another path can be formed of an almost resistive conductive material. Materials and processes or deposited polysilicon, sintered polycrystallin, metals, polysilicon silicates, and materials capable of forming paths from conductive, nonconductive, semiconductive materials, and / or mylar film printed circuit board materials, Or a material or process for forming a conductive region, such as polysilicon silicide, may be used in or with the routing device.

본 발명의 실시예는 특정 회부 회로 밸런싱 보다는 여러 장치내의 에너지 밸런싱 구조를 확실히 하기 위하여 내부 차폐 구조 아키텍처를 이용할 수 있다. 이런 밸런싱된 구성은, 에너지를 전파함으로써 이용된 전기적으로 대향하는 차폐된 쌍으로된 경로에 동시에 차폐를 제공하도록, 공유되고 중심에 배치된 차폐부, 실제 쌍으로된 특정 크기로 배치된 차폐부와 관련하여 모든 차폐부의 관련 위치설정에 의존한다. 이는 이들 전기적으로 대향하는 상보적인 경로가 중심에 배치되고 공유되는 공통 도전성 차폐부의 대향하는 면상에 전기적으로 물리적으로 배치되도록 한다. 이러한 중심의 공유되는 차폐부의 삽입은 여러 회로 전압을 반으로 분할하고 대향하여 쌍으로된 차폐된 도체 각각에 예상되는 전압 에너지의 절반을 제공하는 전압 분배기를 형성할 수 있다. 차폐된 도체를 포함하여 에너지화된 회로는 전기적으로 또는 전하 대향 방식으로 그리고 중심에 배치된 차폐부에 대하여, 공통 공유 경로에 대해, 또는 각각의 절연된 회로 시스템 부분에 대하여 밸런싱될 수 있다. 절연된 회로 시스템의 각각의 공통 공유 경로는 공통 영역 또는 공통 경로에 부착되거나 결합될 수 있어 외부 공통 제로 전압을 제공하도록 한다. 따라서, 이 실시예는 삽입된 차폐 관계에 있고, 추가적으로 결합되고 부분적으로 차폐 구조를 형성하는 여기서 IM으로 표시된 추가의 외부 샌드위치 차폐부에 의해 지원되는 여러가지 전기적으로 또는 전하 대향형태의 차폐된 쌍 또는 그룹화된 상보 쌍의 경로중 적어도 하나사이에 전기적 또는 물리적으로 배치된 다수의 차폐부 세트를 가질 수 있다. Embodiments of the present invention may utilize an internal shield architecture to ensure energy balancing schemes within various devices rather than specific circuit balancing. This balanced configuration comprises a shared, centered shield, and a shield of a particular size disposed in actual pairs to provide shielding simultaneously in electrically opposed shielded paired paths utilized by propagating energy. In this respect all the relevant positioning of the shields. This allows these electrically opposite complementary paths to be electrically and physically disposed on opposite sides of the common conductive shield that are centrally located and shared. The insertion of this central shared shield can form a voltage divider that divides the various circuit voltages in half and opposes half of the expected voltage energy for each pair of shielded conductors. The energized circuitry, including the shielded conductors, can be balanced electrically or in a charge facing manner and for a centrally disposed shield, for a common shared path, or for each isolated circuit system portion. Each common shared path of an isolated circuit system can be attached or coupled to a common area or common path to provide an external common zero voltage. Thus, this embodiment is in an inserted shielding relationship and additionally coupled and partially shielded pairs or groupings of various electrically or charge facing types supported by additional outer sandwich shields, denoted herein as IM, here forming a shielding structure. It may have multiple sets of shields electrically or physically disposed between at least one of the paths of the complementary pairs.

또한 바람직한 실시예는 다른 에너지 소스를 이용하며 하나 이상의 분리되고 구별되는 에너지 이용 부하를 공급하는 하나 이상의 에너지 회로에 배치될 수 있다. 다중 에너지 조절 동작을 위해 그리고 동시에 효율적인 에너지 조절 기능, 예를 들어 전자기 간섭 필터링, 억제, 에너지 디커플링 및 에너지 서지 보호를 제공하기 위하여 에너지화될 때, 각각의 분리되고 구별되는 회로는 다수의 공통으로 공유되는 범용 차폐 구조와 회로 기준 이미지 또는 노드를 이용한다.Preferred embodiments may also be arranged in one or more energy circuits that use different energy sources and supply one or more separate and distinct energy utilization loads. When energized for multiple energy conditioning operations and at the same time to provide efficient energy conditioning functions, for example electromagnetic interference filtering, suppression, energy decoupling and energy surge protection, each separate and distinct circuit is shared by a number of common ones. General purpose shielding structures and circuit reference images or nodes.

본 발명에 따르면, 에너지 조절 기능은 회로내의 각각의 에너지 이용 부하에 대하여 확실히 밸런싱된 에너지 전압 기준 및 에너지 공급을 유지할 수 있다. 에너지화된 장치는 단일 또는 다수의 절연된 경로 장치를 이용하는 특정 에너지 전파를 가능하게 할 수 있으며, 단일의 중심화된 차폐부에 대한 밸런싱은 요구하지 않을 수 있다. 차폐부는 분리되고 절연된 경로의 수에 따라서 하나 또는 다수의 에너지 소스 및 하나 또는 다수의 에너지 이용 부하사이에 물리적으로 전기적으로 배치될 수 있다. 따라서 차폐하는 관련 중심위치 경로는 공동 면상에 있으며 실시예에 따라 적층될 수 있다. According to the present invention, the energy regulation function can maintain a well-balanced energy voltage reference and energy supply for each energy utilizing load in the circuit. The energized device may enable specific energy propagation using single or multiple isolated path devices and may not require balancing for a single centralized shield. The shield may be physically and electrically disposed between one or multiple energy sources and one or multiple energy consuming loads depending on the number of separate and insulated paths. The associated central location path for shielding is thus on the common plane and can be stacked in accordance with an embodiment.

내부에 배치되고 쌍으로된 차폐된 경로가 외부적으로 제조된 경로에 부착되거나 도전적으로 결합될 때, 내부에 배치된 쌍으로된 차폐부는 케이지형 차폐 구조내에 감싸일 수 있어, 인접 차폐 경로로 빠져나가거나 결합될 수 있는 내부적으로 발생된 에너지 공전 및 입자를 최소화하도록 할 수 있다. 이들 차폐 모드는 여러 경로로 전파하는 에너지를 이용하며 차폐 구조의 에너지화에 의하여 발생되는 정전기 차폐를 분리할 수 있다. 상보적인 방식으로 전파하는 전파 에너지는 대향하는 전파의 근접한 배치에 의하여 상호 대향하고 상쇄되는 필드의 에너지 필드를 제공한다. 상보적이고 쌍으로된 경로는 내부에 밸런싱된 저항 부하 기능을 제공할 수 있다. When internally disposed and paired shielded paths are attached or conductively coupled to an externally manufactured path, the internally disposed paired shields can be enclosed within a caged shield structure, leading to adjacent shielding paths. It is possible to minimize internally generated energy revolutions and particles that can be exited or combined. These shielding modes utilize energy propagating in multiple paths and can isolate the electrostatic shielding caused by the energization of the shielding structure. Propagation energy propagating in a complementary manner provides an energy field of fields that oppose and cancel each other by close proximity of opposite propagation. Complementary and paired paths can provide internally balanced resistive load functionality.

본 발명에 따른 장치는 적어도 하나의 정전기적으로 차폐된 트랜스포머의 기능을 모방할 수 있다. 트랜스포머는 일차 권선에서 이차 권선으로 자기적으로 연결되어 에너지를 전달하기 위하여 입력 사이의 차동 모드 전달에 따라 공통 모드 분리를 제공하기 위하여 광범위하게 이용될 수 있다. 그 결과, 일차 권선사이의 공통 모드 전압이 제거된다. 트랜스포머 제조시 근본적으로 발생하는 하나의 단점은 일차와 이차 권선사이의 전파 에너지 소스 캐패시턴스이다. 회로 주파수가 증가함에 따라, 회로 격리가 손상될 때까지 용량성 결합이 이루어진다. 충분한 기생 캐패시턴스가 존재하면, 고주파 RF 에너지는 트랜스포머를 통과할 수 있고 순간적으로 격리 갭의 다른 면상의 회로상에서 업셋을 야기한다. 다수 권선 세트사이의 용량성 결합을 방지하기 위하여 설계된 공통 경로 기준 소스에 결합시킴으로써 일차 권선과 이차 권선사이에 차폐부를 제공할 수 있다. 본 발명에 따른 장치는 이를 개선하며 회로의 트랜스포머의 필요성을 감소시킨다. 이 장치는 기생부분을 억제하기 위하여 물리적이고 관련된 공통 경로를 이용하고, 여러가지 외부 회로와 결합하여 트랜스포머로서 효율적으로 기능하도록 공통 경로 차폐부의 관련 위치설정, 상보적인 쌍으로된 경로 층, 경로 층의 여러가지 결합 및 격리 회로 시스템의 도전 성 영역에 대한 외부 도전성 결합을 이용할 수 있다. 격리 회로 시스템이 일시적으로 업셋되면, 정전기적으로 차폐된, 여기서 설명된 장치의 트랜스포머 기능은 순간적인 억제와 방지에 효율적이며, 결합된 차동 모드와 공통 모드 필터로서 동시에 동작할 수 있다. 각각의 세트의 관련 차폐부와 관련 도체는 예를 들어 트랜스포머 기능을 제공하도록 적어도 동일한 외부 경로에 도전적으로 결합될 수 있다. The device according to the invention can mimic the function of at least one electrostatically shielded transformer. Transformers may be widely used to provide common mode isolation upon differential mode transfer between inputs to transfer energy magnetically from the primary winding to the secondary winding. As a result, the common mode voltage between the primary windings is eliminated. One disadvantage that occurs fundamentally in transformer manufacturing is the propagation energy source capacitance between the primary and secondary windings. As circuit frequency increases, capacitive coupling occurs until circuit isolation is compromised. If there is sufficient parasitic capacitance, high frequency RF energy can pass through the transformer and momentarily cause upset on the circuit on the other side of the isolation gap. A shield can be provided between the primary and secondary windings by coupling to a common path reference source designed to prevent capacitive coupling between multiple winding sets. The device according to the invention improves this and reduces the need for a transformer in the circuit. The device uses physical and related common paths to suppress parasitics, and associated positioning of the common path shields, complementary paired path layers, and various path layers to effectively function as transformers in combination with various external circuits. External conductive couplings to the conductive regions of the coupling and isolation circuit systems can be used. Once the isolation circuit system is temporarily upset, the transformer function of the device described herein, which is electrostatically shielded, is efficient for instantaneous suppression and prevention, and can operate simultaneously as a combined differential mode and common mode filter. Each set of associated shields and associated conductors may be conductively coupled to at least the same external path, for example to provide a transformer function.

전파된 전자기 간섭은 전기 필드와 자기 필드 모두의 산물일 수 있다. 본 발명에 따른 장치는 여러 타입의 에너지 전파 형태를 포함할 수 있는 시스템 및 하나 이상의 회로 전파 특성을 가질 수 있는 시스템에서의 에너지 조절을 포함하여 DC, AC, 및 AC/DC 하이브리드 타입 전파를 이용하는 에너지를 조절할 수 있다. Propagated electromagnetic interference can be the product of both electrical and magnetic fields. The device according to the invention is energy utilizing DC, AC, and AC / DC hybrid type propagation, including energy regulation in systems that may include various types of energy propagation forms and systems that may have one or more circuit propagation characteristics. Can be adjusted.

바람직한 실시예에서, 도체 접합에 의하여 전형적인 실체의 외부 부분을 어셈블리로 결합하거나 연결하는 주변 도전성 결합 물질은 적어도 다른 경로에 대하여 적용가능한 용어로서, 개구 또는 블라인드 또는 비블라인드 비아라고 하는 여러 형태의 각지고, 평행하거나 수직인 도체에 대한 도전성 또는 비도전성 접착물에 의하여 이루어지는데, 상기 도체는 바람직한 실시예의 각 부분을 통과하거나 또는 거의 통과한다. 본 발명의 한 실시예에 대해, 집적 회로의 일부와 같은 적어도 하나 이상의 부하에 대한 결합은 개구 및 비아와 같은 여러 형태의 도체에 대한 선택적인 결합 또는 분리를 포함할 수 있다.In a preferred embodiment, the peripheral conductive bonding material that joins or connects the outer part of the typical entity into the assembly by conductor bonding is at least in some form of angle, called openings or blinds or non-blind vias, as applicable terms for other routes. , Conductive or non-conductive adhesive to conductors that are parallel or perpendicular, which passes through or nearly passes each part of the preferred embodiment. For one embodiment of the invention, coupling to at least one or more loads, such as portions of integrated circuits, may include selective coupling or disconnection of various types of conductors, such as openings and vias.

경로 제조는 하나 이상의 경로 레벨을 통하는 하나 이상의 도금된 스루홀(PTH) 비아를 형성하는 것을 포함할 수 있다. 전기 패키지는 일반적으로 다중 상호접속 레벨을 포함한다. 이와 같은 패키지에서, 본 발명은 예를 들어 유전 체 물질층에 의하여 다른 상호접속 레벨상의 패턴화된 도전성 물질로부터 격리될 수 있는 하나의 상호접속 레벨상에 패턴화된 도전성 물질의 층화를 포함할 수 있다. Path fabrication may include forming one or more plated through-hole (PTH) vias through one or more path levels. Electrical packages generally include multiple interconnect levels. In such a package, the present invention may comprise a layering of the patterned conductive material on one interconnect level, which may be isolated from the patterned conductive material on another interconnect level, for example, by a dielectric material layer. have.

여러가지 상호접속 레벨에서 도전성 물질사이의 접속 또는 결합은 격리 부분 또는 층에서 역기서 비아 또는 개구라고 하는 개구부를 형성함으로써 이루어질 수 있는데, 이 개구부는 전도성 구조물을 제공하여 여러 레벨로부터 패턴화되거나 형상화된 도전성 물질 부분 또는 경로가 서로 전기적으로 접촉하도록 한다. 이들 구조는 하나 이상의 상호접속 레벨을 통하여 연장될 수 있다. 도전성, 비도전성 또는 도전제가 충전된 개구 및 비아의 이용은 바이패스 또는 피드스루 경로 구성 구현체를 이용하는 것처럼 전파 에너지가 바람직한 구현체를 횡단하도록 한다. 구현체는 적어도 하나의 소스 및 적어도 하나의 부하사이에서 전파하는 에너지를 조절하기 위하여 설명된 이점을 제공하도록 층화된 능동 소장 및 수동 소자 모두 또는 이중 하나를 포함할 수 있는 지지부, 시스템 또는 서브시스템 역할을 할 수 있다. Connections or couplings between conductive materials at various interconnect levels may be made by forming openings, called vias or openings, in isolation or layers, which provide conductive structures to provide patterned or shaped conductivity from multiple levels. The material portions or paths are in electrical contact with each other. These structures may extend through one or more interconnect levels. The use of conductive, non-conductive or conductively filled openings and vias allows propagation energy to traverse preferred embodiments, such as using bypass or feedthrough path construction implementations. Implementations serve as supports, systems or subsystems that may include both or both of the layered active small and passive elements to provide the described benefits for regulating energy propagating between at least one source and at least one load. can do.

본 발명의 한 실시예는 다른 엘리먼트를 가진 패키징 또는 집적 회로 패키지에 포함하기에 적합한 도전성 아키텍처 또는 구조를 제공할 수 있다. 다른 엘리먼트는 동시 에너지 상호작용이 다른 경로에 의하여 공급되는 그룹화되고 에너지 공급된 상보적인 도체사이에 발생되도록 함으로써 동시 물리적 전기적 차폐를 위해 장치에 직접 결합될 수 있다. 적어도 하나의 차폐 경로사이에서 발견되는 전형적인 용량성 밸런스는 절연된 회로의 공유 차폐 구조의 양쪽면을 측정할 때 발견될 수 있으며, 공통 비특정 유전체 또는 경로 도전성 물질을 이용하더라도 격리 회로 부분내에서 측정된 용량성 레벨로 유지될 수 있다. 따라서, 엘리먼트 위치, 사이즈, 분리 및 부착 위치에 따른 이러한 형태의 전기 회로의 상보적인 용량성 밸런싱 또는 공차 밸런싱 특성은 내부적으로 3%용량성 공차로 제조된 격리 회로 시스템을 가진 바람직한 구현체가, 격리 회로 시스템에 배치된 분할된 차폐 구조물에 대하여, 각각의 격리 회로 시스템의 전기적으로 대향하는 쌍으로된 상보적인 경로사이에 유지되고 보정된 3% 용량성 공차 도전적으로 결합되고 에너지 공급된 격리 회로 시스템에 통과하도록 한다. One embodiment of the present invention may provide a conductive architecture or structure suitable for inclusion in a packaging or integrated circuit package with other elements. Other elements may be coupled directly to the device for simultaneous physical electrical shielding by allowing simultaneous energy interactions to occur between grouped and energized complementary conductors supplied by different paths. Typical capacitive balances found between at least one shield path can be found when measuring both sides of the shared shield structure of an insulated circuit, and even within a portion of the isolated circuit even if a common non-specific dielectric or path conductive material is used. Can be maintained at the capacitive level. Accordingly, the complementary capacitive balancing or tolerance balancing characteristics of this type of electrical circuit, depending on element location, size, separation and attachment location, is a preferred implementation with an isolation circuit system manufactured internally with 3% capacitive tolerance. For divided shielded structures placed in the system, pass through a 3% capacitive tolerance conductively coupled and energized isolated circuit system maintained and corrected between the electrically opposite paired complementary paths of each isolated circuit system. Do it.

바람직한 실시예는 상대적으로 저렴한 유전 물질, 도전성 물질 및 여러가지 기타 엘리먼트를 광범위한 방식으로 이용할 수 있다. 아키텍처의 특성 때문에, 생성된 물리적 전기적 분할 구조체는 그룹화되고 인접한 엘리먼트사이에 분할되고 밸런싱된 전압을 가능하게 하고, 히스테리시스와 압전 현상의 영향을 이 영향으로 중단되거나 손실된 전파 에너지가 능동 소자 스위칭 응답 시간 형태, 각각의 소스에서 부하로 그리고 부하에서 다시 소스로 접속 또는 결합하는 경로의 두 전기 측면상에서 동시에 흐르는 확실한 오픈 에너지로서 여러가지 에너지 이용 부하가 순시적으로 나타나도록 하는 능력 형태로 유지될 수 있는 정도로 최소화할 수 있다. Preferred embodiments may utilize relatively inexpensive dielectric materials, conductive materials, and various other elements in a wide variety of ways. Because of the nature of the architecture, the resulting physical and electrical split structures allow for grouped and split voltages between adjacent elements and balanced voltages, and propagation energy interrupted or lost due to the effects of hysteresis and piezoelectric phenomena is the active device switching response time. Form, a reliable open energy that flows simultaneously on both electrical sides of the path from each source to the load and from the load to the source back to the source, minimizing to the extent that it can be maintained in the form of the ability to instantaneously present the various energy-consuming loads. can do.

구조화된 층은 예를들어 라인 조절 또는 디커플링을 수행하고 원하거나 미리 설정한 전기 특정으로 전기적 에너지 전송을 변형하도록 여러가지 전기 시스템 및 서브시스템으로 형성되거나, 매립되거나, 감싸이거나 또는 삽입될 수 있다. 특정 또는 좁은 에너지 조절 또는 전압 밸런싱을 유지하도록 하는 고가의 특수 유전 물 질은 회로의 바이패스, 피드스루 도는 에너지 디커플링 동작에 더이상 필요치 않다. The structured layer may be formed, embedded, enclosed, or inserted into various electrical systems and subsystems, for example, to perform line conditioning or decoupling and to modify the electrical energy transfer to the desired or preset electrical specificity. Expensive specialty dielectric materials that maintain specific or narrow energy regulation or voltage balancing are no longer needed for circuit bypass, feedthrough or energy decoupling operations.

본 발명에 따른 장치는 이하에 설명되는 바와 같이, 각각의 격리 회로 및 쌍으로된 다수의 경로 또는 상이한 경로들 사이에 배치될 수 있다. 이 실시예의 장치는 단일 분리 커패시터 또는 인덕터 소자와 비교하여 넓은 주파수 범위에서 효율적으로 동작할 수 있으며 예를 들어 GHz이상에서 동작하는 격리 회로 시스템내에서 효율적으로 계속 수행하도록 할 수 있다.The device according to the invention can be arranged between each isolation circuit and multiple paths in pairs or between different paths, as described below. The device of this embodiment can operate efficiently over a wide frequency range compared to a single discrete capacitor or inductor element and can continue to perform efficiently in an isolation circuit system operating above, for example, GHz.

이하에 설명되는 바와 같이, 실시예의 장치는 이 넓은 주파수 범위에서 차폐 기능을 수행할 수 있다. 전기적으로 반대이고 인접한 상보적인 경로의 물리적 차폐는 상보적인 경로의 사이즈와 관련된 공통 경로 사이즈로부터, 그리고 에너지가 공급된 정전기 억제 또는 삽입된 상보적인 도체로부터 발생된 기생성분을 최소화하고 외부 기생성분의 방지로부터 발생될 수 있다. 또한, 도전성이 높은 차폐와 관련된 차폐의 위치 설정은 유도성 에너지 및 "H-필드" 커플링을 방지하기 위하여 이용될 수 있다. 이 기술은 유도성 상쇄로 알려져있다. As described below, the device of the embodiment can perform shielding function in this wide frequency range. Physical shielding of electrically opposite and adjacent complementary paths minimizes parasitic components generated from common path sizes associated with the complementary path size and from energized static suppression or inserted complementary conductors and prevents external parasitic elements. Can be generated from. In addition, the positioning of the shield relative to the highly conductive shield can be used to prevent inductive energy and "H-field" coupling. This technique is known as inductive offset.

기생 커플링은 전기 필드 커플링으로 알려져 있다. 이하에 설명되는 차폐 기능은 전기 필드 기생 성분에 대하여 정전기적으로 여러가지 차폐된 경로의 주요 차폐를 제공한다. 따라서 상보적인 도체 경로로부터 발생되는 상호 또는 표유 기생 에너지에 의한 전파 에너지의 간섭 경로를 포함하는 기생 커플링이 억제될 수 있다. 본 발명에 따른 장치는 예를 들어 적층된 도전성 계층적 진행에 의한 범용 차폐 아키텍처에서 반대 위상의 도체를 감쌈으로써 유도성 커플링을 차단할 수 있 어, 각각의 층 및 경로의 수직적 수평적 위치에 대한 경로 위치에 대하여 정전기적 또는 패러데이 차폐 효과를 제공하도록 한다. 차폐 경로 아키텍처는 잠재적인 노이즈 도체 및 피해 도체사이의 내부 및 외부 기생 커플링을 예를 들어 더 작은 쌍으로된 상보적인 경로보다 크지만 표유 기생성분을 억제하고 포함하도록 각각의 상보적인 경로 도체 쌍사이에 배치된 다수의 공통 경로 층의 제공에 의하여 억제하고 방지하기 위하여 이용될 수있다. Parasitic coupling is known as electrical field coupling. The shielding function described below provides the main shielding of various shielded paths electrostatically against electric field parasitic components. Thus, parasitic coupling including interference paths of propagation energy by mutual or stray parasitic energy generated from complementary conductor paths can be suppressed. The device according to the invention can block inductive coupling, for example, by wrapping conductors of opposite phase in a universal shielding architecture by means of stacked conductive hierarchical progression, for the vertical and horizontal positions of each layer and path. To provide an electrostatic or Faraday shielding effect on the path location. Shielded path architecture allows internal and external parasitic coupling between potential noise conductors and damaging conductors to be larger than, for example, smaller paired complementary paths, but between each complementary path conductor pair to contain and contain stray parasitics. It can be used to suppress and prevent by providing a plurality of common path layers disposed in.

또한, 이하에 설명되는 바와 같이, 도전성이 높은 차폐와 관련된 차폐의 위치 설정은 유도성 에너지 및 "H-필드" 커플링에 대하여 이용될 수 있다. 이러한 소거는 물리적 차폐 에너지에 의하여 얻어지지만, 동시에 차폐 사이즈에 대응하는 영역 사이즈내에 포함되고 쌍으로된 상보적인 경로를 삽입하도록 배치된 상보적인 쌍으로된 경로를 동시에 이용한다. 본 발명에 따른 장치는 내부 차폐 또는 그룹화로서 별도로 차폐를 이용하기에 적합하여, 전기적으로 대향하는 상보적인 경로 쌍을 격리시키고 삽입시키도록 하고, 각각의 차폐와 액티브 부하사이에 물리적으로 타이트하거나 최소화된 에너지 및 회로 루프 전파 경로를 제공한다. 차폐부와 비차폐부의 인접은 801 물질 타입 또는 간격 때문에 직접적인 격리가 존재하더라도 차폐부를 따라 에너지가 제공되도록 한다. In addition, as described below, the positioning of the shield in relation to the highly conductive shield may be used for inductive energy and “H-field” coupling. Such erasure is achieved by physical shielding energy, but at the same time utilizes complementary paired paths contained within the area size corresponding to the shield size and arranged to insert paired complementary paths. The device according to the invention is suitable for using shields separately as internal shields or groupings to isolate and insert electrically opposing complementary path pairs, and to physically tight or minimize between each shield and active load. Provides energy and circuit loop propagation paths. The proximity of the shield to the unshield allows the energy to be provided along the shield even if direct isolation exists due to the 801 material type or spacing.

쌍으로되고 전기적으로 대향하거나 상이한 경로를 따라 전파하는 에너지의 플럭스 상쇄는 반대 위상의 전기적으로 상보적인 동작을 위한 매우 작은 간격에 의하여 분리된 경로의 간격으로부터 발생되어, 차폐를 직렬로 형성하는데 기여하는 동시 표유 기생 억제와 봉쇄를 발생시키고 에너지 조절을 향시키도록 한다. Flux offsets of energy paired and electrically opposite or propagating along different paths arise from the spacing of the paths separated by very small spacings for electrically complementary operation of opposite phases, contributing to the formation of a shield in series. Simultaneous stray parasitic suppression and containment occur and energy regulation is directed.                     

격리 회로 시스템에서 여러 전류 루프에 대한 최소 영역을 얻을 때, 추가 차폐 에너지 전류는 소자 차폐 아키텍처 주변에 분포될 수 있다. 이하에 설명되는 다수의 차폐는 격리 회로의 기준 노드 또는 샤시 접지로서 전기적으로 결합될 수 있으며, 회로에 대한 공동으로 이용되는 기준 경로로서 생각될 수 있다. 따라서, 내부적으로 쌍으로된 상보적인 경로의 여러 그룹은 도전성 물질에 의하여 회로에 연결된 외부 경로를 따라 전파하는 하나 이상의 에너지 소스로부터 발생되는 전파 에너지를 포함한다. 에너지는 소자로 유입되고, 조절되고 각각의 부하에 전달된다. Additional shielding energy currents can be distributed around the device shield architecture when obtaining the minimum area for multiple current loops in an isolated circuit system. Many of the shields described below can be electrically coupled as a reference node or chassis ground in an isolation circuit, and can be thought of as a commonly used reference path for the circuit. Thus, several groups of internally paired complementary paths include propagation energy from one or more energy sources propagating along an external path connected to a circuit by a conductive material. Energy enters the device, regulates and delivers to each load.

차폐 구조는 차폐의 일부가 각각의 에너지 공급된 회로로의 원치않는 전자기 간섭 노이즈와 에너지의 복귀를 적어도 부분적으로 차단하는 것과 마찬가지로 덤핑 및 억제를 위해 저임피던스의 경로로서 동작하도록 한다. 일 실시예에서, 내부에 배치된 차폐부는 도전성 영역에 도전적으로 연결될 수 있어, 원치않는 전자기 간섭 노이즈와 에너지를 덤핑 및 억제하고 적어도 부분적으로 복귀하는 것을 차단하도록 저임피던스에 대한 차폐 구조를 적절하게 이용하도록 한다. 또한, 내부에 배치된 다른 세트의 차폐부는 제 2도전성 영역에 도전적으로 연결될 수 있어, 원치않는 전자기 간섭 노이즈와 에너지를 덤핑 및 억제하고 적어도 부분적으로 복귀하는 것을 차단하도록 저임피던스에 대한 차폐 구조를 적절하게 이용하도록 한다. 도전성 영역은 서로 전기적으로 또는 도전적으로 격리될 수있다. The shielding structure allows a portion of the shield to act as a low impedance path for dumping and suppression, as well as at least partially blocking unwanted electromagnetic interference noise and energy return to each energized circuit. In one embodiment, the shield disposed therein can be conductively connected to the conductive region to properly utilize the shielding structure for low impedance to prevent dumping and suppression of unwanted electromagnetic interference noise and energy and at least partially return. do. In addition, another set of shields disposed therein can be conductively connected to the second conductive region, to adequately shield the shielding structure against low impedance to dump and suppress unwanted electromagnetic interference noise and energy and to prevent at least partially return. Use it. The conductive regions can be electrically or electrically isolated from each other.

에너지 기생성분의 동시 억제는 상호 대향하는 에너지 필드의 상쇄와 함께 감싸고 있는 차폐 경로 구조에 기여할 수 있으며, 전기적으로 대향하는 차폐된 경 로에 기여하고 전파 에너지에서 발생하는 조절 효과를 얻도록 여러 격리 회로내에서 상호작용하는 여러 회로 경로를 따라 전파하는 에너지에 기여할 수 있다. 이러한 조절은 여러 쌍으로된 경로가 차폐부상에 배치되고 저임피던스와 고임피던스 차폐부의 라우팅을 따라 발견된 에너지에 의하여 이용되는 것에 대하여 이들 쌍에 의하여 순시적으로 그리고 대향하여 이용되는 소정 전위의 결과로서 스위칭하는 각각의 전위를 가지는 다이나믹 동시 저임피던스와 고임피던스 차폐 경로에 인접한 한정된 전기적 영역을 포함하고 유지하는 격리 회로와 같이 H-필드 에너지 및 E-필드 에너지 동시 기능의 최소화 효과를 포함할 수 있다. Simultaneous suppression of energy parasitics can contribute to the shielding path structure enclosing with the cancellation of mutually opposing energy fields, contributing to electrically opposing shielded paths, and in several isolation circuits to obtain a modulating effect on propagation energy. It can contribute to the energy propagating along the various circuit paths interacting at. This adjustment switches as a result of the predetermined potentials used instantaneously and opposingly by these pairs, where several pairs of paths are placed on the shield and used by the energy found along the routing of the low and high impedance shields. It can include the effect of minimizing H-field energy and E-field energy simultaneous functions, such as isolation circuitry that includes and maintains a defined electrical region adjacent to dynamic simultaneous low impedance and high impedance shielding paths with respective potentials.

격리 회로내의 에너지 라우팅의 위치중첩에 의하여 발생되는 여러 거리 관계는 능동 소자 또는 부하내에서 정상적으로 발생하는 여러 레벨의 유해한 에너지 붕괴를 향상시키고 소거시키기 위하여 여러 다이나믹 에너지 이동과 결합한다. 이 수동 층 아키텍처내에서 발생하는 이러한 효율적인 에너지 조절 기능은 두 상보적인 경로에 공통으로 결합되고 차폐시 여러 격리 회로 및 부착되거나 도전적으로 결합된 회로내에 에너지가 감싸이고 분산되도록 하기에 적합한 제 3경로를 따라 다이나믹 "0"임피던스 에너지 "블랙홀" 또는 에너지 드레인의 형성을 가능하게 한다. 따라서, 전기적으로 대향하는 에너지는 유전 물질 및/또는 삽입된 차폐 구조물에 의하여 분리될 수 있어, 특정 회로 아키텍처내에 다이나믹한 근접 간격 관계를 가능하게 하고, 상호 향상 상쇄 현상 및 정전기 억제 현상의 이용을 가능하게 하는 전파 에너지와 관련 거리의 장점을 취하여 층으로된 도전성 및 유전성 엘리먼트가 에너지 처리 능력에 있어서 고효율적으로 되도록 한다. The various distance relationships generated by the positional overlap of energy routing in the isolation circuits are combined with various dynamic energy transfers to enhance and eliminate the various levels of harmful energy decay normally occurring in active devices or loads. This efficient energy regulation within this passive layer architecture combines two complementary paths and provides a third path suitable for enclosing and dispersing energy in multiple isolation circuits and attached or conductively coupled circuits when shielded. This enables the formation of a dynamic "0" impedance energy "black hole" or energy drain. Thus, the electrically opposed energy can be separated by dielectric material and / or embedded shielding structure, enabling dynamic proximity spacing relationships within specific circuit architectures, enabling the use of mutual enhancement cancellation and static suppression phenomena. It takes advantage of the propagation energy and associated distance that allows the layered conductive and dielectric elements to be highly efficient in energy processing capability.                     

본 발명에 따르면, 장치는 전압 기준으로서 단일 저임피던스 경로 또는 공통 저 임피던스 경로를 이용할 수 있는 한편 관련 전기적 기준점내에서 유지되고 배런싱되는 회로를 이용하여, 격리 회로 시스템에서 기생성분의 분포 및 해로운 에너지 기생성분을 최소로 유지하도록 한다. 여기서 설명되는 여러가지 부착 방식은 이하에 설명되는 바와 같이 "0"볼트 기준을 가능하게 하여, 공유 중심 차폐부의 양쪽면상에 배치된 각각의 쌍 또는 다수의 쌍으로된 상보적 도체에 대하여 개발될 수 있어, 능동 집적 회로내에 배치된 트랜지스터 게이트를 따라 동작 상태를 다수의 동시 스위칭하더라도 격리 회로에서 해로운 에너지 기생성분이 최소가 되도록 전압이 유지되고 배런싱되도록 한다.According to the present invention, the device can use a single low impedance path or a common low impedance path as the voltage reference, while using circuits maintained and balanced within the relevant electrical reference points, the distribution of parasitic elements and harmful energy parasitics in an isolated circuit system. Keep the ingredients to a minimum. The various attachment schemes described herein allow for a "0" volt criterion as described below, which can be developed for each pair or multiple pairs of complementary conductors disposed on both sides of the shared center shield. In addition, the multiple switching of the operating state along the transistor gate disposed in the active integrated circuit allows the voltage to be maintained and balanced to minimize the harmful energy parasitics in the isolation circuit.

차폐부는 하나 이상의 차폐를 생성하도록 케이지형 도전 차폐 구조의 원리를 이용하여 결합될 수 있다. 큰 외부 도전성 영역과의 차폐부의 도전적인 결합은 방사되는 정전기 방출을 억제하고 전압과 서지의 소실이 발생되는 큰 도전성 영역을 제공한다. 다른 전기적 특성을 가진 하나 이상의 다수의 도전성 또는 유전성 물질이 차폐부사이에 유지될 수 있다. 특정 상보적인 경로는 제조된 상보적인 경로의 전체 합의 절반을 이루는 "짝을 이루거나" 또는 쌍으로된 다수의 대향하는 위상 또는 전하의 구조에 대하여 상이한 위상 조절을 수행하는 다수의 공통 도전성 구조를 포함할 수 있으며, 상보적인 경로의 반은 제 1다수 경로를 형성하고 다른 절반은 제 2다수 경로를 형성한다. 제 1및 제 2다수의 경로의 상보적인 경로의 합은 전기적으로 균일하게 분리될 수 있는데, 동일한 수의 경로가 동시에 이용될 수 있지만, 개별 상보적인 경로의 전체 합의 절반은 예를 들어 대향하여 배치된 그룹으로부터 1 도 내지 거의 180도 위상에서 벗어나 범위에서 동작한다. 미크론 이하와 같은 작은 량의 유전 물질은 삽입된 차폐부에 더하여 경로사이의 도전성 물질 분리로서 이용되는데, 이 유전체는 상보적으로 동작하는 차폐된 경로중 하나에 직접 물리적이거나 또는 도전적으로 결합되지 않을 수 있다. The shield may be combined using the principles of a caged conductive shield structure to create one or more shields. The conductive coupling of the shield with the large external conductive area suppresses the radiated electrostatic discharge and provides a large conductive area where loss of voltage and surge occurs. One or more of a plurality of conductive or dielectric materials with different electrical properties may be retained between the shields. Particular complementary paths include a plurality of common conductive structures that perform different phase adjustments to the structure of a plurality of paired or opposite phases or charges that make up half of the total sum of the complementary paths made. Half of the complementary paths form the first multiple path and the other half form the second multiple paths. The sum of the complementary paths of the first and second plurality of paths can be electrically uniformly separated, although the same number of paths can be used simultaneously, but half of the total sum of the individual complementary paths is for example arranged oppositely. It operates in a range from 1 degree to nearly 180 degrees out of phase. Small amounts of dielectric material, such as sub-micron, are used as conductive material separation between paths in addition to embedded shields, which may not be physically or conductively coupled directly to one of the complementary shielded paths. have.

외부 그룹 영역은 선택적인 공통 경로로서 결합되거나 도전적으로 연결될 수 있다. 추가된 수의 쌍으로된 외부 경로는 회로 임피던스를 낮추기 위하여 부착될 수 있다. 이러한 저 임피던스 현상은 선택적이거나 보조적인 회로 복귀 경로를 이용하여 발생할 수 있다. The outer group region can be combined or conductively connected as an optional common path. An additional number of paired external paths can be attached to lower the circuit impedance. This low impedance phenomenon can occur using either selective or auxiliary circuit return paths.

차폐 아키텍처는 차폐부가 서로 결합되도록 하여, 새롭게 형성되는 저 임피던스 경로를 따라 에너지가 용이하게 전파하도록 하고, 원치 않는 전자기 간섭 또는 노이즈가 이렇게 생성된 저 임피던스 경로에서 제거되도록 한다. The shielding architecture allows the shields to be coupled to each other, allowing energy to easily propagate along newly formed low impedance paths and to remove unwanted electromagnetic interference or noise from these generated low impedance paths.

도 1A 내지 5B에서, 공동면 변형예(도 1A-4I) 및 적층된 변형예(도 5A 및 5B)에서 구성된 바람직한 실시예의 공통적인 그리고 개별적인 변형예 모두의 여러 공통 원리를 도시한다. In Figures 1A-5B, several common principles of both common and individual variations of the preferred embodiment configured in the cavity plane variants (FIGS. 1A-4I) and the stacked variants (FIGS. 5A and 5B) are shown.

도 1A에서, 본 발명에 따라 개시된 여러 경로 확장의 관련 위치를 도시한다. 8"XX"-"X"M으로 표시된 중심 차폐 경로를 이용하는 밸런싱되고 상보적인 대칭 장치의 부분은 공동면 변형예의 밸런싱된 도전성 부분의 받침점으로서 장치에 적응된다. 적어도 제 1및 제 2다수 경로를 포함하는 경로 장치가 도시되는데, 여기서 제 1다수 경로는 서로 격리되도록 배치되고 제 1상보 관계의 방향을 가지는 적어도 한쌍의 경로를 가진다. 또한, 제 2다수의 경로의 적어도 제 1절반은 제 2다수 경로의 제 2절반으로부터 격리되도록 배열되고, 제 2다수 경로의 적어도 두개의 경로는 제 1다수 경로의 경로로부터 절연된다. 또한 경로 장치는 경로 장치의 경로를 분리하는 예를 들어, 유전체, 강자성체 또는 바리스터와 같은 특성을 가지는 물질을 포함할 수 있다. 제 2다수 경로의 제 1절반의 경로는 서로 전기적으로 연결되며, 제 2다수 경로의 제 2절반의 경로는 서로 전기적으로 연결된다. 제 2다수 경로의 제 1절반의 전체 경로 수는 일보다 큰 홀수이고, 제 2다수 경로의 제 2절반의 전체 경로 수 역시 일보다 큰 홀수이다. 본 발명에 따르면, 제 2다수 경로의 제 1절반의 경로는 제 1중첩 정렬 형태로 위치하고, 제 2다수 경로의 제 2절반의 경로는 제 2중첩 정렬 형태로 위치하고, 제 1및 제 2중첩 정렬 형태는 공동면 정렬로서 여기서 정의되는 상호 중첩 정렬 형태이다. In FIG. 1A, the relevant locations of the various path extensions disclosed in accordance with the present invention are shown. The portion of the balanced and complementary symmetrical device using the center shielding path labeled 8 " XX "-" X " M is adapted to the device as the support point of the balanced conductive portion of the cavity plane variant. A path arrangement is shown comprising at least a first and a second plurality of paths, wherein the first plurality of paths are arranged to be isolated from each other and have at least one pair of paths having a direction of a first complementary relationship. Also, at least a first half of the second plurality of paths is arranged to be isolated from the second half of the second plurality of paths, and at least two paths of the second plurality of paths are insulated from the paths of the first plurality of paths. The path device may also include a material that separates the path of the path device, for example, a dielectric, ferromagnetic material, or a varistor. The paths of the first half of the second plurality of paths are electrically connected to each other, and the paths of the second half of the second plurality of paths are electrically connected to each other. The total number of paths in the first half of the second plurality of paths is an odd number greater than one, and the total number of paths in the second half of the second plurality of paths is also an odd number greater than one. According to the invention, the paths of the first half of the second plurality of paths are located in the first overlapping alignment, the paths of the second half of the second multiple paths are located in the second overlapping alignment, and the first and second overlapping alignments. The shape is the coplanar alignment, the mutually overlapping alignment defined herein.

비공동면 정렬에서, 제 2다수 경로의 제 1절반의 경로는 제 1중첩 정렬 형태로 위치하고, 제 2다수 경로의 제 2절반의 경로는 제 2중첩 정렬 형태로 위치하고, 제 1및 제 2중첩 정렬 형태는 서로 위에 배치된다. 하나의 장치에서, 적어도 4개의 경로가 절연된다. In non-coplanar alignment, the path of the first half of the second multiple paths is located in the first overlapping alignment, the path of the second half of the second multiple paths is located in the second overlapping alignment, and the first and second overlapping alignments. The shapes are placed on top of each other. In one device, at least four paths are insulated.

본 발명의 실시예는 적어도 3개의 다수의 경로를 포함할 수 있는데, 제 1다수 경로 및 제 2다수 경로를 포함한다. 제 1및 제 2다수 경로는 제 2다수 경로에서 발견되는 동일하고 대향하는 경로 수를 가진 제 1다수 경로의 경로수를 포함할 수 있다. 제 1및 제 2다수 경로의 수는 거의 동일한 사이즈와 형상을 가지며, 상보적으로 배치되며, 또한 전기적으로 상보적인 방식으로 동작할 수 있다. 따라서, 제 1 및 제 2다수 경로의 쌍형성은 제 1 및 제 2다수 경로의 동일 수를 야기할 수 있다. 바람직한 실시예는 개별적으로 절연된 저 회로 임피던스 경로를 가능하게 하는 적어도 하나의 제 1 및 제 2차폐부를 제공하도록 한다. 구조적으로, 차폐부는 제 2다수 경로 및 제 4다수 경로에 의하여 이루어질 수 있다. 각각의 다수의 차폐부는 동일한 사이즈와 형상의 차폐부를 포함할 수 있다. 각각의 제 3 및 제 4다수 경로는 도전적으로 결합될 수 있다. 도전적인 결합은 당업자에게 공지된 여러 방법 및 물질에 의하여 이루어질 수 있다. 따라서, 제 3 및 제 4다수 경로가 제 1 및 제 2다수 수용 차폐부를 이용하는 두개의 차폐부 세트로서 그룹화될 때, 제 3 및 제 4다수 경로는 회로 에너지를 조절하기 위하여 에너지 전파에 대해 저 회로 임피던스 경로를 형성하도록 공통 경로에 결합될 수 있다. Embodiments of the invention may include at least three multiple paths, including a first multiple path and a second multiple path. The first and second multiple paths may include the number of paths in the first multiple path with the same and opposite number of paths found in the second multiple paths. The number of first and second plurality of paths is of substantially the same size and shape, and can be complementarily arranged and can also operate in an electrically complementary manner. Thus, pairing of the first and second multiple paths can result in the same number of first and second multiple paths. The preferred embodiment provides for at least one first and second shield to enable a separately isolated low circuit impedance path. Structurally, the shield may be made by a second multiple path and a fourth multiple path. Each of the plurality of shields may include shields of the same size and shape. Each of the third and fourth multiple paths can be conductively coupled. Conductive bonding can be accomplished by several methods and materials known to those skilled in the art. Thus, when the third and fourth multiple paths are grouped as two shield sets using the first and second multiple receiving shields, the third and fourth multiple paths are low circuitry for energy propagation to regulate circuit energy. It can be coupled to a common path to form an impedance path.

경로는 바이패스 장치에서 추가적으로 배열될 수 있어, 대면했을 때, 메인 바디 경로(80)가 예를 들어 도 5A 및 5B에 도시된 바와 같이 미러 이미지로서 도시된 하부의 서브 회로 부분의 812NNM, 811NNE, 812SSW 및 811SSW와 같은 경로 확장을 제외하고는 중첩되어 정렬토록 한다. The paths can be further arranged in the bypass device such that when faced, the main body path 80 is shown as mirror images, for example 812NNM, 811NNE, Except for path extensions such as 812SSW and 811SSW, they are nested and aligned.

다수 경로내에서, 개별 경로는 거의 동일 사이즈와 형상을 가지며, 도전적으로 연결될 수 있다. 그러나, 하나의 다수 경로의 개별 경로는 다른 다수 경로의 경로와 도전적으로 결합되지 않을 수 있다. 한 다수 경로의 개별 경로가 다른 다수 경로의 개별 경로에 연결될 수 있는 상황이 있는데, 이는 예를 들면, 제 1다수 차폐부 및 제 2다수 차폐부가 동일 도체에 외부적으로 연결되는 것이다.Within many paths, the individual paths have approximately the same size and shape and can be connected conductively. However, individual paths of one multipath may not be challengingly combined with paths of another multipath. There are situations where individual paths in one multiple path can be connected to separate paths in another multiple path, for example, where the first multiple shield and the second multiple shield are externally connected to the same conductor.

공통 엘리먼트는 도 1A-1C에 도시된 바와 같이 공동면에서 차폐된 바이패스 경로에서 다이나믹 에너지 이동을 도시하는 개념적 에너지 표시기(600, 601, 602, 603)에 따라 흐르는 에너지를 포함할 수 있다. 실시예는 다중 회로에 대한 다수의 절연된 저 회로 임피던스 경로의 형성을 위해 적어도 다수의 차폐부를 제공할 수 있다. The common element may include energy flowing along conceptual energy indicators 600, 601, 602, 603 showing dynamic energy transfer in a shielded bypass path in the cavity plane as shown in FIGS. 1A-1C. Embodiments may provide at least multiple shields for the formation of multiple isolated low circuit impedance paths for multiple circuits.

도 1A에서, 경로는 관련된 공통 경로에 의하여 차폐될 수 있으며, 적어도 하나의 경로 연장부(812"X")를 가진 메인 바디 경로(80)를 포함할 수 있다. 이 도시된 차폐부는 적어도 하나의 경로 연장부(99"X"/79"X")를 가진 메인 바디 차폐 경로(81)를 포함할 수 있다. 차폐부는 사이에 끼우며 Ag, Ag/Pd, Cu, Ni, Pt, Au, Pd 또는 이러한 금속 산화물의 화합물 및 유리 프리트와 같은 공동 경화된 전자 소자 또는 도전성 물질에 전통적으로 이용되는 희귀 금속 또는 베이스 금속 패밀리로부터의 도전성 물질로 형성된 도전성 내부 경로를 포함하여 메인 바디(799)를 감싼다. 캐패시턴스와 저항값은 이하에 설명되는 바와 같이 예를 들어 저항성 물질로서 루테늄 산화물 및 도전성 물질로서 Ag/Pd를 이용함으로써 하나의 경로 패밀리에서 이루어질 수 있다. 또한, 경로 형상의 변경은 저항 및 캐패시턴스값을 변경시킬 것이다. 변경은 경로가 만들어지는 물질을 변경시킴으로써 이루어질 수 있다. 예를 들어, 은과 같은 도전성 금속은 물질 저항을 낮추기 위하여 금속 산화물/유리 프리트 물질에 선택적으로 부가될 수 있다. In FIG. 1A, the path may be shielded by an associated common path and may include a main body path 80 with at least one path extension 812 "X". This illustrated shield may include a main body shield path 81 having at least one path extension 99 "X" / 79 "X". Shields are sandwiched and rare metals or base metals traditionally used in co-cured electronic devices or conductive materials such as Ag, Ag / Pd, Cu, Ni, Pt, Au, Pd or compounds of these metal oxides and glass frits The main body 799 surrounds a conductive inner path formed of a conductive material from the family. Capacitance and resistance values can be made in one path family, for example by using ruthenium oxide as the resistive material and Ag / Pd as the conductive material, as described below. In addition, changing the path shape will change the resistance and capacitance values. The change can be made by changing the material from which the route is made. For example, a conductive metal such as silver can optionally be added to the metal oxide / glass frit material to lower the material resistance.

공동면에 형성되고 동일한 물질 부분(801)상에서 분리된 다수의 경로(865-1, 865-2)가 도시된다. 각각의 공동면의 경로경로(865-1, 865-2)의 경로는 도전성 물질(799) 또는 여기서 799"X"로서 표시된 도전성 물질 및 다른 물질의 혼합물로 만들어질 수 있다. 각각의 공동면 경로(865-1, 865-2)는 바이패스 경로로서 형성될 수 있으며, 각각의 경로는 대응하는 메인 바디 에지와 주변부(803A, 803B)를 가지는 메인 바디 경로(80) 및 적어도 하나의 경로 인접 확장부(812"X")을 포함할 수 있다. 각각의 공동면 경로(865-1, 865-2)는 적어도 하나의 경로 인접 확장부(812SSW, 811SSW)를 포함할 수 있으며, 메인 바디 에지(803A, 803B)의 일부는 이로부터 연장한다. 확장부(812"X")는 이 확장부가 연장하는 메인 바디 경로(80)와 결합하여 형성된 경로 물질의 일부이다. 메인 바디 경로(80), 812"X"는 수용된 평균 주변 에지(803"X") 이상으로 연장하는 물질의 확장부(799 또는 799"X")로서 발견될 수 있다. 확장부(812"X", 79"X")는 이것이 형성되는 경로의 인접 부분으로서 배치되어 있을 수 있다. 각각의 메인 바디 경로는 에지(817)로부터 거리(814F)만큼 이격되고 상대적으로 배치된 에지(803A, 803B)를 가질 수 있다. 에지(817)는 물질(801)을 포함할 수 있다. 공동면 메인 바디 경로의 에지(803"x")는 거리(814J)로 배치되고 이격될 수 있다. 경로 확장부(812SSW, 811SSW)는 각각의 메인 바디 경로(80)와 외부 경로(890SSW, 891SSW)를 도전적으로 연결할 수 있는데, 외부 경로는 에지(817)에 배치될 수 있다. 공동면에 배치된 메인 바디 경로(80)는 공동면의 메인 바디 경로(81)의 두개의 층의 커버 영역사이에 샌드위치형으로 배치될 수 있다. Multiple paths 865-1 and 865-2 are shown formed in the cavity and separated on the same material portion 801. The paths of the path paths 865-1 and 865-2 of each cavity surface can be made of a conductive material 799 or a mixture of conductive material and other materials, denoted here as 799 "X". Each cavity surface path 865-1, 865-2 can be formed as a bypass path, each path comprising a main body path 80 having a corresponding main body edge and periphery 803A, 803B and at least It may include one path adjacent extension 812 "X". Each cavity surface path 865-1, 865-2 can include at least one path adjacent extension 812SSW, 811SSW, with some of the main body edges 803A, 803B extending therefrom. The extension 812 "X" is part of the path material formed in conjunction with the main body path 80 from which the extension extends. Main body path 80, 812 "X" can be found as an extension 799 or 799 "X" of material that extends above the received average peripheral edge 803 "X". Extensions 812 " X ", 79 " X " may be disposed as adjacent portions of the path in which they are formed. Each main body path may have edges 803A and 803B spaced apart from the edge 817 by a distance 814F. Edge 817 can include material 801. Edges 803 " x " of the coplanar main body path can be disposed at a distance 814J and spaced apart. The path extensions 812SSW and 811SSW may conductively connect the main body path 80 and the external paths 890SSW and 891SSW, respectively. The external path may be disposed at the edge 817. The main body path 80 disposed in the cavity surface may be sandwiched between the cover areas of the two layers of the main body path 81 of the cavity surface.

상호 대향하는 필드의 결합은 영향을 상쇄 또는 최소화한다. 상보적인 대칭 방향 차폐부를 가까이 하면 할 수록, 대향하는 에너지 전파의 상쇄 효과를 더 좋게 한다. 상보적인 대칭 방향 차폐부의 방향을 중첩하면 할 수록, 기생성분의 억제 및 상쇄를 더 잘할 수 있다. The combination of mutually opposing fields cancels or minimizes the impact. The closer the complementary symmetrical shield is, the better the cancellation effect of the opposing energy propagation. The more overlapping the directions of the complementary symmetrical shields, the better the suppression and cancellation of parasitic components.                     

도 1A에서, 다수의 공동면 차폐부의 에지는 점선(805A, 805B)으로 표시될 수 있다. 각각의 다수의 차폐부의 메인 바디 경로(81)는 대응하는 샌드위치된 경로의 샌드위치형 메인 바디 경로(80)보다 크다. 이는 차폐부 및 나머지 경로의 위치에 대하여 삽입 영역(806)을 형성할 수 있다. 메인 바디 경로(80, 81)의 사이즈는 거의 동일할 수 있어서, 삽입된 위치 관계는 소정 실시예에서 최소화될 수 있다. 증가된 기생성분 억제는 메인 바디(80)를 포함하여 삽입된 경로에 의하여 얻어져 큰 메인 바디 경로(81)에 의하여 차폐되도록 한다. 예를 들어, 경로(865-1)의 메인 바디(80) 삽입은 도 1B에 도시된 바와 같이 경로(865-1) 및 인접 중심 공동면 경로(800-IM-1)를 분리하는 물질(801)의 두께로 제공되는 간격의 1 내지 20+배의 간격으로 분리될 수 있다. In FIG. 1A, the edges of the multiple cavity shields may be indicated by dashed lines 805A and 805B. The main body path 81 of each of the plurality of shields is larger than the sandwiched main body path 80 of the corresponding sandwiched path. This may form an insertion area 806 relative to the position of the shield and the remaining path. The sizes of the main body paths 80 and 81 can be about the same, so that the inserted positional relationship can be minimized in certain embodiments. Increased parasitic suppression is obtained by the inserted path including the main body 80 to be shielded by the large main body path 81. For example, the insertion of the main body 80 of the path 865-1 may result in a material 801 separating the path 865-1 and the adjacent central cavity plane path 800-IM-1 as shown in FIG. 1B. Can be separated by an interval of 1 to 20+ times the spacing provided by the thickness.

다수의 공동면 차폐 에지(805A, 805B)는 거리(814K)로 배치되고 이격될 수 있으며, 에지(805A, 805B) 및 에지(817)에 대하여 간격(814)일 수 있다. 에지(803A, 803B)과 관련된 다른 간격(814J)이 제공될 수 있다. 또한, 간격(814F)은 803"X" 및 에지(817)사이에 존재할 수 있다. 각각의 공동면 차폐부는 예를 들어 다수의 공동면 차폐 에지(805A, 805B)로부터 연장되는 부분(79NNE, 79SSE, 99NNE, 99SSE)과 같은 다수의 인접 경로 연장부를 포함할 수 있다. 다수의 공동면 차폐부는 에지(817)에 배치된 다수의 바깥쪽 경로 물질(901NNE, 901SSE, 901NNE, 901SSE)을 포함할 수 있다. 개념적 에너지 표시기(602)는 공동면 경로(865-1, 865-2)내에서의 여러 다이나믹 에너지 이동을 나타낸다. 원치않는 에너지는 저임피던스 경로를 제공하는 차폐부에 의한 제공에 따라 공동면 차폐부에 전달되는데, 상기 차폐부는 다른 경로 또는 도전성 영역에 추가로 전기적으로 연결될 수 있다. Multiple coplanar shield edges 805A, 805B can be disposed and spaced apart at a distance 814K, and can be a gap 814 with respect to edges 805A, 805B and edge 817. Other spacing 814J associated with edges 803A and 803B may be provided. Also, a gap 814F may exist between 803 " X " and the edge 817. Each coplanar shield may include a plurality of adjacent path extensions, such as, for example, portions 79NNE, 79SSE, 99NNE, 99SSE extending from the plurality of coplanar shield edges 805A, 805B. The plurality of coplanar shields may include a plurality of outer path materials 901NNE, 901SSE, 901NNE, 901SSE disposed at edge 817. Conceptual energy indicator 602 represents various dynamic energy movements within the coplanar paths 865-1 and 865-2. Unwanted energy is delivered to the coplanar shield upon provision by a shield providing a low impedance path, which can be further electrically connected to another path or conductive area.

도 1B 및 1C에서, 층 시퀀스가 제 1다수 공동면 경로(865-1, 865-2), 제 2다수 공동면 경로(855-1, 855-2), 제 3다수 공동면 경로(825-1-IM, 825-2-IM, 815-1, 815-2, 800-1-IM, 800-2-IM, 810-1, 810-2, 820-1-IM, 820-2-IM)에 대하여 도시된다. 제 1, 제 2, 제 3 다수 공동면 경로는 구현체(3199, 3200, 3201)을 형성하도록 적층될 수 있다. 제 3다수 공동면 경로는 차폐를 제공할 수 있다. 다수의 공동면 차폐부(825-1-IM, 825-2-IM; 815-1, 815-2; 800-1-IM, 800-2-IM; 810-1, 810-2; 820-1-IM, 820-2-IM )의 메인 바디(81)는 거의 동일한 사이즈와 형상을 가질 수 있으며, 상이한 층의 물질(801)상에 공동면 위치에서 이격될 수 있다. 제 1다수 공동면 경로(865-1, 865-2)는 적어도 대응하고 대향하고 상보적인 제 2다수 공동면 경로(855-1, 855-2)를 가질 수 있다. 이들 제 1및 제 2다수 공동면 경로는 서로 대면했을 때, 여러 가지 인접한 경로 확장부(812"X", 811"X")를 제외하고 공동 형성되고 정렬된 메인 바디 경로(80)를 가질 수 있다. 도 1B 및 1C에 도시된 바와 같이, 외부 공동면 경로(820-1-IM, 825-1-IM) 쌍은 경로 차폐부로서 역할하여, 메인 바디(81)로 다른 도전적으로 연결된 다수의 경로의 차폐 유효도를 향상시키도록 한다. In FIGS. 1B and 1C, the layer sequence includes a first multiple coplanar paths 865-1 and 865-2, a second multiple coplanar paths 855-1 and 855-2, and a third multiple coplanar paths. 1-IM, 825-2-IM, 815-1, 815-2, 800-1-IM, 800-2-IM, 810-1, 810-2, 820-1-IM, 820-2-IM) Is shown against. The first, second, third multi-cavity paths may be stacked to form the implementations 3319, 3200, 3201. The third multiple coplanar path can provide shielding. Multiple cavity shields 825-1-IM, 825-2-IM; 815-1, 815-2; 800-1-IM, 800-2-IM; 810-1, 810-2; 820-1 The main bodies 81 of IM, 820-2-IM may have approximately the same size and shape, and may be spaced apart at co-planar locations on different layers of material 801. The first multiple coplanar paths 865-1, 865-2 can have at least corresponding, opposing and complementary second multiple coplanar paths 855-1, 855-2. These first and second multiple coplanar paths, when facing each other, may have main body paths 80 co-formed and aligned except for several adjacent path extensions 812 "X", 811 "X". have. As shown in FIGS. 1B and 1C, a pair of outer coplanar paths 820-1-IM and 825-1-IM serve as path shields for the multiple paths of other conductively connected paths to the main body 81. Improve shielding effectiveness.

여러 실시예(3199, 3200, 3201)에 도시된 바와 같이, 차폐부(825-2-IM, 815-1, 800-1-IM, 810-1, 820-1-IM)의 확장부(79NNE, 79SSE) 및 차폐부(825-2-IM, 815-2, 800-2-IM, 810-2, 820-2-IM )의 확장부(99NNE, 99SSE)의 위치는 가변될 수 있다. 도 1B에서, 예를 들어, 확장부(79NNE, 79SSE)는 확장부(99NNE, 99SSE)로부터 대각선으로 이격되고 메인 바디(81)의 대향하는 측면상에 배열될 수 있다. 도 1C에서, 예를 들어, 확장부(79NNE, 79SSE)는 확장부(99NNE, 99SSE)와 동일라인으로 이격되고 메인 바디(81)의 대향하는 측면상에 배열될 수 있다. 도 1B에서, 확장부(812NNE, 811NNE)는 물질(801)의 층의 동일 에지(812)로부터 연장되고 이격되어 배열되고, 확장부(812SSW, 811SSW)는 물질(801)의 층의 대향하는 에지(812)쪽으로 연장하고 이것과 이격되어 배열된다. 도 1C에서, 경로(865-1, 865-2)는 이하에 설명되는 바와 같이 미러 이미지일 수 있다. 도 1B에 비하여, 확장부(812NNE, 811NNE)는 물질층(801)의 대향 에지들(817)을 향해 연장되도록 이격되게 배치될 수 있다. 확장부(812SSW, 811SSW)는 물질(801)의 층의 대향하는 에지를 향해 연장하게 이격 배치되어, 확장부(812NNE, 811SSW)가 물질(801)의 각각의 층의 대향하는 에지(812"X")를 향해 연장된다.As shown in various embodiments 3199, 3200, and 3201, the extension portion 79NNE of the shield 825-2-IM, 815-1, 800-1-IM, 810-1, 820-1-IM. , 79SSE) and the extension portions 99NNE and 99SSE of the shields 825-2-IM, 815-2, 800-2-IM, 810-2, and 820-2-IM may vary. In FIG. 1B, for example, extensions 79NNE and 79SSE may be spaced diagonally from extensions 99NNE and 99SSE and arranged on opposite sides of main body 81. In FIG. 1C, for example, the extensions 79NNE and 79SSE may be spaced apart on the same line as the extensions 99NNE and 99SSE and arranged on opposite sides of the main body 81. In FIG. 1B, extensions 812NNE and 811NNE extend and are spaced apart from the same edge 812 of the layer of material 801, and extensions 812SSW and 811SSW are opposite edges of the layer of material 801. Extend toward 812 and spaced apart from it. In FIG. 1C, paths 865-1 and 865-2 can be mirror images as described below. Compared to FIG. 1B, extensions 812NNE and 811NNE may be spaced apart so as to extend toward opposite edges 817 of material layer 801. Extensions 812SSW and 811SSW are spaced apart so as to extend toward opposite edges of the layer of material 801 such that extensions 812NNE and 811SSW are opposite edges 812 "X of each layer of material 801. Extends toward ").

도 2A 및 2B에서, 도 2A는 본 발명에 따른 도 2B의 실시예의 개략도를 도시한다. 도 2B는 제 1, 2, 3, 4, 5, 6, 7, 8, 9, 및 10경로의 배치를 포함한 경로 장치를 도시하며, 여기서 적어도 제 3 및 제 4경로는 예를 들어 서로 이격되어 공동면에 배열될 수 있다. 도 2B는 제 3 및 제 4경로 아래에 배치된 제 1 및 제 2경로 및 제 3 및 제 4경로 위에 배치된 제 5 및 제 6경로, 제 5 및 제 6경로 위에 배치된 제 7 및 제 8경로 및 제 7 및 제 8경로 위에 배치된 제 9 및 제 10경로를 도시한다. 이들 경로는 각각의 여러가지 내부 인접 경로 확장부(812"X", 811"X", 79"X", 99"X")를 가질 수 있으며, 동일한 최소 수의 층을 가진 분리 소자일 수 있다. 내부 인접 경로 확장부(812"X", 811"X", 79"X", 99"X") 및 도전적으로 연결된 외부 경로(890"X", 891"X", 802"X", 902"X")는 메인 바디 경로(80, 81)의 다수의 공동면 경로의 내부 경로에 연결될 수 있다.In Figures 2A and 2B, Figure 2A shows a schematic diagram of the embodiment of Figure 2B in accordance with the present invention. FIG. 2B shows a route arrangement comprising an arrangement of first, second, third, fourth, fifth, sixth, seventh, eightth, nineth, and tenth paths, where at least the third and fourth paths are for example spaced apart from one another Can be arranged in the cavity surface. 2B shows the first and second paths disposed below the third and fourth paths, and the fifth and sixth paths disposed above the third and fourth paths, and the seventh and eighth disposed above the fifth and sixth paths. Ninth and tenth paths disposed over the path and the seventh and eighth paths. These paths may have various internal adjacent path extensions 812 "X", 811 "X", 79 "X", 99 "X", respectively, and may be separate elements having the same minimum number of layers. Internal adjacent path extensions 812 "X", 811 "X", 79 "X", 99 "X" and conductively connected external paths 890 "X", 891 "X", 802 "X", 902 " X ″) may be connected to the internal path of the multiple coplanar paths of the main body paths 80 and 81.

도 3A 및 3B에서, 도 3B의 실시예의 개략도가 도시되며, 여기서 외부 경로는 적어도 두개의 격리 회로 부분에서 선택적으로 도전적으로 연결될 수 있다. 도 3B는 제 1, 2, 3, 4, 5, 6, 7, 8, 9, 및 10경로의 최소 배치를 포함한 경로 장치를 도시하며, 여기서 적어도 제 3 및 제 4경로는 예를 들어 서로 이격되어 공동면에 배열될 수 있다. 도 3B에 도시된 장치는 제 3 및 제 4경로 아래에 배치된 제 1 및 제 2경로 및 제 3 및 제 4경로 위에 배치된 제 5 및 제 6경로, 제 5 및 제 6경로 위에 배치된 제 7 및 제 8경로 및 제 7 및 제 8경로 위에 배치된 제 9 및 제 10경로를 가질 수 있다. 이들 경로는 각각의 여러가지 내부 인접 경로 확장부(812"X", 811"X", 79"X", 99"X")를 가질 수 있으며, 동일한 최소 수의 층을 가진 분리 소자일 수 있다. In FIGS. 3A and 3B, a schematic diagram of the embodiment of FIG. 3B is shown, wherein the external path can be selectively conductively connected in at least two isolation circuit portions. 3B shows a route arrangement comprising a minimum arrangement of first, second, third, fourth, fifth, sixth, seventh, eightth, nineth, and tenth paths, where at least the third and fourth paths are for example spaced apart from one another Can be arranged in the cavity surface. The apparatus shown in FIG. 3B includes first and second paths disposed below the third and fourth paths, and fifth and sixth paths disposed above the third and fourth paths, and fifth and sixth paths disposed above the fifth and sixth paths. And the ninth and tenth paths disposed over the seventh and eighth paths and the seventh and eighth paths. These paths may have various internal adjacent path extensions 812 "X", 811 "X", 79 "X", 99 "X", respectively, and may be separate elements having the same minimum number of layers.

도 3C에서, 본 발명에 따른 차폐의 평면도가 도시된다. 도 3C에 도시된 실시예는 도 3B와 비교해서 적어도 하나의 추가 경로를 포함한다. 이 추가 경로(1100-IM"X")는 경로 적층에서 적어도 다수의 차폐부중 하나일 수 있으며, 이 차폐부는 두개의 회로부분사이에 연장될 수 있다. 경로(1100-IM"X")는 경로 적층에서 적어도 두개의 샌드위치형 차폐부중 하나일 수 있다. 차폐부는 외부 (1100-IM"X")차폐부에 전기적으로 연결되고 중심에 배열된 (1100-IM"X")경로를 가산함으로써 두개의 회로사이에 연장될 수 있다. 경로(1100-IM"X")는 적어도 하나의 연장부를 가질 수 있으며, 두개의 연장부(1099NNE, 1099SSE)로 도시될 수 있으며, 본 발명내에서 모든 경로에 대한 샌드위치형 차폐부를 가능하게 할 수 있다. 적어도 3개의 차폐부가 서로 연결될 수 있으며, 격리 회로 또는 분할된 두개의 격리 회로의 에너지 부하 또는 에너지 소스를 분할하는 중심 차폐부를 포함할 수 있다. In Fig. 3C, a plan view of the shield according to the invention is shown. The embodiment shown in FIG. 3C includes at least one additional path as compared to FIG. 3B. This additional path 1100 -IM "X" may be one of at least a number of shields in the path stack, which may extend between two circuit portions. Path 1100 -IM "X" may be one of at least two sandwich shields in the path stack. The shield may extend between the two circuits by adding a (1100-IM "X") path that is electrically connected and centered to the outer (1100-IM "X") shield. Path 1100-IM "X" may have at least one extension, shown as two extensions 1099NNE, 1099SSE, and may enable sandwiched shields for all paths within the present invention. have. At least three shields may be connected to each other and may include a central shield that divides the energy load or energy source of the isolation circuit or two divided circuits.

차폐부(00GS)는 다른 차폐부와 전기적으로 연결될 수 있으며, 격리 회로의 에너지 전파에 영향을 주도록 배열될 수 있다. 격리 회로는 차폐부에 의하여 샌드위치될 수 있다. 차폐부는 다른 도전성 영역으로부터 절연된 도전성 영역에 전기적으로 연결되어 에너지 전파에 영향을 주도록 할 수 있다. The shield 00GS can be electrically connected with other shields and can be arranged to affect the energy propagation of the isolation circuit. The isolation circuit can be sandwiched by a shield. The shield may be electrically connected to a conductive area insulated from other conductive areas to effect energy propagation.

도 4A-4I는 본 발명에 따른 여러 실시예의 조립된 소자를 도시한다. 도 4A 내지 4I의 장치는 제 1, 2, 3, 4, 5, 6, 7, 8, 9, 및 10경로의 최소 배치를 포함한 경로 장치를 도시하며, 여기서 적어도 제 3 및 제 4경로는 예를 들어 서로 이격되어 공동면에 배열될 수 있다. 제 1 및 제 2경로는 제 3 및 제 4경로 아래에 배치되고, 제 5 및 제 6경로는 제 3 및 제 4경로 위에 배치되며, 제 7 및 제 8경로는 제 5 및 제 6경로 위에 배치되고 , 제 9 및 제 10경로는 제 7 및 제 8경로 위에 배치된다. 이들 경로는 각각의 여러가지 내부 인접 경로 확장부(812"X", 811"X", 79"X", 99"X")를 가질 수 있으며, 예를 들어 조립된 최종 분리 소자일 수 있다.4A-4I illustrate assembled devices of various embodiments in accordance with the present invention. The devices of FIGS. 4A-4I show path devices including a minimum arrangement of first, second, third, fourth, fifth, six, seven, eight, nine, and ten paths, where at least the third and fourth paths are examples. For example, they may be spaced apart from one another and arranged in the cavity surface. The first and second paths are disposed below the third and fourth paths, the fifth and sixth paths are disposed above the third and fourth paths, and the seventh and eighth paths are disposed above the fifth and sixth paths. And the ninth and tenth paths are disposed on the seventh and eighth paths. These paths may have various internal adjacent path extensions 812 "X", 811 "X", 79 "X", 99 "X", respectively, and may be, for example, assembled final separation elements.

도 5A에서, 본 발명에 따른 경로 그룹을 포함하는 다수의 비공유 회로 적층이 도시된다. 도 5A에는 도 5A의 다음 열에 대한 적층 배열의 연속을 도시하는 마커(1000)가 포함된다. 개념적 에너지 표시기(600, 601, 602, 603)는 에너지 흐름을 표시한다. 물질(799)은 815-1, 800-1, 810-1-IM, 815-2, 800-2-IM 및 810-2로 표시된 소자(6900) 차폐부에 대한 물질(801)상에 부착될 수 있다. 차폐부(810-A, 810-B)는 격리 회로 시스템의 적어도 일부분의 분리된 차폐부이다. 차폐부(815-A, 815-B)는 격리 회로 시스템의 적어도 일부분의 분리된 차폐부이다. 차폐부(820-A, 820-B)는 격리 회로 시스템의 적어도 일부분의 분리된 차폐부이다. 차폐부(825-A, 825-B)는 격리 회로 시스템의 적어도 일부분의 분리된 차폐부이다. 도체(855-1, 855-2)는 바이패스 구조로 분리되고 차폐된 경로이다. 도체(865-1, 865-2)는 바이패스 구조로 분리되고 차폐된 경로이다. 도 5A에서, 경로 장치는 두 형태의 경로의 적어도 6개의 경로 방향을 포함하는 것으로 도시되어 있으며, 여기서 적어도 6개의 경로 방향중 경로의 각각의 방향은 나머지 경로 방향으로부터 도전성 격리를 제공한다. In Figure 5A, a number of non-shared circuit stacks are shown that include path groups in accordance with the present invention. 5A includes a marker 1000 showing the continuation of the stacking arrangement for the next column of FIG. 5A. Conceptual energy indicators 600, 601, 602, 603 indicate energy flow. Material 799 may be deposited on material 801 to device 6900 shields labeled 815-1, 800-1, 810-1-IM, 815-2, 800-2-IM and 810-2. Can be. Shields 810-A and 810-B are separate shields of at least a portion of the isolation circuit system. Shields 815-A and 815-B are separate shields of at least a portion of the isolation circuit system. Shields 820-A and 820-B are separate shields of at least a portion of the isolation circuit system. Shields 825-A, 825-B are separate shields of at least a portion of the isolation circuit system. Conductors 855-1 and 855-2 are separated and shielded paths in a bypass structure. Conductors 865-1 and 865-2 are separated and shielded paths in a bypass structure. In FIG. 5A, the path arrangement is shown to include at least six path directions of two types of paths, where each direction of the paths of the at least six path directions provides conductive isolation from the remaining path directions.

도 5B는 본 발명에 따른 적층된 차폐 구조를 도시한다. 도 5B는 도 5A와 유사한 실시예를 도시하는데, 여기서 두개의 경로 세트(855"X", 865"X")가 명확하게 하기 위하여 생략되었으며, 도 5A의 차폐부는 각각의 경로 세트(855"X", 865"X")에 대해 급변하는 방향을 가진다. 경로 확장부(79"X")는 여러 경로 확장부(811"X", 812"X")에 대하여 90도로 회전될 수 있다. 개념적 에너지 표시기로 도시된 바와 같이, 이러한 구성의 결과는 두개의 격리 회로의 두개 경로 세트(855"X", 865"X")의 확장을 무효화하고 절연된 회로 쌍(855A, 865A)의 차폐부를 여러 경로 확장부(855B, 865B)에 대해 무효가 되도록 거의 90도로 상대적으로 배치함으로써 향상될 수 있다. 5B shows a laminated shield structure in accordance with the present invention. 5B shows an embodiment similar to that of FIG. 5A, where two path sets 855 " X ", 865 " X " are omitted for clarity, and the shield of FIG. &Quot;, 865 " X "). The path extension 79 "X" may be rotated 90 degrees with respect to the various path extensions 811 "X" and 812 "X". As shown by the conceptual energy indicator, the result of this configuration defeats the expansion of the two path sets 855 " X ", 865 " X " of the two isolation circuits and the shield of the isolated circuit pairs 855A and 865A. It can be improved by placing it relatively near 90 degrees to be invalid for the various path extensions 855B, 865B.

도 5B는 본 발명에 따른 적층된 차폐 구조를 도시한다. 도 5B는 도 5A와 유사한 실시예를 도시하는데, 여기서 두개의 경로 세트(855"X", 865"X")가 명확하게 하기 위하여 생략되었으며, 도 5A의 차폐부는 각각의 경로 세트(855"X", 865"X")에 대해 급변하는 방향을 가진다. 경로 확장부(79"X")는 여러 경로 확장부(811"X", 812"X")에 대하여 90도로 회전될 수 있다. 개념적 에너지 표시기로 도시된 바와 같이, 이러한 구성의 결과는 두개의 격리 회로의 두개 경로 세트(855"X", 865"X")의 확장을 무효화하고 절연된 회로 쌍(865B, 865A)의 차폐부를 여러 경로 확장부(865B, 865A)에 대해 무효가 되도록 거의 90도로 상대적으로 배치함으로써 향상될 수 있다.5B shows a laminated shield structure in accordance with the present invention. 5B shows an embodiment similar to that of FIG. 5A, where two path sets 855 " X ", 865 " X " are omitted for clarity, and the shield of FIG. &Quot;, 865 " X "). The path extension 79 "X" may be rotated 90 degrees with respect to the various path extensions 811 "X" and 812 "X". As shown by the conceptual energy indicator, the result of this configuration negates the expansion of the two path sets 855 " X ", 865 " X " of the two isolation circuits and the shield of the isolated circuit pairs 865B and 865A. It can be improved by placing it relatively near 90 degrees to be invalid for the various path extensions 865B, 865A.

전술한 바와 같이, 본 발명의 실시예에서, 다수의 상보적이거나 쌍으로된 차폐된 경로는 제 1 및 제 2다수 경로를 포함할 수 있다. 에너지는 예를 들어 일반적으로 평행하고 균일한 방식으로 여러 쌍으로된 피드스루 또는 바이패스 경로를 이용할 수 있다. 경로 엘리먼트는 격리되지 않고 도전성 개구 및 도전성 스루-비아를 포함할 수 있어, 전파 에너지를 제공하고 일반적으로 비평행 또는 수직 관계를 유지하고 추가적으로 결합회로와 분리된 전기적 관계를 유지하도록 한다. 이들 경로는 내부적으로 배런싱을 유지할 수있으며, 대향하는 상보적 쌍을 따라 형성된 전기적 대향을 이용할 수 있다. 상보적인 경로 쌍에 대한 이러한 관계가 발생할 수 있으며, 한편 경로 및 에너지는 외부적으로 부착된 차폐 구조내에서 반대 동작을 가진다. As noted above, in embodiments of the present invention, the plurality of complementary or paired shielded paths may include a first and a second plurality of paths. The energy may, for example, utilize multiple pairs of feedthroughs or bypass paths in a generally parallel and uniform manner. The path element may be non-isolated and include conductive openings and conductive through-vias to provide propagation energy and generally maintain a non-parallel or vertical relationship and additionally maintain an electrical relationship separated from the coupling circuit. These paths can maintain balancing internally and can take advantage of electrical oppositions formed along opposite complementary pairs. This relationship to complementary path pairs can occur, while paths and energy have opposite behavior within an externally attached shield structure.

도 5C에서, 비아를 가지며 본 발명에 따른 경로 그룹을 포함하는 적층된 다중 비공유 회로 네트워크에 대한 관련 평면도가 도시된다. 도 5C에 도시된 본 발명에 따른 장치는 홀-스루 에너지 조절기를 포함한다. 홀-스루 에너지 조절기는 여기서 설명된 에너지 전파 원리가 유지되도록 형성되며, 에너지 조절 처리를 위한 다수 세트의 경로를 이용한다. 도 5C에서, 경로 장치(6969)를 가진 무효 경로 세트를 도시한다. 경로 장치(6969)는 도 5B와 유사한데, 경로 확장부(79"X", 811"X",812"X")가 없고, 메인 바디(80, 81)에 대하여 다른 방향으로부터의 기능을 가진 8879"X", 8811"X", 및 8812"X" 비아가 대체된다. In FIG. 5C, a related top view is shown for a stacked multiple non-shared circuit network having vias and including path groups in accordance with the present invention. The device according to the invention shown in FIG. 5C comprises a hole-through energy regulator. The hole-through energy regulators are configured such that the energy propagation principle described herein is maintained and utilizes multiple sets of paths for energy conditioning processing. In FIG. 5C, an invalid path set with a path device 6969 is shown. Path device 6969 is similar to FIG. 5B, without path extensions 79 " X ", 811 " X ", 812 " X ", and having functions from different directions relative to main bodies 80,81. 8879 "X", 8811 "X", and 8812 "X" vias are replaced.

도 5C에서, 제조 공정 중에, 도전성 홀(912), 비아 또는 도전성 개구는 상호접속부(8806) 집적 회로에 이용될 수 있으며, 기계적 드릴링, 레이저 드릴링, 에칭, 펀칭 또는 기타 홀 형성 기술을 이용하여 하나 이상의 경로 층을 통하여 형성될 수 있다. 각각의 특정 상호접속부(8806)는 여러 경로가 전기적으로 연결되거나 격리되도록 할 수 있다. 각각의 특정 상호접속부(8806)는 경로 장치(6969)의 모든 층을 통하여 연장되거나, 하나 이상의 층에 의하여 상부 또는 하부에 제한될 수 있다. 경로 장치(6969)는 에폭시 물질 또는 패턴화된 도전성 물질과 같은 유기 기판을 포함할 수 있다. 유기 기판이 이용되면, 예를 들어, FR-4 엑폭시-글라스, 폴리이미드-글라스, 벤조시클로브틴, 테프론, 기타 에폭시 수지 등과 같은 표준 인쇄 회로 기판 물질이 여러 실시예에서 이용될 수 있다. 선택적인 실시예에서, 경로 장치는 예를 들어 세라믹과 같은 무기 물질을 포함할 수 있다. 여러 실시예에서, 레벨의 두께는 약 10-1000미크론일 수 있다. 여러 도전성 층사이의 상호접속부(8806)는 유전 물질 및 도전 물질을 선택적으로 제거하여 저 도전성 층(904)의 도전 물질을 노출시킴으로써 그리고 예를 들어 도전성 페이스트(799A) 또는 전해 도금(799B)에 의한 제거에 의해 이렇게 형성된 홀을 충전시킴으로써 형 성될 수 있다. In FIG. 5C, during the fabrication process, conductive holes 912, vias or conductive openings may be used in interconnect 8806 integrated circuits, using mechanical drilling, laser drilling, etching, punching, or other hole forming techniques. It may be formed through the above path layer. Each particular interconnect 8906 may allow several paths to be electrically connected or isolated. Each particular interconnect 8906 may extend through all layers of the route device 6969 or may be constrained above or below by one or more layers. Path device 6969 may include an organic substrate, such as an epoxy material or a patterned conductive material. If an organic substrate is used, standard printed circuit board materials such as, for example, FR-4 epoxy-glass, polyimide-glass, benzocyclobutyl, teflon, other epoxy resins, and the like may be used in various embodiments. In alternative embodiments, the routing device may comprise an inorganic material such as, for example, a ceramic. In various embodiments, the thickness of the level may be about 10-1000 microns. Interconnect 8806 between the various conductive layers selectively removes the dielectric material and conductive material to expose the conductive material of low conductive layer 904 and, for example, by conductive paste 799A or electrolytic plating 799B. It can be formed by filling the holes thus formed by removal.

상호접속부(8806)는 노출된 도전층을 경로 장치(6969)의 관련 측면에 연결시킬 수 있다. 상호접속부(8806)는 예를 들어 집적 회로가 부착될 수 있는 패드 또는 랜드 형태를 취할 수있다. 상호접속부(8806)는 예를 들어 도전성 페이스트, 전해 도금, 포토리소그래픽 또는 스크린 프린팅에 의해 유전체의 선택적으로 제거된 부분을 충전시키는 것과 같은 공지된 기술을 이용하여 형성될 수 있다. 이에 의한 경로 장치(6969)는 비전도층에 의하여 분리되고 상호접속부(8806)에 의하여 상호접속된 하나 이상의 층으로된 패턴화된 도전 물질(904)을 포함할 수 있다. 패턴화된 도전 물질(799)의 여러 층들을 상호접속시키고 격리시키기 위한 다른 기술이 이용될 수 있다. 예를 들어, 여러가지 전도 물질(799) 및 비전도층(801)의 부분을 형성하고 선택적으로 제거하기보다는, 여러 층사이의 개구부는 여러가지 전도 물질(799) 및 비전도층(801)의 원하는 부분을 선택적으로 추가함으로써 포함될 수 있다. 화학기계적 평탄화와 같은 제거 기술은 상이한 형태의 도전 물질 및 비도전 물질의 다수 층을 물리적으로 제거하기 위하여 이용되어, 여러 상호접속부를 위한 원하는 개구부를 형성할 수 있도록 한다. Interconnect 8806 may connect the exposed conductive layer to the relevant side of path device 6970. Interconnect 8806 may take the form of a pad or land to which an integrated circuit may be attached, for example. Interconnect 8806 may be formed using known techniques, such as filling a selectively removed portion of the dielectric, for example by conductive paste, electroplating, photolithographic or screen printing. As such, the path arrangement 6969 may include a patterned conductive material 904 of one or more layers separated by a non-conductive layer and interconnected by interconnects 8906. Other techniques for interconnecting and isolating the various layers of patterned conductive material 799 may be used. For example, rather than forming and selectively removing portions of various conductive materials 799 and non-conductive layers 801, the openings between the various layers may be desired portions of the various conductive materials 799 and non-conductive layers 801. Can be included by selectively adding. Removal techniques, such as chemical mechanical planarization, are used to physically remove multiple layers of different types of conductive and non-conductive materials, allowing the formation of desired openings for various interconnects.

경로 장치(6969)는 다수의 개구, 다층 에너지 조절 경로 세트를 이용하여 구성되는데, 기판 형태는 전파 에너지를 조절하기에 적합하도록 되어 있다. 경로 장치(6969)는 전파 경로를 감싸는 다층 공통 전도성 패러데이 케이지형 차폐 기술과 결합하여 비아(8879"X", 8811"X", 8812"X")처럼 공지된 도전적으로 충전된 개구의 결합 에너지 조절 방법을 이용하여 전파 에너지를 조절할 수 있다. 경로 장치 및 IC의 상호접속은 와이어 접합 상호접속, 플립 플롭 볼그래이 어래이 상호접속, 마이크로볼그래이 상호접속, 이들의 결합 또는 기타 다른 표준 산업에서 허용가능한 방법으로 이루어질 수 있다. 예를 들어, 집적 회로의 "플립 플롭"타입은 플립 상의 다른 경로와 마찬가지로 입력/출력 단자가 그 표면상의 소정 포인트에서 발생하는 것을 의미한다. IC 칩이 경로 장치(6969)에 부착될 준비가 된 후에, 칩은 경로 장치(6969)의 상부면상의 매칭 패드에 대한 솔더 범프 또는 볼에 의하여 플립오버되거나 부착될 수 있다. 선택적으로, 집적 회로는 경로 장치(6969)의 상부면의 패드에 대한 연결 와이어를 이용하여 경로 장치(6969)에 입력/출력 단자를 연결시킴으로써 와이어 접합될 수 있다.  The path arrangement 6969 is constructed using a plurality of openings, a set of multilayer energy control paths, the substrate shape being adapted to control the propagation energy. Path device 6969 is combined with a multilayer common conductive Faraday caged shielding technique to enclose the propagation path to control the binding energy of known conductively filled openings such as vias 8879 "X", 8811 "X", 8812 "X". The propagation energy can be adjusted using the method. The interconnection of the path device and the IC may be made in a wire junction interconnect, flip flop ballray array interconnect, microbolg interconnect, combinations thereof, or any other standard industry acceptable method. For example, the "flip flop" type of integrated circuit means that the input / output terminals occur at some point on their surface, just like any other path on the flip. After the IC chip is ready to be attached to the path device 6969, the chip can be flipped over or attached by solder bumps or balls to the matching pads on the top surface of the path device 6969. Optionally, the integrated circuit can be wire bonded by connecting input / output terminals to the path device 6969 using connection wires to pads on the top surface of the path device 6969.

경로 장치(6969)내의 회로는 캐패시턴스, 노이즈 억압, 및/또는 전압 댐핑을 요구하는 소스 대 부하 경로 장치 역할을 할 수 있다. 이 캐패시턴스는 경로 장치(6969)내 형성되고 삽입된 캐패시턴스 형태로 제공될 수 있다. 이 캐패시턴스는 전술한 바와 같이 한쌍의 경로 및 차폐부를 이용하여 집적 회로 부하에 결합될 수 있다. 추가 캐패시턴스가 집적 회로에 전기적으로 연결된 회로에 제공되어 전압 댐핑 및 노이즈 억제를 제공할 수 있다. 인접한 오프 칩 에너지 소스는 부하에 대한 저 인덕턴스 경로를 따라 캐패시턴스를 제공할 수 있다. 공통 차폐 경로는 오프 칩 에너지 소스 및 공통 도전성 삽입 에너지 경로 구성에 대하여 "0"볼트 회로 기준 노드로서 이용될 수 있다. The circuitry in path device 6969 can serve as a source-to-load path device requiring capacitance, noise suppression, and / or voltage damping. This capacitance can be provided in the form of a capacitance formed and inserted in the path arrangement 6969. This capacitance can be coupled to the integrated circuit load using a pair of paths and shields as described above. Additional capacitance can be provided in the circuit electrically connected to the integrated circuit to provide voltage damping and noise suppression. Adjacent off chip energy sources can provide capacitance along a low inductance path to the load. The common shield path can be used as a "0" volt circuit reference node for off chip energy sources and common conductive insertion energy path configurations.

경로 장치(6969)는 무범프 빌드업층(BBUL) 패키징을 포함하여, 산업상 공통적으로 허용될 수 있는 접속 방법 및 접속부(799A, 799B)에 의하여 집적 회로에 연 결될 수 있다. 이 기술은 높은 성능, 얇고 가벼운 패키지 그리고 저전력 소모를 가능하게 한다. BBUL 패키지에서, 실리콘 다이 또는 IC는 제1레벨 상호접속부로서 동작가능한 경로 장치를 가진 패키지에 삽입된다. 따라서, BBUL 패키지는 IC 표면에 바로 부착되지 않는다. 예를 들어, 다이 및 하나 이상의 여러 차폐부와 패키지사이의 전기적 접속은 반드시 C4 납땜 범프일 필요가 없으며 구리선으로 만들어질 수 있다. 이러한 특성은 다른 IC 패키지보다 얇고 가벼운 패키지를 만드는 한편 고성능 저전력 소모를 구현하기 위해 결합된다. BBUL은 경로 장치(6969)에 다중 실리콘 소자를 결합시키도록 제조자의 능력을 향상시킬 수 있다. Path device 6969 may be connected to the integrated circuit by connection methods and connections 799A and 799B that are commonly acceptable in the industry, including bumpless build up layer (BBUL) packaging. This technology enables high performance, thin and light packages, and low power consumption. In a BBUL package, a silicon die or IC is inserted into a package with a path device operable as a first level interconnect. Thus, the BBUL package does not attach directly to the IC surface. For example, the electrical connections between the die and one or more of the various shields and packages need not necessarily be C4 solder bumps and can be made of copper wire. These features combine to create a thinner and lighter package than other IC packages while delivering high performance and low power consumption. The BBUL can enhance a manufacturer's ability to couple multiple silicon devices to the path device 6969.

차폐된 경로(8811, 8812, 8879)는 공통 산업 기술에 의하여 IC의 각각의 에너지 소스 및 부하사이에 전기적으로 연결될 수 있어, 전파 에너지를 조절하도록 한다. 차폐부(8879)는 1055-2를 포함하는 차폐부에 도전적으로 연결될 수 있다. (8811, 8812)를 포함하는 차폐부 및 그것의 다른 도전성 부분은 연결 이전에 무극성 전하를 형성하는 각각의 상보적인 경로에 전기적으로 연결될 수 있어, 각각의 층(8811, 8812)이 에너지 전파 방향 기능을 변경하는 것을 방지하고, 층(8811, 8812)이 입력과 출력에서 출력과 입력으로 변경하는 것을 방지하도록 하는데, 이는 당업자는 인식할 것이다. Shielded paths 8811, 8812, 8879 can be electrically connected between each energy source and load of the IC by common industrial techniques, to regulate propagation energy. The shield 8879 may be conductively connected to the shield including 1055-2. The shield including 8811 and 8812 and other conductive portions thereof may be electrically connected to respective complementary paths that form nonpolar charges prior to connection, such that each layer 8811 and 8812 functions in an energy propagation direction. And to prevent layers 8811 and 8812 from changing from inputs and outputs to outputs and inputs, as will be appreciated by those skilled in the art.

도 5A, 5B 및 5C에 도시된 적층 변형예에서, 1100-IM-"C"로 표시된 810-1 및 810-2사이에 하나를 포함하는 부가된 3개의 경로(1100-IM-"X")는 배치된 밸런싱된 대칭 전체 경로 수를 1100-IM-"C"의 대향면상에 동일수로 양분될 수 있다. 1100-IM-C에 연결된 1100-IM-1 및 1100-IM-2의 추가는 공통 또는 차폐 구조(도시안됨)를 생성한다. 차폐 구조의 차폐부는 거의 동일 사이즈이거나 아닐 수 있다. 차폐부는 본 발명의 하나 이상의 실시예에 대하여 다른 차폐부와 물리적으로 격리되거나 아닐 수 있다. 따라서, 차폐부는 본 발명의 하나 이상의 실시예에 대하여 다른 차폐부와 전기적으로 또는 도전적으로 격리되거나 아닐 수 있다.In the stack variant shown in Figures 5A, 5B and 5C, an additional three paths (1100-IM- "X"), including one between 810-1 and 810-2, denoted 1100-IM- "C". Can be divided into equal numbers on the opposite surface of the 1100-IM- "C" placed balanced symmetric total path number. The addition of 1100-IM-1 and 1100-IM-2 connected to the 1100-IM-C creates a common or shielded structure (not shown). The shield of the shield structure may or may not be about the same size. The shield may or may not be physically isolated from other shields with respect to one or more embodiments of the present invention. Thus, the shield may or may not be electrically or electrically isolated from other shields with respect to one or more embodiments of the present invention.

홀수의 차폐부는 다른 차폐부를 이용하는 공통 기준 또는 노드의 형성을 가능하도록 서로 연결될 수 있다. 거의 모든 방향의 소정 수의 확장부가 결합에 이용될 수 있기 때문에, 차폐부(1100-IM-"X")의 수는 차폐부(00GS)와 같은 확장부(1099NNE, 1099SSE)를 이용하도록 구성되지 않는다. 상대적인 밸런싱 및 상보적 대칭 장치는 배런싱된 도전성 부분의 장치 기준으로서 중심 차폐부(8"XX" 또는 800/800-IM)에 대하여 형성될 수 있다. 쌍으로된 전기적으로 대향하는 상보적인 경로를 따라 또는 이 사이에서의 적어도 부분적인 플럭스 필드 상쇄는 이러한 밸런싱되었지만 시프트된 구현체에서 발생된다. 또한, 동시 표유 에너지 기생성분, 상보적 하전 억제, 물리적 및 전기적 차폐봉쇄부 및 패러데이 효과가 발생될 수 있다. 이러한 결과는 적어도 부분적으로 RF 복귀로가 대응하는 경로에 평행하거나 인접한 차폐부를 따라 자속 에너지가 이동하기 때문에 달성될 수 있다. 따라서, 자속 에너지는 복귀로에 대하여 측정되거나 관측될 수 있다.Odd shields may be connected to each other to allow formation of common criteria or nodes using other shields. Since a certain number of extensions in almost all directions can be used for the joining, the number of shields 1100-IM- "X" is not configured to use extensions 1099NNE, 1099SSE, such as shield 00GS. Do not. Relative balancing and complementary symmetrical devices may be formed with respect to the center shield 8 "XX" or 800 / 800-IM as the device reference of the balanced conductive part. At least partial flux field cancellation along or between paired electrically opposed complementary paths occurs in such balanced but shifted implementations. In addition, simultaneous stray energy parasitics, complementary charge suppression, physical and electrical shield containment, and Faraday effects can occur. This result can be achieved at least in part because the magnetic flux energy moves along the shield parallel or adjacent to the corresponding path of the RF return path. Thus, the magnetic flux energy can be measured or observed relative to the return path.

시프트된 경로는 상대적으로 밸런싱되고 예를 들어 차폐부(800/800-"X"-IM)와 같은 중심 차폐부에 대하여 상보적이고 대칭적으로 배치되며, 예를 들어 차폐부(800/800-IM)와 같은 중심에 위치한 차폐부 주위에 상보적으로 삽입된 상대적으로 시프트되고, 밸런싱되고 상보적이고 대칭된 소정 차폐부와 경로 장치를 포 함할 수 있다. The shifted paths are relatively balanced and are complementary and symmetrically arranged with respect to a central shield, such as shield 800 / 800- "X" -IM, for example shield 800 / 800-IM. Relative shifted, balanced, complementary and symmetrical shields and path arrangements may be included.

도 1A, 1B, 1C 내지 도 4I의 바람직한 실시예는 이들 "시프트된" 실시예를 포함한다. 이들 시프트된 실시예는 차폐부, 경로, 차폐부, 경로 및 차폐부를 가지는 다수층을 포함할 수 있다. 각각의 이들 다수 층은 예를 들어 공동면 변형체에 대한 것과 같이 중심 차폐부(800/800-"X"-IM)에 대하여 중심에 배치되고 상보적일 수 있으며, 전체 다수 층은 메인 중심 차폐부에 대하여 중심이 될 수 있다. 개별 차폐부가 예를 들어 소정 매칭된 경로 쌍사이로서 분리 언밸런싱을 발생시키도록 시프트될 수 있기는 하지만, 상보성 및 밸런싱이 중심 차폐부 및 메인 중심 차폐부에 대하여 유지될 수 있다. 시프팅은 중첩된 차폐부의 주변 외부의 적어도 하나의 경로의 일부를 노출시켜 기생성분을 허용하고 예를 들어 임피던스 특성을 변경시키도록 한다.Preferred embodiments of Figures 1A, 1B, 1C-4I include these "shifted" embodiments. These shifted embodiments can include multiple layers with shields, paths, shields, paths and shields. Each of these multiple layers may be centered and complementary to the central shield 800 / 800- "X" -IM, such as for a coplanar variant, for example, and the entire multiple layers may be Can be central to Although individual shields may be shifted to generate separate unbalance, for example, between certain matched pairs of paths, complementarity and balancing may be maintained for the center shield and the main center shield. The shifting exposes a portion of at least one path outside the periphery of the overlapping shield to allow parasitic components and change eg impedance characteristics.

예를 들어, 소정 경로는 좌측으로 5포인트 시프트될 수 있다. 이러한 시프팅은 중심 차폐부에 대하여 매칭된 쌍에서 발생될 수 있으며, 따라서 대향하는 극성의 인정한 매칭 쌍 경로는 5포인트 시프트되거나, 5개의 인접한 대향 극성의 경로는 1포인트 시프트되어 상보성과 밸런싱을 유지할 수 있도록 한다. 또한, 경로는 중첩된 차폐부의 주변내에 유지되는데, 그럼에도 불구하고 하부로 시프트될 수 있다. 그럼에도 불구하고, 차폐부 하부로의 상기와 같은 시프트는 배런싱을 이루도록 할 수 있다. 그러나, 도시되지 않은 어떤 실시예는 경로가 차폐부의 중심쪽으로 당겨지고 밸런싱 또는 언밸런싱 상태에서 유도성 동작과 같은 상이한 전기 특성을 나타내는 차폐부를 유지하는 상황을 포함할 수 있다. For example, a given path may be shifted five points to the left. Such shifting can occur in matched pairs with respect to the center shield, so that the recognized matching pair paths of opposing polarities are shifted by 5 points, or the paths of five adjacent opposing polarities are shifted by 1 point to maintain complementarity and balancing. To help. In addition, the path remains within the perimeter of the overlapping shield, which can nevertheless shift down. Nevertheless, such a shift down to the shield may result in balancing. However, some embodiments, not shown, may include situations in which the path is pulled toward the center of the shield and maintains the shield exhibiting different electrical characteristics such as inductive operation in a balanced or unbalanced state.                     

도 6에서, 구현체(6900), 도전성 에너지 경로, 절연된 에너지 소스, 절연된 에너지 이용 부하 및 절연된 공통 도전성 경로를 포함하는 적층된 다수 회로를 도시한다. 도전성 에너지 경로는 예를 들어 납땜 또는 이와 유사한 방식과 같은 도전성 결합 물질에 의하여 실시예(6900)에 도전적으로 결합될 수 있다. 비아(315), 기판 표면 하부에 연속하는 도전성 경로는 도전성 경로들에 결합될 수 있으며, 에너지를 전파하는 인접 도전성 경로로서 역할하는 도전성 물질을 포함할 수 있다. 절연된 공통 도전성 경로는 절연된 에너지 소스 또는 절연된 에너지 이용 부하에 직접 연결되지 않을 수 있다. 전술한 바와 같이, 실시예(6900)는 각각 전기적으로 절연된 전극 및 차폐부를 포함하는 4개의 다수 경로를 포함할 수 있다. 차폐부는 도전적으로 결합될 수 있다. 도전적으로 결합된 차폐부는 도전성 결합 물질을 이용하여 전극에 직접 도전적으로 결합되지 않은 절연된 공통 도전 경로에 외부적으로 결합될 수 있다. 도 6에 도시된 바와 같이, 전극(815-1, 800-1-IM, 810-1)은 802GA, 802GB에 도전적으로 결합될 수 있다. 전극(815-2, 800-2-IM, 810-2)은 902GA, 902GB에 도전적으로 결합될 수 있다. 이들 결합은 제 1다수 전극 또는 제 2다수 전극에 도전적으로 결합되지 않을 수 있다. 이 구성에서, 두 절연된 회로는 도 6의 REF1 및 REF2와 같은 두 절연된 회로는 격리되고 분리된 전압 기준 및 절연된 공통 임피던스 경로를 이용할 수 있다. In FIG. 6, multiple stacked circuits are shown including implementation 6900, conductive energy paths, insulated energy sources, insulated energy utilization loads, and insulated common conductive paths. The conductive energy path may be conductively coupled to embodiment 6900 by a conductive bonding material such as, for example, soldering or the like. Via 315, a conductive path continuous below the substrate surface, may be coupled to conductive paths and may include a conductive material that serves as an adjacent conductive path for propagating energy. The insulated common conductive path may not be directly connected to an isolated energy source or an isolated energy utilizing load. As noted above, embodiment 6900 may include four multiple paths, each including electrically insulated electrodes and shields. The shield can be conductively coupled. The conductively coupled shield can be externally coupled to an insulated common conductive path that is not directly conductively coupled to the electrode using a conductive bonding material. As shown in FIG. 6, the electrodes 815-1, 800-1-IM, and 810-1 may be conductively coupled to 802GA and 802GB. The electrodes 815-2, 800-2-IM, and 810-2 may be conductively coupled to 902GA and 902GB. These bonds may not be conductively coupled to the first or second plurality of electrodes. In this configuration, two isolated circuits may use two isolated circuits, such as REF1 and REF2 of FIG. 6, with isolated and separate voltage references and isolated common impedance paths.

도 7에서, 구현체(3210), 도전성 에너지 경로, 절연된 에너지 소스, 절연된 에너지 이용 부하 및 절연된 공통 도전성 경로를 포함하는 적층된 공동면 다수 회로를 도시한다. 도전성 에너지 경로는 도전성 결합 물질에 의하여 실시예(3210)에 도전적으로 결합될 수 있다. 비아(315), 기판 표면 하부에 연속하는 도전성 경로는 도전성 경로들에 결합될 수 있으며, 에너지를 전파하는 인접 도전성 경로로서 역할하는 도전성 물질을 포함할 수 있다. 절연된 공통 도전성 경로는 절연된 에너지 소스 또는 절연된 에너지 이용 부하에 직접 연결되지 않을 수 있다. 전술한 바와 같이, 실시예(3210)는 각각 전기적으로 절연된 전극 및 차폐부를 포함하는 4개의 다수 경로를 포함할 수 있다. 도전적으로 결합된 차폐부는 이 공동면 구조에서 전극에 제 1 및 제 2다수 전극에 직접 도전적으로 결합되지 않은 절연된 공통 에너지 경로에 외부적으로 결합될 수 있다. 제 3다수 전극(815-1, 800-1-IM, 810-1)은 802GA, 802GB에 도전적으로 결합될 수 있고, (815-2, 800-2-IM, 810-2)는 902GA, 902GB에 도전적으로 결합될 수 있으며, 제 1다수 전극 또는 제 2다수 전극에 도전적으로 결합되지 않을 수 있다. 이 구성에서, 두 절연된 회로는 도 7의 REF1 및 REF2와 같은 격리되고 분리된 전압 기준, 분리되고 각각 절연된 공통 임피던스 경로 및 적어도 하나의 분리된 각각의 저인덕턴스 경로를 이용할 수 있다.In FIG. 7, a stacked cavity planar multiple circuit is shown including an implementation 3210, a conductive energy path, an isolated energy source, an isolated energy utilization load, and an isolated common conductive path. The conductive energy path may be conductively coupled to embodiment 3210 by a conductive bonding material. Via 315, a conductive path continuous below the substrate surface, may be coupled to conductive paths and may include a conductive material that serves as an adjacent conductive path for propagating energy. The insulated common conductive path may not be directly connected to an isolated energy source or an isolated energy utilizing load. As noted above, embodiment 3210 may include four multiple paths, each including electrically insulated electrodes and shields. The conductively coupled shield can be externally coupled to an insulated common energy path that is not conductively coupled to the first and second multiple electrodes to the electrodes in this cavity surface structure. The third plurality of electrodes 815-1, 800-1-IM, and 810-1 may be conductively coupled to 802GA and 802GB, and 815-2, 800-2-IM, and 810-2 may be 902GA, 902GB. It may be conductively coupled to, and may not be conductively coupled to the first or second electrodes. In this configuration, the two isolated circuits may use isolated and isolated voltage references such as REF1 and REF2 of FIG. 7, separate and insulated common impedance paths, and at least one separate respective low inductance path.

도 4A 내지 도 7에서, 단자 전극(890A, 890B, 891A, 891B, 802GA, 802GB, 902GA, 902GB)은 단일체 또는 다중층일 수 있다. 단자 전극(802GA, 802GB, 902GA, 902GB)은 신터링된 바디의 각각의 다른 부분에 배치될 수 있다. 각각의 메인 바디 전극층(81 또는 80) 및 관련 전극 확장부(99/79G"X" 또는 812"X")는 관련된 단자 전극(802GA, 802GB, 902GA, 902GB, 890A, 890B, 891A, 891B)으로 연장되고 이것에 도전적으로 결합되는 전극을 한정할 수 있다.4A to 7, the terminal electrodes 890A, 890B, 891A, 891B, 802GA, 802GB, 902GA, and 902GB may be single or multiple layers. Terminal electrodes 802GA, 802GB, 902GA, 902GB may be disposed in each other portion of the sintered body. Each main body electrode layer 81 or 80 and associated electrode extension 99 / 79G "X" or 812 "X" are connected to associated terminal electrodes 802GA, 802GB, 902GA, 902GB, 890A, 890B, 891A, 891B. It is possible to define an electrode that is extended and conductively coupled to it.

본 발명은 레지스터/전압 분할기 네트워크의 중심탭에 대응하는 공동으로 연결된 차폐 구조 엘리먼트를 이용하는 많은 에너지 조절 기능에 이용될 수 있다. 이 레지스터/전압 분할기 네트워크는 여러 절연된 회로 레지스터의 비를 이용하여 구성될 수 있다. 그러나, 여러 절연된 집적 회로 레지스터는 본 발명에 따른 장치에 의하여 대체될 수 있는데, 이 장치는 예를 들어 특정 도전성/저항성 물질(799A)을 이용하거나 또는 경로 물질(799)의 저항 성질을 발생시키거나, 또는 가변되는 물리적 배치를 이용한다. 전압 분할 기능은 공통의 공유 경로 차폐 구조의 부분이 공통 경로 차폐 구조의 각각의 양쪽면에 배치된 공통 전압 기준을 한정하도록 이용될 때 존재할 수 있다.The present invention can be used for many energy conditioning functions using a jointly connected shielded structural element corresponding to a center tap of a resistor / voltage divider network. This resistor / voltage divider network can be configured using a ratio of several isolated circuit resistors. However, several insulated integrated circuit resistors can be replaced by a device according to the invention, which for example utilizes a specific conductive / resistive material 799A or generates resistive properties of the path material 799. Or use a variable physical arrangement. The voltage division function may be present when portions of the common shared path shielding structure are used to define a common voltage reference disposed on each side of each of the common path shielding structures.

실시예에서, 제조 중에 초기 수직으로 적층되거나 또는 전술한 바와 같이 공동면에 쌍을 이루거나, 상보적인 경로 쌍의 수는 물리적 도는 전기적 병렬 성질을 가진 다수 경로 엘리먼트를 발생시키도록 소정 방식으로 다중화될 수 있다. In an embodiment, the number of path pairs complemented or initially complemented vertically during manufacture, or paired in the cavity surface as described above, may be multiplexed in a predetermined manner to produce multiple path elements having physical or electrical parallelism. Can be.

또한, 도시되지는 않았지만, 본 발명의 장치는 실리콘에 조립될 수 있으며 집적 회로 마이크로프로세서 회로 또는 마이크로프로세서 칩 패키징에 직접 통합될 수 있다. 화학 기상 증착(CVD)을 포함하여 도금, 스퍼터링, 증기적, 전기적, 스크리닝, 스텐실링, 진공 및 화학적인 방법과 같은 도전성 물질을 전기적으로 증착하는 적당한 방법이 이용될 수 있다. In addition, although not shown, the device of the present invention may be assembled in silicon and directly integrated into an integrated circuit microprocessor circuit or microprocessor chip packaging. Suitable methods for electrically depositing conductive materials such as plating, sputtering, vapor, electrical, screening, stenciling, vacuum, and chemical methods can be used, including chemical vapor deposition (CVD).

소정 실시예가 "상부" 또는 "위에", 또는 "상부" 또는 "아래" 또는 기타 다른 위치 또는 방향 설명으로서 위치에 대하여 설명되었지만, 이러한 설명은 단지 이해를 돋기 위한 것일 뿐 이에 한정하고자 하는 것은 아니다. 본 발명은 다수의 여러 실시예로 구현될 수 있는데, 전자 어셈블리용 에너지 조절기, 에너지 조절 기판, 집적 회로 패키지, 전자 어셈블리 또는 에너지 조절 시스템 형태의 전자 시스템으로서의 에너지 조절 실시예를 포함하며, 여러 방법을 이용하여 조립될 수 있다. 기타 실시예는 당업자에게 명백할 것이다. While certain embodiments have been described with respect to positions as "top" or "above", or "top" or "bottom" or any other position or orientation description, these descriptions are for illustrative purposes only and are not intended to be limiting. The invention may be implemented in a number of different embodiments, including energy regulation embodiments as an electronic system in the form of an energy regulator for an electronic assembly, an energy conditioning substrate, an integrated circuit package, an electronic assembly or an energy conditioning system, and Can be assembled using. Other embodiments will be apparent to those skilled in the art.

삭제delete

본 발명은 적어도 하나의 디커플링 기능, 순시 억제 기능, 노이즈 제거 기능, 에너지 차단 기능 및 에너지 억제 기능으로부터 선택된 효율적이고 대칭적으로 밸런싱되고 지속될 수 있는 동시 에너지 조절 기능을 제공하는 거의 모든 회로에 이용될 수 있는 분리 또는 비분리 소자에 결합된 다른 엘리먼트를 추가로 포함할 수 있는 간단한 에너지 경로 장치를 이용하는 자급식 에너지 조절 장치를 제공할 수 있는 효과가 있다.The present invention can be used in almost any circuit providing an efficient, symmetrically balanced and sustainable simultaneous energy regulation function selected from at least one decoupling function, instantaneous suppression function, noise canceling function, energy cutoff function and energy suppression function. It is effective to provide a self-contained energy control device using a simple energy path device that can further include other elements coupled to a discrete or non-isolated device.

Claims (46)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 적어도 제 1 및 제 2 다수 경로를 포함하며, At least a first and a second plurality of paths, 상기 제 1 다수 경로는, 서로 전기적으로 절연되고 상호 상보적인 위치에 배치된, 적어도 한쌍의 경로들을 포함하고, The first plurality of paths comprising at least a pair of paths, which are disposed in mutually complementary and electrically isolated positions from each other, 적어도 제 1 경로 개수의 상기 제 2 다수 경로는 제 2 경로 개수의 상기 제 2 다수 경로로부터 전기적으로 절연되게 배치되며, 상기 제 2 다수 경로는 상기 제 1 다수 경로와 전기적으로 절연된 적어도 2개의 경로들을 포함하고, The second multipath of at least a first number of paths is arranged to be electrically insulated from the second multipath of a second number of paths, and the second multipath is at least two paths electrically insulated from the first plurality of paths Including them, 상기 제 1 경로 개수의 상기 제 2 다수 경로의 적어도 2개의 경로들은 서로 전기적으로 접속되며, At least two paths of the second plurality of paths of the first path number are electrically connected to each other, 상기 제 2 경로 개수의 상기 제 2 다수 경로의 적어도 2개의 경로들은 서로 전기적으로 접속되는, 전기 장치(electrical arrangement). At least two paths of the second plurality of paths of the second path number are electrically connected to each other. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 15 항에 있어서, The method of claim 15, 상기 제 1 다수 경로는 다수의 비아(via)를 포함하고,The first plurality of paths comprises a plurality of vias, 상기 제 2 다수 경로는 다수의 차폐하는 경로인, 전기 장치.The second plurality of paths are a plurality of shielding paths. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020030037467A 2002-06-12 2003-06-11 Arrangement for energy conditioning KR100940140B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US38838802P 2002-06-12 2002-06-12
US60/388,388 2002-06-12

Publications (2)

Publication Number Publication Date
KR20030096023A KR20030096023A (en) 2003-12-24
KR100940140B1 true KR100940140B1 (en) 2010-02-03

Family

ID=50114935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030037467A KR100940140B1 (en) 2002-06-12 2003-06-11 Arrangement for energy conditioning

Country Status (1)

Country Link
KR (1) KR100940140B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140497A (en) 1990-05-17 1992-08-18 Murata Manufacturing Co., Ltd. Composite electronic component and frequency adjustment method of the same
KR20020033638A (en) * 1999-06-15 2002-05-07 추후보정 Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
KR20030049919A (en) * 2001-12-17 2003-06-25 엘지전자 주식회사 Electro Magnetic Wave Reducing Circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140497A (en) 1990-05-17 1992-08-18 Murata Manufacturing Co., Ltd. Composite electronic component and frequency adjustment method of the same
KR20020033638A (en) * 1999-06-15 2002-05-07 추후보정 Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
KR20030049919A (en) * 2001-12-17 2003-06-25 엘지전자 주식회사 Electro Magnetic Wave Reducing Circuit

Also Published As

Publication number Publication date
KR20030096023A (en) 2003-12-24

Similar Documents

Publication Publication Date Title
US9373592B2 (en) Arrangement for energy conditioning
US9019679B2 (en) Arrangement for energy conditioning
US6687108B1 (en) Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
US7274549B2 (en) Energy pathway arrangements for energy conditioning
US7110235B2 (en) Arrangement for energy conditioning
US7106570B2 (en) Pathway arrangement
US6894884B2 (en) Offset pathway arrangements for energy conditioning
US20020131231A1 (en) Energy pathway arrangements for energy conditioning
KR100912744B1 (en) An energy pathway arrangements and a method of making an energy pathway arrangements
KR100940140B1 (en) Arrangement for energy conditioning
CA2450322A1 (en) Arrangement for energy conditioning
KR100433321B1 (en) Universal energy conditioning interposer with circuit architecture
JP2004536452A (en) Arrangement for energy regulation
CN1849053A (en) Arrangement for energy conditioning

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee