KR100433321B1 - Universal energy conditioning interposer with circuit architecture - Google Patents

Universal energy conditioning interposer with circuit architecture Download PDF

Info

Publication number
KR100433321B1
KR100433321B1 KR10-2002-7001499A KR20027001499A KR100433321B1 KR 100433321 B1 KR100433321 B1 KR 100433321B1 KR 20027001499 A KR20027001499 A KR 20027001499A KR 100433321 B1 KR100433321 B1 KR 100433321B1
Authority
KR
South Korea
Prior art keywords
conductive
electrodes
energy
electrode
shielding
Prior art date
Application number
KR10-2002-7001499A
Other languages
Korean (ko)
Other versions
KR20020035845A (en
Inventor
앤쏘니에이.앤쏘니
Original Assignee
엑스2와이 어테뉴에이터스, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/460,218 external-priority patent/US6331926B1/en
Priority claimed from US09/579,606 external-priority patent/US6373673B1/en
Priority claimed from US09/594,447 external-priority patent/US6636406B1/en
Application filed by 엑스2와이 어테뉴에이터스, 엘.엘.씨 filed Critical 엑스2와이 어테뉴에이터스, 엘.엘.씨
Publication of KR20020035845A publication Critical patent/KR20020035845A/en
Application granted granted Critical
Publication of KR100433321B1 publication Critical patent/KR100433321B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves

Abstract

본 발명은 단독 또는 조합된 형태의 단일의 복수의 집적 회로 칩과 같이, 그러나 이에 한정되지 않는 능동 전자 구성 요소와, 에너지 이용 부하를 제공하는 전도성 에너지 통로를 수용하여 에너지 소스로부터 및 이에 이르는 탑재 기판, 기판 모듈, 인쇄 회로 기판, 집적 회로 칩 또는 기타 기판으로 구성될 수 있는 요소와의 사이를 상호 접속하기 위한 인터포저 기판에 관한 것이다. 또한, 상기 인터포저는 에너지 및 EMI 조절 및 보호를 위한 전도성 통로를 갖춘 다층의 범용 다기능성 공통 전도성 차폐 구조를 구비하며, 집적 회로 소자 패키징에 관련되어 있는 바와 같이 에너지 조절을 위한 회로 구조를 가진 그룹화되고 활성화된 전도성 통로 전극 사이에 원활한 에너지 상호 작용을 허용하고 동시에 차폐 처리할 수 있는 구조의 통상적으로 공유되고 중심에 배치된 전도성 통로 또는 전극을 구비한다. 본 발명은 능동 전자 구성 요소 및 다층 회로 가트 사이에서 사용될 수 있다. 상기 인터포저를 제조하는 방법은 제공되지 않고 있지만, 이미 존재하거나 개발될 예정인 개인 또는 재산 구성 방법론으로 변경될 수 있다.The present invention is intended to provide an electronic device, such as, but not limited to, a single plurality of integrated circuit chips, alone or in combination, and a mounting substrate to and from an energy source that accommodates conductive energy paths providing an energy utilization load. And an interposer substrate for interconnecting elements that may be composed of a substrate module, a printed circuit board, an integrated circuit chip, or other substrate. In addition, the interposer has a multi-layered, general purpose multifunctional common conductive shielding structure with conductive passageways for energy and EMI regulation and protection, and grouping with a circuit structure for energy regulation as related to integrated circuit device packaging. And a commonly shared and centered conductive passageway or electrode of a structure that allows for smooth energy interaction between the activated and activated conductive passageway electrodes and at the same time can be shielded. The present invention can be used between active electronic components and multilayer circuit guts. A method of manufacturing the interposer is not provided, but may be changed to an individual or property construction methodology that already exists or is to be developed.

Description

회로 구조를 갖춘 범용 에너지 조절 인터포저{UNIVERSAL ENERGY CONDITIONING INTERPOSER WITH CIRCUIT ARCHITECTURE}UNIVERSAL ENERGY CONDITIONING INTERPOSER WITH CIRCUIT ARCHITECTURE}

인터포저 구조는 단일 칩 모듈(SCM) 및 다중 칩 모듈(MCM)의 제조 공정에 사용되어 하나 이상의 집적 회로 칩(IC)을 인쇄 회로 기판, 분리형 IC 전자 패키징, 또는 기타 기판에 전기적으로 접속시킬 수 있다. 인터포저는 에너지 소스와 IC와 같은 에너지 이용 부하 사이에 위치하는 수용된 내부 인터포저 전도성 통로를 따라 전달하는 다양한 형태의 에너지를 조절한다. 이 인터포저는 IC 칩과 PC 기판 또는 모재 사이에, 그리고 필요에 따라서는 인터포저 자체에 탑재된 상이한 능동 구성 요소 칩 사이에 에너지 경로를 제공한다.Interposer structures can be used in the manufacturing process of single chip modules (SCMs) and multiple chip modules (MCMs) to electrically connect one or more integrated circuit chips (ICs) to printed circuit boards, discrete IC electronic packaging, or other substrates. have. The interposer regulates various forms of energy passing along the contained internal interposer conductive passageway located between the energy source and an energy consuming load such as an IC. This interposer provides an energy path between the IC chip and the PC substrate or substrate and, if desired, between the different active component chips mounted on the interposer itself.

다중 칩 모듈(Multi Chip Module; MCM)의 IC 칩의 상호 접속 및 패키징에 대한 종래 기법의 주된 단점은 통상적인 다중 칩 모듈에 사용된 기판의 두께가 얇기 때문에 발생하며, 그 결과 IC 칩으로 에너지 공급은 비교적 높은 임피던스를 가진다. 이는 원하지 않는 잡음, 에너지 손실 및 과잉 열에너지 생성에 이른다. 이들 문제점은 관련성이 있고, 인터포저 기판을 통해 통로를 따라 에너지를 안내 또는 전달하는 경우에 시스템의 완전성에 대해 중요할 수 있다.The main drawback of conventional techniques for the interconnection and packaging of IC chips in Multi Chip Modules (MCMs) arises from the thin thickness of the substrates used in conventional multi chip modules, resulting in energy supply to the IC chips. Has a relatively high impedance. This leads to unwanted noise, energy loss and excess thermal energy generation. These problems are relevant and can be important for the integrity of the system when guiding or delivering energy along a passageway through an interposer substrate.

전기 시스템은 지난 10여년에 걸쳐 짧은 생산 수명 사이클을 경험하였다. 바로 2년 전에 만들어진 시스템도 동일한 응용품의 제3 및 제4 세대 변화에 대해구식으로 여겨질 수 있다. 따라서, 수동 전자 구성 요소 및 이들 시스템 속으로 형성된 회로는 매우 신속하게 진화될 필요가 있다. 그러나, 수동 전자 구성 요소의 진화가 보조를 맞추지 못했다. 컴퓨터 또는 다른 전자 시스템의 성능은 통상적으로 그 최저속 능동 요소의 동작 주파수에 의해 제약을 받았다. 현재까지, 이들 요소는 전체 시스템의 특정 기능 및 계산을 제어했던 마이크로 프로세서 및 메모리 부품이었다. 그럼에도 불구하고, 신세대의 마이크로 프로세서, 메모리 부품 및 이들의 데이터가 등장함에 따라, 초점은 변경되었다. 산업계에 가해진 강력한 압력은 시스템 사용자에게 향상된 처리 에너지 및 속도를 감소하는 유닛 비용으로 제공하는 것이다. 이들 환경에서 발생된 EMI도 역시 국제 방출 및/또는 감응성 요건을 충족시키기 위해 제거되거나 최소화되어야만 한다.Electrical systems have experienced short production life cycles over the last decade. Systems built just two years ago can be considered outdated for third and fourth generation changes in the same application. Thus, passive electronic components and circuits formed into these systems need to evolve very quickly. However, the evolution of passive electronic components has not kept pace. The performance of a computer or other electronic system is typically limited by the operating frequency of its slowest active element. To date, these elements have been microprocessor and memory components that have controlled certain functions and calculations of the overall system. Nevertheless, with the advent of new generation microprocessors, memory components and their data, the focus has changed. The strong pressure on the industry is to provide system users with improved processing energy and reduced unit costs. EMI generated in these environments must also be removed or minimized to meet international emission and / or sensitivity requirements.

프로세서 동작 주파수(속도)는 이제 초고속 RAM(Random Access Memory) 구조의 개발 및 보급에 의해 일치되고 있다. 이러한 약진은 전체 시스템 동작 주파수(속도)를 향상시켜 1 ㎓급을 지났다. 그러나, 이와 동일한 기간 동안에, 수동 구성 요소 기술은 이들 새로운 약진을 따라잡지 못했고 구성 및 성능의 단계적인 변화만을 만들었다. 수동 구성 요소 구조에 대한 이러한 진보 및 변화는 주로 구성 요소 사이즈 감소, 별도의 구성 요소 전극 레이어링, 유전체 발견 및 소자 제조 기법의 변형 또는 유닛 생산 사이클 시간을 감소시키는 생산 속도에만 주로 초점을 두었다.Processor operating frequency (speed) is now matched by the development and dissemination of ultrafast random access memory (RAM) architectures. This breakthrough has boosted the overall system operating frequency (speed) to over 1 GHz. However, during this same period, passive component technology did not keep up with these new breakthroughs and only made gradual changes in configuration and performance. These advances and changes to the passive component structure mainly focus on production speeds that reduce component size, separate component electrode layering, dielectric discovery and modification of device fabrication techniques, or reduce unit production cycle times.

이 외에도, 이러한 높은 주파수에서, 에너지 통로는 통상적으로 활성화된 시스템 내에서 전기적으로 및 자기적으로 함께 조화되고 평형을 유지면서 동작하는전기적 보상 요소 또는 요소들로서 그룹화되거나 쌍으로 형성되어야 한다. 종래 기술의 구성 요소를 이용하여 라인 상태로 에너지를 전달하려는 시도는 EMI, RFI, 및 용량성 및 유도성 기생 성분의 형태로 상당한 수준의 간섭에 이르렀다. 이러한 증가는 부분적으로는 관련 전기 회로로 간섭을 일으키거나 유도하는 수동 구성 요소의 제조 불균형 및 성능 결함에 원인이 있다.In addition to these high frequencies, energy paths typically have to be grouped or paired as electrical compensation elements or elements that work together and balance electrically and magnetically in an activated system. Attempts to deliver energy in line state using prior art components have led to significant levels of interference in the form of EMI, RFI, and capacitive and inductive parasitics. This increase is partly due to manufacturing imbalances and performance defects in passive components that cause or induce interference in related electrical circuits.

이들 문제는 수동 구성 요소에 대하여 새로운 산업계의 초점을 만들었지만, 불과 몇년 전만해도 그러한 초점은 주로 능동 구성 요소에 의해 공통 기준부 또는 그라운드 경로, 에너지 서지 또는 인간으로부터의 급변동 전압 변동, 다른 전자기파 발생 장치의 양측에 위치한 전압 불균형과 같은 소스 및 상태로부터 생긴 간섭에 관한 것이다.These problems created a new industry focus on passive components, but only a few years ago such focus was mainly caused by active components, such as common reference or ground paths, energy surges or sudden fluctuations in voltage fluctuations from humans, and other electromagnetic waves. It relates to interference from sources and conditions, such as voltage imbalances located on both sides of the device.

보다 고속 작동 속도에서는, EMI는 또한 EMI로부터의 차폐 처리를 하는 것이 바람직한 전기적 회로 통로 자체로부터 발생될 수 있다. 차동 및 공통 모드 잡음 에너지가 발생될 수 있고, 케이블, 회로 기판 트랙 또는 자취(trace)를 따라, 그리고 그 주위로 횡단하고, 대부분의 고속 전송 라인 또는 버스 라인 통로를 따라 횡단한다. 대부분의 경우에, 하나 이상의 이들 임계 에너지 전도체는 안테나로서 역할을 할 수 있고, 따라서 이들 전도체로부터 방사하여 상기 문제점을 더욱 더 심화시키는 에너지 장을 생성한다. EMI 간섭의 다른 소스는 능동 실리콘 구성 요소가 동작하거나 스위치 작동할 때 이들 구성 요소로부터 발생된다. SSO와 같은 이들 문제점은 회로 방해의 유명한 원인이다. 다른 문제점은 전기 회로에 또는 전기 회로 상으로 자유롭게 결합하고, 높은 주파수에서는 현저한 간섭을 일으키는 차폐 처리되지 않은 기생 에너지를 포함한다.At higher operating speeds, EMI can also be generated from the electrical circuit path itself, which is desirable to shield from EMI. Differential and common mode noise energy can be generated, traversing along and around cables, circuit board tracks or traces, and traversing along most high speed transmission line or bus line passages. In most cases, one or more of these critical energy conductors can serve as antennas, thus generating energy fields that radiate from these conductors to further exacerbate the problem. Another source of EMI interference comes from these components when the active silicon component operates or switches. These problems, such as SSO, are a popular cause of circuit disturbances. Other problems include unshielded parasitic energy that freely couples to or onto the electrical circuit and causes significant interference at high frequencies.

출원인에 의한 2000년 4월 28일 자로 출원된 미국 특허 출원 제09/561,283호, 2000년 5월 26일 자로 출원된 미국 특허 출원 제09/579,606호, 2000년 6월 15일 자로 출원된 미국 특허 출원 제09/594,447호는 2000년 4월 28일 자로 출원된 미국 임시 출원 제60/200,327호, 2000년 5월 12일 자로 출원된 미국 임시 출원 제60/203,863호, 2000년 6월 30일 자로 출원된 미국 임시 출원 제60/215,314호와 더불어 일련의 별도의 다기능성 에너지 컨디셔너에 대한 연속적인 개량 형태에 관한 것이다. 이들 다기능성 에너지 컨디셔너는 에너지 운반 전도성 통로에 수용된 활성화된 쌍을 이룬 전도성 통로 전극과 동시에 상호 작용할 수 있는 구조의 통상적으로 공유되어 중심에 배치된 전도성 전극을 구비하고 있다. 이러한 에너지 운반 전도성 통로는 서로에 대해 정반대의 위상 또는 충전 방식으로 작동할 수 있고, 물리적 차폐 처리에 의해 서로에 대해 분리된다.US patent application Ser. No. 09 / 561,283, filed April 28, 2000, US patent application Ser. No. 09 / 579,606, filed May 26, 2000, US patent, filed Jun. 15, 2000 Application No. 09 / 594,447 filed US Provisional Application No. 60 / 200,327, filed Apr. 28, 2000, US Provisional Application No. 60 / 203,863, filed May 12, 2000, June 30, 2000 In addition to US Provisional Application No. 60 / 215,314, which is filed, it relates to a series of continuous improvements to a series of separate multifunctional energy conditioners. These multifunctional energy conditioners have a commonly shared and centered conductive electrode of a structure that can simultaneously interact with an activated paired conductive passageway electrode housed in an energy carrying conductive passageway. These energy carrying conductive passages can operate in opposite phase or charging manners with respect to each other and are separated from each other by physical shielding treatment.

본 발명은 그룹화되고 활성화된 전도성 통로 사이의 디커플링 동작부와 같이 원활한 에너지 전달을 할 수 있고 동시에 차폐시키는 통상적으로 공유되어 중심에 배치된 전도성 통로 또는 전극을 구비한 에너지 및 EMI 조절 및 보호용 전도성 통로를 가진 다층의 범용 다기능성 공통 전도성 차폐 구조를 포함한 회로 인터포저에 관한 것이다. 본 발명은 집적 회로(IC) 소자 패키징 또는 직접 탑재형 IC 모듈에 관련되어 있는 바와 같이 에너지 조절을 위한 것이며, 보다 구체적으로는 에너지 소스 및 에너지 이용 부하의 기점 및 종점인 에너지 통로를 가진 IC 및 이들의 구성 요소 패키징 및/또는 외부 에너지 회로 접속부 또는 기타 기판 사이의 상호 접속 매체로서, 인쇄 회로 기판, IC 소자 패키징 또는 직접 탑재형 IC 모듈에 에너지 이용 집적 회로 칩을 상호 접속하기 위한 것이다.The present invention provides energy and EMI conditioning and protection conductive passages with conventionally shared and centrally disposed conductive passageways or electrodes capable of smooth energy transfer and simultaneously shielding, such as decoupling operations between grouped and activated conductive passageways. A circuit interposer comprising a multi-layer, general purpose multifunctional common conductive shielding structure is provided. DETAILED DESCRIPTION The present invention is for energy regulation as related to integrated circuit (IC) device packaging or directly mounted IC modules, and more particularly ICs having energy paths that are the origin and end points of energy sources and energy consuming loads and these An interconnect medium between component packaging and / or external energy circuit connections or other substrates, for interconnecting energy utilizing integrated circuit chips to printed circuit boards, IC element packaging, or directly mounted IC modules.

더욱 구체적으로는, 본 발명에 의해, 쌍을 이룬 또는 이웃하는 전도성 통로 또는 전극이 서로에 대해 조화로운 방식으로, 그러나 반대의 위상을 가지거나 충전되는 방식으로 각각 동작할 수 있다. 본 발명은 회로에 배치되어 활성화되는 경우에 소스와 에너지 이용 부하 사이에 분명하게 평평한, 즉 평형을 이룬 전압 공급을 유지하면서 EMI 필터링 및 서지 보호의 그런 형태로 에너지 조절을 하게 된다. 또한, 본 발명의 다양한 실시 형태는 본 발명이 회로 내에서 수동으로 동작되고 있을 때 방해 에너지 기생 성분을 회로 시스템으로 복귀시키는 일없이 SSO(동시 스위칭 동작) 상태에서 지속적인 평형을 유지하면서, 바이패싱, 디커플링, 에너지 저장을 포함하는 에너지 조절 기능을 동시에 그리고 효과적으로 제공할 수 있다.More specifically, according to the present invention, paired or neighboring conductive passages or electrodes can each operate in a harmonious manner with respect to each other, but in a manner having opposite phases or being charged. The invention allows energy regulation in the form of EMI filtering and surge protection while maintaining a clearly flat, ie balanced voltage supply between the source and the energy consuming load when placed in the circuit and activated. Furthermore, various embodiments of the present invention provide for bypassing, while maintaining continuous equilibrium in an SSO (simultaneous switching operation) state without returning the disturbing energy parasitic component to the circuit system when the invention is being operated manually in the circuit. It can simultaneously and effectively provide energy conditioning functions including decoupling, energy storage.

도 1A는 패밀리 다기능성 에너지 컨디셔너의 일 실시 형태에 대한 분해 사시도이다.1A is an exploded perspective view of one embodiment of a family multifunctional energy conditioner.

도 1B는 도 1A에 도시된 패밀리 다기능성 에너지 컨디셔너의 다른 실시 형태에 대한 분해 사시도이다.1B is an exploded perspective view of another embodiment of the family multifunctional energy conditioner shown in FIG. 1A.

도 2는 대형의 전기 시스템에 배치되어 활성된 경우에 도 1A 및 도 1B의 물리적 구조를 개략적으로 보여주는 회로이다.FIG. 2 is a circuit diagram schematically showing the physical structure of FIGS. 1A and 1B when placed and activated in a large electrical system.

도 3은 패러데이 케이지형 전도체 차폐 구조와 바이패스 전도성 통로 전극의 일부를 포함한 일부의 홀이 없는 실시 형태 요소의 일부분에 대한 평면도이다.3 is a plan view of a portion of a portionless holeless embodiment element including a portion of a Faraday caged conductor shield structure and a portion of the bypass conductive passageway electrode.

도 4는 홀이 없는 상호 접속된 평행한 공통 전도성 차폐 구조를 포함하는 형패러데이 케이지형 전도체 차폐 구조를 형성하는 홀이 없는 실시 형태 요소의 일부분의 분해 사시도이다.4 is an exploded perspective view of a portion of a holeless embodiment element that forms a Faraday caged conductor shield structure including a holeless interconnected parallel common conductive shield structure.

도 5A는 외측 이미지 차폐를 갖춘 본 발명의 구성에 사용되는 회로 구조의 홀이 없는 다층 바이패스 구성의 분해 횡단면도이다.5A is an exploded cross-sectional view of a holeless multilayer bypass configuration of the circuit structure used in the configuration of the present invention with outer image shielding.

도 5B는 도 5A에서 도시되어 있는 층상 바이패스를 90°로 회전시킨 제2 분해 횡단면도이다.FIG. 5B is a second exploded cross-sectional view of rotating the layered bypass shown in FIG. 5A by 90 °.

도 6A는 외측 이미지 차폐를 갖춘 본 발명의 실시 형태의 층상 구성에 대한 분해 횡단면도이다.6A is an exploded cross sectional view of a layered configuration of an embodiment of the present invention with an outer image shield.

도 6B는 볼 그리드 상호 접속 대신에 와이어 리드선(wirelead) 또는 핀 상호 접속을 이용하는 집적 회로 패키지의 일부분 속으로 배치된 집적 회로 다이 위에 탑재된 도 6A에 도시된 인터포저 구성의 부분도이다.FIG. 6B is a partial view of the interposer configuration shown in FIG. 6A mounted over an integrated circuit die disposed into a portion of an integrated circuit package using wirelead or pin interconnects instead of ball grid interconnects.

도 7은 인터포저 구성의 평면도이다.7 is a plan view of an interposer configuration.

도 8A는 도 7에 도시된 다른 인터포저 구성의 횡단면도이다.8A is a cross-sectional view of another interposer configuration shown in FIG. 7.

도 8B는 볼 그리드 상호 접속부가 도시되어 있는 집적 회로 패키지와 집적 회로 다이 사이에 탑재된 도 7에 도시된 인터포저 구성의 부분 횡단면도이다.FIG. 8B is a partial cross-sectional view of the interposer configuration shown in FIG. 7 mounted between the integrated circuit package and the integrated circuit die in which the ball grid interconnect is shown.

도 9는 도 8A의 땜납 볼 상호 접속부의 상세도이다.9 is a detailed view of the solder ball interconnect of FIG. 8A.

도 10은 에너지 조절을 지원하는 데에 사용되는 외부에 탑재된 개별 어레이를 갖춘 종래 기술의 인터포저를 개략적으로 보여주는 집적 회로 패키지의 부분적인 외부 평면도이다.10 is a partial outer plan view of an integrated circuit package schematically illustrating a prior art interposer with externally mounted individual arrays used to support energy regulation.

도 11은 도 10에 유사하게 도시되어 있지만, 종래 기술의 인터포저를 가지고 있지 않고, 볼 그리드 상호 접속부가 도시되어 있는 집적 회로 패키지와 집적 회로 다이 사이에 배치된 새로운 발명을 가진 집적 회로 패키지의 부분적인 외부 평면도이다.FIG. 11 is similarly shown in FIG. 10, but does not have a prior art interposer, but is part of an integrated circuit package with a new invention disposed between an integrated circuit package and an integrated circuit die in which a ball grid interconnect is shown. Exterior floor plan.

전술한 바에 기초하여, 에너지 조절 뿐만 아니라 하나의 완전한 유닛에서 동시에 복수의 다른 기능을 허용하는 공통 및 중심에 배치된 전도성 통로 또는 전극을 그 구조의 일부로서 공유하는 에너지 전도성 통로를 갖춘 층상의 다기능성 공통 전도성 차폐 구조를 사용하는 제조형 인터포징된 회로 접속 장치를 제공할 필요성이 있었다.Based on the foregoing, multi-layered versatility with energy conductive passages sharing common and centered conductive passages or electrodes as part of the structure, allowing for energy regulation as well as allowing for multiple different functions simultaneously in one complete unit There was a need to provide a fabricated interposed circuit connection device using a common conductive shield structure.

또한, 본 발명은 통상적으로 공유되고 중심에 배치된 전도성 통로 또는 전극을 그 구조의 일부로서 구비하는 적어도 하나의 포괄적인 실시 형태 또는 실시 형태의 변형을 포함한다.In addition, the present invention includes at least one comprehensive embodiment or modification of the embodiment, which typically comprises a shared and centered conductive passageway or electrode as part of its structure.

또한, 본 발명은 능동 칩 구조의 일부분에 동시적인 물리적 및 전기적 차폐 처리할 뿐만 아니라, 그룹화되고 활성화된 전도성 통로 사이에 미리 결정된 동시 에너지 상호 작용이 발생될 수 있게 하여 새로운 구조 내에서 내부 전달 에너지를 실시 형태의 요소의 외부의 통로에 의해 공급될 수 있게 한다.In addition, the present invention not only concurrently physically and electrically shields a portion of the active chip structure, but also allows predetermined simultaneous energy interactions to occur between grouped and activated conductive passages to provide internal transfer energy within the new structure. To be supplied by a passage outside of the element of the embodiment.

본 출원은 이러한 개념을 확장시키고, 또한 다양한 종래 기술 장치의 다층 개별 버젼을, 전술한 바와 같은 산업계의 문제점 및 장애를 해결하거나 감소시키는 데에 도음을 주는 회로 보호 및 조절의 저비용 시스템을 제공하는 단일의 개별 유닛으로 대체하는 전도성 통로를 갖춘 다층 범용 다기능성 공통 전도성 차폐 구조를 포함한 새로운 회로 인터포저를 개시하고 있다.The present application extends this concept and also provides a single, low cost system of circuit protection and regulation that helps multi-layer individual versions of various prior art devices to address or reduce the problems and obstacles of the industry as described above. A new circuit interposer is disclosed that includes a multilayer general purpose multifunctional common conductive shielding structure with conductive passageways replacing individual units of the same.

따라서, 본 발명에 따르면, 수백 ㎒ 이상의 낮은 임피던스 에너지 분배에 대한 해결책은 다층 개별 디커플링 캐패시터 보다 훨씬 더 효과적인 얇은 유전성 에너지 평면 기술에 있다.Thus, according to the present invention, a solution for low impedance energy distribution of hundreds of MHz or more lies in a thin dielectric energy planar technology that is much more effective than multilayer discrete decoupling capacitors.

본 발명의 목적은 능동 시스템 부하에 에너지 디커플링을 제공하면서도 일정하고 분명한 전압 포텐셜을 능동 구성 요소 및 그 회로의 동일 부분에 동시에 유지시킬 수 있는 것에 있다.It is an object of the present invention to provide energy decoupling to an active system load while simultaneously maintaining a constant and apparent voltage potential in the same part of the active component and its circuitry.

본 발명의 목적은 본 발명에 영향을 주는 전자 통로 내에 흐르는 차동 및 공통 모드 전류에 원인이 있는 원하지 않는 전자기 방출을 최소화하거나 억제하는 것에 있다.It is an object of the present invention to minimize or suppress unwanted electromagnetic emissions caused by differential and common mode currents flowing in the electron passages affecting the present invention.

본 발명의 목적은 광범위한 다층 실시 형태를 제공하고, 회로에 부착되어 활성된 경우에 후술하는 바와 같이 동시적인 라인 조절 기능 및 보호를 동시에 제공할 수 있는 특정의 물리적 특성에 의해 제한되지 않는 다수의 유전 재료를 이용하는 것에 있다.It is an object of the present invention to provide a wide range of multilayer embodiments and, when attached to the circuit and activated, a number of dielectrics not limited by certain physical properties that can simultaneously provide simultaneous line regulation and protection as described below. It is to use material.

본 발명의 목적은 하나의 통합된 실시 형태에서 부하에 대한 동시적인 소스 및/또는 소스 디커플링에 대한 부하, 차동 모드 및 공통 모드 EMI 필터링, 용량성 및 유도성 기생 성분과 같은 어떤 에너지의 구속 및 배제 뿐만 아니라, 기생 성분 구속 및 서지 보호를 포함하는, 그러나 이에 한정되지 않는, 그리고 전도성 영역 또는 통로를 이용하는 경우에 이들 설명된 능력을 수행하는, 종래 기술 장치로 충족되지 못한 문제점 및 제한 사항을 해결할 능력을 사용자에게 제공하는 것에 있다.It is an object of the present invention in one integrated embodiment to constrain and exclude certain energies such as loads for simultaneous source and / or source decoupling, differential mode and common mode EMI filtering, capacitive and inductive parasitic components to the load. In addition, the ability to address problems and limitations not met by prior art devices, including, but not limited to, parasitic component confinement and surge protection, and performing these described capabilities when using conductive regions or passageways. To provide the user.

본 발명의 목적은 최초로 제작된 발명에 대해 외부에 배치된 전도성 영역에 하나 이상의 외부 전도성 부착 수단과 함께 또는 그것 없이 용이하게 이용하는 것에 있다. 전도성 영역에 대한 외부 접속은 전자 시스템 회로를 보호할 때 본 발명의 실시 형태를 지원할 수 있다.It is an object of the present invention to readily utilize with or without one or more external conductive attachment means in a conductive region disposed external to the invention originally produced. External connections to the conductive region can support embodiments of the present invention when protecting electronic system circuits.

본 발명의 목적은 제조된 경우에 여기에 도시된 실시 형태에 한정되지 않고 생성될 수 있는 본 발명의 가능한 복수의 실시 형태를 위해 특정의 형태, 형상, 또는 사이즈에 대해 본 발명을 제한하지 않는, 물리적으로 통합된 차폐 구속, 독립적인 전극 재료와 함께 사용하기 위한 전도성 전극 구조 및/또는 독립적인 유전 재료 조성을 제공하는 것에 있다.The object of the present invention is not limited to the embodiments shown herein when produced, and does not limit the invention to a particular form, shape, or size for the plurality of possible embodiments of the invention, which may be produced, It is to provide a physically integrated shield restraint, a conductive electrode structure for use with an independent electrode material, and / or an independent dielectric material composition.

본 발명의 다른 목적은 회로의 여러 부분에 일정하면서 분명한 전압 포텐셜을 제공하는 것이다.It is another object of the present invention to provide a constant and distinct voltage potential for various parts of the circuit.

본 발명의 다른 목적은 표준 제조 공정을 이용하고 실시 형태 내에서 전기 통로 사이에 또는 전기 통로를 따라 좁은 용량, 유도 및 저항 공차에 도달하기 위해 통상적으로 발견된 유전성 및 전도성 재료 또는 전도 가능하게 제조된 재료로 구성되면서도, 소스로부터 에너지 이용 부하까지 에너지를 전달하기 위한 일정한 방해 받지 않는 전도성 통로를 동시에 유지시키는 실시 형태를 제공하는 것에 있다.It is a further object of the present invention to use a standard manufacturing process and within the embodiments to be made of conductive and conductive or commonly found dielectric and conductive materials found to reach narrow capacity, induction and resistance tolerances between or along electrical passages. It is an object of the present invention to provide embodiments that simultaneously maintain a constant, unobstructed conductive passageway for transferring energy from a source to an energy utilization load.

본 발명의 다른 목적은 에너지 도관 사이의 회로 속에 부착된 경우에, 그리고, 낮은 회로 임피던스 통로로서 회로 기준 노드 또는 그라운드에 부착된 경우에 인터포저 내에서 에너지 소스 및 에너지 이용 부하에 대해 실질적으로 평행한 상태로 있는 전도성 통로를 제공 및 유지시킴으로써 회로 임피던스를 낮추는 수단을 제공하는 것에 있다.Another object of the present invention is substantially parallel to the energy source and energy utilization load in the interposer when attached in a circuit between energy conduits and when attached to a circuit reference node or ground as a low circuit impedance path. It is to provide a means for lowering circuit impedance by providing and maintaining a conductive passage in a state.

마지막으로, 본 발명의 목적은 복수 쌍 또는 그룹의 쌍을 이룬 전기 통로 또는 전도체를 서로에 대해 매우 밀접하게 복수의 공통적으로 결합된 전도성 전극, 판, 또는 통로에 의해 부분적으로 포위된 영역 또는 공간으로 결합시키고, 동일한 실시 형태 내에 배치된 개별 또는 공통 전도성 통로 또는 전극판 상으로 선택적으로 결합한 외부 전도체 또는 통로의 선택을 사용자에게 제공할 수 있는 실시 형태를 제공하는 것에 있다.Finally, it is an object of the present invention to convert a plurality of pairs or groups of paired electrical passages or conductors into regions or spaces partially surrounded by a plurality of commonly coupled conductive electrodes, plates, or passages very closely to one another. It is to provide an embodiment that can provide a user with a choice of external conductors or passages that are coupled and selectively coupled onto individual or common conductive passageways or electrode plates disposed within the same embodiment.

본 발명의 범위 내에서 에너지 및 EMI 조절 및 보호를 위한 회로 구조를 가진 범용 에너지 조절 인터포저의 다양성 및 광범위한 용도를 증명하기 위해 본 발명의 상기 목적 및 장점을 실시 및 형성하는 수많은 다른 배열 관계 및 구성도 또한 개시되어 있다.Numerous other arrangements and configurations to implement and form the above objects and advantages of the present invention to demonstrate the versatility and widespread use of general purpose energy regulating interposers having circuit structures for energy and EMI regulation and protection within the scope of the present invention. Also disclosed.

여기에서 사용되는 바와 같이, 약어 "UECICA"라는 용어는 본 발명의 범주 내에 있는 에너지 및 EMI(전자파 장애) 조절과 보호를 위한 회로 구조를 가진 범용 에너지 조절 인터포저를 의미하는 것으로 사용되며, 모든 종류의 소자에 대한 개별 버젼을 말한다.As used herein, the term “UECICA” is used to mean a general purpose energy regulating interposer having a circuit structure for energy and electromagnetic interference (EMI) regulation and protection, which is within the scope of the present invention. Refers to the individual version of the device.

또한, 여기에서 사용되는 바와 같이, 약어 "AOC"라는 용어는 공동 제작된 발명 요소의 물리적인 경계로서 정의되는 "물리적 수렴 또는 결합부의 미리 결정된 영역 또는 공간"을 의미한다. 비활성화(non-energization) 및 활성화는 UECICA의 개별 및 비개별 버젼의 "AOC" 내에서 어느 전자가 운동 중이고 미리 결정된 영역의 외측에 있는 영역으로 및/또는 영역으로부터 전달하고 있는 지에 대한 범위 또는 정도로서 정의된다.In addition, as used herein, the term “AOC” means “predetermined region or space of physical convergence or coupling portion” defined as the physical boundaries of co-fabricated invention elements. Non-energization and activation are defined as the extent or extent of which electrons are in motion in and out of and / or to an area outside of the predetermined area within the individual and non-individual versions of UECICA. do.

미국 특허 제6,097,581호로서 이제 특허 허여된 1998년 1월 19일 자로 출원된 일부 계속 출원의 시리얼 제09/008,769호와, 미국 특허 제5,909,350호로서 이제 특허 허여된 1997년 4월 8일 자로 출원된 일부 계속 출원 시리얼 제08/841,940호인 미국 특허 제6,018,448호, 2000년 4월 28일 자로 출원된 특허 출원 제09/561,283호, 2000년 5월 26일 자로 출원된 특허 출원 제09/579,606호, 2000년 6월 15일 자로 출원된 특허 출원 제09/594,447호는 본 발명의 출원인에 의해 2000년 6월 30일 자로 출원된 미국 임시 출원 제60/215,314호와 더불어, 개별 다기능성 에너지 컨디셔너 및 다기능성 에너지 조절 차폐 구조의 계열에 대한 연속적인 개량 형태에 관한 것이고, 여기에 인용에 의해 병합되어 있다.Serial No. 09 / 008,769 of some continuing applications, filed Jan. 19, 1998, now patented as US Pat. No. 6,097,581, and filed Apr. 8, 1997, now patented as US Pat. No. 5,909,350. US Patent No. 6,018,448, Serial No. 08 / 841,940, Patent Application No. 09 / 561,283, filed Apr. 28, 2000, and Patent Application No. 09 / 579,606, filed May 26, 2000 Patent Application No. 09 / 594,447, filed Jun. 15, 2013, along with U.S. Provisional Application No. 60 / 215,314, filed Jun. 30, 2000 by Applicant of the present invention, discloses a separate multi-functional energy conditioner and multi-function. It relates to a continuous refinement of the family of energy controlled shielding structures, which are incorporated herein by reference.

새로운 UECICA는 다양한 구조로 층을 이룬, 즉 적층된, 전기 전도성, 전기 반전도성 및 비전도성의 유전 독립 재료의 조합으로서 시작한다. 이들 층은 시스템에 배치되어 에너지를 공급 받는 경우에 독특한 회로를 형성하도록 조합될 수 있다. 본 발명의 실시 형태는 공통 전도성 통로 전극, 차동 위상 전도체, 증착체(deposit), 판(plate), VIA, 가끔 여기에서 '에너지 전도성 통로'를 의미하는 것으로서 모두 언급될 수 있는 충전형 및 비충전형 전도성 구멍의 군(群)을 형성하는 전기 전도성, 전기 반전도성 및 비전도성의 재료로 이루어진 층을 포함할 수 있다. 여기에서, "공통 전도성"라는 용어는 전자기적으로, 대부분의 경우에, 상대편과 반대측으로 180°위상차를 가지게 하는 역할을 하는 전기적 정반대 통로를 가지는 활성화된 회로에서 동일하게 쌍을 이루는 다른 통로에 대해 대개 사용되는 차동 전도성 통로와 반대되는 낮은 임피던스의 공통 에너지 통로로서 하나의 전도성 구조로 전부 함께 결합될 수 있는 동종의 에너지 통로를 의미한다.The new UECICA starts with a combination of layered, stacked, electrically conductive, electrically semiconductive and nonconductive dielectrically independent materials in a variety of structures. These layers can be combined to form a unique circuit when placed in a system and energized. Embodiments of the present invention are both filled and unfilled, which may be referred to as common conductive path electrodes, differential phase conductors, deposits, plates, VIA, sometimes referred to herein as 'energy conductive paths'. It may comprise a layer of electrically conductive, electrically semiconductive and nonconductive material forming a group of conductive holes. Herein, the term "common conductivity" is used for other passages which are paired equally in an activated circuit with an electrically opposite passage that serves to electromagnetically, in most cases, have a 180 ° phase difference on the opposite side to the other side. It is a low-impedance common energy path, as opposed to the differential conductive path that is usually used, meaning a homogeneous energy path that can be joined together all in one conductive structure.

유전성, 비전도성 및 반전도성 매체 또는 재료도 역시 단순히 절연체, 통로가 없는 것 또는 단순히 유전체로서 언급될 수 있다. 이들 요소 가운데 일부는 서로에 대해, 그리고 미리 결정된 또는 주문 제작형 구조로 만들어진 전도성 통로 및 이들의 층을 이룬 것을 다양한 조합을 포함할 수도 있는 유사한 요소의 미리 결정된 쌍을 이룬 것 또는 그룹에 대해 일반적으로 평행한 관계로 되어 있다. 본 발명의 다른 요소는 서로에 대해 일반적으로 평행한 관계로 되어 있을 수 있지만, 본 발명의 다른 소자와 일반적으로 수직 관계로 될 수도 있다.Dielectric, nonconductive and semiconducting media or materials may also be referred to simply as insulators, passageless or simply dielectrics. Some of these elements are generally to one another and to predetermined pairs or groups of similar elements, which may include various combinations of conductive passageways and their layerings in a predetermined or custom structure. It is in a parallel relationship. Other elements of the present invention may be in generally parallel relationship with each other, but may also be in general perpendicular relationship with other elements of the present invention.

본 발명을 제조할 때, 미리 결정된 장치가 유전층, 복수의 전극 전도성 통로, 시트(sheet), 라미네이트, 증착체, 복수의 공통 전도성 통로, 차폐(shield), 시트 라미네이트, 또는 증착체와 같이 방금 설명된 복수의 요소를 다른 물리적 구조에 대해 중첩, 부분 중첩 및 무중첩 위치의 교차 배열로 함께 결합시키는 데에 사용되며, 본 발명에서는 미리 결정된 방식으로 대형의 전기 시스템으로 마지막 활성화를 위해 VIA, 유전층, 복수의 전극 전도성 통로, 시트, 라미네이트, 증착체,복수의 공통 전도성 통로, 차폐, 시트, 라미네이트, 또는 증착체와 같은 동일한 요소의 특정 형태를 접속시키는 최종 제조된 결과물의 미리 결정된 배열 시퀀스에 의해 영향을 받는 동일한 재료로 동일하게 제조된다.When manufacturing the present invention, a predetermined device has just been described, such as a dielectric layer, a plurality of electrode conductive passages, sheets, laminates, deposits, a plurality of common conductive passages, shields, sheet laminates, or deposits. Used to join together a plurality of elements in different arrangements in overlapping, partial overlapping and non-overlapping positions with respect to different physical structures, and in the present invention, VIA, dielectric layers, Influenced by a predetermined arrangement sequence of the final manufactured result that connects a plurality of electrode conductive passageways, sheets, laminates, evaporators, a plurality of common conductive passageways, shields, sheets, laminates, or specific forms of the same element, such as evaporators Made identically with the same material receiving

다른 전도성 에너지 통로는 방금 설명된 다양한 층과 교차하여 통과할 수 있고, 동일한 그룹의 층에 대해 대개 평행하지 않은 관계 또는 심지어 수직 관계로 될 수 있다. 전도성 및 비전도성 스페이서는 에너지 조절의 다양한 정도 및 기능이 본 발명의 AOC 내부 및 외부로 통과하는 전달 에너지 부분과 함께 일어날 수 있게 하는 미리 결정된 방식으로 다양한 그룹의 층 및 교차 수직의 경로에 부착될 수 있다.Other conductive energy paths can cross and cross the various layers just described, and can usually be in a non-parallel or even vertical relationship for layers of the same group. Conductive and non-conductive spacers can be attached to various groups of layers and cross vertical paths in a predetermined manner, allowing various degrees and functions of energy regulation to occur with the portion of the transfer energy passing into and out of the AOC of the present invention. have.

설명되었지만 도시되지 않은 본 발명의 모든 실시 형태에 대해, 본 출원인은 일부의 경우에 선택권을 가지도록 제조업자를 고려하였는데, 이는 본 발명이 제조되고, 회로에 배치되고, 활성화된 후에 본 발명의 전기적인 조절 기능의 원하는 정도를 거의 모두 또는 부분적으로 여전히 유지하면서도 본 발명의 최종 구성으로 선택되거나 조합되는 유효한 재료의 다양한 범위를 조합하기 위한 것이다. 본 발명의 구성을 위한 재료는 이용 가능한 처리 기술과 호환성을 가진 재료 요소의 하나 또는 그 이상의 층으로 구성되지만, 어떤 가능한 유전 재료에 한정되지 않는다. 이들 재료는 실리콘, 게르마늄, 갈륨 비소, 또는 반절연재 또는 절연재 등과 같은 반도체 재료일 수 있지만, 비유전 상수인 K를 가진 어떤 재료에 한정되지 않는다.For all embodiments of the invention described but not shown, the Applicant has considered the manufacturer to have a choice in some cases, which is the electrical properties of the invention after the invention has been manufactured, placed in a circuit, and activated. It is intended to combine various ranges of available materials to be selected or combined with the final composition of the present invention while still maintaining almost all or part of the desired degree of adjustment function. Materials for the construction of the present invention consist of one or more layers of material elements that are compatible with available processing techniques, but are not limited to any possible dielectric material. These materials may be silicon, germanium, gallium arsenide, or semiconducting materials such as semi-insulating materials or insulating materials, but are not limited to any material having a dielectric constant, i.

이와 동일하게, 본 발명은 이하에 한정되지 않는다. 즉, 자석, 니켈 바탕 재료, MOV 타입 재료, 페라이트 재료와 같은 어떤 가능한 전도성 재료; 마일라 필름(Mylar film) 또는 인쇄 회로 기판 재료와 같은 전도성 재료에 적합한 전도성 통로를 만들 수 있는 어떤 물질 및 프로세스; 도핑된 폴리실리콘, 소결된 폴리실리콘, 금속, 또는 폴리실리콘 규산염, 폴리실리콘 규화물과 같은, 그러나 이에 한정되지 않는 전도성 영역을 만들 수 있는 어떤 물질 또는 프로세스가 있다.Similarly, the present invention is not limited to the following. That is, any possible conductive material such as magnets, nickel base materials, MOV type materials, ferrite materials; Any materials and processes capable of making conductive passageways suitable for conductive materials such as Mylar films or printed circuit board materials; There are any materials or processes that can make conductive regions such as, but not limited to, doped polysilicon, sintered polysilicon, metal, or polysilicon silicate, polysilicon silicide.

구조 층 장치가 단지 IC 패키지에 한정되지 않는 인터포저(interposer)로서 제조된 경우 또는 그 후에, 그 장치는 다양한 전기 패키징, 기타 기판, 보드, 전기적 장치, 전기적 시스템 또는 다른 전기적 하부 시스템과 조합, 성형, 매설, 매립, 포위 또는 삽입되어 에너지의 전기적 전달을 원하는 전기적인 형태 또는 형상으로 변경시키는 것을 보조하기 위해 동시적인 에너지 조절, 디커플링을 실시할 수 있다.If or after the structural layer device is manufactured as an interposer that is not limited to just an IC package, the device may be molded, combined with various electrical packaging, other substrates, boards, electrical devices, electrical systems, or other electrical subsystems. Simultaneous energy regulation, decoupling may be performed to assist in changing the electrical transfer of energy to the desired electrical form or shape by embedding, embedding, enclosing or embedding.

변형 형태는 추가의 회로와 더불어 능동 및 수동 구성 요소 양자를 수용하는 가능한 시스템 또는 하부 시스템 전기적인 플랫폼으로서 역할을 할 수 있고, 소스에서 부하까지, 그리고 역으로 전달 에너지를 조절하는 데에 전술한 대부분의 이익을 제공하도록 층으로 이루어져 있다. 일부의 선행 기술의 인터포저는 이미 유전 재료 또는 절연 재료 사이에 위치한 다양한 전도성 통로 또는 층을 지원하거나 탭 처리하기 위해 예정된 층상의 구성을 VIA와 함께 이용하고 있다.The variant may serve as a possible system or subsystem electrical platform that accommodates both active and passive components, with additional circuitry, and most of the foregoing in regulating transfer energy from source to load and vice versa. It is made up of layers to provide the benefit of. Some prior art interposers already use a predetermined layered configuration with VIA to support or tap various conductive passageways or layers located between dielectric or insulating materials.

또한, 본 발명은 통상적으로 공유되어 중심에 배치된 전도성 통로 또는 그 구조의 일부로서의 전극을 구비하는 적어도 하나의 포괄적인 실시 형태 또는 변형 실시 형태를 가진다.In addition, the present invention typically has at least one generic or modified embodiment with electrodes as part of a shared, centrally located conductive passageway or structure thereof.

또한, 본 발명은 능동 칩 구조에 동시 물리적 및 전기적 차폐 처리를 부분적으로 제공하고, 또 미리 결정된 동시적인 에너지 상호 작용을 실시 형태의 요소에 대해 외부의 통로에 의해 공급될 그룹화 및 활성화된 전도성 통로 사이에서 일어날 수 있도록 함으로써 새로운 구조 영역 내에 내부 전달 에너지를 제공한다.In addition, the present invention partially provides simultaneous physical and electrical shielding treatment to the active chip structure, and provides predetermined simultaneous energy interaction between the grouped and activated conductive passages to be supplied by the passages external to the elements of the embodiment. By providing internal transfer energy within the new structural region.

기존의 종래 기술의 개별 디커플링 캐패시터는 약 500㎒에서 유효성을 상실한다. 예를 들면, 0603 사이즈 캐패시터용 탑재 인덕턴스는 약 300pH로 감소되었다. 캐패시터의 내부 정전 용량이 200pH라고 가정한다면, 이는 총 500pH와 동일하며, 이 값은 500㎒에서 1.57 오옴에 상당한다. 따라서, 현재의 개별 캐패시터는 사용되지 않는다. 500㎒에서 낮은 임피던스로 구동시키기 위해 직렬 공진 주파수의 다양한 값을 가진 다중 구성 요소와 낮은 ESR 캐패시터를 사용할 수도 있지만, 500 pH ESL과 함께 500㎒를 얻는 데에 필요한 정전 용량은 약 200pF이다. 현재 기판 재료(FR-4, 4밀리 유전체)는 에너지 평면의 매 제곱인치에 대해 225pF를 가지며, 이는 제곱 인치당 1개의 개별 캐패시터 이상을 필요로 하는 것이다. 통상적으로, 복수의 개별 수동 구성 요소 구조를 가진 다양한 인터포저는 회로에 전기적 균형 부족을 유발하고, 이 전기적 균형 결함은 활성화된 회로 시스템에 존재하는 경우 다음에 추가의 불연속을 만든다.Prior art discrete decoupling capacitors lose their effectiveness at about 500 MHz. For example, the mounting inductance for a 0603 size capacitor was reduced to about 300 pH. Assuming that the internal capacitance of the capacitor is 200pH, this is equivalent to a total of 500pH, which corresponds to 1.57 ohms at 500MHz. Thus, current individual capacitors are not used. Multiple components with low values of series resonant frequency and low ESR capacitors may be used to drive at low impedance at 500 MHz, but the capacitance required to achieve 500 MHz with 500 pH ESL is about 200 pF. Current substrate materials (FR-4, 4 millimeter dielectric) have 225 pF for every square inch of energy plane, which requires more than one individual capacitor per square inch. Typically, various interposers with a plurality of individual passive component structures cause a lack of electrical balance in the circuit, which, when present in an activated circuit system, creates additional discontinuities next.

PCB 또는 다른 패키지 접속 수단에 직접 IC 칩을 부속시키는 구성을 위한 다양한 상호 접속 플랫폼과 방법론을 이용하는 고차원의 기법은 단일의 실시 형태를 이용하는 에너지 통로 또는 전극 평면으로부터 낮은 임피던스를 제공하는 것이다.A high-level technique using various interconnect platforms and methodologies for configurations to attach IC chips directly to a PCB or other package connection means is to provide low impedance from an energy path or electrode plane using a single embodiment.

인터포저 또는 PCB에 있는 많은 개별의 낮은 임피던스 디커플링 캐패시터를 이들을 접속시키는 데에 낮은 임피던스 에너지 평면이 이용될 수 없는 경우에 이용하는 것은 비현실적이다.It is impractical to use many individual low impedance decoupling capacitors in an interposer or PCB when low impedance energy planes cannot be used to connect them.

이러한 용도는 이 개념에서 확장하여, 전술한 바와 같이 간단하면서도 지수적인 효과로 공업적인 문제 및 방해를 해결하거나 감소시키는 것을 도와주는 회로 보호 및 조절의 새로운 범용 시스템이라고 본 출원인이 믿는 것에 대한 비용 효과적이면서 단일의 구성 요소 실시 형태의 변형 형태를 제공하는 단일의 개별 유닛으로 다양한 선행 기술의 구성요소의 복수의 개별 버젼을 대체하는 전도성 통로를 가진 복수층의 범용 다기능성 공통 전도성 차폐 구조로 구성된 새로운 인터포저를 추가로 개시하고 있다.This use extends from this concept and is cost-effective for what we believe to be a new general-purpose system of circuit protection and regulation that helps to solve or reduce industrial problems and disturbances with a simple, exponential effect as described above. New interposer consisting of multiple layers of universally versatile common conductive shielding structures with conductive passageways that replace multiple individual versions of various prior art components into a single individual unit that provides a variation of a single component embodiment. Further discloses.

따라서, 수백 ㎒ 이상의 낮은 임피던스 에너지 분배에 대한 해결책은 본 발명에 따르면, 얇은 유전 에너지 평면 기술에 있으며, 이는 복수의 개별 디커플링 캐패시터 보다 훨씬 더 효과적이다.Thus, a solution for low impedance energy distribution of several hundred MHz or more is in thin dielectric energy plane technology, according to the invention, which is much more effective than a plurality of individual decoupling capacitors.

그러므로, 본 발명의 목적은 회로 내에서 에너지를 전달하는 부분을 이용하는 능동 구성 요소의 단일 또는 복수의 유닛에 대하여 완전한 에너지 공급 프로토콜을 유지하면서, 단일의 개별 캐패시터 구성 요소에 비해, 또는 복수의 수동 조절 네트워크에 비해 광역 주파수 범위에 걸쳐 효과적으로 동작할 수 있도록 하는 것이다. 이상적으로는, 본 발명은 그 응용 포텐셜에 있어서 범용일 수 있고, 예정된 그룹화된 요소의 다양한 실시 형태를 이용함으로써, 동작 발명은 1㎓의 주파수를 초과하여 동작하는 시스템 내에서 효과적으로 계속 수행할 것이다.Therefore, it is an object of the present invention to compare a single manual capacitor component, or a plurality of manual adjustments, while maintaining a complete energy supply protocol for a single or a plurality of units of active components utilizing portions of energy transfer within the circuit. This is to allow it to operate more effectively over a wider frequency range than a network. Ideally, the invention may be general in its application potential, and by utilizing various embodiments of the predetermined grouped elements, the invention of operation will continue to perform effectively in systems operating above a frequency of 1 kHz.

전자기 간섭 에너지를 전달하려면, 2종의 에너지 장, 즉 전기장과 자기장이 요구된다. 전기장은 2개 또는 그 이상의 지점 사이의 전위 차이를 통해 에너지를회로로 결합시킨다. 전기장을 공간 내에서 변화시키면, 자기장이 발생한다. 어떤 시간에 자속을 변화시키면, 전기장이 발생한다. 그 결과로서, 순수한 전기장 또는 순수한 시간 변동 자기장은 서로에 대해 독립적으로 존재할 수 없다. 멕스웰의 1자 방정식은 가우스 법칙에 기초하여 이들 장의 발산으로서 알려져 있다. 이 방정식은 정전기장("E-Field")을 생성하는 전하의 축적에 응용하고, 2개의 경계, 즉 전도성과 비전도성 사이에서 가장 잘 관찰된다. 가우스 법칙에 근거를 둔 경계 조건 거동에 의해 전도성 포위체(또한, 패러데이 케이지로 명명됨)가 정전기 차폐로서 역할을 한다.To transmit electromagnetic interference energy, two energy fields are required: an electric field and a magnetic field. The electric field couples energy into the circuit through the potential difference between two or more points. When the electric field is changed in space, a magnetic field is generated. If you change the magnetic flux at any time, an electric field is generated. As a result, a pure electric field or a pure time varying magnetic field cannot exist independently of each other. Maxwell's one-way equation is known as the divergence of these fields based on Gauss's law. This equation applies to the accumulation of charge that creates an electrostatic field (“E-Field”) and is best observed between the two boundaries, namely conductivity and non-conductivity. The boundary condition behavior based on Gauss's law allows the conductive enclosure (also called Faraday cage) to serve as an electrostatic shield.

미리 결정된 경계 또는 에지에서는, 본 발명이 여기에 설명된 특정의 제조 방법술 및 기법을 형성한 경우에 회로 내에서 발생하여 활성화된 최종 제품 효율을 고려한 미리 결정된 설계 조치의 결과로서, 전하가 본 발명의 통로의 내부에 위치한 전도성 경계의 내측에 유지될 수 있다.At predetermined boundaries or edges, charge is the result of predetermined design measures that take into account the final product efficiency that occurs and is activated within the circuit when the invention forms the particular manufacturing methods and techniques described herein. It can be maintained inside of the conductive boundary located inside the passage of.

본 발명의 내측 통로의 내부 전도성 경계의 미리 결정된 경계 또는 에지 외측에 존재하는 전하도 역시 동일한 전도성 통로를 벗어날려고 하는 내부에서 발생된 동일한 에너지 장에 영향을 미치는 것으로부터 배제되어 있다.The charge present outside the predetermined boundary or edge of the inner conductive boundary of the inner passageway of the present invention is also excluded from affecting the same energy field generated internally that tries to escape the same conductive passageway.

멕스웰의 2차 방정식은 전하만이 존재하고 자화 입자가 존재하지 않는(모노폴이 존재하지 않는) 것을 보여준다. 전하는 양으로 하전되거나 음으로 하전된다. 자기장은 전류 및 전기장의 운용을 통해 발생된다. 전류 및 전기장("E-Field")은 지점 소스로서의 역할을 한다. 자기장은 활성화된 전도성 통로를 따라 위치한 에너지 장을 발생시키는 전류 주위에 폐루프를 형성한다. 멕스웰의 3차 방정식은,패러데이의 유도 법칙이라고 명명되기도 하는데, 폐루프 회로 내에서 운동하는, 즉 전류를 발생시키는 자기장(H-Field)를 설명하고 있다. 이 3차 방정식은 자기장을 변화시켜서 전기장이 생성한다는 것을 설명하고 있다. 자기장은 통상적으로 트랜스포머 또는 전기 모터, 발전기 등과 같은 권선 물체 내에서 발견된다. 멕스웰의 3차 및 4차 방정식은 모두 결합된 전기장과 자기장이 어떻게 빛의 속도로 전달(방사)하는 지를 설명하고 있다. 이 방정식도 역시 "스킨 효과(skin effect)"의 개념을 설명하고 있으며, 이 효과는 자기 차폐 처리의 효과를 예측하고, 심지어 비자성 차폐 처리의 효과를 예측할 수 있다.Maxwell's quadratic equation shows that there is only charge and no magnetized particles (no monopol). The charge is either positively or negatively charged. Magnetic fields are generated through the operation of current and electric fields. Current and electric fields ("E-Field") serve as point sources. The magnetic field forms a closed loop around an electric current that generates an energy field located along the activated conductive path. Maxwell's cubic equation, sometimes called Faraday's law of induction, describes a magnetic field (H-Field) that moves in a closed loop circuit, ie, generates a current. This cubic equation explains that the electric field is created by changing the magnetic field. Magnetic fields are typically found in transformers or winding objects such as electric motors, generators, and the like. Maxwell's third- and fourth-order equations both explain how the combined electric and magnetic fields propagate at the speed of light. This equation also illustrates the concept of a "skin effect", which can predict the effect of magnetic shielding treatment and even predict the effect of nonmagnetic shielding treatment.

오늘날의 전자 제품에서 통상적으로 발견되는 2가지 종류의 그라운드, 즉 어스 그라운드와 회로 그라운드가 있다. 어스는 등포텐셜 면이 아니며, 따라서 어스 그라운드 포텐셜은 변동할 수 있다. 이 외에도, 어스는 회로 내에서 리턴 전도체로서의 용도에 대하여 전도성이 없는 다른 전기적 특성을 가지고 있다. 그러나, 회로는 종종 충격 위험에 대한 보호를 위해 어스 그라운드에 접속되어 있다. 다른 종류의 그라운드 또는 공통 전도성 통로, 즉 회로 공통 전도성 통로는 회로 내의 다른 노드 전압이 측정되는 것에 대하여 회로 노드의 무작위 선택된 기준 노드이다. 회로에 있는 모든 공통 전도성 통로 지점은 PCB, 캐리어(Carrier) 또는 IC 패키지(IC Package) 상의 외부 그라운딩된 자취로 진행해서는 안되지만, 내부 공통 전도성 통로로 직접 진행될 수 있다. 이것은 신규한 발명의 AOC에서 실시된 에너지의 부분에 대한 최소의 임피던스의 최소 경로를 생성하는 모든 구성에서 회로 내의 각 전류 루프가 자체로 자유롭게 종료하도록 내버려 둔다. 이것은 최소의 임피던스 경로가 주로 유도성인 주파수에 대해 효과를 얻을 수 있다.There are two types of grounds commonly found in today's electronic products: earth ground and circuit ground. Earth is not an equipotential plane, so the earth ground potential can fluctuate. In addition, Earth has other electrical properties that are not conductive for use as return conductors in circuits. However, circuits are often connected to earth ground for protection against shock hazards. Another kind of ground or common conductive passage, ie a circuit common conductive passage, is a randomly selected reference node of a circuit node with respect to which other node voltages in the circuit are measured. All common conductive passage points in the circuit should not proceed with an external grounded trace on the PCB, carrier or IC package, but may go directly to the internal common conductive passage. This allows each current loop in the circuit to terminate freely on its own in all configurations that create a minimum path of minimum impedance for the portion of energy implemented in the new inventive AOC. This can be beneficial for frequencies where the minimum impedance path is mainly inductive.

바로 전술한 바와 같은 그라운딩에 관해서, 본 발명 내에서 일어나는 적어도 3개의 차폐 처리 기능이 있다. 첫째, 차동 전도성 통로의 사이즈에 대한 관계에서 공통 전도성 통로의 사이즈에 의해, 그리고 샌드위식 배치된 차동 전도체로부터 기원을 두고 있을 뿐만 아니라 수용된 차동 통로에 기원하지 않는 외부의 기생 성분이 특히 용량성 결합으로 가끔 언급되는 차폐 처리된 차동 통로 상으로 결합할려고 역으로 시도하는 것을 방지하는 기생 성분의 활성화된 정전기 억제 또는 최소화에 의해 달성된 차동 전도성 통로의 물리적인 차폐 처리. 용량성 결합은 전기장("E") 결합으로서 알려져 있고, 이러한 차폐 처리 기능은 전기장 기생 성분에 대하여 정전기적으로 1차 차폐 처리하게 된다. 차동 전도성 통로로부터 기원하고 있는 상호 또는 표류 정전 용량으로 인한 간섭 전달 에너지의 통과를 포함한 용량성 결합은 신규한 발명 내에서 억제된다. 본 발명은 정전기 또는 패러데이 차폐 효과를 제공하는 패러데이 케이지형 전도성 차폐 구조('FCLS') 내에서 정반대 위상 전도체를 거의 완전하게 포위함으로써, 그리고 그리고 수직 및 수평(상호 혼합) 양자의 방향으로 레이어링 및 예정된 레이어링 위치의 위치 설정을 이용하여 용량성 결합을 차단한다.With regard to the grounding just as described above, there are at least three shielding treatment functions occurring within the present invention. First, in relation to the size of the differential conductive passageway, the external parasitic component originating from the common conductive passageway and originating from the sandwiched differential conductor as well as not originating in the accommodated differential passage is particularly capacitively coupled. Physical shielding of the differential conductive passageway achieved by active electrostatic suppression or minimization of parasitic components that prevents reverse attempts to join onto the sometimes referred to shielded differential passageway. Capacitive coupling is known as electric field ("E") coupling, and this shielding function results in electrostatic primary shielding against the electric field parasitic components. Capacitive coupling, including the passage of interfering transfer energy due to mutual or drift capacitance originating from differential conductive passageways, is suppressed within the novel invention. The present invention provides a method of layering and predetermining by almost completely enclosing the opposite phase conductor in a Faraday caged conductive shielding structure ('FCLS') that provides an electrostatic or Faraday shielding effect, and in both vertical and horizontal (intermixing) directions. Positioning of the layering position is used to block capacitive coupling.

다른 종래 기술의 장치에 있어서, 차폐 피복이 100%가 아닌 경우, 차폐 구조는 대개 회로 대 차폐 정전 용량이 피드백 및 양방향 대화형 요소로서 역할을 하는 대신에 전달 에너지 기준 공통 전도성 통로로 진행한다는 것을 보장하기 위해 그라운딩 처리된다. 그러나, 본 발명은 이를 위한 장치 내에 내부 전달 에너지 기준공통 전도성 통로 또는 이미지 그라운드를 사용할 수 있다. 이 장치의 FCLS는 각각의 차동 전도성 통로 전도체 사이에 배치된 공통 전도성 통로 층의 어떤 표류 정전 용량의 부과에 의해 잠정적인 잡음형 전도체 및 희생 전도체 사이의 내부 및 외부(AOC에 대해) 용량성 결합을 억제 및 방지하는 데에 사용된다.In other prior art devices, where the shielding coating is not 100%, the shielding structure usually ensures that the circuit-to-shielding capacitance proceeds to the transfer energy reference common conductive passage instead of acting as feedback and bidirectional interactive elements. To ground. However, the present invention may use an internal transfer energy reference common conductive passage or image ground in the device for this purpose. The FCLS of this device establishes capacitive coupling between internal and external (to AOC) between potential noisy and sacrificial conductors by imposing any drift capacitance of the common conductive passage layer disposed between each differential conductive passage conductor. Used to suppress and prevent.

두번째, 전도체 위치 설정 차폐 처리 기법. 이 기법은 유도성 에너지 결합에 대해 사용되고 있고, 또한 분리된 대향하는 전도성 통로를 따라 전달시키는 에너지의 일부분을 상호 유도 제거 또는 최소화하는 것로서 알려져 있다.Second, conductor positioning shielding technique. This technique is used for inductive energy coupling and is also known as mutual induction removal or minimization of a portion of the energy delivered along separate, opposing conductive pathways.

마지막으로, RF 잡음에 대한 물리적인 차폐 처리 기능. 유도성 결합은 자기장 결합("H")이며, 그래서 이러한 차폐 처리 기능은 자기(磁氣) 차폐에 대한 차폐 처리를 행하며, 이러한 차폐 처리는 장치 내부에서 상호 제거 또는 최소화를 통해 일어난다. RF 차폐 처리는 모든 종류의 전자기장에 대해 고전적인 "금속 장벽"이고, 이는 대부분의 사람들이 믿는 차폐 처리이다. 유도성 픽업(pickup)에 대해 회로를 보호하는 데에는 2가지 측면이 있다. 하나의 측면은 소스에서 공격적인 장을 최소화하려고 노력하는 것이다. 이것은 장의 제거 또는 최소화를 향상시키기 위해 소스에서 전류 루프의 영역을 최소화함으로써 달성되었다. 나머지 하나의 측면은 그러한 전류 루프의 영역을 최소화함으로써 희생 회로에서 유도성 픽업을 최소화하는 것이며, 이는렌츠의 법칙에 따르면, 유도된 전압은 이 영역과 비례하기 때문이다. 그래서 이들 2가지 측면은 실제 동일한 연동 작용, 즉 전류 루프의 영역을 최소화하는 것에 관련되어 있다. 환언하면, 회로의 공격성을 최소화하는 것은 본래 그 감응성을 최소화시킨다. 유도성 결합에 대한 차폐 처리는 단지 회로에서 전류루프의 치수를 조절한다는 것을 의미한다. 회로의 RF 전류는 바이패싱 및 디커플링과 함께 신호 및 에너지 분배 네트워크에 직접 관련되어 있다.Finally, physical shielding against RF noise. Inductive coupling is magnetic field coupling (“H”), so this shielding function performs shielding against magnetic shielding, which shielding occurs through mutual elimination or minimization within the device. RF shielding is a classic "metal barrier" for all kinds of electromagnetic fields, which is what most people believe to be. There are two aspects to protecting the circuit against inductive pickup. One aspect is to try to minimize the aggressive field at the source. This was accomplished by minimizing the area of the current loop at the source to improve field elimination or minimization. The other aspect is to minimize the inductive pickup in the sacrificial circuit by minimizing the area of such a current loop, according to Lenz's law, because the induced voltage is proportional to this area. So these two aspects are related to minimizing the area of the current loop, which is actually the same interlocking action. In other words, minimizing the aggressiveness of a circuit essentially minimizes its sensitivity. Shielding for inductive coupling simply means adjusting the dimensions of the current loop in the circuit. The RF current of the circuit is directly related to the signal and energy distribution network with bypassing and decoupling.

RF 전류는 궁극적으로는 시계 및 기타 디지털 신호의 조화로서 발생된다. 신호 및 전달 에너지 분배 네트워크는 RF 복귀 전류를 위한 루프 영역을 가능한 한 최소화해야만 한다. 바이패싱 및 디커플링은 전달 에너지 분배 네트워크를 통해 발생해야만 하는 사용 전류(current draw)에 관련되어 있으며, 이는 정의상 RF 복귀 전류를 위한 대형 루프 영역이다. 이 외에도, 이것은 감소되어야만 하는 루프 영역, 부적절하게 수용된 전송 라인 및 과도한 구동 전압에 의해 생성되는 전기장에도 관련되어 있다.RF current is ultimately generated as a blend of clocks and other digital signals. Signal and transfer energy distribution networks should minimize the loop area for RF return current as much as possible. Bypassing and decoupling are related to the current draw that must occur through the delivery energy distribution network, which by definition is a large loop region for RF return current. In addition to this, it also relates to the loop area that must be reduced, the improperly received transmission line, and the electric field generated by excessive drive voltage.

많은 전류 루프가 관련되어 있는 경우에 루프 영역을 최소화하는 최선의 방법은 공통 전도성 통로를 사용하는 것이다. RF 차폐 처리의 이면에 있는 생각은 시간 변동 EMI 장이 차폐 처리 재료에서 전류를 유도한다는 것이다. 조립체의 구성에서 어떤 재료 및 유전체를 사용하는 자유에 의해 이러한 구속이 극복될 수 있다. 보다 통상적으로는, 흡수 손실, 재방사 손실 또는 반사 손실로 통상 명명되는 손실은 더욱 제어될 수 있다.If many current loops are involved, the best way to minimize the loop area is to use a common conductive path. The idea behind RF shielding is that the time varying EMI field induces a current in the shielding material. This restriction can be overcome by the freedom to use any material and dielectric in the assembly's configuration. More typically, the loss, commonly referred to as absorption loss, reradiation loss, or reflection loss, can be further controlled.

공통 전도성 통로는 회로에서 모든 전류 루프를 위한 복귀 전도체로서 역할을 하게 되는 전도 표면이다. 본 발명은 에너지를 조절하기 위한 능동 칩 및 인터포저 사이의 물리적으로 좁거나 최소화된 에너지 루프를 제공하기 위해 구멍 없는 전도체 사이에 배치된, 그러나 샌드위치식 배치한 분리형 내부 공통 전도성 통로로서 공통 전도성 차폐를 사용한다. 홀 스루(hole-thru) 공통 전도성 통로를 가진구조는 루프 영역의 최소화에 관한 한 조립체의 홀이 없는 요소와 마찬가지로 동작한다. 모든 전류 루프를 위한 최소 루프 영역을 함께 얻는 데에 대한 핵심은 공통 전도성 통로 전류가 가능한 한 자유롭게 구성 요소의 공통 전도성 통로 영역 요소의 전체 영역 주위에 분배하도록 만드는 것이다.The common conductive path is a conductive surface that serves as a return conductor for all current loops in the circuit. The present invention provides a common conductive shield as a separate internal common conductive passageway, but sandwiched between the holeless conductors to provide a physically narrow or minimized energy loop between the active chip and the interposer to regulate energy. use. The structure with a hole-thru common conductive passageway behaves like a holeless element of the assembly as far as minimization of the loop area is concerned. The key to getting together the minimum loop area for all current loops is to make the common conductive path current distribute as freely as possible around the entire area of the component's common conductive path area element.

하나의 중심 배치되고 공유된 공통 전도성 통로 또는 영역과 함께 구성된 전도성 케이지형 구조를 이용하여 미리 결정된 전도성 통로 전극을 둘러싸는 것에 의해, 이러한 공통 통로 또는 영역은 회로 전압에 대해 0 기준 전도성 통로로 되고, 방금 설명한 샌드위치식 배치된 중심 배치되고 공유된 공통 전도성 통로 또는 영역의 양측에 각각 개별적으로 순차적으로 배치되어 있는 적어도 2개의 정반대 위상 또는 전압 포텐셜 전도성 구조 사이에 존재한다.By surrounding the predetermined conductive passage electrode using a conductive caged structure constructed with one centrally disposed and shared common conductive passage or region, the common passage or region becomes a zero reference conductive passage with respect to the circuit voltage, It lies between at least two oppositely opposite phase or voltage potential conductive structures that are each individually arranged sequentially on either side of the sandwiched, centered and shared common conductive passageway or region just described.

2개의 추가 공통 전도성 통로의 부가는 전기장(E-field), 자기장(H-field), 표류 정전 용량, 표류 인덕턴스, 기생 성분을 억제하거나 최소화하는 활성화된 기능을 충분하게 수행하는 타입의 구성이 방금 설명된 바와 같이 2개의 다르게 활성화된 통로를 이제 거의 완전하게 포위하는 전기적인 공통 구조 속으로 이미 개시된 5개의 공통 전도성 통로에 부가될 수 있으며, 반대로 충전된 또는 위상을 가진, 인접하거나 접촉하는, 다양하게 배치된 전달 에너지 통로의 전기장을 상호 제거 또는 최소화시킬 수 있다. 7층 인터포저의 수평 방향 레이어링 공정을 위한 최종 단계에서, 2개의 추가 공통 통로는 이미 설명한 바와 같이 제1 5층을 샌드위치식 배치시킨다. 예컨대, 본 발명과 함께 형성된 SCM 또는 MCM은 다양한 제3 공통 전도성 통로를 서로에 대해 또는 그라운딩에 대해, 이제는 대형 SCM 및 MCM 제조업자에 의해 사용된 계획을 이용할 수 있다.The addition of two additional common conducting passages is just a configuration of the type that sufficiently performs the activated function of suppressing or minimizing the electric field (E-field), the magnetic field (H-field), the stray capacitance, the stray inductance, the parasitic component. As described, two differently activated passageways can now be added to the five common conductive passageways already disclosed into an electrically common structure that is almost completely enclosed, and oppositely charged or phased, adjacent or in contact, varying. It is possible to mutually eliminate or minimize the electric field of the easily arranged delivery energy passageway. In the final step for the horizontal layering process of the seven-layer interposer, two additional common passageways sandwich the first five layers as already described. For example, the SCM or MCM formed with the present invention can utilize the scheme used by the large SCM and MCM manufacturers, now for various third common conductive passages with respect to each other or grounding.

본 발명에서, 전달 에너지의 일부분을 위한 공급 경로와, 전달 에너지의 유사한 일부분을 위한 복귀 경로가 미크론 거리 만큼, 그리고 통상적으로 공통 전도성 통로 및 일부의 미리 결정된 유전체에 의해서만 분리되어 있다. 그와 같은 구성에 의해 자기장 내에 존재하고 이러한 매우 작은 전류 루프에 의해 생성되는 회로 에너지의 일부분을 최소화 또는 제거할 수 있다. 대향하지만 차폐 처리된 차동 전도성 통로의 인덕턴스의 매우 효과적인 상호 제거 및 최소화를 유지하는 것은 최소의 자기 선속 잔류에 영향을 미치고, 본 발명의 요소의 내부의 장소에 무관하게 유도성 결합에 대한 최소의 민감성을 의미한다.In the present invention, the supply path for a portion of the transfer energy and the return path for a similar portion of the transfer energy are separated by a micron distance and typically only by a common conductive passageway and some predetermined dielectric. Such a configuration can minimize or eliminate some of the circuit energy present in the magnetic field and generated by this very small current loop. Maintaining highly effective mutual rejection and minimization of the inductance of opposing but shielded differential conductive passageways affects minimal magnetic flux residual and minimizes sensitivity to inductive coupling regardless of the location of the interior of the elements of the present invention. Means.

본 발명은 정전기적으로 차폐 처리된 트랜스포머의 기능을 모방하고 있다. 또한, 트랜스포머는 공통 모드(common mode; CM) 격리를 제공하는 데에 광범위하게 상용되고 있다. 이들 장치는 에너지를 전달하려고 시도할 때 1차 권선을 2차 권선에 자기적으로 연결하기 위해 그 입력단 전후의 차동 모드(differential mode; DM) 전달에 의존한다. 그 결과, 1차 권선 전후의 CM 전압은 차단된다. 트랜스포머의 제조시에 내재하고 있는 하나의 결점은 1차 및 2차 권선 사이의 전달 에너지 소스 정전 용량이다. 회로의 주파수가 상승함에 따라, 용량성 결합도 증가하며, 따라서, 이제는 회로 격리가 절충되고 있다. 충분한 기생 정전 용량이 존재하는 경우, 고주파 RF 에너지(신속한 과도 성분, ESD, 번개, 등)은 트랜스포머를 통과하여 이러한 과도기의 경우에 수용된 격리 갭의 나머지 한쪽에서 회로의 전도(upset)를 일으킬 수 있다. 트랜스포머의 종류 및 용도에 따라, 차폐는 1차 권선 및 2차 권선사이에 제공될 수 있다. 이러한 차폐는 공통 전도성 통로 기준 소스에 접속되어, 2개 세트의 권선 사이에서 용량성 결합을 방지하는 구조로 되어 있다.The present invention mimics the function of an electrostatically shielded transformer. Transformers are also widely used to provide common mode (CM) isolation. These devices rely on differential mode (DM) transfers before and after their input to magnetically connect the primary winding to the secondary winding when attempting to transfer energy. As a result, the CM voltage before and after the primary winding is cut off. One drawback inherent in the manufacture of transformers is the transfer energy source capacitance between the primary and secondary windings. As the frequency of the circuit rises, capacitive coupling also increases, so circuit isolation is now compromised. If sufficient parasitic capacitance is present, high frequency RF energy (quick transients, ESD, lightning, etc.) can pass through the transformer and cause upset of the circuit in the other side of the isolation gap accommodated for such a transient. . Depending on the type and use of the transformer, shielding may be provided between the primary and secondary windings. This shield is structured to connect to a common conductive passage reference source to prevent capacitive coupling between two sets of windings.

따라서, 본 발명은 에너지 전달, 즉 에너지 전달에 있어서 유사하고, 트랜스포머 및 새로운 장치의 동작은 기생 성분 등을 억제하는 데에 물리적 차폐를 효과적으로 이용하는 것뿐만 아니라, 또한 신규하고 예측되지 않는 방식으로 효과적으로 작용하기 위해 그 레이어링의 위치 설정, 그 레이어링의 접속 및 외부 회로에 대한 외부 조합을 이용한다.Thus, the present invention is similar in energy transfer, ie energy transfer, and the operation of transformers and new devices not only effectively utilizes physical shielding to suppress parasitic components and the like, but also works effectively in new and unpredictable ways. To do this, the positioning of the layering, the connection of the layering, and the external combination for the external circuit are used.

어떤 시스템이 AC 라인 과도 성분에 의해 반전된 경우, 이러한 형식의 기능 수단은 일정한 상태(fix)를 제공하게 된다. 선행 기술의 장치에서는, 이러한 형식의 용도에 유효하려면, 차폐가 외부의 공통 전도성 통로에 접속되어야만 한다. 그러나, 본 발명은 이러한 원칙에 대한 대안을 제공하고 있다.If a system is inverted by AC line transients, this type of functional means will provide a fix. In prior art devices, the shield must be connected to an external common conductive passage in order to be effective for this type of use. However, the present invention provides an alternative to this principle.

본 발명에 의해 이용되는 바와 같은 수동 구조는 전기 시스템에서 발견될 수 있는 양쪽 형식의 에너지 장을 조절하거나 최소화하기 위해 형성될 수 있다. 본 발명은 어느 하나의 형식의 에너지 장을 다른 형식의 그것 보다 더 잘 조절하기 위해 형성될 필요는 없지만, 다른 형식의 에너지 장에 비해 어느 하나의 에너지 장에 대해 그와 같은 특정 조절을 행할 수 있는 실시 형태를 형성하기 위해 상이한 형식의 재료가 부가 또는 사용될 수 있다는 것이 고려된다. 본 발명에서, 조립체의 수동 구성 요소의 측면에 수평 방향 주변 접속부의 배치, 또는 수동 요소를 통과하는 수직 구멍의 배치, 3개의 VIAS 및/또는 전도 가능하게 충전된 구멍의 선택적인 결합 또는 비결합에 의해, 전달 에너지 전달 경로가 피드 스루형 필터링 장치로 되는것처럼 발생될 수 있다.Passive structures as used by the present invention can be formed to control or minimize both types of energy fields that can be found in electrical systems. The present invention need not be formed to better control one type of energy field than that of another type, but it is possible to make such specific adjustments to any one energy field over other types of energy fields. It is contemplated that different types of materials may be added or used to form the embodiments. In the present invention, the arrangement of the horizontal peripheral connections on the side of the passive component of the assembly, or the placement of the vertical holes through the passive elements, the selective coupling or non-engagement of the three VIAS and / or conductively filled holes Thereby, the transfer energy transfer path can be generated as if by a feed-through filtering device.

선행 기술의 인터포저가 회로에 배치되어 활성화되는 경우, 상기 장치의 제조 공차는 회로로 수반되어 회로 활성화시에 드러나게 된다. 이들 불균형 변수는 다중 통로의 추가에 의해 배가되어 회로에서 전압 불균형을 유발시킨다.When the interposers of the prior art are placed and activated in a circuit, the manufacturing tolerances of the device are accompanied by the circuit and are revealed upon circuit activation. These imbalance variables are doubled by the addition of multiple passages, causing voltage imbalance in the circuit.

본 발명의 용도는 차동 동작식 회로 속으로 배치될 수 있고, 어느 하나의 발명 유닛에 대해 실제 전기적으로 균형을 이루고 실질적으로 동일한 정전 용량, 유도성 및 저항 공차를 제공하며, 즉 장치 내에서 각각 쌍을 이룬 에너지 통로 사이에 동일하게, 그리고 전기적 균형 상태로 공유 및 배치된다. 본 발명 내에 내부에서 발견된 통상적으로 공유된 중심의 전도성 통로 사이의 본 발명의 제조 공차 또는 통로 균형은 본 발명의 제조 중에, 심지어 공통 비전도성 재료, 유전체 또는 전도성 재료의 사용과 함께 공장에서 생기는 수준으로 유지되며, 이들 재료는 개별 유닛 가운데 포괄적이면서 공통적으로 명시되어 있다. 따라서, 개시 내용에서 설명된 바와 같이 제조되는 경우에 5% 공차로 제조되는 발명은, 활성화된 시스템 속으로 배치되는 경우에 마찬가지로 본 발명의 단일 또는 다중의 쌍을 이룬 에너지 통로 사이에 상호 관련된 5% 전기적 공차를 가진다. 이것이 의미하는 바는 변경이 감소되면서도 활성화된 쌍을 이룬 통로 또는 차동 에너지 통로 사이에 적절한 균형이 달성되도록 구성의 최소 구조의 특성으로 인하여 본 발명이 비교적 저렴한 재료를 사용할 수 있다는 것이다.Uses of the present invention can be placed into differentially operated circuits, providing practically balanced electrical power and substantially equal capacitance, inductive and resistance tolerances for any one inventive unit, i.e. each pair within a device. And are equally and electrically balanced between the energy passages. The manufacturing tolerances or passage balances of the present invention between commonly shared central conductive passageways found within the present invention are levels which occur at the factory during the manufacture of the present invention, even with the use of common non-conductive materials, dielectrics or conductive materials. These materials are generic and common among the individual units. Thus, inventions manufactured with a 5% tolerance when produced as described in the disclosure, likewise placed 5% correlated between single or multiple paired energy passages of the invention when placed into an activated system Has electrical tolerance. This means that the present invention allows the use of relatively inexpensive materials due to the nature of the minimal structure of the configuration so that a suitable balance between the activated paired passageway or differential energy passage is achieved while the change is reduced.

비싸고 비통상적으로 사용된, 전문화된 유전 재료는, 2개의 시스템 전도성 통로 사이의 에너지 조절 균형을 유지시킬 뿐만 아니라, 전체 회로 내에서 구성된재료에서 균질한 단일의 균형 잡힌 요소를 사용할 기회를 본 발명의 사용자에게 제공할려는 시도에서, 수많은 정교한 바이패스 및/또는 에너지 디커플링 동작을 위해 더 이상 요구되지 않는다. 새로운 발명은 본 발명에서 복수쌍을 이룬 또는 한 쌍을 이룬 에너지 통로 또는 차동 전도성 통로 사이에 배치될 수 있지만, 본 발명을 마찬가지로 구성하는 공통 전도성 통로는 본 발명에서 내부의 공통 전도성 통로의 모든 요소에 공통하는, 그리고 필요에 따라서는 외부의 전도성 영역에 공통하는 제3 전도성 통로 또는 통로들에 접속될 수 있다Specialized dielectric materials, expensive and unusually used, not only maintain the energy control balance between the two system conductive passages, but also provide the opportunity to use a single balanced element that is homogeneous in the material constructed within the entire circuit. In an attempt to provide to the user, it is no longer required for numerous sophisticated bypass and / or energy decoupling operations. Although the new invention may be disposed between a plurality of paired or paired energy passages or differential conductive passages in the present invention, the common conductive passages constituting the present invention likewise are applied to all elements of the internal common conductive passages in the present invention. It may be connected to a third conductive passage or passages that are common and, if desired, common to an external conductive region.

본 발명은 바이패싱, 에너지, 에너지 라인 디커플링, 에너지 저장을 포함하는 에너지 조절 기능을 동시에 제공하여, 차동 전극은 실시 형태 내에서 차폐 구조를 포위하고, 거의 모두 내부에서 발생된 용량성 또는 에너지 기생 성분을 가지지 않으며, 이 기생 성분은 전도성 통로 전극 각각을 둘러싸는 포위된 한정 영역으로부터 빠져 나가려고 시도한다. 이와 동시에, 차폐 구조는 예컨대 "부동 정전 용량"와 같이 외부에서 발생된 에너지 기생 성분이 당해 기술 분야에서 알려져 있는 통상의 수단을 이용하여 내부 또는 외부에 위치한 전도성 영역 또는 통로에 부착에 의해 및 공통 전도성 구조의 활성화에 의해 생성된 정전기 차폐 효과의 분리 및 물리적 차폐 처리로 인하여 바로 동일한 재료 전도성 통로에 결합하는 것을 방지하는 역할을 한다.The present invention simultaneously provides energy conditioning functions including bypassing, energy, energy line decoupling, and energy storage, such that the differential electrode surrounds the shielding structure within the embodiment, and almost all capacitive or energy parasitic components generated therein. This parasitic component attempts to escape from the enclosed confinement region surrounding each of the conductive passage electrodes. At the same time, the shielding structure is characterized by the fact that externally generated energy parasitic components, such as “floating capacitance”, are attached to a conductive region or passageway located inside or outside using conventional means known in the art and to a common conductivity. Separation and physical shielding treatment of the electrostatic shielding effect generated by the activation of the structure serves to prevent binding to the same material conductive passageway.

외부의 전도성 영역에 대한 부착은 상이한 장치 구성을 이용하는 경우에 부과되는 추가의 제약 사항없이 대부분의 경우에 공공연하게 사용될 수 있는 접속을 달성하는 데에 이용된 산업계의 인정된 재료 및 공정을 포함하는 산업계의 부착 방법론을 포함한다. 상호 대향하는 전도체의 제거 또는 최소화와 같은 다른 기능을 통해, 본 발명은 낮은 임피던스 통로가 "부동, 비포텐셜 전도성 영역, 회로 또는 시스템 그라운드, 회로 시스템 복귀, 샤시 또는 PCB 그라운드, 또는 심지어 어스 그라운드을 포함할 수 있는, 그렇지만 이에 한정되지 않는 외부에 배치된 전도성 영역으로 에너지를 순착적으로 연속 이동시킬 수 있는 포위 전도성 공통 차폐 통로에 대하여 패러데이 케이지형 유닛 내에서 형성할 수 있게 해준다.Attachment to external conductive areas includes industry recognized materials and processes used to achieve a connection that can be used openly in most cases without the additional constraints imposed by using different device configurations. Attachment methodology. Through other functions, such as the elimination or minimization of mutually opposing conductors, the present invention provides that low impedance paths may include "floating, non-potential conductive regions, circuit or system ground, circuit system return, chassis or PCB ground, or even earth ground." It is possible to form in a Faraday caged unit against an enclosed conductive common shield passageway capable of smoothly and continuously transferring energy to, but not limited to, an externally disposed conductive region.

여기에 설명된 다양한 부착 계획은 "0" 전압 기준이 공유된 중심 및 공통 전도성 통로의 반대 측면에 배치된 개별 쌍 또는 복수 쌍의 차동 전도체에 대하여 형성할 수 있게 해주고, 사용된 중심에 배치된 인터포징 공통 전도성 차폐 통로 사이에서 개별 쌍의 에너지 통로 또는 구조의 각 유닛에 대해 동일하지만 반대이다. 본 발명의 용도는 본 발명이 수동으로 동작됨에 따라 그 부착된 회로 내에서 방해 에너지 기생 성분을 활성화된 시스템으로 전혀 복귀시키는 일없이 능동 집적 회로 내에 배치된 트랜지스터 게이트 사이에서 심지어 다중 SSO(동시 스위칭 동작; Simultaneous Switching Operations) 상태로 전압을 유지 및 균형을 잡을 수 있게 해준다.The various attachment schemes described herein allow for a "0" voltage reference to be formed for individual pairs or plural pairs of differential conductors disposed on opposite sides of a shared center and common conductive passageway, and the centered interconnects used. The same but opposite for each unit of an individual pair of energy passages or structures between forging common conductive shield passages. The use of the present invention is that even with multiple SSO (simultaneous switching operations) between transistor gates disposed in an active integrated circuit without any return of the disturbing energy parasitic components within the attached circuit to the activated system as the present invention is operated manually. The Simultaneous Switching Operations state helps maintain and balance voltages.

따라서, 모든 종류의 기생 성분이 비활성화된 발명 속으로 제조되었던 정전 용량, 유도 및 저항 공차 또는 균형을 반전시키는 것으로부터 최소화된다. 종래 기술은 현재까지 모든 종래 기술 장치와 반대로 최선의 시도에도 불구하고 양방향으로 자유 기생 성분으로부터의 영향이 회로를 통상적으로 방해할 수 있게 해주었다.Thus, all kinds of parasitic components are minimized from reversing the capacitance, induction and resistance tolerances or balances that have been made into the inactivated invention. The prior art has allowed the influence from free parasitic components in both directions to disrupt the circuit, in spite of best efforts to date, as opposed to all prior art devices.

전술한 바와 같이, 전달된 전자기 간섭은 전기장 및 자기장 양자의 생성물일 수 있다. 현재까지, 당해 기술 분야에서는 DC 에너지 또는 전류를 이용하여 고주파 잡음을 운반하는 회로 또는 에너지 전도체로부터 EMI를 필터링하는 데에 강조를 두었다. 그러나, 본 발명은 전기 시스템 또는 테스트 장비에서 발견되는 전도성 통로를 따라 에너지의 DC, AC 및 AC/DC 혼합형 전달를 이용하는 에너지를 조절할 수 있다. 이것은 동일한 전기 시스템 플랫폼 내에서 수많은 상이한 형태의 에너지 전달 포맷을 가진 시스템 및 수많은 종류의 회로 전달 특성을 가진 시스템의 에너지를 조절하는 데에 본 발명을 이용하는 것도 포함한다.As mentioned above, the transmitted electromagnetic interference can be the product of both electric and magnetic fields. To date, the art has focused on filtering EMI from circuits or energy conductors that carry high frequency noise using DC energy or current. However, the present invention can regulate energy using DC, AC and AC / DC mixed delivery of energy along conductive paths found in electrical systems or test equipment. This includes using the present invention to regulate the energy of systems with many different types of energy transfer formats and systems with many kinds of circuit transfer characteristics within the same electrical system platform.

패러데이 케이지형 전도체 차폐의 원리는 공통 전도성 통로가 상호, 이들 전도성 통로의 그룹에 결합되는 경우에 이용되고, 과전압 및 서지를 약화시키고, 기생 성분 및 기타 과도 성분을 동시에 억제 또는 최소화시키는 패러데이 케이지형 전도성 차폐 구조 정전기 기능을 개시시키는 대형 전도성 표면적을 제공하는 대형의 외부의 전도성 통로, 통로 영역 또는 표면과 함께 공동 작용한다. 방금 설명한 복수 개의 공통 전도성 통로는 시스템, 회로 기준 노드, 또는 샤시 그라운드의 어느 하나로서 전기적으로 결합되는 경우에, 이 통로는 통상적으로 사용되는 바와 같이 본 발명이 배치되어 활성화되는 회로를 위한 기준 공통 전도성 통로에 의존할 수 있다.The principle of Faraday caged conductor shielding is used when common conductive paths are coupled to each other, to groups of these conductive paths, and to reduce overvoltage and surge, and to simultaneously suppress or minimize parasitic and other transients. The shielding structure cooperates with a large external conductive passageway, passage area or surface that provides a large conductive surface area that initiates electrostatic function. When the plurality of common conductive passages just described are electrically coupled as one of a system, circuit reference node, or chassis ground, these passages are reference common conductivity for the circuit in which the present invention is placed and activated as is commonly used. It can depend on the passage.

서로에 대해 상이한 전기 특성을 가진 복수 개의 전도성 또는 유전성 재료 중의 1개 이상이 공통 전도성 통로 및 차동 전극 통로 사이에 삽입 및 유지될 수 있다. 특정의 차동 통로가 복수 개의 공통 전도성 구조로 구성될 수 있지만, 이전도성 구조는 "켤례" 또는 쌍의 복수 개의 반대 위상 또는 충전 구조에 대하여 차동 위상 조절을 수행하며, 이 구조는 그 내부에 수용된 모든 제조된 차동 전도성 통로의 총합의 반을 형성한다. 또한, 이 전도성 통로의 총합은 통상 동일하게 전기적으로 분리될 수 있으며, 이때 동일한 개수의 통로가 동시에 사용되지만, 개개의 차동 전도성 통로의 총합의 반은 반대로 배치된 그룹으로부터 대략 180°위상 차이를 가지고 있는 상태이다. 유전성 재료 및 전도성 재료의 미크론은 통상적으로 인터포징 및 차폐 기능성 공통 전도성 통로와 함께 미리 결정된 형태의 유전체를 포함하하며, 대부분의 경우에 본 발명 자체 또는 그 AOC 내에서 차동적으로 동작하는 전도성 통로들 중의 어느 하나에 물질적으로 결합하지 않는다.One or more of the plurality of conductive or dielectric materials having different electrical properties with respect to each other may be inserted and maintained between the common conductive passageway and the differential electrode passageway. While a particular differential passageway may consist of a plurality of common conductive structures, the transfer conductive structure performs differential phase adjustment on a "junction" or on a plurality of pairs of opposite phases or charge structures, all of which are housed therein. It forms half of the sum of the differential conductive passageways produced. In addition, the sum of these conductive passageways can usually be equally electrically separated, where the same number of passages are used simultaneously, but half of the sum of the individual differential conductive passages has an approximately 180 ° phase difference from the oppositely placed groups. It is in a state. Microns of dielectric and conductive materials typically comprise a predetermined form of dielectric with interposing and shielding functional common conductive passageways, and in most cases conductive passageways that operate differentially within the invention or its AOC. It does not bind physically to either.

종래 기술과 대조적으로, 신규한 발명은 이들 에너지 도관 사이의 회로 속으로, 그리고 전달 에너지의 일부분에 의해 낮은 회로 임피던스 통로로서 이용되는 회로 기준 노드 또는 공통 전도성 통로에 부착되어 활성화되는 경우에, 인터포저 내에서, 그리고 회로 에너지 소스와 회로의 에너지 이용 부하에 대하여 실질적으로 무엇이든 간에 각각 평행한 관계로 유지되는 상호 대향하는 전도성 통로의 상호 작용을 제공함으로써 촉진되는 회로 임피던스를 감소시키는 수단을 제공한다. 이와 동시에, 전체 상이한 그룹의 상호 대향하는 전도성 통로 요소는 실질적으로 무엇이든 간에 서로에 대해 각각 평행한 관계로, 그러나 방금 설명한 제2 세트와 결합하여 동시에 동작하는 제1 세트의 평행하게 상호 대향하는 전도성 통로 요소에 대해 물리적으로 수직으로 유지될 수 있다.In contrast to the prior art, the novel invention interposers when activated by attaching to a circuit reference node or common conductive passageway used as a low circuit impedance passageway into a circuit between these energy conduits and by a portion of the transfer energy. It provides a means for reducing circuit impedance promoted by providing interaction of mutually opposing conductive paths maintained within and in a substantially parallel relationship to the circuit energy source and the energy utilization load of the circuit. At the same time, the entire set of mutually opposing conductive passage elements is substantially parallel to each other in any parallel relationship to each other, but in parallel with the first set of just described first set of parallel mutually conductive It may remain physically perpendicular to the passage element.

사용자는 외부 GnD 영역, 선택적인 공통 전도성 복귀 경로, 또는 단순히 내부의 회로 또는 시스템 회로 공통 전도성 통로 또는 공통 전도성 노드에 대한 접속의 선택권을 가지고 있다. 일부의 용도에서, 본 발명 내에서 발생하는 회로 임피던스를 감소시키는 데에 이용하기 위해 원본 차동 전도성 통로가 아닌 추가 개수의 쌍을 이룬 외부의 전도성 통로에 외부에서 부착하는 것이 사용자에 의해 요구될 수 있다. 이러한 낮은 임피던스 경로 현상은 선택적이거나 보조 회로 복귀 통로를 사용함으로써 마찬가지로 발생할 수 있다. 이 경우에, 활성화시, 새로운 발명 구조에 대해 내부에 있는 공통 전도성 통로를 따라 낮은 임피던스 전도성 통로를 생성하기 위해 발생하는 다양한 내부 및 동시적인 기능은 실질적으로 평행하게, 그리고 인터포저 내에서 차동 전도성 통로를 따라 전달하는 에너지의 일부분에 의해 사용되고, 이 인터포저는 통상적으로는 임의의 위치에서 동작하고, 다양한 전도성 통로 사이에 물리적으로 배치되고, 에너지 이용 부하 및 에너지 소스로부터 이동하고, 활성화된 회로 속으로 도로 부착된다. 차동 전도성 에너지 통로는 공통 전도성 에너지 통로 차폐와 조합하여 내부의 전도성 통로를 따라 생성되는 회로의 "0" 전압 기준 이미지 노드 또는"0" 전압 공통 전도성 통로 노드를 이용할 수 있으며, 상기 차폐는 차동 전도성 통로를 거의 완전하게 둘러싸고, 함께 결합된 공통 전도성 구조로서 공동 작용하여 차동 통로가 아닌 낮은 임피던스 통로를 따라 에너지 전달를 촉진시켜서, 활성화 및 수동 동작시에 새로운 인터포저의 AOC 내에서 조절되는 에너지의 일부와 당해 회로에 단계적으로 영향을 미치는 대신에, 원치 않는 EMI 또는 잡음이 이렇게 생성된 통로로 이동될 수 있게 한다.The user has the option of connecting to an external GnD region, an optional common conductive return path, or simply an internal circuit or system circuit common conductive passage or common conductive node. In some applications, it may be required by the user to attach externally to an additional number of paired external conductive passages that are not original differential conductive passageways for use in reducing circuit impedance occurring within the present invention. . Such low impedance path phenomena can occur either selectively or by using an auxiliary circuit return path. In this case, upon activation, the various internal and simultaneous functions that occur to create a low impedance conductive passage along a common conductive passage therein for the new inventive structure are substantially parallel and within the interposer differential conductive passage. Used by a portion of the energy passing along, the interposer typically operates at any location, is physically disposed between the various conductive passageways, moves from an energy consuming load and energy source, and into an activated circuit Attached to the road. The differential conductive energy path may use a “0” voltage reference image node or “0” voltage common conductive path node of a circuit created along an internal conductive path in combination with a common conductive energy path shield, which shield may be a differential conductive path. Is almost completely enclosed and cooperates as a common conductive structure bonded together to facilitate energy transfer along a low impedance path rather than a differential path, thereby providing a fraction of the energy regulated within the AOC of the new interposer during activation and passive operation. Instead of stepping into the circuit, it allows unwanted EMI or noise to move into this generated path.

전체 인터포저 발명의 일부로서 패러데이 케이지형 전도성 차폐 구조를 구성하는 부착된 복수 개의 내부 공통 전도성 전극 통로에 의해, 외부 공통 전도성 영역 또는 복귀 통로가, 활성화 중에 동시에 다중 차폐 처리 기능을 취하는 적어도 하나의 공통 전도성 통로의 양측에 거리를 두고 배치된 위치에 대해 자체가 외부의 차동 전도성 요소의 연장부인 차동적으로 동작하는 전도성 통로로부터 단지 미크론의 거리를 두고 실질적으로 평행한 배열 관계로 내부에 밀접하게 위치 설정된 실질적으로 연장된 버젼 그 자체로 될 수 있다. 이러한 현상은 인쇄 회로 기판(PCB), 부속 카드, 메모리 모듈, 테스트 커넥터, 커넥터, 신호 칩 모듈(SCM) 또는 다중 칩 모듈(MCM), 또는 후속하는 활성화시에 인터포저 상호 접속을 이용하는 기타 집적 회로 패키지용 인터포저와 같이, 그러나 이에 한정되지 않는 다른 실시 형태의 내부에서 일어난다.As a part of the overall interposer invention, by means of a plurality of attached internal common conductive electrode passages constituting the Faraday caged conductive shielding structure, the external common conductive region or return passage is at least one common which simultaneously takes on multiple shielding treatment functions during activation. Closely spaced internally in a substantially parallel arrangement at a distance of only microns from the differentially acting conductive passageway, which itself is an extension of the external differential conductive element with respect to the position disposed at both sides of the conductive passageway It can be a substantially extended version itself. This may be due to printed circuit boards (PCBs), accessory cards, memory modules, test connectors, connectors, signal chip modules (SCMs) or multi-chip modules (MCMs), or other integrated circuits that use interposer interconnects at subsequent activations. It occurs inside other embodiments such as, but not limited to, package interposers.

본 발명의 추가의 목적 및 장점은 당해 기술 분야의 숙련자에게는 제공된 도면과 연계하여 상세한 설명을 참조하면 자명하게 된다.Further objects and advantages of the present invention will become apparent to those skilled in the art with reference to the detailed description in conjunction with the accompanying drawings.

이제 도 1A로 돌아가면, 다기능성 에너지 컨디셔너(10)의 물리적인 구조가 분해 사시도로 도시되어 있다. 다기능성 에너지 컨디셔너(10)는 적어도 2개의 전극 통로(16A, 16B)에 있는 복수 개의 공통 전도성 통로(14)로 구성되어 있으며, 여기에서는 각각의 전극 통로(16)가 2개의 공통 전도성 통로(14) 사이에 샌드위치식으로 배치되어 있다. 적어도 한 쌍의 전기 전도체(12A, 12B)가 가 복수 개의 공통 전도성 통로(14)의 절연 구멍(18) 또는 결합 구멍(20)을 통과하여 배치되어 있고, 전기 전도체(12A, 12B)를 구비한 전극 통로(16A, 16B)도 역시 전극 통로(16A, 16B)의 결합 구멍(20)에 선택적으로 접속되어 있다. 공통 전도성 통로(14)는 다른 실시 형태에서 또는 바람직한 실시 형태에서는 금속과 같은 전도성 재료로 구성되어 있고, 이 통로는 종래의 다층형 칩 캐패시터 또는 다층형 칩 에너지 조절 요소 등을 제조하는 데에 사용된 공정과 유사하게 전도성 재료가 유전 재료 또는 라미네이트(도시 생략) 상으로 증착될 수 있다. 적어도 한 쌍의 절연 구멍(18)은 전기 전도체(12)가 공통 전도성 통로(14)와 전기 전도체(12) 사이의 전기적인 격리를 유지하면서 통과할 수 있도록 각각의 공통 전도성 통로(14)를 통과하여 배치되어 있다. 복수 개의 공통 전도성 통로(14)에는 선택적으로 미리 결정된 대응 위치에 배열된 체결 구멍(22)이 형성될 수 있으며, 이는 복수 개의 공통 전도성 통로(14) 각각을 나사 및 볼트와 같은 표준 고정 수단을 통해, 또는 다른 실시 형태의 경우(도시 생략) 장치가 제조되어 종래 기술의 칩 에너지 조절 요소 등을 제조하는 데에 산업계에서 사용된 공정과 유사한 표준 모노리틱형 다층 실시 형태로 결합될 수 있게 해주는 수단에 의해 서로 확실하게 결합시키기 위한 것이다. 다음에 전도성 단자 밴드(도시 생략)를 배치시킬 수 있는 체결 구멍(22) 또는 심지어 일반 산업계의 수단 및 재료의 땜납 부착 수단 조차도 역시 다기능성 에너지 컨디셔너(10)를 전자 시스템 또는 장치의 포위체(enclosure) 또는 샤시와 같은 다른 비전도성 또는 공통 전도성 표면에 고정시키는 데에 이용될 수 있으며, 이 다기능성 에너지 컨디셔너(10)는 상호 결합 상태로 이용된다.Returning now to FIG. 1A, the physical structure of the multifunctional energy conditioner 10 is shown in an exploded perspective view. The multifunctional energy conditioner 10 consists of a plurality of common conductive passages 14 in at least two electrode passages 16A, 16B, where each electrode passage 16 has two common conductive passages 14. ) Sandwiched between them. At least one pair of electrical conductors 12A, 12B is disposed through the insulating holes 18 or the coupling holes 20 of the plurality of common conductive passages 14 and includes the electrical conductors 12A, 12B. The electrode passages 16A and 16B are also selectively connected to the coupling holes 20 of the electrode passages 16A and 16B as well. The common conductive passage 14 consists of a conductive material, such as a metal, in other or preferred embodiments, which passage is used to manufacture conventional multilayer chip capacitors or multilayer chip energy regulating elements and the like. Similar to the process, conductive materials may be deposited onto dielectric materials or laminates (not shown). At least one pair of insulating holes 18 passes through each common conductive passage 14 such that the electrical conductor 12 can pass while maintaining electrical isolation between the common conductive passage 14 and the electrical conductor 12. Are arranged. The plurality of common conductive passageways 14 may be formed with fastening holes 22 which are optionally arranged in a predetermined corresponding position, which is adapted to each of the plurality of common conductive passageways 14 through standard fastening means such as screws and bolts. Or, in the case of other embodiments (not shown), means for allowing the device to be manufactured and combined into a standard monolithic multilayer embodiment similar to the processes used in the industry to manufacture chip energy regulating elements of the prior art and the like. It is for surely combining with each other. The fastening holes 22, which can then place conductive terminal bands (not shown), or even means of solder attachment of materials and materials of general industry also provide a multifunctional energy conditioner 10 enclosing the electronic system or device. Or to other non-conductive or common conductive surfaces such as chassis, and this multifunctional energy conditioner 10 is used in a mutually coupled state.

전극 통로(16A, 16B)는 이들이 전도성 재료로 구성되어 있기 때문에, 또는 다른 실시 형태의 경우 전도성 재료가 유전 라미네이트(도시 생략) 상으로 층착될 수 있기 때문에, 공통 전도성 통로(14)와 유사하며, 또는 이에 의해 새로운 실시 형태가 제조되어 종래 기술의 칩 에너지 조절 요소 등을 제조하는 데에 산업계에서 사용되는 공정과 유사한 표준 모노리틱형 다층 실시 형태로 결합될 수 있고, 전기 전도체(12A, 12B)가 각각의 구멍을 통과하여 배치되도록 하게 한다는 점에서 유사하다. 결합된 공통 전도성 통로(14)와는 달리, 전극 통로(16A, 16B)는 선택적으로 2개의 전기 전도체(12) 중의 하나에 전기적으로 접속된다. 도 1A에 도시된 바와 같이 전극 통로(16)는 공통 전도성 통로(14) 보다 더 작게 도시되어 있지만, 이것은 요구되지는 않지만, 이 구성에서는 전극 통로(16)가 체결 구멍(22)의 물리적 결합 수단 또는 다른 본딩 방법(도시 생략)과 간섭하는 것을 방지하기 위해 이루어진 것이고, 이상적으로는 공통 전도성 통로(14) 내부에 삽입되고, 따라서 이들 전극 통로는 공통 전도성 통로(14) 보다 더 작은 전도성 영역을 가진다.The electrode passages 16A, 16B are similar to the common conductive passages 14 because they are made of a conductive material, or in other embodiments, because the conductive material can be laminated onto a dielectric laminate (not shown), Or thereby a new embodiment can be manufactured and combined into a standard monolithic multilayer embodiment similar to the process used in the industry to produce prior art chip energy regulating elements and the like, wherein the electrical conductors 12A, 12B Similar in that they allow placement through each hole. Unlike the combined common conductive passage 14, the electrode passages 16A, 16B are optionally electrically connected to one of the two electrical conductors 12. The electrode passage 16 is shown smaller than the common conductive passage 14 as shown in FIG. 1A, although this is not required, but in this configuration the electrode passage 16 is a means of physical coupling of the fastening hole 22. Or to prevent interference with other bonding methods (not shown), ideally inserted into the common conductive passage 14, so that these electrode passages have a smaller conductive area than the common conductive passage 14. .

전기 전도체(12)는 도 1A에 도시된 바와 같은 전기 전도체(12)의 양측 단부에 위치한 화살표로 표시된 방향으로 흐르는 전류 경로를 제공한다. 전기 전도체(12A)는 전기 전달 수렴 경로를 제공하고, 전기 전도체(12B)는 전달 에너지 복귀 경로를 제공한다. 단지 한 쌍의 전기 전도체(12A, 12B)만이 도시되어 있지만, 본 출원인은 상기 다기능성 에너지 컨디셔너(10)가 고밀도 다중 전도체 다기능성 에너지 컨디셔너를 만들기 위해 함께 결합되는 복수 쌍의 전기 전도체(12A, 12B) 뿐만 아니라, 전극 통로(16A, 16B) 및 공통 전도성 통로(14)를 필터링하도록 구성되는 것을 고려하였다.The electrical conductor 12 provides a current path that flows in the direction indicated by the arrows located at both ends of the electrical conductor 12 as shown in FIG. 1A. Electrical conductor 12A provides a path for transfer of electricity and electrical conductor 12B provides a path for return of energy. Although only a pair of electrical conductors 12A, 12B are shown, Applicants have described a plurality of pairs of electrical conductors 12A, 12B in which the multifunctional energy conditioner 10 is joined together to make a high density multiconductor multifunctional energy conditioner. As well as being configured to filter the electrode passages 16A, 16B and the common conductive passage 14.

다기능성 에너지 컨디셔너(10)를 구성하는 다른 요소는 1개 또는 복수 개의 전기적 특성을 가지고, 중심의 공통 전도성 통로(14), 2개의 전극 통로(16A, 16B),및 2개의 외측 공통 전도성 통로(14) 사이를 통과하는 전기 전도체(12A, 12B)의 일부분을 전기 전도체(12A, 12B) 및 결합 구멍(20)에 의해 생성된 접속을 제외하고, 이들 통로 및 전도체를 서로에 대해 격리시키는 방식으로 둘러싸고 있는 재료(28)이다. 다기능성 에너지 컨디셔너(10)의 전기적인 특성은 재료(28)에 선택에 의해 결정된다. 가령, X7R 유전 재료가 선택되는 경우, 다기능성 에너지 컨디셔너(10)는 주로 용량성 특성을 가질 것이다. 또한, 재료(28)가 용량성 특성 및 서지(surge) 보호 특성을 제공하게 되는 금속 산화물 바리스터(varistor) 재료일 수도 있다. 페라이트 및 소결된 다결정과 같은 다른 재료도 사용될 수 있으며, 이 경우에 페라이트 재료는 상호 결합의 제거 또는 최소화 효과에 원인이 있는 고성능 공통 모드 잡음의 제거 또는 최소화 외에도 서지 보호 특성과 더불어 고유 인덕턴스를 제공한다. 상기 소결된 다결정 재료는 전도성, 유전성 및 자성 특성을 제공한다. 소결된 다결정은 미국 특허 제5,500,629호에 상세하게 기재되어 있으며, 이 특허는 인용에 의해 여기에 병합되어 있다.Other elements that make up the multifunctional energy conditioner 10 have one or a plurality of electrical characteristics, and include a central common conductive passage 14, two electrode passages 16A and 16B, and two outer common conductive passages ( 14) A portion of the electrical conductors 12A, 12B passing between are isolated in a manner that isolates these passages and conductors from each other, except for the connections made by the electrical conductors 12A, 12B and the coupling holes 20. Surrounding material 28. The electrical properties of the multifunctional energy conditioner 10 are determined by the choice of the material 28. For example, when the X7R dielectric material is selected, the multifunctional energy conditioner 10 will primarily have capacitive properties. The material 28 may also be a metal oxide varistor material that will provide capacitive and surge protection properties. Other materials, such as ferrite and sintered polycrystals, can also be used, in which case the ferrite material provides inherent inductance with surge protection characteristics in addition to the removal or minimization of high performance common-mode noise that contributes to the elimination or minimization of mutual coupling. . The sintered polycrystalline material provides conductive, dielectric and magnetic properties. Sintered polycrystals are described in detail in US Pat. No. 5,500,629, which is incorporated herein by reference.

계속해서 도 1A을 참조하면, 공통 전도성 통로(14), 전극 통로(16A, 16B), 전기 전도체(12A, 12B) 및 재료(28)의 물리적인 관계가 이제 보다 상세하게 서술될 것이다. 시작점은 중심의 공통 전도성 통로 전극(14)이다. 이들 중심 통로(14)에 의해 쌍을 이룬 전기 전도체(12)가 이들 공통 전도성 통로(14)와 2개의 전기 전도체(12A, 12B) 사이에 전기적 격리를 유지시키는 이들 통로 각각의 절연 구멍(18)을 통과하여 배치되어 있다. 중심의 공통 전도성 통로 전극(14)의 위 또는 아래 양자 가운데 어느 일측에서, 전극 통로(16A, 16B)는 이들을 통과하여 배치된 한 쌍의 전기 전도체(12A, 12B)를 각각 구비하고 있다. 중심의 공통 전도성 통로 전극(14)과는 달리, 단지 1개의 전기 전도체(12A) 또는 전기 전도체(12B)가 절연 구멍(18)에 의해 각각의 전극 통로(16A) 또는 전극 통로(16B)로부터 격리되어 있다. 한 쌍의 전기 전도체(12A, 12B) 중의 하나가 결합 구멍(20)을 통해 관련 전극 통로(16A 또는 16B) 각각에 전기적으로 결합되어 있다. 결합 구멍(20)은 땜납 용접, 저항 용접 또는 다른 표준 접속 방법 기술과 같은 표준 접속 수단을 통해 한 쌍의 전기 전도체(12) 가운데 하나와 계면을 형성하여 일체로 되거나, 미리 결정된 전도 경로의 물리적 및 전기적 접속을 확실하게 한다. 다기능성 에너지 컨디셔너(10)에 적절한 기능을 부여하기 위해, 상부 전극 통로(16A)는 하부 전극 통로(16B)가 전기적으로 결합되는 그것, 즉 전기 전도체(12B) 보다는 대향 전기 전도체(12A)에 전기적으로 결합되어야 한다. 다기능성 에너지 컨디셔너(10)는 선택적으로 복수 개의 외측 공통 전도성 통로(14)로 구성될 수 있다.With continued reference to FIG. 1A, the physical relationships of the common conductive passage 14, the electrode passages 16A, 16B, the electrical conductors 12A, 12B, and the material 28 will now be described in more detail. The starting point is the central common conductive passageway electrode 14. Insulation holes 18 in each of these passageways allows electrical conductors 12 paired by these central passageways 14 to maintain electrical isolation between these common conductive passageways 14 and the two electrical conductors 12A, 12B. It is arranged to pass through. On either side of the central common conductive passage electrode 14, either side, the electrode passages 16A, 16B each have a pair of electrical conductors 12A, 12B disposed therethrough. Unlike the central common conductive passage electrode 14, only one electrical conductor 12A or electrical conductor 12B is isolated from each electrode passage 16A or electrode passage 16B by an insulating hole 18. It is. One of the pair of electrical conductors 12A, 12B is electrically coupled to each of the associated electrode passages 16A or 16B via a coupling hole 20. The engagement holes 20 may be integral with the interface with one of the pair of electrical conductors 12 through standard connection means such as solder welding, resistance welding or other standard connection method techniques, or the physical and Ensure electrical connection. In order to impart proper function to the multifunctional energy conditioner 10, the upper electrode passage 16A is electrically connected to the opposite electrical conductor 12A rather than that to which the lower electrode passage 16B is electrically coupled, i.e., the electrical conductor 12B. Must be combined. The multifunctional energy conditioner 10 may optionally be comprised of a plurality of outer common conductive passages 14.

이들 외측 공통 전도성 통로(14)는 현저하게 큰 전도성 공동 전도성 통로 및/또는 이미지 평면을 제공하며, 이때 복수 개의 공통 전도성 통로(14)는 전도성 단자 재료에 의해 외측 에지 전도성 밴드(14A)에 전기적으로 접속되거나, 장력 인가 수단에 의해 또는 통상적으로 사용되는 땜납형 재료에 의해 차동 전도성 통로(16A, 16B) 및/또는 예컨대 전기 전도체(12A, 12B)와 같은 복수 개의 전기 전도체와 물리적으로 분리시키는 대형의 외부 전도성 표면(14A, 14B)(도시 생략)에 직접 부착된다. 외부 전도 영역에 대한 접속은 방사 전자기 방출을 감소시키는 데에 도움을 주고, 과전압 및 서지를 약화시키는 대표면적을 제공한다. 외부 전도성영역에 대한 접속은 차동 전도성 통로(16A, 16B) 및/또는 가령 전기 전도체(12A, 12B)와 같은 복수 개의 차동 전기 전도체에 의해 방사할 수 있거나 흡수될 수 있는 어떤 유도성 및 기생성 표류 성분의 정전기 억제 또는 최소화를 도와준다.These outer common conductive passageways 14 provide significantly larger conductive cavity conductive passageways and / or image planes, wherein the plurality of common conductive passageways 14 are electrically connected to the outer edge conductive band 14A by conductive terminal materials. Of large size to be physically separated from the differential conductive passages 16A, 16B and / or a plurality of electrical conductors such as, for example, electrical conductors 12A, 12B by connecting, tensioning means or by conventionally used solder-like materials. It is directly attached to the outer conductive surfaces 14A and 14B (not shown). The connection to the external conducting area helps to reduce radiated electromagnetic emissions and provides a representative area for weakening overvoltage and surge. Connections to the outer conductive region may be any inductive and parasitic drift that can radiate or be absorbed by a plurality of differential electrical conductors, such as differential conductive passages 16A, 16B and / or electrical conductors 12A, 12B. Helps to curb or minimize static

패러데이 케이지형 전도성 차폐 구조의 주된 구성은, 공통 통로가 전술한 바와 같이 서로 결합되고, 그룹화된 공통 전도성 통로가 함께 대형 외부 전도성 영역과 함께 공동 작용하고, 방사 전자기 방출을 억제하고, 과전압과 서지를 약화시키고 패러데이 케이지형 전도성 차폐 구조의 기생 성분 및 기타 과도 성분의 동시 억제 또는 최소화의 정전기 기능을 시작하는 대형의 전도성 표면적을 제공하는 경우에 사용된다. 이것은 복수 개의 공통 전도성 통로(14)가 어스 그라운드(earth ground)에 전기적으로 결합되지만 본 발명을 배치해서 활성화시키는 회로에 고유의 공통 전도성 통로를 제공하는 것에 의존하는 경우에 특히 적용된다. 전술한 바와 같이, 공통 전도성 통로(14)와 2개의 전극 통로(16A, 16B) 사이에는 상이한 전기적 특성을 가진 복수 개의 재료 중의 1개 또는 그 이상으로 될 수 있는 재료(28)가 삽입 및 유지되어 있다.The main construction of the Faraday caged conductive shield structure is that the common passages are joined together as described above, and the grouped common conductive passages cooperate together with the large external conductive regions, suppress radiated electromagnetic emissions, and suppress overvoltage and surges. It is used to provide a large conductive surface area that weakens and initiates the electrostatic function of simultaneous suppression or minimization of parasitic and other transient components of the Faraday caged conductive shielding structure. This is particularly true when the plurality of common conductive passages 14 are electrically coupled to earth ground but rely on providing a unique common conductive passage in the circuit for placing and activating the present invention. As described above, between the common conductive passage 14 and the two electrode passages 16A, 16B, a material 28, which may be one or more of a plurality of materials with different electrical properties, is inserted and held therein. have.

도 1B는 다기능성 에너지 컨디셔너(10)에 대한 다른 실시 형태를 도시하고 있으며, 이 다기능성 에너지 컨디셔너(10)는 전기 전도체의 결합 수단 또는 다기능성 에너지 컨디셔너(10)에 대한 회로 기판 접속부를 추가로 포함하고 있다. 실질적으로는, 복수 개의 공통 전도성 통로(14)는 각각의 전도성 전극 출구에 있는 개별적으로 배치된 외측 에지 전도성 밴드 또는 밴드들(14A 및/또는 14B)(도시 생략)의 공유를 통해 전기적으로 함께 접속되고, 다음에 본 발명이 대형 회로의 일부분에 배치되어 활성화되는 경우에 전압 포텐셜을 가질 수 있는 동일한 외부 전도성 표면(도시 생략)에 결합 및/또는 접속이 이루어진다. 이 전압 포텐셜은 전도성 밴드(14A 및/또는 14B)(도시 생략) 및 실시 형태의 내부 공통 전도성 통로(14)를 통해, 이 외에도 에너지가 전달될 수 있는 접속부를 이용할 필요가 있는 전도성 요소(도시 또는 도시 생략) 가운데 어느 하나를 통해 외부 전도성 표면 영역 또는 영역들과 공동 작용한다.FIG. 1B shows another embodiment for the multifunctional energy conditioner 10, which further comprises a circuit board connection to the multifunctional energy conditioner or means of coupling of electrical conductors. It is included. In practice, the plurality of common conductive passageways 14 are electrically connected together through the sharing of individually disposed outer edge conductive bands or bands 14A and / or 14B (not shown) at each conductive electrode outlet. Next, coupling and / or connection is made to the same external conductive surface (not shown) which may have a voltage potential when the invention is placed and activated in a portion of a large circuit. This voltage potential is provided through conductive bands 14A and / or 14B (not shown) and internal common conductive passages 14 of the embodiment, in addition to conductive elements (shown or Cooperating with an external conductive surface region or regions through any one of the illustrations).

또한, 각각의 차동 전극 통로(16A, 16B)는 자체의 외측 에지 전도성 밴드 또는 표면(40A, 40B)을 각각 구비하고 있다. 전극 통로(16A, 16B)와 이들 각각의 전도성 밴드(40A, 40B) 사이를 전기적으로 접속시키면서 동시에 다기능성 에너지 컨디셔너(10)의 다른 부분들 사이에 전기적 격리를 유지하려면, 각각의 전극 통로(16)는 연신 배치되며, 그 결과 전극 통로(16A)의 연신 부분은 전극 통로(16B)가 향하는 방향과 반대로 향한다. 또한, 전극 통로(16)의 연신 부분은 복수 개의 공통 전도성 통로(14)가 추가의 재료(28)에 의해 외측 에지 전도성 밴드(40A, 40B)로부터 격리된 추가의 거리로 연장하는 거리를 초과하여 연장한다. 각각의 밴드와 이들의 관련 통로 사이의 전기적인 접속은 각각의 밴드와 이의 관련 공통 전도성 또는 전도성 전극 통로 각각의 사이에 물리적인 접촉을 통해 달성된다.In addition, each of the differential electrode passages 16A, 16B has its own outer edge conductive band or surface 40A, 40B, respectively. To maintain electrical isolation between the electrode passages 16A, 16B and their respective conductive bands 40A, 40B while at the same time maintaining electrical isolation between the other portions of the multifunction energy conditioner 10, the respective electrode passages 16 ) Is stretched, and as a result, the stretched portion of the electrode passage 16A faces opposite to the direction in which the electrode passage 16B faces. In addition, the stretched portion of the electrode passage 16 exceeds a distance in which the plurality of common conductive passages 14 extends to additional distances isolated from the outer edge conductive bands 40A, 40B by the additional material 28. Extend. Electrical connection between each band and their associated passage is achieved through physical contact between each band and each of its associated common conductive or conductive electrode passageways.

도 2는 다기능성 에너지 컨디셔너(10)의 물리적인 실시 형태가 대형의 회로에 결합되어 활성화되는 경우에 회로의 활성화 부분의 준개략적인 회로를 보여주고 있다. 라인 대 라인 에너지 조절 요소(30)는 전극 통로(16A, 16B)로 구성되며, 이 경우에 전극 통로(16A)는 한 쌍의 전기 전도체 중의 하나(12A)에 결합되고, 나머지하나의 전극 통로(16B)는 대향 전기 전도체(12B)에 결합되며, 이에 의해 에너지 조절 요소를 형성하는 데에 필요한 2개의 평행한 통로를 제공한다. 중심의 공통 전도성 통로 전극(14)은 모든 실시 형태 또는 본 발명의 개념에서 필수 요소이며, 샌드위치식으로 배치된 외측의 2개의 공통 전도성 통로(14)와 함께 결합되는 경우에 전도성 밴드(14, 14b)(도시 생략)를 대형의 외부 전도성 영역(34)(도시 생략)과 라인 대 라인의 에너지 조절 요소(30)에 접속하는 것으로서 설명하는 고유의 공통 전도성 통로(34, 34b)로서의 역할을 하고, 또한 라인 대 공통의 전도성 통로 에너지 조절 요소(32) 각각을 위한 2개의 평행한 통로 중의 하나로서 역할을 한다.FIG. 2 shows a quasi-schematic circuit of the active portion of the circuit when the physical embodiment of the multifunctional energy conditioner 10 is coupled to and activated in a large circuit. The line to line energy regulating element 30 consists of electrode passages 16A and 16B, in which case the electrode passage 16A is coupled to one 12A of a pair of electrical conductors and the other electrode passage ( 16B is coupled to the opposing electrical conductor 12B, thereby providing two parallel passages needed to form the energy regulating element. The central common conductive passage electrode 14 is an essential element in all embodiments or concepts of the present invention and is conductive band 14, 14b when combined with two external common conductive passages 14 sandwiched outside. ) As a unique common conductive passageway 34, 34b, described as connecting the large external conductive region 34 (not shown) and the line-to-line energy regulation element 30 (not shown), It also serves as one of two parallel passages for each of the lines versus the common conductive passageway energy regulating elements 32.

상기 각각의 라인 대 공통의 전도성 통로 에너지 조절 요소(32)에 요구되는 제2 평행한 통로가 대응 전극 통로(16B)에 제공된다. 도 1 및 도 2를 세심하게 참조함으로써, 에너지 조절 통로 관계는 자명하게 될 것이다. 전기적인 특성을 가진 재료(28)를 구비한 각각의 전극 통로(16A 또는 16B)로부터 중심의 공통 전도성 통로(14)를 격리시키면, 그 결과로서 전기 전도체(12A, 12B) 사이에 뻗어 있는 공통 모드 바이패스 에너지 조절 요소(30)와, 각각의 전기 전도체(12A, 12B)로부터 대형의 외부 전도성 영역(34)까지 결합된 라인 대 공통의 전도성 통로 디커플링 에너지 조절 요소(32)를 구비한 에너지 조절 네트워크로 된다.A second parallel passage required for each of these lines versus the common conductive passage energy regulating element 32 is provided in the corresponding electrode passage 16B. With careful reference to FIGS. 1 and 2, the energy regulation pathway relationship will be apparent. Isolation of the central common conductive passage 14 from each electrode passage 16A or 16B with material 28 having electrical properties results in a common mode extending between the electrical conductors 12A and 12B. Energy regulation network with bypass energy regulating element 30 and a line to common conductive passage decoupling energy regulating element 32 coupled from each electrical conductor 12A, 12B to a large outer conductive region 34. It becomes

대형의 외부 전도성 영역(34)은 보다 상세하게 후술되겠지만, 당분간은 어스 그라운드 또는 회로 그라운드와 균등물이라고 생각하는 것이 더 직관적일 수도 있다. 대형의 외부 전도성 영역(34)은 체결 구멍(22)을 통해 삽입된 납땜 또는 탑재용 나사와 같은 당해 기술 분야의 통상의 수단에 의해 회로 또는 어스 그라운드에전도 가능하게 결합되어, 결합 대상인 공통 전도성 통로(14)의 하나 또는 그 이상을 형성할 상기 중심의 통로(14)와 결합하기 위해 중심과 추가의 공통 전도성 통로(14)와 결합될 수 있거나, 다음에 동일한 공통 전도성 영역 또는 통로(도시 생략)에 함께 결합되는 14A 및 14B와 같은 외부에 증착된 전도성 재료를 이용하여 전기 장치의 포위체 또는 그라운딩된 샤시, 표준 평면 다층형 세라믹 실시 형태(도시 생략)로서 바로 라미네이팅된다. 다기능성 에너지 컨디셔너(10)가 어스 또는 회로 공통 전도성 통로에 결합된 고유의 공통 전도성 통로(34)와 동일하게 잘 작동하는 경우, 다기능성 에너지 컨디셔너(10)의 물리적 구조에 대한 장점 가운데 하나는 요구되는 에너지 조건에 따라 물리적 그라운딩 접속이 일부의 특정 용도에서는 불필요할 수 있다는 점이다.The large outer conductive region 34 will be discussed in more detail below, but for the time being it may be more intuitive to think of it as equivalent to earth ground or circuit ground. The large outer conductive region 34 is electrically conductively coupled to the circuit or earth ground by conventional means in the art, such as soldering or mounting screws inserted through the fastening holes 22, to form a common conductive passageway to be joined. May be combined with the center and an additional common conductive passage 14 to couple with the central passage 14 that will form one or more of 14, or in the same common conductive region or passage (not shown) Laminated directly as an enclosure or grounded chassis, standard planar multilayer ceramic embodiment (not shown) of an electrical device using externally deposited conductive materials such as 14A and 14B coupled together. If the multifunctional energy conditioner 10 works equally well with the inherent common conductive passageway 34 coupled to the earth or circuitry common conductive passageway, one of the advantages of the physical structure of the multifunctional energy conditioner 10 is to be desired. Depending on the energy conditions that arise, physical grounding connections may be unnecessary for some specific applications.

도 1A을 다시 참조하면, 다기능성 에너지 컨디셔너(10)에 대한 추가의 특징은 시계 방향 및 반시계 방향의 선속 장(flux field)(24, 26) 각각에 의해 증명되고 있다. 멕스웰의 4차 방정식은 암페어의 법칙으로서 확인되었지만, 자기장은 2개의 소스로부터 발생하고, 하나의 소스는 운반된 전하의 형태인 전류의 흐름으로서 설명되고, 다른 하나의 소스는 폐쇄된 루프 회로에서 이동하는 전기장의 변화가 다음에 자기장을 동시에 생성하는 방법에 의해 설명된다. 막 언급한 2개의 소스 중에서, 운반된 전하는 전도성 소스 통로와 복귀 에너지 통로가 그렇게 배치된 경우에 수학 방정식은 전기장 및 자기장(E H Fields)이 새로운 인터포저 장치 내에서 억제되거나 최소화될 수 있는 방법을 설명하는 데에 이용될 수 있다는 것에 관한, 전류가 자기장을 발생시키는 방법에 관한 설명이다.Referring again to FIG. 1A, further features for the multifunctional energy conditioner 10 are demonstrated by each of the flux fields 24, 26 in the clockwise and counterclockwise directions. Although Maxwell's fourth-order equation was identified as Ampere's law, the magnetic field originates from two sources, one source is described as the flow of current in the form of a carried charge, and the other source is in a closed loop circuit. The change in the moving electric field is then explained by the method of simultaneously generating the magnetic field. Of the two sources just mentioned, the transported charge describes how the electric and magnetic fields (EH Fields) can be suppressed or minimized in the new interposer device when the conductive source path and the return energy path are so arranged. A description of how a current generates a magnetic field, relating to what can be used to do so.

에너지 전달 네트워크에 이용되고 있는 수동 구성 요소 또는 층상 구조에서는 RF 전류를 최소화하기 위해, 선속 제거 또는 선속 최소화에 관한 개념이 이용될 필요가 있다. 자기 선속 라인이 전달 라인 또는 라인 전도체 또는 층 내에서 반시계 방향으로 움직이기 때문에, RF 복귀 경로를 이에 대응하는 소스 자취에 평행하면서 인접하게 생성하는 경우, 복귀 경로(반시계 방향의 장)에서 관찰되는 자기 선속 라인은 소스 경로(시계 방향의 장)과 관련하여 반대 방향으로 될 것이다. 시계 방향의 장과 반시계 방향의 장을 조합하는 경우, 제거 또는 최소화 효과가 관찰된다.In passive components or layered structures used in energy delivery networks, the concept of flux removal or flux minimization needs to be used to minimize RF current. Since the magnetic flux line moves counterclockwise within the transmission line or line conductor or layer, when the RF return path is generated parallel to and adjacent to the corresponding source trace, it is observed in the return path (counterclockwise field). The magnetic flux line to be turned will be in the opposite direction with respect to the source path (clockwise field). When combining clockwise and counterclockwise fields, a removal or minimization effect is observed.

소스와 복귀 경로 사이에서 원하지 않는 자기 선속 라인이 제거 또는 최소화되는 경우, 그때 방사 또는 전달된 RF 흐름은 전도성 통로 내측의 작은 경계 내를 제외하면 존재할 수 없다. 그러나, 여기에 기술된 기법을 이용함으로써, RF 에너지를 피해가는 작은 경계는 고속 용도에서 중요하고, 차동 전도성 통로를 거의 완전하게 포위하는 활성화된 차폐 구조에 의해 효과적으로 수용된다. 선속 제거 또는 최소화를 실시하는 개념은 특히 대향하는 전도체가 서로에 대해 미크론의 거리 내에서 지면에 대해 수직 방향 및 수평 방향으로 배치될 수 있는 경우라면 간단하다. 선속의 제거 또는 최소화 도중에 서로에 대해 동시에 발생하는 본 발명의 억제 또는 최소화 기법은 창안한 것이지만 이미지 평면 또는 노드의 이용을 규정하고 있기 때문에 종래의 이론을 따른다. 수동 구성 요소가 얼마나 잘 설계되었지의 여부를 불문하고, 자기장과 전기장은 통상적으로 유효하지 않은 일부 소량으로, 심지어 2㎓ 이상 및 그 초과의 속도로 존재한다. 그러나, 자기 선속 라인을 효과적으로 제거 또는 최소화하고 나서 이러한 제거 또는 최소화 기법을 이미지 평면 및 차폐 처리 구조를 이용하여 조합하는 경우, 그때 EMI는 존재할 수 없다.If unwanted magnetic flux lines are removed or minimized between the source and the return path, then no radiated or transmitted RF flow can exist except within a small boundary inside the conductive passage. However, by using the techniques described herein, small boundaries avoiding RF energy are important in high speed applications and are effectively accommodated by an activated shielding structure that almost completely surrounds the differential conductive path. The concept of performing flux removal or minimization is particularly simple if the opposing conductors can be arranged in the vertical and horizontal directions with respect to the ground within a micron distance to each other. The suppression or minimization techniques of the present invention, which occur simultaneously with each other during the removal or minimization of flux, are invented but follow the conventional theory because they define the use of image planes or nodes. Regardless of how well the passive components are designed, the magnetic and electric fields are typically present in some small amounts that are not valid, even at speeds of more than 2 dB and more. However, when effectively removing or minimizing magnetic flux lines and then combining these removal or minimization techniques using image planes and shielding processing structures, then EMI cannot exist.

이 개념을 더 설명하기 위해서는, 개개의 선속 장의 방향을 결정하고 나면, 이 방향은 암페어의 법칙을 적용하고 오른손 법칙을 이용하여 도식화될 수 있다. 이렇게 할 때, 각 사람은 자신의 엄지를 전도체의 양측 단부에 있는 화살표로 표시된 바와 같이 전기 전도체(12A, 12B)를 통과하는 전류 흐름의 방향을 지시하도록 평행하게 위치시킨다. 일단 엄지가 전류 흐름과 동일한 방향으로 가르키게 되면, 손에 있는 나머지 손가락을 구부리는 방향이 선속 장의 회전 방향을 표시하게 된다. 전기 전도체(12A, 12B)가 서로에 대해 인접하게 배치되어 이들 전도체가 역시 많은 I/O 및 데이터 라인 구성에서 발견되는 바와 같이 1개의 전류 루프 이상을 제공하기 때문에, 다기능성 에너지 컨디셔너(10)에 대해 출입하는 전류는 서로 반대로 되며, 이에 따라 서로를 제거 또는 최소화하여 장치에 기인하는 인덕턴스를 제거 또는 최소화하는 밀접하게 배치된 대향 선속 장(24, 26)을 발생시킨다.To further illustrate this concept, once the direction of the individual flux field is determined, this direction can be plotted using Ampere's law and using the right hand law. In doing so, each person places his thumb in parallel to indicate the direction of current flow through the electrical conductors 12A, 12B as indicated by arrows at both ends of the conductor. Once the thumb is pointing in the same direction as the current flow, the direction of bending the remaining fingers in the hand indicates the direction of rotation of the flux field. The electrical conductors 12A, 12B are placed adjacent to each other so that these conductors provide more than one current loop, as also found in many I / O and data line configurations, so that the multifunction energy conditioner 10 The incoming and outgoing currents are reversed with each other, thus generating or disposing each of the closely spaced opposing flux fields 24, 26 which eliminates or minimizes each other, thereby eliminating or minimizing inductance due to the device.

낮은 인덕턴스는 현대식 장비의 향상된 스위칭 속도 및 빠른 펄스 상승율이 낮은 인덕턴스 서지 장치 및 네트워크에 의해 취급될 수 있을 뿐인 허용 불가능한 전압 스파이크를 만들기 때문에 현대식 I/O 및 고속 데이터 라인에서 유리하다. 또한, 종래 기술에서 발견된 개별의 구성 요소를 조합한 것과 비교되는 바와 같이 다기능성 에너지 컨디셔너(10)를 사용하는 노동 집약적인 측면은 용이하면서도 저렴한 제조 방법을 제공한다는 것은 자명하게 된다. 접속은 전기 전도체(12)의 양측 단부에 단지 실시될 필요가 있을 뿐이기 때문에, 공통 전도성 통로에 각 라인에대해 측정된 정전 용량 값의 대략 절반 정도의 회로에 라인 대 라인의 정전 용량을 제공하는 것은 실시 형태 내에서 문자 그대로 개발되었다. 이는 사용자에게 유연성을 제공할 뿐만 아니라, 본 발명을 이용하는 대형의 전기 시스템을 제조할 때 시간 및 공간을 절약할 가능성을 제공한다.Low inductance is advantageous in modern I / O and high speed data lines because the improved switching speeds and fast pulse rise rates of modern equipment create unacceptable voltage spikes that can only be handled by low inductance surge devices and networks. It will also be apparent that the labor intensive aspect of using the multifunctional energy conditioner 10 provides an easy and inexpensive manufacturing method as compared to combining individual components found in the prior art. Since the connection only needs to be made at both ends of the electrical conductor 12, it provides a line-to-line capacitance to the circuit of approximately half of the capacitance value measured for each line in the common conductive passage. It was developed literally within the embodiments. This not only provides flexibility to the user, but also offers the possibility of saving time and space when manufacturing large electrical systems utilizing the present invention.

본 발명에서 밝혀진 패러데이 케이지형 공통 전도성 차폐 구조의 일부분이 도 3 및 도 4에 상세하게 도시되어 있다. 따라서, 이 패러데이 케이지형 공통 전도성 차폐 구조가 다양한 외부의 공통 전도성 통로와 조합하여 행하는 중요성을 개시하기 위해 도 3과 도 4 사이를 자유롭게 이동하면서 설명이 이루어질 것이다. 도 3에는 도 4에서 도시되어 있는 바와 같이 완전한 패러데이 케이지형 공통 전도성 차폐 구조(20)의 일부분을 구성하는 일부분(800B)이 도시되어 있다.A portion of the Faraday caged common conductive shield structure found in the present invention is shown in detail in FIGS. 3 and 4. Thus, the description will be made while moving freely between FIGS. 3 and 4 to disclose the importance of the Faraday caged common conductive shielding structure to be performed in combination with various external common conductive passageways. FIG. 3 shows a portion 800B that forms part of a complete Faraday caged common conductive shield structure 20 as shown in FIG. 4.

도 3에서, 차동 전도성 바이패스 전극 통로(809)는 구조(20)의 공유된 중심의 공통 전도성 통로(804/804-IM)과 공통 전도성 통로(810)(도 3에서 도시 생략) 사이에 샌드위치식으로 배치되어 있으며, 이 공통 전도성 통로(810)는 도 4에서는 통로(809) 위에 안치되어 있다. 바이패스 통로(809) 위와 아래에는 유전 재료 또는 유전 매체(801)가 배치되어 있다. 공통 전도성 통로(804/804-IM, 810) 뿐만 아니라, 통로(809)는 모두 대부분의 경우에 미리 결정된 유전 재료 또는 유전 매체(801)의 대략 평행한 삽입 위치에 의해 서로에 대해 분리되어 있으며, 상기 유전 재료 또는 유전 매체(801)는 제조 공정 중에 상기 각각의 전도성 통로 응용품 사이에 배치되거나 증착된다. 상기 모든 공통 전도성 통로(860/860-IM, 840, 808, 804/804-IM, 810, 830, 850/850-IM)는 실시 형태의 외측 에지(800B)로부터 미리 결정된 거리(814)로 오프셋되어 있다. 또한, 모든 차동 전도성 통로(809)는 실시 형태(800B)의 외측 에지(817)로부터 추가의 거리(806)로 오프셋되어 있으며, 그 결과 차동 전도성 통로(809)의 외측 에지(803)는 공통 전도성 통로의 에지(805)에 의해 중첩된다. 따라서, 차동 전도성 통로(809)는 그 전체 전도성 영역을 계산하는 경우에 어떤 임의의 상기 공통 전도성 통로의 전도성 영역의 어느 하나의 전도성 영역 보다 항상 더 작은 전도성 영역을 포함한다. 이들 공통 전도성 통로는 모두 일반적으로 영역 사이즈 뿐만 아니라 일반적인 구성에 있어서도 다른 것과 균일한 전도성 영역을 제조할 수 있는 제조 능력을 거의 동일하게 가진다. 따라서 샌드위치식으로 배치된 공통 전도성 통로의 어느 하나는 차동 전도성 통로 중의 어느 하나에 대해 최상부 및 바닥을 모두 합친 전도성 영역 보다 항상 더 큰 최상부 및 바닥 전도성 영역의 총합을 가지며, 패러데이 케이지형 공통 전도성 차폐 구조의 어떤 공통 전도성 통로의 전도성 영역에 의해 항상 거의 완전하게 물리적으로 차폐 처리된다.In FIG. 3, the differential conductive bypass electrode passage 809 is sandwiched between the shared central, common conductive passage 804/804-IM of the structure 20 and the common conductive passage 810 (not shown in FIG. 3). And the common conductive passage 810 rests on the passage 809 in FIG. 4. Dielectric material or dielectric medium 801 is disposed above and below the bypass passage 809. In addition to the common conductive passages 804 / 804-IM, 810, the passages 809 are in most cases separated from each other by approximately parallel insertion positions of a predetermined dielectric material or dielectric medium 801, The dielectric material or dielectric medium 801 is disposed or deposited between the respective conductive passage applications during the manufacturing process. All of the common conductive passageways 860 / 860-IM, 840, 808, 804 / 804-IM, 810, 830, 850 / 850-IM are offset by a predetermined distance 814 from the outer edge 800B of the embodiment. It is. In addition, all of the differential conductive passages 809 are offset by an additional distance 806 from the outer edge 817 of the embodiment 800B, such that the outer edge 803 of the differential conductive passage 809 has a common conductivity. Overlapped by the edge 805 of the passageway. Thus, the differential conductive passage 809 always includes a smaller conductive region than any of the conductive regions of any of the common conductive passageways when calculating its total conductive region. All of these common conductive passageways generally have almost the same manufacturing capability to produce conductive regions that are uniform in size as well as others in general configuration. Thus, any one of the sandwiched common conductive passageways has a total of the top and bottom conductive regions that are always larger than the top and bottom conductive regions combined for either of the differential conductive passages, and is a Faraday caged common conductive shield structure It is always almost completely physically shielded by the conductive region of any common conductive passage.

도 4를 살펴보면, 공통 통로(860/860-IM, 840, 808, 804/804-IM, 810, 830, 850/850-IM)도 마찬가지로 인터포저 구성 요소의 지지 및 외측 케이싱을 제공하는 유전 재료(801)에 의해 둘러싸여 있다는 것을 알 수 있다. 전도성 접속 재료 또는 구조(802A, 802B)는 도 4에 묘사되어 있는 바와 같이, 그리고 도 3에서 804/804-IM에 대해 묘사되어 있는 바와 같이, 적어도 2개의 측면에서 구조(20)의 상기 공통 통로의 상기 공통 차폐 통로 구조 에지(805)의 일부분에 적용된다. 이에 의해 전기 조절 기능부가 이러한 형식의 실시 형태에서 적절하게 동작할 수 있다. 구조(20)를 더욱 소형의 쌍을 이룬 패러데이 케이지형의 전도성 구조 부분으로 분류하면, 예컨대 공통 전도성 통로(804/804-IM, 808, 810)로 개별적으로, 그리고 이제는 공통 전도성 재료 접속부(802A, 802B)와 함께 추가로 구성되는 전도성 구조(900A)가 나타나며, 이 공통 전도성 재료 접속부(802A, 802B)는 대형 구조(20)의 단일 공통 전도성 중심 차폐 구조(900A)를 형성하며, 이 대형 구조(20)는 그 자체로 구성되는 경우 개별적으로 공통 전도성 케이지형 차폐 구조 중의 하나(900A)로서 충분하게 단독으로 동작하고, 회로에 유사한 방식으로 접속된다.Referring to Figure 4, common passageways 860 / 860-IM, 840, 808, 804 / 804-IM, 810, 830, 850 / 850-IM likewise provide dielectric material that provides support and outer casing of interposer components. It can be seen that it is surrounded by 801. Conductive connection material or structure 802A, 802B is the common passage of structure 20 in at least two aspects, as depicted in FIG. 4 and as depicted for 804 / 804-IM in FIG. 3. Is applied to a portion of the common shield passageway structure edge 805. This allows the electrical regulation function to operate properly in this type of embodiment. Dividing structure 20 into smaller, paired, Faraday cage-like conductive structure portions, for example individually as common conductive passageways 804 / 804-IM, 808 and 810, and now common conductive material connections 802A, Conductive structure 900A further configured together with 802B is shown, and these common conductive material connections 802A, 802B form a single common conductive center shield structure 900A of large structure 20, and the large structure ( 20, when configured by itself, operates sufficiently alone as one of the common conductive caged shielding structures 900A, and is connected in a similar manner to the circuit.

공통 전도성 통로 전극을 이용하는 인터포저의 대형의 적층체의 일부로서 추가의 차동 전도성 통로(도시 생략)를 조절하기 위해, 도 3에 도시되어 있는 바와 같은 바이패스 또는 여기에 인용된 계류중인 출원에 개시되어 있지만 도시 생략한 피드 스루 구성이 미리 결정된 방식으로 부가될 수 있다.Disclosed in the bypass or pending application cited therein, as shown in FIG. 3, to adjust additional differential conductive passages (not shown) as part of a large stack of interposers using common conductive passage electrodes. Although not shown, a feedthrough configuration may be added in a predetermined manner.

적절한 장치에 필요한 모든 것은, 전도성 접속 재료 접속부(802A, 802B)가 각각 개별의 공통 전도성 통로의 공통 통로 에지 전극(805)의 일부분과 물리적 및 전기적 접촉을 유지하는 한, 그리고 각각 모든 차동 통로가 적어도 2개의 공통 전도성 통로에 의해 샌드위치식으로 배치되는 한, 기능성을 들 수 있고, 상기 차동 전도성 통로는 일반적으로 동일하게 배치 관계로 계단형 후퇴되어 있기 때문에, 적층되어 있지만 분리된 차동 전극 각각의 실시 형태는 방금 설명한 바와 같은 전도성 재료 영역에 대해 균형 상태로 유닛의 최소화 및 억제 기능부를 작동시킬 수 있다.All that is needed for a suitable device is that the conductive interconnect material connections 802A, 802B maintain physical and electrical contact with a portion of the common passage edge electrode 805 of each respective common conductive passage, and each differential passage is at least Functionality may be mentioned so long as it is sandwiched by two common conductive passages, and since the differential conductive passages are generally stepped backwards in the same placement relationship, embodiments of each of the stacked but separated differential electrodes Can operate the minimization and suppression functions of the unit in a balanced state with respect to the conductive material region as just described.

도 4로 돌아가면, 도 3에서 809 및 818(도시 생략)와 유사한 전도성 통로로 구성된 쌍을 이룬 차동 에너지 전달 차폐 처리된 컨테이너가 전도성 접속 재료 또는 구조(802A, 802B)를 이용하며, 당해 기술 분야에서 일반적으로 알려져서 사용되고 있는 전도성 재료로 구성되어 종래 기술의 방법론을 이용하여 실시될 수 있는 통상적인 회로 시스템에서 전도성 통로를 서로에 대해 전기적으로 접속시킨다.Returning to FIG. 4, a paired differential energy transfer shielded container composed of conductive passages similar to 809 and 818 (not shown) in FIG. 3 utilizes conductive connection materials or structures 802A, 802B, and Conductive passages are electrically connected to one another in a conventional circuit system composed of a conductive material generally known and used in the present invention, which may be practiced using prior art methodologies.

도 4의 실시 형태(20)가 회로에 배치되어 활성화되기 전에, 구조(802A, 802B)는 통상적인 회로 시스템에서 전도성 통로를 서로에 대해 전기적으로 접속시키고, 외부에 배치된 전도성 통로 또는 영역(도시 생략) 또는 동일한 외부 전도성 통로(도시 생략)를 각각의 전도성 구조(802A, 802B) 사이에 어떤 전도성 방해 또는 갭을 제공하는 일없이 양호하게 전기 접속시킨다.Before embodiment 20 of FIG. 4 is placed in a circuit and activated, structures 802A, 802B electrically connect conductive paths to each other in a conventional circuit system, and form externally located conductive paths or regions (shown in FIG. 4). Or the same external conductive passage (not shown) is preferably electrically connected without providing any conductive interference or gap between each conductive structure 802A, 802B.

도 3에서는, 단일의 케이지형 구조(800B)는 단일의 케이지형 구조(800C)의 거울상이며, 이는 내장된 차동 전극(818)(도시 생략)과, 출구/입구 섹션(812A, 812B)(도시 생략) 뿐만 아니라 전도성 통로 연장 구조(812A, 812B)(도시 생략)가 서로에 대해 또는 다중 쌍을 이룬 적용 형태의 그것의 쌍을 이룬 상대방에 대해 일반적으로 대향하는 배치 위치에 위치 설정되어 있고, 입구/출구 섹션(812A)을 가진 전도성 구조(809A)의 전도성 통로 차동 전극의 방향에 대해 약 180도 거의 반대 방향으로 될 수 있는 입구/출구 섹션(812B)(도시 생략)을 가진 전도성 구조(809B)(도시 생략)의 전도성 통로 차동 전극을 서로 전기적으로 평형을 이룬 상태로 동작시킨다는 점을 제외한다. 이들 2개의 공통의 전도성 케이지형 구조 또는 공통 컨테이너(800C, 800B) 내에 수용된 차동 구조는 위치 설정되어 전기적으로 평행한 관계에 있지만, 구조(900A)로 구성된 구조(800C, 800B)는 동일한 중심의 공통 전도성 공유 통로(804/804-IM)와 공유하고 있다는 점이 가장 중요하며, 이 공유 통로는 개별적으로 고려되는 경우에 각각 소형의 케이지형 구조(800C, 800B)의 일부를 구성한다. 800C 및 800B는 함께 단일의 대형 전도성 패러데이 케이지형 공통 전도성 차폐 구조(900A)를 생성하며, 이 차폐 구조는 이중 또는 쌍을 이룬 차폐 처리된 공통 전도성 통로 컨테이너로서 역할을 한다.In FIG. 3, the single caged structure 800B is a mirror image of the single caged structure 800C, which includes a built-in differential electrode 818 (not shown) and outlet / inlet sections 812A, 812B (shown). Conductive passage extension structures 812A, 812B (not shown) are positioned at generally opposite placement positions with respect to each other or to its paired counterparts in a multipaired application form, and Conductive passage 809B of conductive structure 809A with conductive / outlet section 812A Conductive structure 809B with inlet / outlet section 812B (not shown), which can be about 180 degrees in the opposite direction to the direction of the differential electrode. Except that the conductive passage differential electrodes (not shown) are operated in electrical equilibrium with each other. While these two common conductive caged structures or differential structures housed within common containers 800C and 800B are positioned and electrically parallel in relationship, structures 800C and 800B made up of structure 900A are common in the same center. Most importantly, it is shared with the conductive sharing passages 804 / 804-IM, which, when considered separately, form part of the small caged structures 800C and 800B, respectively. 800C and 800B together create a single large conductive Faraday caged common conductive shield structure 900A, which serves as a double or paired shielded common conductive passageway container.

각각의 컨테이너(800C, 800B)는 개수가 동일하고 사이즈가 동일한 차동 전극을 가질 수 있으며, 이 전극은 구조(900A) 내에서 물리적으로 서로 반대일 필요는 없지만, 대개 물리적 및 전기적으로 평행하게 각각 배향되어 있다. 대형의 전도성 패러데이 케이지형 공통 전도성 차폐 구조(900A)는 활성화된 경우에 공동 작용하는 800C 및 800B 개별 차폐형 구조를 구비하며, 환류 땜납 전도성 에폭시 및 접착제 등(도시 생략)과 같은 통상적으로 인정될 수 있는 산업계의 부착 방법의 가능한 수단에 의해 공통 전도성 재료 접속부(802A, 802B)에 의해 동일한 외부의 공통 전도성 경로 영역에 부착되는 경우에 활성화시에 전기적으로 하나가 된다.Each container 800C, 800B may have differential electrodes of equal number and equal size, which electrodes do not have to be physically opposite to each other within structure 900A, but are usually oriented physically and electrically parallel, respectively. It is. The large conductive Faraday caged common conductive shield structure 900A has 800C and 800B individual shielded structures that co-operate when activated and can be commonly accepted, such as reflux solder conductive epoxy and adhesives, etc. (not shown). There is an electrical one at activation when attached to the same external common conductive path region by common conductive material connections 802A, 802B by possible means of the industrial attachment method.

공통 전도성 전극의 미리 결정된 배열 관계가 도 4에 도시되어 있고, 중심에 배치된 공통 차폐물(804/804-IM)을 가진 공통 전도성 전극(810, 808)이 공통 전도성 재료 접속부(802A, 802B)에 의해 외부의 공통 전도성 통로 또는 영역에 접속되어 있는 상태이고, 하나의 공통 전도성 차폐 구조(900A)를 구성하는 요소의 일부이다. 공통 전도성 케이지형(800B)은 본 발명의 요소이고, 즉 회로 구조를 가진 에너지 조절 인터포저이다.The predetermined arrangement relationship of the common conductive electrodes is shown in FIG. 4, and common conductive electrodes 810, 808 with a centrally disposed common shield 804/804 -IM are connected to common conductive material connections 802A, 802B. It is a state connected to the external common conductive path | route or area | region, and is a part of the element which comprises one common conductive shielding structure 900A. Common conductive cage type 800B is an element of the invention, i.e., an energy regulating interposer with a circuit structure.

중심의 공통 전도성 공유 통로(804/804-IM)는 차동 전극(809, 818)(도시 생략) 사이의 중간 위치에 대해서 비활성화된 패러데이 케이지형 전도성 차폐구조(900A)로 고려될 외측의 추가의 샌드위치식 배치한 2개의 공통 전극 통로(808, 810)를 필요로 한다. 게다가, 중심의 공통 통로(804/804-IM)는 양자의 차동 전극(809, 818)에 의해 동시에 사용되겠지만, 이와 동시에 충전 스위칭에 대해 정반대의 결과를 가진다.The central common conductive shared passageway 804 / 804-IM is an additional sandwich on the outside to be considered a Faraday caged conductive shield 900A that is inactive with respect to the intermediate position between the differential electrodes 809 and 818 (not shown). Two common electrode passages 808 and 810 arranged in a manner are required. In addition, the central common passage 804 / 804-IM will be used simultaneously by both differential electrodes 809 and 818, but at the same time have the opposite result for charge switching.

이하는 공통 전도성 통로(804/804-IM)에 대한 그러한 기준을 세분하고, 또한 공통 전도성 통로(808, 810)에 적용하기도 한다. 공통 전도성 통로(804/804-IM)는 본 발명의 에지로부터 거리(814)로 오프셋되어 있다. 공통 전도성 통로 전극(804/804-IM)의 하나 또는 그 이상의 부분(811A, 811B)은 재료(801)를 관통하여 공통 전도성 밴드 또는 전도성 재료 구조(802A, 802B)에 부착되어 있다. 도시되어 있지 않지만, 공통 802A 및 802B는 전기적으로 공통 전토성 통로(804/804-IM, 808, 810)을 서로, 그리고 사용되는 경우 다른 공통 전도성 통로(860/860-IM, 840, 830, 860/860-IM)에 전기적으로 접속시킨다.The following subdivided such criteria for common conductive passages 804 / 804-IM, and also applies to common conductive passages 808 and 810. Common conductive passages 804 / 804-IM are offset by distance 814 from the edge of the present invention. One or more portions 811A, 811B of common conductive passageway electrodes 804/804 -IM penetrate through material 801 and are attached to common conductive bands or conductive material structures 802A, 802B. Although not shown, common 802A and 802B electrically connect common common paths 804 / 804-IM, 808, and 810 to each other, and when used, other common conductive paths 860 / 860-IM, 840, 830, 860 / 860-IM).

도 3에서 이러한 오프셋된 거리 및 영역(806)에 의해 공통 전도성 통로(804/804-IM)는 전극 통로(809) 너머로 뻗어 나갈 수 있어서 에너지 선속 장(도시 생략)의 부분을 차폐시키며, 이 선속 장은 818과 같은 다른 내부의 전극 통로(도시 생략) 사이에서 또는 외부 차동 전극 통로 요소에 결합하는 주변 장의 감소 또는 최소화에 이르는 활성화된 패러데이 케이지형 시스템의 정전기 차폐 처리 효과가 없는 경우에도 전극 통로(809)의 에지(803) 너머로 연장시킬 의도로 되어 있는 것이 일반적이다. 수평 방향 오프셋 거리(806)는 전극 통로(809)와 공통 전도성 통로(804/804-IM) 사이의 수직 방향 오프셋 거리(806)의 대략 0 내지 20+배라고 말할 수 있다. 그 오프셋 거리(806)는 특정 용도에 대해 최적화될 수 있지만, 각각의 개별 통로 중에서 중첩된 모든 거리(806)는 이상적으로는 제조 공차가 허용하는 것과 동일하다. 사소한 치수 차이는 구조(900A) 또는 구조(20)의 정전기 차폐 처리 기능부(도시 생략)가 호환성이 없는 한, 통로 사이의 거리 및 영역(806)에서 중요하지 않다.This offset distance and region 806 in FIG. 3 allows the common conductive passageway 804 / 804-IM to extend beyond the electrode passageway 809 to shield a portion of the energy flux field (not shown). The field does not have an electrostatic shielding effect in an activated Faraday caged system, between other internal electrode passages (not shown), such as 818, or to the reduction or minimization of peripheral fields that couple to external differential electrode passage elements. It is generally intended to extend beyond the edge 803. The horizontal offset distance 806 can be said to be approximately 0-20 + times the vertical offset distance 806 between the electrode passage 809 and the common conductive passage 804/804 -IM. The offset distance 806 may be optimized for a particular application, but all distances 806 superimposed among each individual passageway are ideally the same as manufacturing tolerances allow. Minor dimensional differences are not significant in the distance between the passageways and in the region 806, unless the electrostatic shielding functionality (not shown) of the structure 900A or the structure 20 is incompatible.

전극(809)를 이 전극(809)의 외부이지만 880B의 양측에 각각 배치된 에너지 통로(도시 생략)에 접속시키기 위해, 전극(809)은 전도성 통로 재료 데포지트 또는 전극(809A, 809B)에 순차적으로 전도 가능하게 접속되는 접속 영역(812A, 812B)에 비해 공통 전도성 통로(804/804-IM, 808)의 에지(805) 너머로 연장하는 1개 또는 복수 개의 부분(812)을 구비할 수 있으며, 이 접속 영역(812A, 812B)에 의해 바이패스 전극(809)은 양측에서 에너지 통로(도시 생략)에 전기적으로 접속될 수 있다. 요소(813)는 인터포저 발명(도시 생략) 내에서 발생하는 3차원 에너지 조절 기능부를 동적으로 표시하는 중심축 지점이고, 활성화된 회로에서 실시 형태의 최종 크기, 형상 및 위치에 대해 상대적이라는 것에 주목해야 한다.In order to connect the electrode 809 to an energy passage (not shown) that is external to the electrode 809 but disposed on both sides of the 880B, the electrode 809 is connected to the conductive passage material deposit or the electrodes 809A and 809B. And one or a plurality of portions 812 extending beyond the edge 805 of the common conductive passageway 804 / 804-IM, 808 compared to the connection regions 812A, 812B that are sequentially conductively connected. By the connection regions 812A and 812B, the bypass electrode 809 can be electrically connected to an energy passage (not shown) on both sides. Note that element 813 is a central axis point that dynamically represents a three-dimensional energy regulation function occurring within the interposer invention (not shown) and is relative to the final size, shape, and position of the embodiment in the activated circuit. Should be.

이제, 도 4를 참조하면, 범용 다기능성 공통 전도성 차폐 구조(출원인의 개별 비인터포저 에너지 컨디셔너와 함께 사용하기 위한)의 개념을 보여준다. 범용 다기능성 공통 전도성 차폐 구조(20)는 예시된 바와 같은 다중 적층된 공통 전도성 케이지형 차폐 구조(900A, 900B, 900C)로 구성되고, 다음에 거의 평행한 관계로 다층 공통 전도성 케이지형 구조 또는 컨테이너(800A, 800B, 800C, 800D)(각각은 포괄하여 800X로 언급됨)로 구성된다. 각각의 공통 전도성 케이지형 구조(800X)는 적어도 2개의 공통 전도성 통로 전극(830, 810, 804/804-IM, 808 또는 840)을 포함한다. 적층된 공통 전도성 케이지형 구조(800X)의 개수는 여기에 도시된 개수에 한정되지 않으며, 어떤 짝의 정수로 될 수 있다. 따라서, 적층된 공통 전도성 케이지형 차폐 구조(900X)의 개수도 마찬가지로 여기에 도시된 개수에 한정되지 않으며, 짝의 정수 또는 홀의 정수로 될 수 있다. 다른 용도에서는 도시되어 있지 않지만, 각각의 쌍을 이룬 공통 전도성 케이지형 구조(800X)는 도 3과 관련하여 전술되었던 바와 같이 적어도 1개의 전도성 통로 전극을 샌드위치식으로 배치하고 있다. 공통 전도성 케이지형 구조(800X)는 별도로 도시되어 있는데, 이 구조가 함께 쌍을 이루고 있다는 사실과, 어떤 형식의 쌍을 이룬 전도성 통로도 각각의 공통 전도성 케이지형 구조(800X) 내에 삽입될 수 있다는 사실을 강조하기 위한 것이다. 이와 같이, 공통 전도성 케이지형 구조(800X)는 함께 쌍을 이루어 대형의 공통 전도성 케이지형 차폐 구조(900X)를 만드는 보편적인 용도를 가지고 있으며, 이 구조(900X)는 각각 900B, 900A 및 900C로서 묘사되어 있고, 실리콘 또는 PCB 개별 구성 요소 네트워크의 일부 등에 매립되는 것과 같이, 그러나 이에 한정되지 않는 개별 구성 또는 비개별 구성으로 쌍을 이룬 전도성 통로와 조합하여 사용될 수 있다.Referring now to FIG. 4, the concept of a general purpose multifunctional common conductive shielding structure (for use with the applicant's individual non-interposer energy conditioner) is shown. The general purpose multifunctional common conductive shielding structure 20 is comprised of multiple stacked common conductive caged shielding structures 900A, 900B, 900C as illustrated, and then a multilayered common conductive caged structure or container in a substantially parallel relationship. (800A, 800B, 800C, 800D) (each referred to collectively as 800X). Each common conductive caged structure 800X includes at least two common conductive passage electrodes 830, 810, 804/804-IM, 808 or 840. The number of stacked common conductive caged structures 800X is not limited to the number shown here, and may be any pair of integers. Thus, the number of stacked common conductive caged shielding structures 900X is likewise not limited to the number shown here, but may be an integer in pairs or an integer in holes. Although not shown in other applications, each paired common conductive caged structure 800X sandwiches at least one conductive passage electrode as discussed above in connection with FIG. 3. The common conductive caged structure 800X is shown separately, the fact that the structures are paired together, and that any form of paired conductive passageway can be inserted into each common conductive caged structure 800X. It is to emphasize. As such, the common conductive caged structure 800X has a universal use in pairing together to create a large common conductive caged shield structure 900X, which is depicted as 900B, 900A and 900C, respectively. And may be used in combination with conductive passages paired in individual or non-individual configurations, such as, but not limited to, embedded in a portion of a silicon or PCB discrete component network, and the like.

공통 전도성 통로 전극(830 810, 804/804-IM, 808, 840)는 모두 802A 및 802B(들)에 도시되어 있는 바와 같이 전도적으로 상호 접속되어 있고, 외부 전도성 영역(도시 생략)에 접속점(들)을 제공한다. 각각의 공통 전도성 통로 전극(830 810, 804/804-IM, 808, 840)는 유전 재료(801) 상에 형성되어 에지(805)를 만들고, 마찬가지로 유전 재료(801)로 구성된 대향 측면 밴드를 제공한다.The common conductive path electrodes 830 810, 804 / 804-IM, 808, 840 are all conductively interconnected as shown in 802A and 802B (s) and connected to an external conductive region (not shown). S). Each common conductive passage electrode 830 810, 804/804-804 -IM, 808, 840 is formed on dielectric material 801 to create an edge 805, likewise providing opposite side bands of dielectric material 801. do.

도 3에서 설명되었던 바와 같이, 유전 재료(801)는 개개의 공통 전도성 통로 전극(830 810, 804/804-IM, 808, 840)를 내부에 샌드위치식으로 배치된 전도성 통로 전극(도시 생략)으로부터 비전도적으로 분리시킨다. 이 외에도, 도 3과 관련하여 설명된 바와 같이, 최소한 2개의 케이지, 예컨대 대형 케이지형 차폐 구조(900A)를 구성하고 있는 800B 및 800C는 본 발명의 층상형 실시 형태 모두에 사용하기 위한 다기능성 라인 조절 구조를 구성하는 데에 요구된다. 따라서, 도 4에서 각각에 대하여 900A, 900B, 및 900C를 각각 제공되어 있는 바와 같이 최소한 2개가 요구되는 공통 전도성 케이지형 구조(800X)가 있다. 사용된 차폐 층의 양 또는 최종 형태에 연유하는 공정에 도달되었는 지에 관계없이, 어떤 시퀀스(유전 재료, 등을 제외하여)에 대한 결과로 제조한 기본 공통 전도성 통로는 다음과 같은 구체적인 구조로서 나타나야 하는데, 즉 제1 공통 전도성 통로, 다음에, 전도성 통로(도시 생략), 다음에 제2 공통 전도성 통로, 제2 전도성 통로(도시 생략), 다음에 제3 공통 전도성 통로가 나타나야 한다. 이전 결과에서 제2 공통 전도성 통로는 결과물의 중심에 위치한 요소로 된다. 제조 시퀀스의 추가의 결과인 원하는 통로의 추가의 층상체는 예컨대 다음과 같이 생성하는 바, 즉 제3 전도성 통로(도시 생략), 이어서 제4 공통 전도성 통로, 제4 전도성 통로(도시 생략), 이어서 제5 공통 전도성 통로를 생성한다. 이미지 차폐 구성이 통로(850/850-IM, 860/860-IM)와 같이 도 4에 도시되어 있는 바와 같이 사용되기를 원하는 경우, 샌드위치식으로 배치한 공통 전도성 통로(850/850-IM, 860/860-IM)가 부가된 최종 세트 외에는 제1 층 결과물에서는 어떠한 차이점도 없다. 또, 대부분의 제조 시퀀스의 결과는 다음과 같다. 즉(유전 재료 등을 제외하면), 860/860-IM 공통 전도성 통로가 배치되고 나서, 제1 공통 전도성 통로, 다음에 전도성 통로(도시 생략), 다음에 제2 공통 전도성 통로, 제2 전도성 통로(도시 생략) 및 제3 공통 전도성 통로, 제3 전도성 통로(도시 생략), 다음에 제4 공통 전도성 통로, 제4 전도성 통로, 이어서 제5 공통 전도성 통로, 마지막으로 850/850-IM 공통 전도성 통로가 도 4에 이러한 예를 위한 결과 생성 구조가 될 것이다. 요약하면, 출원인의 개별 비인터포저 에너지 컨디셔너의 대부분의 칩, 무홀 스루 실시 형태는 3개의 공통 전도성 전극인 808(도시 생략), 804/804-IM, 및 810(도시 생략) 사이에 각각 샌드위치식으로 배치된 최소한 2개의 전극인 809 및 809'(도시 생략)과, 외부 구조인 809A 및 809A'(도시 생략)에 접속된 최소한 2개의 전극인 809 및 809'(도시 생략)을 구비하게 된다. 3개의 공통 전도성 전극인 808(도시 생략), 804/804-IM 및 810(도시 생략) 각각 및 접속된 외부 구조(802A, 802B)는 이들이 단일의 대형 패러데이 케이지형 차폐 구조(900A)를 형성할 하나로서 전도성이 있는 것으로 간주되는 방식으로 접속된다. 따라서, 단일의 대형 패러데이 케이지형 차폐 구조(900A)는 대형의 외부 전도성 영역(도시 생략)에 부착되며, 그 조합물은 케이지형 차폐 구조(900A) 내에 샌드위치식으로 배치되어 있는 전도체인 809 및 809'(도시 생략)를 따라 정반대로 위상 및 충전되는 방식으로 에너지를 전달하는 경우에 동시에 활성화된 라인 조절 및 필터링 기능을 수행하는 데에 도움을 준다. 결합된 공통 전도성 및 포위하는 다중 공통 차폐 통로인 808(도시 생략) 및 810(도시 생략) 각각을 공통 중심에 위치한 공통 전도성 통로(804/804-IM)와 접속시키는 것은 도 5B에 도시되어 있는 바와 같이 외부의 전도성 요소(6803)의 연장 부분과 유사하게 될 것이고, 상기 공통 전도성 요소는 서로 샌드위치식으로 배치되어 있지만 도 5B에 도시되어 있는 6803과 같이 외부의 전도성 요소로부터 유전 매체를 수용하는 거리에 의해 분리되어 있는 보상 위상 차동 전극에 대하여 미크론의 거리 분리부 또는 '루프 영역'을 가지는 그런 다중의 평행한 방식으로 삽입될 것이다.As described in FIG. 3, dielectric material 801 is formed from conductive passage electrodes (not shown) sandwiching respective common conductive passage electrodes 830 810, 804/804-IM, 808, 840. Isolate non-conductively. In addition, as described in connection with FIG. 3, 800B and 800C, which constitute at least two cages, such as large caged shielding structure 900A, are versatile lines for use in both layered embodiments of the present invention. It is required to construct a regulating structure. Thus, there is a common conductive caged structure 800X that requires at least two, as provided in FIG. 4 for each of 900A, 900B, and 900C. Regardless of whether the process has been reached due to the amount of shielding layer used or the final morphology, the resulting common common conductive passages for any sequence (except dielectric materials, etc.) should appear as the following specific structure: That is, a first common conductive passage, then a conductive passage (not shown), then a second common conductive passage, a second conductive passage (not shown), and then a third common conductive passage should appear. In the previous result, the second common conductive passageway becomes an element located in the center of the resultant. An additional layered body of the desired passageway, which is a further result of the manufacturing sequence, is produced, for example, as follows: a third conductive passage (not shown), followed by a fourth common conductive passage, a fourth conductive passage (not shown), and then Create a fifth common conductive passageway. If an image shielding configuration is desired to be used as shown in FIG. 4, such as passages 850 / 850-IM, 860 / 860-IM, sandwiched common conductive passages 850 / 850-IM, 860 /. There is no difference in the first layer output except for the final set with 860-IM). Moreover, the result of most manufacturing sequences is as follows. I.e. (except for dielectric materials, etc.), after the 860 / 860-IM common conductive passage is disposed, the first common conductive passage, then the conductive passage (not shown), then the second common conductive passage, the second conductive passage (Not shown) and the third common conductive passage, the third conductive passage (not shown), then the fourth common conductive passage, the fourth conductive passage, then the fifth common conductive passage, and finally the 850 / 850-IM common conductive passage 4 will be the result generation structure for this example. In summary, most chips, holeless through embodiments of Applicant's individual non-interposer energy conditioners are sandwiched between three common conductive electrodes, 808 (not shown), 804 / 804-IM, and 810 (not shown), respectively. And at least two electrodes 809 and 809 '(not shown) arranged at the top and at least two electrodes 809 and 809' (not shown) connected to the external structures 809A and 809A '(not shown). Each of the three common conductive electrodes 808 (not shown), 804 / 804-IM, and 810 (not shown) and the connected outer structures 802A, 802B will allow them to form a single large Faraday caged shield structure 900A. One is connected in such a way as to be considered conductive. Thus, a single large Faraday caged shield structure 900A is attached to a large outer conductive region (not shown), the combination of which is conductors 809 and 809 sandwiched within the caged shield structure 900A. '(Not shown) helps to perform active line conditioning and filtering at the same time when transferring energy in the oppositely phased and charged manner. Connecting each of the combined common conductive and enclosing multiple common shielding passages 808 (not shown) and 810 (not shown) with a common centrally located common conductive passage 804 / 804-IM is shown in FIG. 5B. Similar to the extension of the outer conductive element 6803, the common conductive elements are sandwiched from one another but at a distance to receive the dielectric medium from the outer conductive element, such as 6803 shown in FIG. 5B. It will be inserted in such multiple parallel manners with distance separators or 'loop regions' of microns relative to the compensated phase differential electrodes separated by them.

이에 의해 도 5B에 도시되어 있는 6803과 같이 외부의 전도성 요소의 연장부는 우선 방금 설명한 활성화된 조합물이 조립체 900A의 차동 전도체인 809 및 809'(도시 생략)의 일부분을 따라 또는 일부분에서 에너지를 전달하는 경우에 효율적이면서 동시적인 조절 기능을 향상시키고 생성하게 되는 정전기 차폐 처리 기능을 수행할 수 있다. 조합된 공통 전도성 900A의 내부 및 외부의 평행한 배열 그룹 형태도 역시 상기 에너지의 일부에 의해 사용된 상기 차동 전도체 809 및 809'(도시 생략)의 일부분으로부터 빠져나올 수 있거나 그 일부분에 들어갈 수 있는 원하지 않는 기생 성분 및 전자기 방출을 제거하거나 억제하게 되며, 이때 에너지의 일부는 전도성 통로(도시 생략)를 따라 도 5A와 더불어 이하에서 추가로 설명되는 능동 조립체 부하(들)로 전달한다.Thereby the extension of the outer conductive element, such as 6803 shown in FIG. 5B, first transfers energy along or in part of 809 and 809 ′ (not shown), the active combination just described being the differential conductor of assembly 900A. In this case, it is possible to perform the electrostatic shielding function which improves and generates an efficient and simultaneous adjustment function. The inner and outer parallel arrangement group form of the combined common conductivity 900A can also escape from or enter into portions of the differential conductors 809 and 809 '(not shown) used by some of the energy. Non-parasitic components and electromagnetic emissions are removed or suppressed, where a portion of the energy is transferred along the conductive passages (not shown) to the active assembly load (s) described further below with FIG. 5A.

이제 도 5A 및 도 5B를 참조하면, 본 발명의 층을 이룬 범용 다기능성 공통 전도성 차폐 구조에 대한 추가의 실시 형태가 "바이패스 차폐 구조(by-pass shield structure)"로서 이하에서 언급되는 바이패스 구성(6800)으로 도시되어 있다. 이 바이패스 차폐 구조(6800)는 또한 각각의 정적인 실시 형태의 상대적인 적층 위치에 대하여 "피드 스루 차폐 구조(feed-thru shield structre)"(6800)의 구성을 취할 수도 있다. 이들 2개의 유효한 구성 사이에는, 각각의 실시 형태를 구성할 수있는 적층된 2개의 공통 전도성 차폐 구조(1000A, 1000B) 또는 공통 전도성 통로(6808, 6810, 6811, 6812) 및 중심의 공통 고유 전도성 통로(6804)의 위치 관계를 조사해보는 경우, 상대적으로 어떠한 차이도 존재하지 않는다. 배열 관계에서 물리적으로 유사하게 나타나지만, "피드 스루 차폐 구조"(6800) 및 "바이패스 차폐 구조"(6800)는 각각 회로의 에너지 조절에 대하여 동일하게 가능한 기능적인 기여를 여전히 할 수 있다. 그러나, 비공통 통로(6809, 6807)가 구성되어 있고, 순차적으로 회로 통로 부착부에 대해 배치되어 있는 방식도 역시 회로 내에서 기대될 수 있는 최종 형식의 에너지 조절 결과물을 결정한다. 구성에 상관없이, 물리적 및 전기적인 다양한 차폐 처리 기능은 바이패스 차폐 구조(6800)의 AOC에서 전달된 에너지(도시 생략)에 대하여 대략 동일하게 작동한다.Referring now to FIGS. 5A and 5B, a further embodiment of the layered general purpose multifunctional common conductive shield structure of the present invention is a bypass referred to below as a “by-pass shield structure”. Shown in configuration 6800. This bypass shield structure 6800 may also take the configuration of a "feed-thru shield structre" 6800 for the relative stacking positions of each static embodiment. Between these two valid configurations, two stacked common conductive shielding structures 1000A, 1000B or common conductive passages 6808, 6810, 6811, 6812 and central common intrinsic conductive passages that can constitute each embodiment In examining the positional relationship of 6680, there is relatively no difference. Although appearing physically similar in an arrangement relationship, the "feed through shield structure" 6800 and the "bypass shield structure" 6800 may each still make equally possible functional contributions to the energy regulation of the circuit. However, the manner in which non-common passages 6809 and 6807 are constructed and sequentially arranged for circuit passage attachments also determines the final form of energy regulation output that can be expected in the circuit. Regardless of the configuration, the various shielding processing functions, both physical and electrical, operate approximately the same for the energy delivered (not shown) in the AOC of the bypass shield structure 6800.

도 5A를 구체적으로 참조하면, 바이패스 차폐 구조(6800)는 길이 방향으로 뻗어 있는 횡단면도로 도시되어 있고, 바이패스 차폐 구조(6800)의 본 실시 형태를 형성하는 2개의 공통 전도성 차폐 구조(100A, 1000B)로 이루어진 7개 증의 공통 전도성 통로 적층부를 구비한다. 도 5B에서는, 바이패스 차폐 구조(6800)가 도 5A에 도시된 횡단면도에 대해 수직 방향의 횡단면도로 도시되어 있다.Referring specifically to FIG. 5A, the bypass shield structure 6800 is shown in a cross-sectional view extending in the longitudinal direction, and the two common conductive shield structures 100A, forming the present embodiment of the bypass shield structure 6800, Seven layers of common conductive passage stacks. In FIG. 5B, the bypass shield structure 6800 is shown in a cross sectional view perpendicular to the cross sectional view shown in FIG. 5A.

도 5A 및 도 5B 양자를 참조하면, 바이패스 차폐 구조(6800)는 복수의 요소(6808, 6810, 6811, 6812)와 접속되고 나서 활성화되어 6804-IM, 6811-IM 및 6812-IM로 이루어진 생성물과 함께 회로(도시 생략)에 대한 제로 전압 기준부를 형성하는 중심의 공통 전도성 공유 통로(6804)를 포함하며, 이 전도성 공유 통로는 공통적으로 부착된 능동 회로 요소(도시 생략)에 대해 단지 상대적으로만 형성되어있지만, 외부 전도성 표면(6803)에 대한 접속 수단(6805)에 의한 6802A 및 6802B의 접속이 이루어지기 전에는 형성되지 않는다. 활성화시에, 회로(도시 생략)는 활용 가능하게 되는 평형 상태의 전달 에너지를 이용하여 에너지 소스(도시 생략) 및 에너지 활용 부하(들)에 의해 이용되는 수동 동작형 범용 다기능성 공통 전도성 차폐 구도(6800)를 포함하며, 이때 상기 회로(도시 생략)에 있는 활성화된 능동 구성 요소(도시 생략)는 상기 에너지의 일부를 요구한다. 방금 설명한 바와 같이 6803에 대한 일련의 접속부에서 공통 전도성 요소의 모두 중의 일부를 포함하여 방금 설명한 요소는 상기 활성화된 회로 요소인 6807, 6820, 6809, 6821, 제로 전압 기준부, 6811-IM, 6804-IM, 6812-IM 각각을 위해, 그리고 중심의 공통 전도성 공유 통로(6804)와 함께, 차동 전도성 통로(6809, 6807) 및 이들 각각과 전도 가능하게 결합한 요소(6820, 6821)에 의해 활용되는 2개의 개별의 분리형 차동 노드로부터 분리되어 있는 제3 공통 전기 노드를 형성하면서 회로(도시 생략)에서 전기적으로 균형 결합된 에너지를 생성하게 된다.5A and 5B, the bypass shield structure 6800 is connected with a plurality of elements 6808, 6810, 6811, 6812, and then activated to consist of 6804-IM, 6811-IM, and 6812-IM. And a central common conductive sharing passage 6804 that forms a zero voltage reference for the circuit (not shown), which is only relatively relative to a commonly attached active circuit element (not shown). Although formed, it is not formed until the connection of 6802A and 6802B by the connecting means 6805 to the outer conductive surface 6803 is made. Upon activation, the circuit (not shown) is a passively operated general purpose multifunctional common conductive shield scheme utilized by the energy source (not shown) and the energy utilization load (s) using the equilibrium transfer energy being made available. 6800, wherein an active active component (not shown) in the circuit (not shown) requires some of the energy. The elements just described, including some of all of the common conductive elements in the series of connections to 6803 as just described, are the active circuit elements 6807, 6820, 6809, 6821, zero voltage reference, 6811-IM, 6804- For each of the IM, 6812-IM, and with a central common conductive shared passage 6804, two utilized by differential conductive passages 6809, 6807 and elements 6820, 6821 conductively coupled to each of them. Generating electrically balanced energy in a circuit (not shown) while forming a third common electrical node that is separate from individual discrete differential nodes.

바이패스 차폐 구조(6800)를 활성화된 회로에 결합시키기 위해, 차동 전도성 통로(6807, 6809) 각각은 2개의 공통 전도성 차폐 구조 가운데 하나 속으로 삽입된다. 제1 공통 전도성 차폐 구조(100A)는 공통 전도성 통로(6810)과 중심의 공통 전도성 공유 통로(6804) 사이에 형성되어 있다. 제2 공통 전도성 차폐 구조(1000B)는 공통 전도성 통로(6808)과 중심의 공통 전도성 공유 통로(6804) 사이에 형성되어 있다. 바이패스 차폐 구조(6800)를 이용하려면, 제1 차동 전도성 통로(6807)은 제1 공통 전도성 차폐 구조 내에 배치되어, 공통 전도성 통로(6810)및 중심의 공통 전도성 공유 통로(6804)로부터 유전 재료(6810)에 의해 분리되어 있다. 이 유전 재료(6810)는 제1 차동 전도성 통로(6807)를 제1 공통 전도성 차폐 구조로부터 분리시켜 전기적으로 격리시킨다. 또한, 제2 차동 전도성 통로(6809)는 제2 공통 전도성 차폐 구조 내에 배치되어, 공통 전도성 통로(6808) 및 중심의 공통 전도성 공유 통로(6804)로부터 유전 재료(6810)에 의해 분리되어 있다.To couple the bypass shield structure 6800 to the activated circuit, each of the differential conductive passages 6809 and 6809 is inserted into one of two common conductive shield structures. The first common conductive shielding structure 100A is formed between the common conductive passage 6810 and the central common conductive sharing passage 6804. The second common conductive shield structure 1000B is formed between the common conductive passage 6808 and the central common conductive sharing passage 6804. To use the bypass shield structure 6800, the first differential conductive passage 6809 is disposed within the first common conductive shield structure such that the dielectric material (from the common conductive passage 6810 and the central common conductive sharing passage 6804) can be used. 6810). This dielectric material 6810 separates and electrically isolates the first differential conductive passage 6807 from the first common conductive shielding structure. In addition, a second differential conductive passage 6809 is disposed within the second common conductive shield structure and is separated by dielectric material 6810 from common conductive passage 6808 and central common conductive sharing passage 6804.

이때, 제1 및 제2 차동 전도성 통로(6807, 6809)는 각각 외부의 전도성 에너지 통로(6820, 6821)에 각각 전기적으로 접속되어 있다. 이러한 전기 접속은 이하의 수단에 한정되지는 않지만, 납땜, 저항 억지끼움 소켓, 및 전도성 부착제를 포함하여 당해 기술 분야의 숙련자에게 알려져 있는 어떤 수단에 의해 이루어질 수 있다. 바이패스 차폐 구조(6800)는 2개의 공통 전도성 차폐 구조(100A, 1000B) 사이에 유전 재료(6801)가 층간 삽입된 상태로 이들 차폐 구조를 샌드위치식으로 배치시키는 추가의 외측 차폐 구조(6811, 6812)에 의해 완성된다. 각각의 외측 차폐 구조(6811, 6812)는 방금 설명한 이미지 구조(6811-IM, 6812-IM)를 형성하며, 이 이미지 구조는 활성화되는 경우에 차폐(6811, 6812)의 외측 전도성 부분(도시 생략)과 외부의 공통 전도성 전극 구조(들)(6802A, 6802B)의 외측 전도성 부분을 포함하며, 외부의 공통 전도성 구조(6803)에 의해 6804-IM을 구비한 제로 전압 기준부 및 비교적 대형의 외피 영역을 형성한다. 외부의 공통 전도성 전극 구조(들)(6802A, 6802B)과 외측의 차폐 이미지 구조(6811-IM, 6812-IM)에 의해 형성된 외측 외피 표면은 회로가 활성화된 경우에 에너지를 흡수하고 나서 6809 및 6807 차동 전도성 통로에 대하여 추가의 포위 차폐 구조로서 역할을 한다. 바이패스 차폐 구조(6800)가 에너지 조절 회로 조립체(energy conditioning circuit assembly; 'ECCA')의 외부 공통 전도성 통로(6803)에 납땜 재료와 같은 공지된 수단(6805)에 의해 부착되는 경우, 에너지의 일부분은 내부에 존재하는 생성된 낮은 임피던스 통로를 따라 공통 전도성 구조 요소(6812, 6808, 6804, 6810, 6811, 6802A, 6802B) 및 제3 전도성 통로(6803)에 대한 외부 접속부(6805)와 함께 이동하게 되며, 이 통로(6803)에 의해 그 소스로 복귀할 수 있다.In this case, the first and second differential conductive passages 6809 and 6809 are electrically connected to the external conductive energy passages 6620 and 6821, respectively. Such electrical connection may be made by any means known to those skilled in the art, including but not limited to the following means, including soldering, resistance interference sockets, and conductive adhesives. Bypass shield structure 6800 has additional outer shield structures 6811, 6812 that sandwich these shield structures sandwiched with dielectric material 6801 interposed between two common conductive shield structures 100A, 1000B. Is completed by Each outer shield structure 6811, 6812 forms an image structure 6811-IM, 6812-IM just described, which, when activated, is an outer conductive portion of the shield 6811, 6812 (not shown). And an outer conductive portion of the external common conductive electrode structure (s) 6802A, 6802B, and by the external common conductive structure 6803 a zero voltage reference with 6804-IM and a relatively large skin region. Form. The outer skin surface formed by the external common conductive electrode structure (s) 6802A, 6802B and the outer shielding image structures 6811-IM, 6812-IM absorbs energy when the circuit is activated and then 6809 and 6807 It serves as an additional enclosure shield structure for the differential conductive passages. Part of the energy when the bypass shield structure 6800 is attached by known means 6805, such as brazing material, to the external common conductive passage 6803 of the energy conditioning circuit assembly (ECCA). Moves along with the generated low impedance passageway present therein along with the external connection 6805 to the common conductive structural elements 6812, 6808, 6804, 6810, 6811, 6802A, 6802B and the third conductive passage 6803. The passage 6803 can return to its source.

외부의 공통 전도성 전극 구조(들)(6802A, 6802B)는 당해 기술 분야에 알려져 있는 수단에 의해 전기 회로에 접속되며, 따라서 본 발명은 개별 구조에 한정되지 않지만, 예컨대 집적 회로 내의 실리콘에 형성될 수도 있다. 동작시에는, 바이패스 차폐 구조(6800) 및 2개의 공통 전도성 차폐 구조(100A, 1000B)는 수렴 AOC 6813의 영역 내에서, 그리고 제로 전압 기준부 6804-IM, 6811-IM 및 6812-IM를 효과적으로 확장시킨다. 이 AOC 6813는 회로의 에너지 중심 균형점이다.The external common conductive electrode structure (s) 6802A, 6802B are connected to the electrical circuit by means known in the art, and thus the present invention is not limited to individual structures, but may be formed, for example, in silicon in an integrated circuit. have. In operation, the bypass shield structure 6800 and the two common conductive shield structures 100A, 1000B effectively operate within the region of the converging AOC 6813 and zero voltage references 6804-IM, 6811-IM, and 6812-IM. Expand This AOC 6813 is the energy center balance point of the circuit.

바이패스 차폐 구조(6800)가 회로 내에서 활성화 된 경우의 결과로서, 외부에서 생성되고 내부에서 전달하는 기생 성분(6816)(양방향 화살표로 표시)으로부터 물리적 차폐 처리를 증가시킬 뿐만 아니라, 공통 전도성 통로 전극인 6812, 6808, 6804, 6810, 6811, 6802A 및 6802B, 외부 전도성 통로(6803)에 대한 표면을 따라 발생된 낮은 임피던스 경로를 제공한다. 정전기 기능부(도시 생략)는 에너지 기생 성분(6816)에 대해 활성화된 상태에서 발생하며, 이는 그렇지 않은 경우 전달된 에너지의 일부분을 방해할 수도 있는 외부 및 내부에서 발생한 에너지 기생 성분(6816)의 일부분을 대표한다. 양방향 화살표는 정전기 기능을 대표하는 충전된 전자의 교환을 보여주며, 차폐 처리된 컨테이너 내에서 기생 성분(6816)을 포획하기 위해 활성화된 상태에서 발생한다. 이 양방향 화살표는 마찬가지로 각각의 개별 컨테이너 내에 위치하고 있는 전도성 재료의 "스킨(skin)"을 따라 발생하는 동시적이지만 정반대의 충전 효과를 제공한다.As a result of when the bypass shield structure 6800 is activated in the circuit, not only increases physical shielding treatment from externally generated and internally transmitted parasitic elements 6816 (indicated by double arrows), but also a common conductive passage The electrodes 6812, 6808, 6804, 6810, 6811, 6802A and 6802B, provide low impedance paths generated along the surface to the external conductive passage 6803. The electrostatic function (not shown) occurs in an activated state with respect to the energy parasitic component 6816, which is otherwise part of the external and internal energy parasitic component 6816 that may interfere with a portion of the delivered energy. Represents. The double arrow shows the exchange of charged electrons representative of the electrostatic function and occurs in the activated state to capture parasitic component 6816 within the shielded container. This two-way arrow likewise provides a simultaneous but opposite filling effect that occurs along the "skin" of the conductive material located within each individual container.

이제, 도 6A로 돌아가면, 회로 구조를 가진 표면 실장 에너지 조절 인터포저(30)의 레이어링 시퀀스가 도시되어 있다. 인터포저(30)는 최소한 2개의 차동 전도성 통로(303, 305)로 구성된다. 또한, 이 인터포저(30)는 최소한 3개의 공통 전도성 통로 층(302, 304, 306)로 구성되고, 이들 통로는 전기적으로 상호 접속되어 있고, 상기 차동 전도성 통로(303, 305)를 상하에서 둘러싸서 이미 개시한 바 있듯이 각각의 쌍을 이룬 차동 통로 근처에 대형의 패러데이 케이지형 공통 전도성 차폐 구조를 형성한다. 일 실시 형태에서, 인터포저(30)는 추가의 공통 전도성 통로 층(301/301-IM, 307/307-IM), 즉 외측의 공통 전도성 통로 층(302, 306)에 적층된 이미지 차폐 층으로 구성된다. 또한, 이들 이미지 차폐 층(301/301-IM, 307/307-IM)은 다른 공통 전도성 통로 층(302, 304, 306)에 전기적으로 상호 접속된다. 중심에 위치한 공통 전도성 통로(304)는 차동 전도성 통로(303, 305)를 분리시킨다. 공통 전도성 통로(304)는 공유되어 있기 때문에, 이 통로는 제1 및 제2 차동 전도성 통로(303, 305) 양자를 둘러싸는 패러데이 케이지형 전도성 차폐 구조를 형성한다.Turning now to FIG. 6A, a layering sequence of surface mount energy conditioning interposer 30 having a circuit structure is shown. Interposer 30 consists of at least two differential conductive passageways 303 and 305. The interposer 30 also consists of at least three common conductive passage layers 302, 304, and 306, which passages are electrically interconnected and surround the differential conductive passages 303, 305 up and down. As already disclosed, a large Faraday caged common conductive shielding structure is formed near each paired differential passageway. In one embodiment, the interposer 30 is an image shielding layer laminated to additional common conductive passage layers 301/301 -IM, 307/307 -IM, i.e., outer common conductive passage layers 302, 306. It is composed. In addition, these image shielding layers 301/301 -IM and 307/307 -IM are electrically interconnected to other common conductive passage layers 302, 304, and 306. A centrally located common conductive passage 304 separates the differential conductive passages 303 and 305. Since the common conductive passage 304 is shared, the passage forms a Faraday caged conductive shield structure that surrounds both the first and second differential conductive passages 303 and 305.

각각의 공통 전도성 통로 층(301/301-IM, 302, 304, 306, 307/307-IM)은 절연 밴드(34)에 의해 그 외주의 적어도 일부분에 둘러싸여진 층에 증착된 전도성 전극 재료(400)로 구성된다. 이 절연 밴드(34)는 비전도성 재료 또는 유전 재료로 제조된다. 각각의 공통 전도성 통로 층(301/301-IM, 302, 304, 306, 307/307-IM)의 외주에 있는 절연 밴드(34)를 통해 돌출하는 것은 공통 전도성 통로 또는 다른 차폐에 대한 다른 외부 접속 외에도, 공통 전도성 통로 및 다양한 IC 칩의 I/O 사이의 접속을 촉진시키는 전극 연장부(32, 35)이다. 이와 유사하게, 제1 및 제2 차동 전도성 층(303, 305)는 절연 밴드(37, 38) 각가에 의해 그 외주의 적어도 일부분에 둘여싸여진 층에 층착된 전도성 전극 재료(400)로 구성된다. 이 절연 밴드(37, 38)는 비전도성 재료, 즉 유전 재료로 제조되고, 또는 심지어 전도성 재료가 상주하고 있는 재료의 동일 층에 전도성 재료가 존재하지 않을 수도 있다. 이 절연 밴드(37, 38)는 각각의 공통 전도성 통로 층(301/301-IM, 302, 304, 306, 307/307-IM)의 절연 밴드(34) 보다 일반적으로 더 넓고, 그 결과 이미 논의했던 바와 같이 제1 및 제2 차동 전도성 통로의 에지 너머에 공통 전도성 통로 층의 중첩부 또는 연장부가 존재한다. 제1 및 제2 차동 전도성 층(303, 305)는 다중 위치 설정 전극 연장부(36, 39)를 각각 포함하며, 이 전극 연장부는 외부의 에너지 소스 및/또는 리드 프레임에 대한 접속 외에도, 내부 직접 회로 자취 또는 부하에 대한 접속을 용이하게 한다.Each common conductive passage layer 301/301 -IM, 302, 304, 306, 307/307 -IM is a conductive electrode material 400 deposited in a layer surrounded by at least a portion of its circumference by an insulating band 34. It is composed of This insulating band 34 is made of non-conductive material or dielectric material. Protruding through an insulating band 34 on the outer periphery of each common conductive passage layer 301 / 301-IM, 302, 304, 306, 307 / 307-IM may be applied to a common conductive passageway or other external connection to another shield. In addition, there are electrode extensions 32 and 35 that facilitate the connection between the common conductive paths and the I / Os of the various IC chips. Similarly, the first and second differential conductive layers 303, 305 consist of a conductive electrode material 400 laminated to a layer surrounded by at least a portion of its outer circumference by each of the insulating bands 37, 38. These insulating bands 37, 38 are made of a non-conductive material, i.e., a dielectric material, or even no conductive material may be present in the same layer of the material in which the conductive material resides. These insulation bands 37, 38 are generally wider than the insulation band 34 of each common conductive passage layer 301/301-IM, 302, 304, 306, 307/307 -IM, and as a result are already discussed. As noted, there is an overlap or extension of the common conductive passage layer beyond the edges of the first and second differential conductive passages. The first and second differential conductive layers 303, 305 each comprise multiple positioning electrode extensions 36, 39, which, in addition to the connection to an external energy source and / or lead frame, have internal direct Facilitate connection to circuit traces or loads.

이전의 실시 형태에 관하여, 상기 층(301/301-IM, 302, 304, 305, 306, 307/307-IM)은 서로의 꼭대기 위에 적층되고, 서로에 대해 평행한 관계로 샌드위치식으로 배치된다. 각각의 층은 유전 재료(도시 생략)에 의해 상하에 있는 층으로부터 분리되어 에너지 조절 인터포저(30)을 형성한다.With respect to the previous embodiment, the layers 301 / 301-IM, 302, 304, 305, 306, 307 / 307-IM are stacked on top of each other and sandwiched in a parallel relationship with each other. . Each layer is separated from the layers above and below by dielectric material (not shown) to form an energy conditioning interposer 30.

도 6B에서는, 집적 회로(380)가 캐리어 내에 탑재되어, 접속된 와이어 핀 출력단(도시 생략)과 함께 구성된 IC 또는 DSP 패키지(310)의 형태로 도시되어 있다. 300으로 개략적으로 표시된 바와 같이, 집적 회로 다이(die)는 도 6A의 마무리 가공된 에너지 조절 인터포저(30)를 보여주는 내부 및 외부의 상호 접속 특징의 고찰을 위해 일 섹션이 제거 및 노출된 상태로 IC 패키지(310)의 내부에 배치되어 있다. 인터포저(30)는 모든 공통 전도성 통로가 그들 각각의 전극 연장부(32, 35)에서 함께 결합 및 접속되어 있는 전극 단자 밴드(320, 321)를 포함한다. 이들 공통 전도성 전극 단자 밴드(320, 321)는 또한 IC 패키지(310)의 금속 박막 처리된 부분에 접속되어 "0" 전압 기준부로서 사용될 수 있고, 또는 낮은 임피던스 통로 복귀부로서 역할을 하는 외부 접속부(도시 생략)에 대해 인터포저(30)를 빠져나가는 에너지의 일부를 위한 회로에 접속될 수 있다. 또한, 인터포저(30)는 제1 차동 전극(303)에 대응하는 차동 전극 단자 밴드(330)과, 제2 차동 전극(305)에 대응하는 차동 전극 단자 밴드(340)으로 구성된다. 이들 차동 전극 단자 밴드(330, 340)는 에너지를 공급받기 위해 활용되고, IC 다이(380)의 에너지 활용 내부 부하(370)에 대한 접속용의 접속점을 제공한다. 여기에서는 묘사를 위해 인더포저(30)가, 부착되고 나서 에너지를 조절하는 능동 구성 요소 또는 IC 보다 통상 물리적으로 더 큰 치수로 되어 있다는 점에 주의해야 한다.In FIG. 6B, an integrated circuit 380 is shown in the form of an IC or DSP package 310 mounted in a carrier and configured with connected wire pin outputs (not shown). As schematically indicated at 300, the integrated circuit die is left with one section removed and exposed for consideration of internal and external interconnect features showing the finished energy conditioning interposer 30 of FIG. 6A. It is disposed inside the IC package 310. Interposer 30 includes electrode terminal bands 320 and 321 in which all common conductive passageways are coupled and connected together at their respective electrode extensions 32 and 35. These common conductive electrode terminal bands 320, 321 may also be connected to the metal thin filmed portion of the IC package 310 to be used as a "0" voltage reference, or to serve as a low impedance passage return portion. May be connected to circuitry for some of the energy exiting interposer 30 (not shown). The interposer 30 also includes a differential electrode terminal band 330 corresponding to the first differential electrode 303 and a differential electrode terminal band 340 corresponding to the second differential electrode 305. These differential electrode terminal bands 330 and 340 are utilized to provide energy and provide a connection point for connection to the energy utilizing internal load 370 of the IC die 380. It should be noted here that for depiction the inposer 30 is typically physically larger in dimension than the active component or IC that regulates energy once attached.

복귀 통로 내의 신호를 위한 IC 캐리어 에지(392) 둘레에 위치한 IC 패키지 핀 출력단(350)은 많이 존재하지만, 에너지 진입을 위해 이용되고, 391B로 표시되어 있는 단지 하나의 핀 출력단과, 에너지 복귀를 위해 이용되고, 391A로 표시되어있는 단지 하나의 핀 출력단이 존재한다. 상기 IC 패키지(310)는 다수의 동력 진입점들이 차동 전극 단자 밴드(340, 330) 각각에 접착 와이어(393A, 393B) 또는 기타 전도성 통로 또는 통상의 상호 접속 수단에 의해 접속되는 한 쌍의 동력 진입/복귀 핀(391A, 391B)로 감소되어 있는 방식으로 설계되어 있다. 핀(391A, 391B)에 의해 단일의 동력 진입 입구는 제공되고, 이 동력 진입 입구에 인터포저(30)의 전극 단자 밴드(330, 340)의 접근에 의해, 집적 회로에 출입하여 집적 회로 패키지(310)에 대해 내부 또는 외부에 있는 회로를 간섭하는 잡음이 감소된다. 이러한 접속은 와이어 접착 점프선 등과 같이, 그러나 이에 한정되지 않는 당해 기술 분야에서 알려져 있는 표준 수단에 의해 이루어지고 사용자의 최종 용도 요구에 의해 결정된다.There are many IC package pin outputs 350 located around the IC carrier edge 392 for signals in the return path, but only one pin output, used for energy entry, and labeled 391B, for energy recovery. There is only one pin output stage used and labeled 391A. The IC package 310 comprises a pair of power inlets in which a plurality of power entry points are connected to each of the differential electrode terminal bands 340, 330 by adhesive wires 393A, 393B or other conductive passageways or conventional interconnecting means. It is designed in such a way that it is reduced to / return pins 391A and 391B. A single power entry inlet is provided by the pins 391A and 391B, and by accessing the electrode terminal bands 330 and 340 of the interposer 30 to this power entry inlet, the integrated circuit package ( For 310, noise that interferes with internal or external circuitry is reduced. Such a connection is made by standard means known in the art, such as, but not limited to, wire bond jump lines and the like and is determined by the end use requirements of the user.

도 7로 돌아가면, 도 7의 실시 형태를 변형한 횡단면도이며, 이는 도 8A 및 도 8B이며, 출원인은 여기에 보여주는 실시 형태의 인터포저(60/61)의 기능 및 구성을 설명하는 3개의 모든 도면 사이에서 자유롭게 이동하게 된다.Returning to FIG. 7, a cross-sectional view is a variation of the embodiment of FIG. 7, which is FIGS. 8A and 8B, in which the applicant describes all three of the functions and configurations of the interposer 60/61 of the embodiment shown here. It is free to move between the drawings.

도 7에서, 인터포저(60/61)는 이 경우에 평면도로 도시되어 있고, 대부분의 경우에, 그러나 전부는 아니지만, 이 인터포저(60/61)의 반대측 도면 및 외관도 도 7에 평면도로 도시되어 있는 것과 거의 동일하다는 것에 재빨리 주목해야 한다.In FIG. 7, the interposer 60/61 is shown in this case in a plan view and in most cases, but not in all cases, the opposite view and appearance of this interposer 60/61 in plan view in FIG. It should be noted quickly that it is almost identical to that shown.

본 발명의 일 실시 형태에서, 도 7을 이제 참조하면, 인터포저(60/61)는 비아(63, 64, 65)를 구비하며, 이들 비아는 재료(6312)로 둘러싸여진 인터포저(60/61)의 본체 내에서 복수 개의 기판 층을 통해 전도성 에너지 전달 통로와 상호 접속시키고, 전도성 재료(6309)에 의해 둘러싸여 있다. 이 실시 형태는통상적으로 쌍으로 된 경로 또는 3개 경로 구성을 이용한다. 쌍으로 된, 즉 2개의 경로 구성에 있어서, 인터포저(60/61)는 IN(입력) 에너지 전달 통로를 위해 비아(64) 및 비아(65) 양자를 이용하지만, OUT(출력) 에너지 전달 통로를 위해 비아(66)를 이용하는 쌍으로 된 2방향 I/O 회로 통로를 이용한다. 회로 기준 노드(도시 생략)는 인터포저(60/61)의 외측에서 회로의 정확한 접속에 따라서 부하 또는 AOC 내측으로부터 제공하는 전달 에너지의 일부분을 위해 사용자에 의해 미리 결정된 내부 전도성 통로(도시 생략)의 일부분에 의해 인터포저(60/61)의 AOC 근처에서 또는 그 내측에서 발견되어 이용될 수 있다.In an embodiment of the present invention, now referring to FIG. 7, interposers 60/61 have vias 63, 64, 65, which vias 63/64 are interposer 60/61 surrounded by material 6312. It is interconnected with a conductive energy transfer passage through a plurality of substrate layers within the body of 61 and is surrounded by a conductive material 6309. This embodiment typically uses a paired path or a three path configuration. In a paired, two-path configuration, interposers 60/61 use both via 64 and via 65 for IN energy transfer paths, but OUT energy transfer paths. Uses a pair of two-way I / O circuit passages using vias 66 for the sake of simplicity. A circuit reference node (not shown) may be provided by a user for an internal conductive passage (not shown) predetermined by the user for a portion of the transfer energy provided from inside the load or AOC depending on the correct connection of the circuit outside the interposer 60/61. It can be found and used near or inside the AOC of the interposer 60/61 by a portion.

3방향 전도성 통로 I/O 구성이 바람직하고, IN 에너지 전달를 위한 비아(65), OUT 경로로 된 에너지 전달 또는 에너지 복귀를 위한 비아(64)를 이용하고, 분리형 공통 에너지 전달 통로 및 기준 부착부로서 중심 비아(66)를 이용한다. 비아(66)에 의해 에너지 활용 노드(도시 생략 ) 및 에너지 소스(도시 생략) 사이의 어느 방향으로 전달하는 에너지의 일부분이 AOC의 외측 있는 외부에 지정된 공통 전도성 통로 또는 영역을 따라 경로를 형성할 수 있고, 인터포저의 AOC 내의 회로에 전압 포텐셜을 제공하거나 공유하는 AOC 내에서 생성된 낮은 임피던스 에너지 통로로 이동할 수 있다. 이 낮은 임피던스 에너지 통로, 즉 영역은 외부 통로 회로로부터 에너지로서 생성되고, 차동 통로(60C, 60D)를 통해 전달되고, 인터포저(60/61)의 하나 또는 다수의 측면 중 어느 하나에 외부 전도성 통로로 연속한다. 인터포저(60/61)의 AOC 내에서 전달하는 에너지의 일부분은 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM) 및 비아(66)로 전달하며, 이 비아는 이 경우에 인터포저(60)의 AOC 내에서 공통 전도성 통로와 상호 접속하여 외부의 공통 전도성 통로를 따라 에너지를 전달할 수 있게 된다.Three-way conductive passage I / O configurations are preferred, using vias 65 for IN energy transfer, vias 64 for energy transfer or return to the OUT path, and as separate common energy transfer passages and reference attachments. Center via 66 is used. A portion of the energy transferred in any direction between the energy utilization node (not shown) and the energy source (not shown) by the vias 66 can form a path along a common conductive passageway or region that is specified outside of the AOC. And move to a low impedance energy path created within the AOC that provides or shares voltage potential for circuitry within the AOC of the interposer. This low impedance energy path, i.e., the region, is generated as energy from an external path circuit, transferred through the differential paths 60C, 60D, and is an external conductive path on either or multiple sides of the interposer 60/61. Continue to. A portion of the energy delivered within the AOC of the interposer 60/61 is delivered to the common conductive passageways 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM and vias 66. The via is in this case interconnected with a common conductive passage within the AOC of the interposer 60 to transfer energy along the external common conductive passage.

사용법에 따라, 도 8B 및 도 8A에 예시되어 있지 않지만 출원인에 의해 쉽게 상정되는 인터포저(60/61)의 실시 형태에 대한 일부 변형 형태가 있으며, 이 변형 형태는 비아(64, 65, 66)는 도 7에 도시된 것으로 구성되어 있는 상태로 IC 탑재 측면만을 가진다. 그러나, 이루어지거나 이용될 예정인 외부 통로 접속에 따라, 인터포저(60)의 변형 형태, 즉 본 발명의 다른 인터포저는 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM, 60C, 60D)와 같은 수직으로 배치된 내부의 수평 방향 전도성 통로에 대한 동일한 또는 교번적인 결합부를 가진 그룹에 의해 전도성을 띠는 비아(64, 65, 66) 중에서 1개, 2개 또는 3개로 오로지 구성되기도 한다.Depending on the usage, there are some variations on the embodiment of the interposer 60/61 that are not illustrated in FIGS. 8B and 8A but are easily assumed by the applicant, which variants include vias 64, 65, 66. Has only the IC mounting side in a state configured as shown in FIG. However, depending on the external passageway connection being made or planned to be used, a variant of the interposer 60, i.e., another interposer of the present invention, may be a common conductive passageway 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, One of the vias 64, 65, 66 conductive by the group having the same or alternating coupling to the vertically disposed internal horizontally conductive passageway such as 6204 / 6204-IM, 60C, 60D, It may consist only of two or three.

도 8B는 대향 측면(6314)으로 완전하게 관통 전달하는 공통 전도성 경유 통로(66)를 보여주고 있지만, 간단하게 2방향 통로 구성가 단지 에너지 입력 통로로서 [생성된 공통 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)에만 결합하지만 대향 측면(6314)으로 전달하는 경유 통로(66) 없이] 64 및 65 모두로 구성된 비아를 이용할 수 있지만, 복귀 에너지 경로로서 6309에서 공통 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)를 결합함으로써 생성된 상기 전도성 통로(6309)를 이용할 수 있으며, 도 7에 도시된 바와 같이 배치된 비아(66)로부터 통과하고, 소자(60/61)의 내부 AOC를 통해 이동하여 마지막으로 소자(60)의 내부 AOC 외측으로 전달시키며, 이때 재료(6308) 또는 전도성 부착 노드(도시 생략)로 만들어진 와이어 접착 수단과 같이 외부에 부착된 전도성 통로(도시 생략)에 의해 에너지의 일부가 그 소스로 복귀한다. 또한, 점선(60E)은 인터포저 실시 형태(61) 또는 이 인터포저의 공통 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)의 그것(60 또는 유사한)의 비투과 구성의 유사한 경계선 또는 분계선을 제공하며, 이 공통 통로는 인터포저(60, 61)의 6314S 부분에 배치된 6309를 향한 내부(60/61)에 전도성 부착부를 만들지 않고, 도 8A에 도시되어 있는 바와 같이 비아(66)에만 결합 접속되고, 도 8B에서 인터포저(60)의 공통 전도성 통로 전극(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)을 위해 도시되어 있는 바와 같이 재료(6308)에 결합 접속되지 않는다. 인터포저(61)의 경우, 공통 전도성 통로 전극(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)이 유전성 또는 절연성 재료(6309)를 투과하지 않고, 이 실시 형태의 6314S 외부로 나와서 도 8B에 도시되어 있는 바와 같이 인터포저 실시 형태(60)에 적용되어 있는 전도성 재료(6309)와 결합한다는 것이 강조되어야만 한다. 그러나, 이들 공통 전도성 통로 전극(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)은 여전히 도 7에서 점선(60F)에 의해 분계선을 정한 또는 경계 지워진 바와 같이 60D 및 60C 차동 통로 보다 6314S에 더 인접하게 연장한다. 상기 차동 및 공통 통로를 서로에 대해 이와 같이 배치하고 있기 때문에, 새로운 반렴의 인터포저는 이들 형식의 통로 구성에 기인하는 정전기 차폐 처리 기능을 하게 되며, 이들 구성의 대다수는 그 개시 내용 내에서 상세하게 유사한 방식으로 설명되어 있다.FIG. 8B shows a common conductive via passage 66 that completely passes through to the opposite side 6314, but a simple two-way passage configuration is simply the energy input passage [generated common passage 6200 / 6200-IM, 6201. , 6202 / 6202-IM, 6203, 6204 / 6204-IM), but without via passage 66 passing to opposite side 6314, vias consisting of both 64 and 65 can be used, but 6309 as a return energy path. The conductive passage 6309 created by combining the common passages 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM can be used, as shown in FIG. Passes through the via 66 and moves through the internal AOC of the device 60/61 and finally to the outside of the internal AOC of the device 60, with material 6308 or conductive attachment node (not shown). Conductive passages attached to the outside, such as made wire bonding means (shown in ) And a part of the energy back to its source by. In addition, the dotted line 60E is the interposer embodiment 61 or that (60 or similar) of the common passageway 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM of this interposer. A similar perimeter or dividing line of the non-transmissive configuration, which does not create a conductive attachment in the interior 60/61 towards 6309 disposed in the 6314S portion of the interposer 60, 61, and is shown in FIG. 8A. As shown in FIG. 8B, the common conductive passage electrodes 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM of the interposer 60 are coupled to the via 66 only. It is not coupled to the material 6308 as shown. In the case of the interposer 61, the common conductive passage electrodes 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM do not penetrate the dielectric or insulating material 6309, and this implementation is performed. It should be emphasized that out of the 6314S of the form, it engages with the conductive material 6309 applied to the interposer embodiment 60 as shown in FIG. 8B. However, these common conductive path electrodes 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM are still 60D as demarcated or bounded by dashed line 60F in FIG. And extend closer to 6314S than the 60C differential passage. Because of this arrangement of the differential and common passages with respect to each other, the new half-composite interposers serve as electrostatic shielding due to these types of passage configurations, many of which are detailed within the disclosure. It is explained in a similar way.

이들 다양한 통로 구성은 소자의 다양성을 보여주는 것이고, 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)가 제한된 위치 설정 기준을 가지고 있는 것으로 보이지만, 통로 비아(64, 65, 66)는 위치 설정 구성, 형상, 사이즈에 있어서 훨씬 더 유연성과 다양성을 가지고, 당해 기술 분야 또는 상정될 수 있는 것의 하나로서 모든 종류의 에너지 조절 기능부 및 통로 구성을 제공하는 데에 이용될 수 있다는 점을 보여주는 것이다. 인터포저(60/61)는 집적 회로 칩 또는 칩들과 같이, 이에 한정되지 않는 능동 요소에 제공하는 통로를 따라 전달 에너지를 조절하기 위해 복수 구멍, 다층 에너지 조절 통로 세트 및 기판 실시 형태를 기판 형식으로 이용하도록 구성되어 있다. 이 인터포저(60/61)는 부분적으로 포위된 차동 전도성 전극 또는 통로를 이용하여 다층 공통 전도성 패러데이 케이지형 차폐 처리 기술과 조합하여, VIA로서 당해 기술 분야에서 알려져 있는 전도 가능하게 충전된 구멍에 대한 복합 에너지 조절 방법론을 이용함으로써 전달 에너지를 조절한다. IC 및 탑재 구조에 대한 기판의 상호 접속은 와이어 접착 상호 접속, 플립 칩 볼 그리드 어레이 상호 접속(flip-chip ball-grid array interconnection), 마이크로 볼 그리드 상호 접속, 이들의 조합, 또는 다른 표준 산업 인정 방법론 중에서 어느 하나로 예상되고 있다.These various passage configurations show device versatility, although the common conductive passages 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM appear to have limited positioning criteria. Vias 64, 65, and 66 are much more flexible and versatile in positioning configuration, shape, and size, and provide all sorts of energy regulation functions and passage configurations as one of ordinary skill in the art or envisioned. It shows that it can be used to. The interposers 60/61 incorporate a plurality of apertures, multi-layered energy regulation passage sets and substrate embodiments in substrate form to regulate transfer energy along a passageway provided to an active element such as, but not limited to, an integrated circuit chip or chips. It is configured to use. This interposer 60/61 utilizes a partially enclosed differential conductive electrode or passageway in combination with a multilayer common conductive Faraday caged shielding technique to provide for conductively filled holes known in the art as VIA. The delivery energy is controlled by using a complex energy control methodology. Substrate interconnections for IC and mounting structures can include wire-bond interconnects, flip-chip ball-grid array interconnections, micro ball grid interconnects, combinations thereof, or other standard industry recognized methodologies. It is expected to either.

도 7 및 도 8B에 도시되어 있는 바와 같이, 전도성 재료(6309)는 인터포저(60)의 6312의 측면에 도포 또는 증착될 수 있고, 보조 에너지 복귀 통로로서 이용될 수 있다. 도 8B에 모두 도시되어 있는 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)는 활성화된 경우 차동 전도성 통로(60C, 60D) 뿐만 아니라, 비아(65 또는 64)를 따라 배치된 높은 임피던스 통로에 대하여 가장 낮은 임피던스 경로를 형성하게 된다.As shown in FIGS. 7 and 8B, conductive material 6309 may be applied or deposited on the side of 6312 of interposer 60 and may be used as an auxiliary energy return passage. The common conductive passages 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM, both shown in FIG. 8B, are not only differential vias 60C, 60D, It will form the lowest impedance path for the high impedance path along 65 or 64).

따라서, 도 8B 및 도 8A에 모두 도시되어 있는 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM), 비아(66)는 활성화된 경우에 인터포저가 활성화된 회로 내에 전기적으로 위치 설정됨에 따라 공통 전도성 인터포저 에너지 통로 구성(도시 생략)의 내측 및 외측 모두에서 발견되는"0" 전압 회로 기준 노드(도시 생략)로서 이용된다.Thus, the common conductive passages 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM, and vias 66, shown in both FIGS. 8B and 8A, are interposers when activated. As is positioned electrically within the activated circuit, it is used as a " 0 " voltage circuit reference node (not shown) found both inside and outside of the common conductive interposer energy path configuration (not shown).

인터포저(60)는 통상적으로 인정되는 산업계의 접속 방법에 의해 집적 회로(4100)에 접속되어 있다. 인터포저(60)의 일측면에는, 비아(65)를 포함하여 다양한 차동 전도성 통로가 에너지 소스(도시 생략) 및 부하(도시 생략) 사이에서 전기적으로 접속되어 있고, 비아(64)를 포함하여 다양한 차동 전도성 통로가 전달 에너지의 일부를 위한 전도성 통로 비아(66)를 포함하고 있는 복귀 통로에 있는 에너지 이용 부하(도시 생략)와 에너지 소스(도시 생략) 사이에서 통상의 산업계의 수단에 의해 전기적으로 접속되어 있다. 비아(65, 64)는 전원 접속(hook-up) 전에 어떠한 극성 전하를 가지지 않고, 그 각각은 일단 소자에 대해 개시되고 난 후에 종류별 전원 접속의 일관성(consistency)이 유지되는 한, 에너지 전달 기능을 입력에서 출력으로 변경하지 못하도록 방해하게 된다는 것을 당해 기술 분야에서 이해할 것이다.The interposer 60 is connected to the integrated circuit 4100 by a commonly accepted industrial connection method. On one side of the interposer 60, various differential conductive passages, including vias 65, are electrically connected between an energy source (not shown) and a load (not shown), and various vias, including vias 64. Electrically connected by conventional industrial means between an energy source (not shown) and an energy source (not shown) in the return passage where the differential conductive path includes a conductive passage via 66 for a portion of the transfer energy. It is. Vias 65 and 64 do not have any polar charge before the hook-up, each of which provides energy transfer functionality as long as the consistency of the power supply of each type is maintained once initiated for the device. It will be appreciated by those skilled in the art that this will prevent them from changing from input to output.

도 8A는 비전도성 외부 표면(6314)에 의해 둘러싸여 있는 도 7로부터 취해진 에너지 조절 인터포저의 주된 실시 형태의 횡단면도 "A"로부터 취해진 인터포저(61)를 보여주고 있다. 인터포저(61)는 전도성 경유 통로(64)에 결합되어 있는 전도성 차동 에너지 통로 전극(60-C)와, 전도성 경유 통로(65)에 결합되어 있는 전도성 차동 에너지 통로 전극(60-D)를 포함하며, 그 각각은 6205에서 산업계의 공지된 표준 수단에 의해 표시되어 있다. 차동 에너지 통로(60-C)와 차동 에너지 통로(60-D)는 중심의 공유 공통 전도성 에너지 통로(6202)에 의해 서로에 대해 분리되어 있고, 공통 전도성 에너지 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM) 각각에 의해 인터포저(61)의 상부 및 바닥으로부터 분리되어 있다. 이들 공통 전도성 에너지 통로(6200/6200-IM, 6201, 6202, 6203, 6204/6204-IM)는 산업계의 공지된 표준 수단에 의해 6308로 표시되어 있는 바와 같이 전도성 경유 통로(66)에 의해 상호 접속되어 있다. 외측의 최대 전도성 에너지 통로(6200/6200-IM, 6204/6204-IM)는 이미지 차폐 전극으로서 역할을 하며, 4011에 의해 표시되어 있는 바와 같이 이들 통로와 인접한 공통 전도성 에너지 통로(6201, 6203) 각각으로부터 수직 방향으로 떨어져 있다. 전도성 경유 통로(64, 65, 66)는 선택적으로 갭(6307)에 의해 공통 전도성 통로 및 차동 전도성 통로로부터 미리 결정된 방식으로 격리되어 있으며, 이 갭은 유전 매체 또는 격리체 또는 절연 재료로 공간 충전되고, 다양한 전도성 인터포저 통로의 결합을 방지하게 되는 전도성 재료의 단순한 공동 또는 실제 증착된 재료 중의 어느 하나일 수도 있다.FIG. 8A shows an interposer 61 taken from a cross sectional view “A” of the main embodiment of the energy conditioning interposer taken from FIG. 7 surrounded by a non-conductive outer surface 6314. The interposer 61 includes a conductive differential energy passage electrode 60 -C coupled to the conductive diesel passage 64 and a conductive differential energy passage electrode 60 -D coupled to the conductive diesel passage 65. Each of which is indicated at 6205 by standard means known in the industry. The differential energy passage 60-C and the differential energy passage 60-D are separated from each other by a central shared common conductive energy passage 6202, and the common conductive energy passages 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM, respectively, from the top and bottom of the interposer 61. These common conductive energy passages 6200 / 6200-IM, 6201, 6202, 6203, 6204 / 6204-IM are interconnected by conductive diesel passage 66 as indicated by 6308 by standard means known in the industry. It is. The outer maximum conductive energy paths 6200 / 6200-IM, 6204 / 6204-IM serve as image shielding electrodes, and each of the common conductive energy paths 6201 and 6203 adjacent to these paths as indicated by 4011. Away from in the vertical direction. The conductive diesel passages 64, 65, 66 are optionally isolated in a predetermined manner from the common conductive passages and the differential conductive passages by gaps 6307, which gaps are space filled with dielectric media or isolators or insulating materials. It may be either a simple cavity of a conductive material or an actual deposited material that will prevent the coupling of the various conductive interposer passageways.

전도성 경유 통로(64, 65)는 다양한 전도성 및 유전성 재료를 통과하여, 선택적으로는 사용자에 의해 요구되는 바와 같이 인터포저(61)의 전도성 차동 에너지 통로 전극에 결합된다는 것에 주목해야만 한다. 이들 경유 통로(64, 65)는 경유 통로(66)와 함께 요구되는 바와 같이 에너지 입력, 출력 또는 이미지 통로듀티(duty)를 수용하도록 선택될 수 있다. 전도성 경유 통로(64, 65, 66)는 이미 논의한 바와 같이 외부 요소에 전기적으로 접속된다. 이들 접속은 산업계에서 인정된 형식의 접속으로 이루어질 수 있다. 도 8A 및 도 8B에 도시되어 있는 바와 같이, 공정(共晶)형 땜납 볼 또는 산업계의 표준 등가물인 땜납 볼(4007)을 이용하는 중력 또는 접착제 배치 프로세싱을 위한 전도성 안착 패드(63)의 및 그 패드용의 접착제 또는 땜납 볼 플럭스(4005), 또는 산업계 인정 접촉 재료를 사용하여 접속이 이루어진다.It should be noted that the conductive gas passages 64 and 65 pass through various conductive and dielectric materials and are optionally coupled to the conductive differential energy passage electrodes of the interposer 61 as required by the user. These transit passages 64 and 65 may be selected to accommodate energy input, output or image passage duty as required with transit passage 66. The conductive diesel passages 64, 65, 66 are electrically connected to the external elements as discussed previously. These connections may be in the form of connections recognized in the industry. 8A and 8B, and pads of conductive seating pads 63 for gravity or adhesive batch processing using eutectic solder balls or solder balls 4007, which is an industry standard equivalent. The connection is made using an adhesive or solder ball flux 4005 for the dragon or an industry recognized contact material.

이제, 도 8B로 돌아가면, 인터포저(60)는 공통 전도성 에지 단자 재료(6309)가 인터포저의 측면을 따라 연장하여 도 7에 이미 도시되어 있는 바와 같이 그 외주를 둘러싸고 있다는 점을 제외하면, 도 8A에 도시되어 있는 인터포저(61)과 동일하게 도시되어 있다. 또한, 공통 전도성 에지 단자 재료(6309)는 공통 전도성 에너지 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)에 전기적으로 접속되어 있지만 도 8A에서는 이루어지지 않았다는 것을 유의해라. 또한, 인터포저(60)는 집적 회로 다이(4100)에 접속된 상태로 도시되어 있다. 또한, 이 집적 회로 다이(4100)는 다이 표면 바로 위에 보호 글로브 코팅 또는 캡슐 재료(protective glob coating or encapsulment material)(6212)와 함께 도시되어 있다. 에너지 조절 인터포저(60)는 또한 IC 조립체가 볼 그리드(8009, 8010)에 의해, 또는 산업계에서 통상적으로 사용되는 다른 수단에 의해 부착되는 기판(8007) 또는 기판들 표면에 탑재되어 있다. IC 패키지 핀(8009)은 인터포저 통로로 반드시 진행하지 않는 신호 또는 그라운드 접속부를 수용한 기판 또는 소켓 커넥터에 상호 접속부를 제공하지만, 도시되어 있지 않은 8010 통로 접속부는 에너지 전달를 위한 인터포저 통로에 접속시킬 수 있다. 4011은 범용으로 본 발명의 고려 사항의 일부인 미리 결정된 레이어링 사용 스페이싱 또는 통로 스페이싱이라는 것에 주목해야 한다. 이들 상호 접속부는 IC 패키지를 PCB, PCB 카드 등에 접속시키는 표준 산업계의 수단에 대해 변경될 수 있다는 것을 제공할 뿐이다. MCM 또는 SCM 상호 접속부의 경우에, 인터포저(60, 또는 61)는 표준 산업계의 방법론을 이용하여 기판 회로에 직접 부착될 수 있다.Turning now to FIG. 8B, interposer 60 has a common conductive edge terminal material 6309 extending along the side of the interposer to surround its periphery as already shown in FIG. 7, Same as the interposer 61 shown in FIG. 8A. In addition, common conductive edge terminal material 6309 is electrically connected to common conductive energy paths 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM but is not made in FIG. 8A. Note that Interposer 60 is also shown connected to integrated circuit die 4100. This integrated circuit die 4100 is also shown with a protective glob coating or encapsulment material 6212 just above the die surface. The energy regulating interposer 60 is also mounted on the substrate 8007 or substrate surfaces to which the IC assembly is attached by ball grids 8009, 8010, or by other means commonly used in industry. IC package pin 8009 provides an interconnect to a board or socket connector that receives a signal or ground connection that does not necessarily travel into the interposer path, but an 8010 path connection, not shown, connects the interposer path for energy transfer. Can be. It should be noted that 4011 is a predetermined layering use spacing or passage spacing that is universally part of the considerations of the present invention. These interconnects merely provide that they can be modified for standard industry means of connecting IC packages to PCBs, PCB cards, and the like. In the case of MCM or SCM interconnects, interposers 60, or 61 may be attached directly to the substrate circuit using standard industry methodology.

도 9에서는, 도 8A의 일부를 확대하여 경유 구조(64, 65, 66)용의 실제 외부 상호 접속 요소의 일부를 나타내고 있다. 내부의 전도성 통로는 통상적이지만 결합점은 여기에 도시되어 있지 않다는 것에 유의해아 한다. 또한, 표면 전도성 재료(6209)는 접속되어 있다. 전도성 포획 패드(63)는 전도성 경유 통로(66) 근처에 있는 인터포저(61)의 비전도성 부분(6312)의 일측면에 배치되어 있고, 비아가 제조 공정 중에 재료(66')로 충전하기 위한 공동을 남기는 레이저 또는 드릴 가공 공정에 의해 생성되고 난 후에, 또는 도 8A에 도시되어 있는 바와 같이 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM)에 6308을 결합시키는 66'의 증착이 동시에 이루어지고 난 후에 당해 기술 분야에서 알려져 있는 표준 수단에 의해 선택적으로 6308과 결합되거나 6307과 결합되지 않는 전도성 재료(66A)의 소직경 형상의 통로로 구성된다. 또한, 포획 패드(63)는 인터포저(61)의 비전도성 재료(6312)의 반대측 구멍에 형성되어 있고, 이 구멍은 인터포저(61)의 바닥에도 증착되어 있는 전도성 포획 패드(63)에 이르는 전도성 경유 통로(66)와 합치한다. 접착 땜납 볼 플럭스(4005)인 산업계의 인정된 접촉 재료(4005) 또는 프라이머(4005)가 그때 도포되고, 후속하여 당해 기술 분야에서 통상적으로 발견되는 형태의 전도성 땜납 볼(4007)의 도포가 따른다.In FIG. 9, a portion of FIG. 8A is enlarged to show a portion of the actual external interconnection elements for the diesel fuel structures 64, 65, 66. It should be noted that the inner conductive passageway is conventional but the point of attachment is not shown here. In addition, the surface conductive material 6209 is connected. The conductive capture pad 63 is disposed on one side of the nonconductive portion 6312 of the interposer 61 near the conductive diesel passage 66, for vias to fill with material 66 ′ during the manufacturing process. After being generated by a laser or drill machining process that leaves a cavity, or as shown in FIG. 8A, common conductive passageways 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM. After the 66 'deposition of bonding 6308 to the same, it consists of a small diameter shaped passageway of conductive material 66A that is optionally coupled with or without 6308 by standard means known in the art. . In addition, the capture pad 63 is formed in a hole opposite the non-conductive material 6312 of the interposer 61, which leads to the conductive capture pad 63 which is also deposited on the bottom of the interposer 61. Coincides with the conductive diesel passage 66. An industry recognized contact material 4005 or primer 4005, which is an adhesive solder ball flux 4005, is then applied, followed by application of conductive solder balls 4007 of the type commonly found in the art.

실제 제조 공정은 본 발명의 실시 형태(60 또는 61)를 제조하는 데에 사용되고, 다음에 이 실시 형태를 능동 칩, 칩들 또는 IC에 부착하고 나서, 탑재 기판에 부착하는 것이 다양한 방식으로 달성될 수 있다는 점에 주목하는 것이 중요하다. 차라리 도 9는 사용, 부가, 분리될 수 있고, 교환될 수 있고, 제조업자들끼리 다양하게 변경될 수 있는 다수의 탑재 과정 및 접속 재료의 일부를 일반적인 측면에서 단지 개략적으로 표시하기 위한 시도이다. 본 발명의 기능성에 대한 중요한 특성은 AOC 외측에 배치되어 에너지 통로가 에너지 전달를 위해 통상 전도성을 가지는 한 핵심 요소인 외부의 전도성 통로 각각에 대해 상이하게 그룹을 이룬 공통 전도성 통로 및 차동 전도성 통로용으로 제조된 실제 부착 장치에 대해 보다 차라리 더욱 단순하게 결정되어 있다.The actual manufacturing process is used to manufacture embodiments 60 or 61 of the present invention, and then attaching this embodiment to an active chip, chips or IC and then to a mounting substrate can be accomplished in various ways. It is important to note that there is. Rather, FIG. 9 is an attempt to only schematically show in general terms a portion of a number of mounting processes and connection materials that can be used, added, removed, exchanged, and varied between manufacturers. An important feature of the functionality of the present invention is that it is manufactured for common and differential conductive passages, which are arranged outside the AOC and differently grouped for each of the external conductive passages, one of the key elements of which the energy passages are normally conductive for energy transfer. It is rather simpler to determine the actual attachment device.

이제 도 10을 참조하면, 선행 기술의 IC 패키지의 외부 또는 하측면이 내부에 배치된 선행 기술의 인터포저를 가진 종래 기술의 구성으로 이용되는 외부에 탑재된 다중 저인덕턴스 용량성 소자(8001)의 조립체를 이용하여 도시되어 있다. IC 패키지 외부(8007)는 표준 구성이며, 여기에서는 핀 출력단이 탑재 기판, PCB 또는 파생 카드 조립체에 부착하기 위해 소자의 일부분으로부터 나와 있지만, 다른 에너지 통로는 볼 그리드 소켓(8006)과 핀 출력단(8009)의 조합을 이용하거나, 또는 전도성 핀 출력단(8009)이 신호 라인과 같은 다른 통로 또는 산업계에서 이용되는 다른 표준 수단에 의해 이용되는 경우에는 단순히 소켓(8006)을 이용한다. 볼 그리드 소켓(8010)은 통상적으로 공정(共晶) 땜납 등의 수용을 위해 구성되고, 에너지를 내부에 탑재된 능동 칩 또는 IC(도시 생략)에 공급하기 위해 8007의 외부 구역 보다는 차라리 IC 패키지(8002)의 내부 구역 주위에 더 인접하게 통상적으로 구성된다. 볼 그리드 소켓(8010)은 표시된 바와 같이 IC 패키지(8007) 내에 있는 인터포저 및 IC의 내부 영역 지점의 외주 또는 윤곽선(8003) 내에 배치된다. 외주 윤곽선 내에서, 상호 접속을 위한 볼 그리드 소켓(8010)은 통상적으로 IC 패키지(8007)의 I/O 통로(8005)에 의해 동력 에너지를 공급하기 위한 것이다. 선행 기술의 IC 패키지는 내부에 배치된 선행 기술의 인터포저(도시 생략)가 적절하게 기능하기 위해 지점(8002)에서 저인덕턴스 용량성 어레이 칩 소자(8001)의 조립체를 필요로 하고 있다는 것을 보여주기 위한 목적으로 되어 있다.Referring now to FIG. 10, an externally mounted multiple low inductance capacitive element 8001 used in a prior art configuration having a prior art interposer having an exterior or bottom side of a prior art IC package disposed therein. It is shown using the assembly. The IC package exterior 8007 is a standard configuration, where the pin outputs come from a portion of the device to attach to the mounting board, PCB, or derivative card assembly, while other energy paths are associated with the ball grid sockets 8006 and pin outputs 8009. ), Or simply a socket 8006 when the conductive pin output 8009 is used by other passageways such as signal lines or other standard means used in the industry. The ball grid socket 8010 is typically configured for accommodating process solder and the like, rather than using an IC package (rather than an external zone of 8007) to supply energy to an internally mounted active chip or IC (not shown). It is typically constructed more closely around the interior region of 8002). The ball grid socket 8010 is disposed within the outline or outline 8003 of the interposer in the IC package 8007 and the internal region point of the IC as indicated. Within the outer contour, the ball grid socket 8010 for interconnect is typically for supplying power energy by the I / O passage 8005 of the IC package 8007. Prior art IC packages show that prior art interposers (not shown) disposed therein require an assembly of low inductance capacitive array chip elements 8001 at point 8002 to function properly. It is for the purpose.

대조적으로, 이제 도 11을 참조하면, IC 패키지(8007)의 외부 또는 하측면은 설명의 편의를 위해 "숨겨진(ghosted)" 것으로 도시되어 있는 본 발명의 탑재된 내측 IC 패키지(8007)의 실시 형태를 이용하고 있다. 이전과 같이, 외주 윤곽선(8003)은 IC 패키지(8007) 내에서 IC 및 인터포저의 설정 위치를 표시하고, 외주는 볼 그리드 소켓(8010)에 의해 둘러싸여 있다. 장착된 복수 구멍 에너지 조절 구조 소자(60/61) 또는 유사물이 집적 회로 또는 IC 조립체(도시 생략)와 탑재 기판 사이에 배치된 인터포저로서 도시되어 있고, 또는 이러한 묘사에 있어서, 사용된 탑재 기판은 기판 패키지(8007)의 외측 부분을 구성하는 레이어링의 그룹 또는 최종 레이어링이다. 인터포저(60, 61) 또는 유사물은 상기 인터포저에 접속된 능동 IC 칩 또는 칩들에 의해 이용되는 추가의 물리적인 차폐 처리 기능을 위해 제공하도록 이용될 수 있을 뿐만 아니라, 개시 내용에서 설명된 바와 같이 동시 에너지 조절 기능을 제공한다는 것에 유의해야 한다. 이러한 특성의 차폐 처리는 능동 칩(도시 생략)이 인터포저 발명의 외주 너머로 연장하는 그 실시 형태의 일부분을 구비하고 있지 않는 한, 패키지 내에 단순히 존재하는 인터포저에 의해 달성된다. 소자(60-61)는 내부 에너지 조절 전극(들)(60C)에 접속된 구멍(64)와, 내부 에너지 조절 전극(들)(60D)에 접속된 구멍(65)를 포함한다. 전도성 구멍(66)은 공통 전도성 통로(6200/6200-IM, 6201, 6202/6202-IM, 6203, 6204/6204-IM) 또는 이용되는 유사한 용도의 어떤 추가의 통로에 접속된다.In contrast, referring now to FIG. 11, an embodiment of a mounted inner IC package 8007 of the present invention in which the outer or bottom side of the IC package 8007 is shown as “ghosted” for convenience of description. Is using. As before, the outer contour 8003 indicates the set position of the IC and the interposer in the IC package 8007, and the outer circumference is surrounded by the ball grid socket 8010. The mounted multi-hole energy regulating structure element 60/61 or the like is shown as an interposer disposed between an integrated circuit or IC assembly (not shown) and a mounting substrate, or in this description, the mounting substrate used. Is a grouping or final layering of layers that make up the outer portion of the substrate package 8007. Interposers 60 and 61 or the like may be used to provide for additional physical shielding processing functionality used by active IC chips or chips connected to the interposer, as well as described in the disclosure. Note that it also provides simultaneous energy control. Shielding of this property is accomplished by an interposer that simply resides in the package, unless the active chip (not shown) has a portion of that embodiment extending beyond the perimeter of the interposer invention. The elements 60-61 include a hole 64 connected to the internal energy control electrode (s) 60C, and a hole 65 connected to the internal energy control electrode (s) 60D. Conductive holes 66 are connected to common conductive passages 6200 / 6200-IM, 6201, 6202 / 6202-IM, 6203, 6204 / 6204-IM, or any additional passage for similar uses utilized.

모든 실시 형태에 있어서, -IM으로 표시된 한 세트의 외측 공통 전도성 통로 또는 층은 완전하게 적층된 구성을 샌드위치식으로 배치시키고, 전체 소자의 제조 공정에 배치되거나, 아마도 개별 IC 패키지 또는 IC 패키지 자체 외에 다른 플랫폼으로서 역활을 하는 탑재 기판의 부품으로부터 이용되거나, 심지어 절연 재료와 함께 또는 단독으로 외부 전도성 통로 또는 대형의 외부 전도성 영역을 이용함으로써 -IM으로 표시된 2개의 외측 공통 전도성 통로 가운데 적어도 하나의 교체하기 위해 사이에 배치되어 있다는 것이 선택적이지만 바람직하다. -IM으로 표시되어 있지 않지만 전술한 세트의 외측에 밀접하게 배치된 주된 세트의 외측 공통 전도성 통로는 소자에 대해 중요하며, 이는 측면 배치형 전극의 기초를 형성하는 공통 전도성 통로가 샌드위치식으로 배치하여, 패러데이 케이지형 차폐 구조가 원하는 에너지 조절 기능에 대해 완전하게 유지될 수 있도록 설명된 기준의 대부분에 맞춰질 수있는 외부의 전도성 영역과 최종 차폐가 교체 또는 대체되는 경우에 단지 선택적으로 될 수 있기 때문이다. 그러나, -IM 표시된 차폐의 경우에는, 이들 차폐가 선택적이지만, 회로 조절 성능을 전기적으로 높이고, 새로운 인터포저의 자가 공진점 외측으로 추가 이동시키고, 또한 본 발명의 AOC 내에 설치된 회로의 그런 부분을 향상시킨다는 점에서 바람직하다.In all embodiments, a set of outer common conductive passages or layers, denoted by -IM, sandwich the fully stacked configuration sandwiched and are placed in the manufacturing process of the entire device, or perhaps in addition to the individual IC package or the IC package itself. Replacing at least one of the two outer common conductive passages, denoted -IM, by use of components of the mounting substrate that serve as other platforms, or by using external conductive passageways or large external conductive regions alone or with insulating materials alone It is optional but preferred that they are arranged between. The outer common conducting passage of the main set, which is not marked as IM but closely disposed outside of the set described above, is important for the device, which is sandwiched by a common conducting passage forming the basis of the side-positioned electrode. This is because the Faraday caged shield structure can only be optional if the final shield is replaced or replaced with an external conductive area that can be fitted to most of the described criteria so that it can be maintained fully for the desired energy control function. . However, in the case of shields marked with -IM, these shields are optional, but they electrically increase circuit regulation performance, further move outside the self-resonance point of the new interposer, and also improve those parts of the circuit installed within the AOC of the present invention. It is preferable at the point.

본 발명을 구성하는 공통 전도성 컨테이너 구조가 여기에 설명된 바와 같이 적층 시퀀스의 결과에 따라 평형 상태에 있는 경우, 실수로 또는 심사 숙고하여 추가되어 있는 주된 세트의 공통 전도성 통로 너머에 -IM으로 표시된 어떤 추가의 또는 여분의 단일 공통 전도성 차폐 층은 에너지 조절 동작을 심하게 손상시키지 않고, 이 상태는 어떤 경우에 자동화된 레이어링 공정이 전술한 바와 같이 하나 또는 그 이상의 추가의 외측 층 또는 층들을 추가시킬 수 있고, 도포 성능은 중요한 것으로 될 수 없는 제조 공정에서 실질적으로 비용 절감 가능성을 나타낼 수 있다는 점에 주목해야 한다.If the common conductive container structure constituting the present invention is in equilibrium according to the results of the stacking sequence as described herein, any indicated by -IM over the main set of common conductive passageways added by mistake or contemplating The additional or redundant single common conductive shielding layer does not severely impair the energy regulation operation, and in this case an automated layering process may add one or more additional outer layers or layers as described above and It should be noted that the application performance can represent a substantial cost savings in the manufacturing process that cannot be important.

이들 에러는 의도적이든 우연이든 논의한 바와 같이 공통 전도성 통로의 최소의 적절하게 나열된 적층체를 수용한 본 발명의 평형을 해로울 정도로 손상시키지 않고, 출원인에 의해 충분하게 고려되는 것으로 개시되어 있다.These errors are disclosed to be sufficiently considered by the applicant without detrimentally damaging the equilibrium of the present invention, which, as discussed, intentionally or accidentally, accommodates a minimally listed stack of common conductive passageways.

본 발명의 변형 형태 내에서 적어도 5개 이상의 분명하게 다른 에너지 조절 기능, 즉 거의 전체의 차폐 포위에 의해 에너지 기생 성분으로 이루어진 정전기 최소화, 차동 전도성 통로의 여러 부분의 물리적인 차폐 처리. 대향하는 밀접하게 배치된 차동 전도성 통로 쌍에 대한 전자기 제거 또는 최소화 차폐 처리 기능 또는상호 자기 선속 제거 또는 최소화, 중심의 공통 및 공유 통로 전극에 의해 생성된 "0" 전압 기준의 이용, 2개의 구별된 공통 전도성 차폐 구조 컨테이너의 일부로서 이용되는 샌드위치식 배치한 외측 제1 세트의 공통 전도성 통로 및 -IM으로 표시된 통로 중의 어느 하나, AOC 내에 배치된 에너지의 일부에 대한 에너지 효과의 연속 전달 이동에 반대되는 것으로서 차폐 처리 효과를 제공하는 에너지의 일부의 평행한 전달 이동이 발생할 수 있다. 에너지의 일부가 평행하게 전달 이동하는 것이 발생하는데, 이는 상기 에너지와 함께 반대이지만 조화로운 방식으로 작동하는 다른 위상 에너지 부분이, 본 발명의 AOC 내에서 어느 한 시점에서 발견된 전체 에너지 또는 일부의 약 ½이 일반적으로 반대 제거 또는 최소화 형식으로 작동하거나, 또는 대향하는 차동 전도성 통로의 상호 자기 선속 제거 또는 최소화 기법 중의 몇가지 경우의 사용법에도 불구하고 일반적으로 직렬 방식으로 작동하는 선행 기술의 그것과 같은 방식으로 해로운 힘을 높이거나 생성하지 않는 방식으로 작동하는 평행하고 보강되지 않은 상대편을 이용하는 전기 및/또는 자기(磁氣) 동작으로 중심의 공통 및 공유 전도성 에너지 통로의 일측면에 배치되도록 하는 경우이다. 선행 기술은 그 구조로 인하여 이 개시 내용에서 설명되었던 바와 같이 새로운 발명에서 고유한 동시 샌드위치식 배치한 정전기 차폐 처리 기능을 거의 이용하지 못했다.Within the variant of the invention there is at least five or more distinctly different energy control functions, i.e. the physical shielding treatment of various parts of the electrostatic minimizing, differentially conductive passageway consisting of energy parasitic components by almost the entire shielding enclosure. Electromagnetic elimination or minimization shielding function or mutual magnetic flux elimination or minimization for opposing closely spaced pairs of differentially conductive passages, the use of "0" voltage references generated by central common and shared passage electrodes, two distinct The sandwiched outer first set of common conductive passageways used as part of the common conductive shielding structure container and the passage labeled -IM, as opposed to the continuous transfer movement of the energy effect for some of the energy disposed within the AOC. As such, parallel transfer movement of some of the energy to provide a shielding treatment effect can occur. It occurs that a portion of the energy transfers in parallel, which means that other phase energy portions operating in opposing but harmonious manner with the energy are approximately half of the total energy or part found at any point within the AOC of the present invention. In the same way as in the prior art, which ½ generally operates in a counter-rejection or minimization form, or in general in series despite the use of some of the mutual magnetic flux removal or minimization techniques of opposing differentially conductive paths. An electrical and / or magnetic operation using parallel, unreinforced counterparts that operate in a manner that does not increase or generate harmful forces is intended to be placed on one side of a central common and shared conductive energy path. The prior art, due to its structure, makes little use of the simultaneous sandwiched electrostatic shielding functionality inherent in the new invention as described in this disclosure.

도시되었는 지의 여부에 상관없이 모든 실시 형태에서, 공통 전도성 통로 전극 및 차동 전도성 통로 전극 양자의 통로 개수는 미리 결정된 방식으로 배가되어, 수많은 전도성 통로 요소의 조합을 만들 수 있고, 회로 소스에 대해 활성화된 존재물에서 이들 요소에 대해 전기적으로 평행한 관계로 고려되는 일반적으로 물리적평행 관계는 이에 의해 증가된 정전 용량 값을 생성하는 데에 부가하는 추가적으로 평행하게 존재한다.In all embodiments, whether shown or not, the number of passages in both the common conductive passage electrode and the differential conductive passage electrode can be doubled in a predetermined manner to create a combination of numerous conductive passage elements, and activated for a circuit source. Generally, the physical parallel relationship, which is considered to be an electrically parallel relationship for these elements in the being, is present in additional parallel in addition to producing an increased capacitance value.

다음에, 복수의 전도성 전극 및 중심의 전도성 통로의 조합물을 둘러싸고 있는 추가의 공통 전도성 통로가 사용되어 증가된 고유의 공통 전도성 통로를 제공하고, 모든 실시 형태에서 서지 소멸 영역과 패레데이 케이지형 기능을 최적화시킨다.Next, additional common conductive passages surrounding the combination of the plurality of conductive electrodes and the central conductive passages are used to provide an increased inherent common conductive passage, in all embodiments a surge dissipation region and a Faraday caged function. To optimize.

네번째, 추가 배치되어 샌드위치식 배치한 2개의 공통 전도성 통로 또는 차폐와 함께 쌍을 이룬 최소한 1개의 중심의 공통 전도성 차폐는 일반적으로 필요하고, 중심의 공통 전도성 차폐의 반대편에 배치되어야 한다(유전 재료 및 차동 전도성 전극 쌍과 같은 다른 요소, 상기 중심의 공통 층의 반대편에 배치된 각각은 전술한 바와 같이 이들 차폐 사이에 배치될 수 있다). 추가의 공통 전도성 통로는 도시된 어떤 실시 형태와 함께 그 위치에 인접한 차동 전도성 통로를 가지고 있지 않지만 출원인에 의해 충분하게 고려되었던 -IM으로 표시된 차폐와 같이 사용된다.Fourth, at least one central common conductive shield paired with two additional conductively sandwiched or sandwiched common conductive passageways or shields is generally required and should be disposed opposite the central common conductive shield (dielectric material and Other elements, such as differential conductive electrode pairs, each disposed opposite the central common layer may be disposed between these shields as described above). Additional common conductive passages are used in conjunction with any of the embodiments shown, such as shields marked with -IM which do not have differential conductive passages adjacent to their location but have been fully considered by the applicant.

마지막으로, 수많은 실시 형태를 개관해보면, 형상, 두께 또는 사이즈는 원하는 전기적인 특성 또는 용도에 따라 변경될 수 있고, 여기에서 필터는 공통 전도성 전극 통로의 배열 관계 및 전도성 전극 통로를 가진 적어도 단일의 전도 가능하게 균질한 패러데이 케이지형 전도성 차폐 구조를 형성하는 이들의 부착 구조로부터 연유하는 물리적 구조로 인하여 사용될 예정이라는 것은 자명하다.Finally, looking at a number of embodiments, the shape, thickness, or size can be varied depending on the desired electrical properties or applications, where the filter is at least a single conduction having an array relationship of common conductive electrode passageways and a conductive electrode passageway. It will be apparent that they will be used due to the physical structure derived from their attachment structure, possibly forming a homogeneous Faraday cage-like conductive shield structure.

본 발명에 대한 바람직한 주된 실시 형태와 바람직한 작동이 여기에 상세하게 설명되었지만, 이는 개시된 특정 예시적 형태에 한정하는 것으로 해석될 수는없다. 따라서, 당해 기술 분야의 숙련자에게는 본 발명의 바람직한 실시 형태에 대한 다양한 변형 형태가 첨부된 청구범위에 기재되어 있는 바와 같이 본 발명의 사상 또는 범위를 이탈하는 일없이 이루어질 수 있다는 것은 자명하게 된다.While preferred main embodiments and preferred operations of the invention have been described in detail herein, they should not be construed as limited to the specific exemplary forms disclosed. Accordingly, it will be apparent to those skilled in the art that various modifications to the preferred embodiments of the present invention may be made without departing from the spirit or scope of the invention as described in the appended claims.

Claims (32)

제1, 제2 및 제3 차폐 전극을 적어도 구비하는 실질적으로 동일한 사이즈 및 형상을 가진 복수 개의 차폐 전극과,A plurality of shielding electrodes having substantially the same size and shape having at least first, second and third shielding electrodes, 상기 복수 개의 차폐 전극 및 서로에 대해 전도성적으로 각각 격리되어 있는 제1 및 제2 전극을 구비하는 실질적으로 동일한 사이즈 및 형상을 가진 적어도 한 쌍의 전극과,At least a pair of electrodes having substantially the same size and shape, said plurality of shielding electrodes and first and second electrodes conductively isolated from each other, respectively; 1개 이상과 미리 결정된 특성을 가진 재료와,Materials with one or more and predetermined characteristics, 제1, 제2 및 제3 전도성 비아를 적어도 구비하는 복수 개의 전도성 비아를 포함하며,A plurality of conductive vias having at least first, second and third conductive vias, 상기 복수 개의 차폐 전극과 상기 한 쌍의 전극은 상기 재료에 의해 서로에 대해 거리를 두고 떨어져 있으며,The plurality of shielding electrodes and the pair of electrodes are spaced apart from each other by the material, 상기 제1 전극은 상기 제1 및 제2 차폐 전극에 의해 샌드위치식 배치되어 차폐되고, 상기 제2 전극은 상기 제2 및 제3 차폐 전극에 의해 샌드위치식 배치되어 차폐되며,Wherein the first electrode is sandwiched and shielded by the first and second shielding electrodes, and the second electrode is sandwiched and shielded by the second and third shielding electrodes, 상기 제1 전도성 비아는 상기 제1 전극에 전도성적으로 결합되고, 상기 제1 전극 및 상기 복수 개의 차폐 전극으로부터 절연되며,The first conductive via is conductively coupled to the first electrode, insulated from the first electrode and the plurality of shielding electrodes, 상기 제3 전도성 비아는 상기 복수 개의 차폐 전극에 전도성적으로 결합되고, 상기 제1 및 제2 전극으로부터 절연되는 것을 특징으로 하는 에너지 조절 기판.And the third conductive via is conductively coupled to the plurality of shielding electrodes and insulated from the first and second electrodes. 1개 이상의 미리 결정된 특성을 가진 재료와,Materials with one or more predetermined characteristics, 제1, 제2 및 제3 차폐 전극을 적어도 구비하는 실질적으로 동일한 사이즈 및 형상을 가진 복수 개의 차폐 전극과,A plurality of shielding electrodes having substantially the same size and shape having at least first, second and third shielding electrodes, 서로에 대해 전도성적으로 격리되어 있는 적어도 제1 및 제2 전극을 구비하는 실질적으로 동일한 사이즈 및 형상을 가진 복수 개의 전극을 포함하며,A plurality of electrodes of substantially the same size and shape having at least first and second electrodes that are conductively isolated from each other, 상기 복수 개의 차폐 전극의 각각의 차폐 전극은 상기 복수 개의 전극의 어느 하나의 전극 보다 더 크며,Each shielding electrode of the plurality of shielding electrodes is larger than any one electrode of the plurality of electrodes, 상기 제1 전극은 상기 제1 및 제2 차폐 전극에 의해 샌드위치식 배치 및 차폐되고, 상기 제2 전극은 상기 제2 및 제3 차폐 전극에 의해 샌드위치식 배치 및 차폐되며,The first electrode is sandwiched and shielded by the first and second shielding electrodes, the second electrode is sandwiched and shielded by the second and third shielding electrodes, 상기 제1 및 제2 전극은 상기 제2 차폐 전극을 상호 대항하는 위치를 샌드위치식 배치시키는 방식으로 정렬 및 배향되며,Wherein the first and second electrodes are aligned and oriented in such a way as to sandwich the second shielding electrode against each other; 상기 복수 개의 차폐 전극과 상기 복수 개의 전극은 서로에 대해 전도성적으로 격리되어 상기 적어도 재료에 의해 거리를 두고 떨어져 있는 것을 특징으로 하는 에너지 조절 기판.And the plurality of shielding electrodes and the plurality of electrodes are conductively isolated from each other and spaced apart by the at least material. 제1, 제2 및 제3 차폐 전극을 적어도 구비하는 실질적으로 동일한 사이즈 및 형상을 가진 복수 개의 차폐 전극과,A plurality of shielding electrodes having substantially the same size and shape having at least first, second and third shielding electrodes, 서로에 대해 전도성적으로 격리되어 있는 제1 및 제2 차폐 전극을 적어도 구비하는 실질적으로 동일한 사이즈 및 형상을 가진 복수 개의 피차폐 전극과,A plurality of shielded electrodes of substantially the same size and shape having at least first and second shielding electrodes that are conductively isolated from one another; 1개 이상의 미리 결정된 특성을 가진 재료를 포함하며,A material having one or more predetermined characteristics, 상기 복수 개의 차폐 전극의 각각의 차폐 전극은 상기 복수 개의 피차폐 전극의 어느 하나의 피차폐 전극 보다 더 크며,Each shielding electrode of the plurality of shielding electrodes is larger than any one of the shielded electrodes of the plurality of shielded electrodes, 상기 제1 피차폐 전극은 상기 제1 및 제2 차폐 전극 사이에 샌드위치식 배치되고, 상기 제2 피차폐 전극은 상기 제2 및 제3 차폐 전극 사이에 샌드위치식 배치되며,The first shielded electrode is sandwiched between the first and second shielded electrodes, the second shielded electrode is sandwiched between the second and third shielded electrodes, 상기 복수 개의 차폐 전극과 상기 복수 개의 피차폐 전극은 서로에 대해 전도성적으로 격리되고 상기 적어도 재료에 의해 거리를 두고 떨어져 있는 것을 특징으로 하는 에너지 조절 기판.And said plurality of shielding electrodes and said plurality of shielded electrodes are conductively isolated from each other and spaced apart by said at least material. 제1항에 있어서, 상기 복수 개의 차폐 전극은 복수개의 전도성 비아의 적어도 제4 비아에 전도성적으로 결합되며,The method of claim 1, wherein the plurality of shielding electrodes are conductively coupled to at least fourth vias of the plurality of conductive vias, 상기 적어도 제4 전도성 비아는 상기 쌍을 이룬 전극으로부터 절연되는 것을 특징으로 하는 에너지 조절 기판.And the at least fourth conductive vias are insulated from the paired electrodes. 제1항에 있어서, 한 쌍 이상의 외측 차폐 전극을 추가로 포함하며,The method of claim 1, further comprising at least one pair of outer shield electrodes, 상기 쌍을 이룬 외측의 차폐 전극은 상기 쌍을 이룬 차폐 전극을 적어도 샌드위치식 배치시키며,The paired outer shielding electrodes at least sandwich the paired shielding electrodes, 상기 쌍을 이룬 외측의 차폐 전극은 상기 복수 개의 차폐 전극에 적어도 전도성적으로 결합되는 것을 특징으로 하는 에너지 조절 기판.And the pair of outer shield electrodes are at least conductively coupled to the plurality of shield electrodes. 제5항에 있어서, 상기 복수 개의 전도성 비아의 제4 전도성 비아를 추가로 포함하며, 상기 제4 전도성 비아는 상기 쌍을 이룬 외측 차폐 전극 및 상기 복수 개의 차폐 전극에 전도성적으로 결합되며,The method of claim 5, further comprising a fourth conductive via of the plurality of conductive vias, wherein the fourth conductive via is conductively coupled to the paired outer shield electrode and the plurality of shielding electrodes, 상기 제4 전도성 비아는 상기 쌍을 이룬 전극으로부터 절연되는 것을 특징으로 하는 에너지 조절 기판.And the fourth conductive via is insulated from the paired electrode. 제2항에 있어서, 한 쌍 이상의 외측 차폐 전극을 추가로 포함하며,The method of claim 2, further comprising at least one pair of outer shield electrodes, 상기 쌍을 이룬 외측의 차폐 전극은 상기 복수 개의 차폐 전극을 적어도 샌드위치식 배치시키며,The paired outer shielding electrodes at least sandwich the plurality of shielding electrodes, 상기 쌍을 이룬 외측의 차폐 전극 및 상기 복수 개의 차폐 전극은 서로 전도성적으로 결합되는 것을 특징으로 하는 에너지 조절 기판.And the pair of shielded outer electrodes and the plurality of shielded electrodes are conductively coupled to each other. 제7항에 있어서, 제1, 제2, 제3 및 제4 전도성 비아를 적어도 구비하는 복수개의 전도성 비아를 추가로 포함하며,The method of claim 7, further comprising a plurality of conductive vias having at least first, second, third and fourth conductive vias, 상기 제1 전도성 비아는 상기 제1 전극에 전도성적으로 결합되고, 상기 제2 전극 및 상기 복수 개의 차폐 전극으로부터 절연되며,The first conductive via is conductively coupled to the first electrode, insulated from the second electrode and the plurality of shielding electrodes, 상기 제2 전도성 비아는 상기 제2 전극에 전도성적으로 결합되고, 상기 제1 전극 및 상기 복수 개의 차폐 전극으로부터 절연되며,The second conductive via is conductively coupled to the second electrode, insulated from the first electrode and the plurality of shielding electrodes, 상기 제3 및 제4 전도성 비아는 상기 쌍을 이룬 외측의 차폐 전극 및 상기 복수 개의 차폐 전극에 전도성적으로 결합되며,The third and fourth conductive vias are conductively coupled to the paired outer shielding electrode and the plurality of shielding electrodes, 상기 제3 및 제4 전도성 비아는 상기 제1 및 제2 전극으로부터 절연되는 것을 특징으로 하는 에너지 조절 기판.And the third and fourth conductive vias are insulated from the first and second electrodes. 제3항에 있어서, 제1, 제2, 제3 및 제4 전도성 비아를 적어도 구비하고 서로에 대해 절연되어 있는 복수 개의 전도성 비아를 추가로 포함하며,The method of claim 3, further comprising a plurality of conductive vias having at least first, second, third, and fourth conductive vias and insulated from each other, 상기 제1 전도성 비아는 상기 제1 전극에 전도성적으로 결합되고, 적어도 상기 제2 전극 및 상기 복수 개의 차폐 전극으로부터 절연되며,The first conductive via is conductively coupled to the first electrode and insulated from at least the second electrode and the plurality of shielding electrodes, 상기 제2 전도성 비아는 상기 제2 전극에 전도성적으로 결합되고, 적어도 상기 제1 전극 및 상기 복수 개의 차폐 전극으로부터 절연되며,The second conductive via is conductively coupled to the second electrode, insulated from at least the first electrode and the plurality of shielding electrodes, 상기 제3 및 제4 전도성 비아는 상기 제1 및 제2 전극으로부터 적어도 절연되며,The third and fourth conductive vias are at least insulated from the first and second electrodes, 상기 적어도 쌍을 이룬 외측 전극, 제3 전도성 비아, 상기 제4 전도성 비아 및 상기 복수 개의 차폐 전극은 서로에 대해 전도성적으로 결합되는 것을 특징으로 하는 에너지 조절 기판.And said at least paired outer electrode, third conductive via, said fourth conductive via and said plurality of shielding electrodes are conductively coupled to each other. 제1항, 제4항, 제5항 및 제6항 중의 어느 한 항에 있어서, 상기 복수 개의 차폐 전극의 각각의 차폐 전극은 상기 쌍을 이룬 전극의 어느 하나의 전극 보다 더 큰 것을 특징으로 하는 에너지 조절 기판.7. A shield according to any one of claims 1, 4, 5 and 6, characterized in that each shielding electrode of the plurality of shielding electrodes is larger than any one of the paired electrodes. Energy regulation substrate. 제6항, 제8항 및 제9항 중의 어느 한 항에 있어서, 상기 복수 개의 전도성 비아는 복수 개의 전도성 구멍인 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of claims 6, 8 and 9, wherein the plurality of conductive vias are a plurality of conductive holes. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 홀수 정수의 전극 개수를 가지는 것을 특징으로 하는 에너지 조절 기판.The energy regulating substrate according to any one of claims 1 to 9, wherein the energy regulating substrate has an odd number of electrodes. 제1항 내지 제9항 중의 어느 한 항에 있어서, 서로에 대해 거리를 두고 떨어져 있는 적어도 제1, 제2, 제3 외부 전극을 구비하는 복수 개의 외부 전극을 추가로 포함하며,10. The device of claim 1, further comprising a plurality of external electrodes having at least first, second, and third external electrodes spaced apart from one another. 11. 상기 제1 외부 전극은 상기 제1 피차폐 전극에 적어도 결합되며,The first external electrode is at least coupled to the first shielded electrode, 상기 제2 외부 전극은 상기 제2 피차폐 전극에 적어도 결합되며,The second external electrode is at least coupled to the second shielded electrode, 상기 제3 외부 전극은 상기 복수 개의 차폐 전극에 적어도 결합되며,The third external electrode is at least coupled to the plurality of shielding electrodes, 상기 제1 및 제2 외부 전극은 상기 제3 전극으로부터, 그리고 서로에 대해 적어도 전도성적으로 각각 격리되어 있는 것을 특징으로 하는 에너지 조절 기판.And said first and second external electrodes are each at least conductively isolated from said third electrode and with respect to each other. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 적어도 하나의 미리 결정된 특성을 가진 재료는 적어도 페라이트 특성을 가진 재료, 적어도 유전 특성을 가진 재료 및 적어도 바리스터 특성을 가진 재료로 이루어진 군으로부터 선택되는 것을 특징으로 하는 에너지 조절 기판.The method of claim 1, wherein the material having at least one predetermined property is selected from the group consisting of a material having at least ferrite properties, a material having at least dielectric properties and a material having at least varistor properties. Energy control substrate, characterized in that the. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판의 일부는 에너지 부분을 정전기적으로 차폐하기 위해 동작 가능한 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any preceding claim, wherein a portion of the energy regulating substrate is operable to electrostatically shield an energy portion. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 에너지 조절 네트워크, 용량성 네트워크 및 공통 모드 및 차동 모드 필터링 네트워크로 이루어진 군으로부터 선택되는 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein said energy regulating substrate is selected from the group consisting of an energy regulating network, a capacitive network and a common mode and differential mode filtering network. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 전압 분배기를 형성하도록 배열되는 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein the energy regulating substrate is arranged to form a voltage divider. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 회로에 결합되는 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein said energy regulating substrate is coupled to a circuit. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 1개 이상의 바이패스 커패시터를 형성하도록 배열되는 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein the energy regulating substrate is arranged to form one or more bypass capacitors. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 1개 이상의 피드 스루 커패시터를 형성하도록 배열되는 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein the energy regulating substrate is arranged to form one or more feed through capacitors. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판의 일부는 도핑 공정을 이용하여 제조되는 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein a portion of the energy regulating substrate is produced using a doping process. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 인쇄 회로 기판, 집적 회로 웨이퍼, 마이크로프로세서 및 디지털 신호 프로세서로 이루어진 군으로부터 선택되는 구성 요소에 결합되는 것을 특징으로 하는 에너지 조절 기판.10. The energy conditioning of any of the preceding claims wherein the energy conditioning substrate is coupled to a component selected from the group consisting of printed circuit boards, integrated circuit wafers, microprocessors and digital signal processors. Board. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판의 일부는 차폐 구조로서 동작 가능한 것을 특징으로 하는 에너지 조절 기판.The energy regulating substrate according to any one of claims 1 to 9, wherein a part of the energy regulating substrate is operable as a shielding structure. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판의 일부는 에너지 부분을 정전기적으로 차폐하기 위해 동작 가능한 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any preceding claim, wherein a portion of the energy regulating substrate is operable to electrostatically shield an energy portion. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판의 일부는 에너지 부분을 위한 낮은 임피던스 통로로서 함께 작동 가능한 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein the portion of the energy regulating substrate is operable together as a low impedance passageway for the energy portion. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 적어도 제1 및 제2 라인 대 그라운드의 커패시터 관계와,10. The method of any one of claims 1 to 9, wherein the energy control substrate comprises at least a first and second line to ground capacitor relationship, 제1 라인 대 라인의 커패시터 관계와,The capacitor relationship of the first line-to-line, 상기 제1 또는 제2 라인 대 그라운드의 커패시터 관계의 1개 이상의 값은 상기 제1 라인 대 라인의 정전 용량 관계의 값 보다 작은 것을 특징으로 하는 에너지 조절 기판.At least one value of the capacitor relationship of the first or second line to ground is less than a value of the capacitance relationship of the first line to line. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 집적 회로 구성 요소로서 작동 가능한 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any preceding claim, wherein said energy regulating substrate is operable as an integrated circuit component. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 1개 이상의 집적 회로 구성 요소와 1개 이상의 기판 사이에 배치된 인터포저로서 형성되며,10. The device of claim 1, wherein the energy control substrate is formed as an interposer disposed between one or more integrated circuit components and one or more substrates. 상기 집적 회로 구성 요소 및 상기 인터포저는 서로 결합되는 것을 특징으로 하는 에너지 조절 기판.And said integrated circuit component and said interposer are coupled to each other. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 집적 회로 구성 요소를 가진 전자 패키지의 일부로서 동작 가능한 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein the energy regulating substrate is operable as part of an electronic package having integrated circuit components. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 에너지 조절 기판은 회로의 일부로서 작동 가능한 것을 특징으로 하는 에너지 조절 기판.10. An energy regulating substrate according to any one of the preceding claims, wherein said energy regulating substrate is operable as part of a circuit. 제23항에 있어서, 적어도 공통 전도성 재료 부분에 의해 상기 에너지 조절 기판의 상기 복수 개의 공통 전극의 어느 하나의 공통 전극의 적어도 서로의 전극 에지 부분에 전도 가능하게 접속되는, 상기 에너지 조절 기판의 상기 복수 개의 공통 전극의 각각의 공통 전극의 적어도 전극 에지 부분을 추가로 포함하는 것인 에너지 조절 기판.The plurality of energy regulating substrates of claim 23, wherein the plurality of energy regulating substrates are conductively connected by at least a common conductive material portion to at least each other's electrode edge portions of any one of the plurality of common electrodes of the energy regulating substrate. And at least an electrode edge portion of each common electrode of the two common electrodes. 제6항에 있어서, 적어도 공통 전도성 재료 부분에 의해 상기 에너지 조절 기판의 상기 복수 개의 공통 전극의 어느 하나의 공통 전극의 적어도 서로의 전극 에지 부분에 전도 가능하게 접속되는, 상기 에너지 조절 기판의 상기 복수 개의 공통 전극의 각각의 공통 전극의 적어도 전극 에지 부분을 추가로 포함하는 것인 에너지 조절 기판.7. The plurality of energy regulating substrates of claim 6, wherein the plurality of energy regulating substrates are conductively connected by at least a common conductive material portion to at least each other's electrode edge portions of any one of the plurality of common electrodes of the energy regulating substrate. And at least an electrode edge portion of each common electrode of the two common electrodes.
KR10-2002-7001499A 1999-08-03 2000-08-03 Universal energy conditioning interposer with circuit architecture KR100433321B1 (en)

Applications Claiming Priority (20)

Application Number Priority Date Filing Date Title
US14698799P 1999-08-03 1999-08-03
US60/146,987 1999-08-03
US16503599P 1999-11-12 1999-11-12
US60/165,035 1999-11-12
US09/460,218 US6331926B1 (en) 1997-04-08 1999-12-13 Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US09/460,218 1999-12-13
US18010100P 2000-02-03 2000-02-03
US60/180,101 2000-02-03
US18532000P 2000-02-28 2000-02-28
US60/185,320 2000-02-28
US20032700P 2000-04-28 2000-04-28
US60/200,327 2000-04-28
US20386300P 2000-05-12 2000-05-12
US60/203,863 2000-05-12
US09/579,606 US6373673B1 (en) 1997-04-08 2000-05-26 Multi-functional energy conditioner
US09/579,606 2000-05-26
US09/594,447 US6636406B1 (en) 1997-04-08 2000-06-15 Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US09/594,447 2000-06-15
US21531400P 2000-06-30 2000-06-30
US60/215,314 2000-06-30

Publications (2)

Publication Number Publication Date
KR20020035845A KR20020035845A (en) 2002-05-15
KR100433321B1 true KR100433321B1 (en) 2004-05-28

Family

ID=49381937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7001499A KR100433321B1 (en) 1999-08-03 2000-08-03 Universal energy conditioning interposer with circuit architecture

Country Status (1)

Country Link
KR (1) KR100433321B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101282912B1 (en) * 2011-08-31 2013-07-05 익스팬테크주식회사 Varistor apparatus

Also Published As

Publication number Publication date
KR20020035845A (en) 2002-05-15

Similar Documents

Publication Publication Date Title
US8004812B2 (en) Energy conditioning circuit arrangement for integrated circuit
US9054094B2 (en) Energy conditioning circuit arrangement for integrated circuit
US7110227B2 (en) Universial energy conditioning interposer with circuit architecture
US8018706B2 (en) Arrangement for energy conditioning
US7262949B2 (en) Electrode arrangement for circuit energy conditioning
US7920367B2 (en) Method for making arrangement for energy conditioning
US6636406B1 (en) Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US6687108B1 (en) Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
US6738249B1 (en) Universal energy conditioning interposer with circuit architecture
KR100433321B1 (en) Universal energy conditioning interposer with circuit architecture
EP1222725B8 (en) Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
EP1206825A1 (en) Universal energy conditioning interposer with circuit architecture
CA2450322A1 (en) Arrangement for energy conditioning
KR100449690B1 (en) Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
KR100940140B1 (en) Arrangement for energy conditioning

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee