KR100934392B1 - Solar cell and manufacturing method thereof - Google Patents
Solar cell and manufacturing method thereof Download PDFInfo
- Publication number
- KR100934392B1 KR100934392B1 KR1020080067552A KR20080067552A KR100934392B1 KR 100934392 B1 KR100934392 B1 KR 100934392B1 KR 1020080067552 A KR1020080067552 A KR 1020080067552A KR 20080067552 A KR20080067552 A KR 20080067552A KR 100934392 B1 KR100934392 B1 KR 100934392B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- electrode
- solar cell
- layer
- type silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 226
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 226
- 239000010703 silicon Substances 0.000 claims abstract description 226
- 238000000034 method Methods 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 45
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 60
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 54
- 239000007789 gas Substances 0.000 claims description 47
- 238000005229 chemical vapour deposition Methods 0.000 claims description 30
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 25
- 239000001257 hydrogen Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 20
- 229910000077 silane Inorganic materials 0.000 claims description 19
- 230000006698 induction Effects 0.000 claims description 17
- 230000001939 inductive effect Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 6
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 150000002431 hydrogen Chemical class 0.000 description 11
- 230000031700 light absorption Effects 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- -1 aluminum molybdenum oxide Chemical compound 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
태양 전지 및 이의 제조방법이 개시된다. 이러한 태양 전지는 베이스 기판, 상기 베이스 기판 상부면에 서로 이격되도록 형성된 제1 및 제2 전극, p형 실리콘층, n형 실리콘층, 진성 실리콘층, 제1 및 제2 도전층, 상기 제1 도전층에 마이너스 전극이 연결되고, 상기 제2 도전층에 플러스 전극이 연결된 전하유도 전원 및 상기 제1 전극 및 상기 제2 전극과 연결된 축전기를 포함한다. 상기 p형 실리콘층은 상기 제1 전극 상부면에 형성되고, 상기 n형 실리콘층은 상기 제2 전극 상부면에 형성된다. 상기 진성 실리콘층은 상기 p형 실리콘층 및 상기 n형 실리콘층을 커버하도록 상기 베이스 기판 상부면에 형성된다. 상기 제1 및 제2 도전층은 상기 베이스 기판 하부면에 상기 제1 및 제2 전극과 각각 마주보도록 형성된다. 본 태양 전지에서는, 광이 p형 실리콘층의 투과없이 곧바로 광전변환이 발생되는 진성 실리콘층에 도달하므로 광의 이용효율이 향상될 수 있다. 또한 p형 실리콘층의 전극과 n형 실리콘층의 전극이 한번의 공정에 의해서 제조될 수 있으므로, 생산성이 향상될 수 있다.A solar cell and a method of manufacturing the same are disclosed. The solar cell includes a base substrate, first and second electrodes formed on the base substrate and spaced apart from each other, a p-type silicon layer, an n-type silicon layer, an intrinsic silicon layer, first and second conductive layers, and the first conductive layer. A negative electrode is connected to the layer, and a charge-induced power source connected to the positive electrode to the second conductive layer, and a capacitor connected to the first electrode and the second electrode. The p-type silicon layer is formed on an upper surface of the first electrode, and the n-type silicon layer is formed on an upper surface of the second electrode. The intrinsic silicon layer is formed on an upper surface of the base substrate to cover the p-type silicon layer and the n-type silicon layer. The first and second conductive layers are formed on the lower surface of the base substrate to face the first and second electrodes, respectively. In the present solar cell, since light reaches the intrinsic silicon layer in which photoelectric conversion occurs immediately without transmission of the p-type silicon layer, the utilization efficiency of light can be improved. In addition, since the electrode of the p-type silicon layer and the electrode of the n-type silicon layer can be manufactured by one process, productivity can be improved.
Description
본 발명은 태양 전지 및 이의 제조방법에 관한 것으로, 보다 상세히 광전효율을 향상시키고, 제조공정을 단순화시켜 생산성을 향상할 수 있는 구조를 갖는 태양 전지 및 이의 제조방법에 관한 것이다.The present invention relates to a solar cell and a method of manufacturing the same, and more particularly to a solar cell having a structure capable of improving the photoelectric efficiency, and simplify the manufacturing process to improve productivity.
일반적으로, 태양 전지는 태양광 에너지를 전기 에너지로 변환하는 소자로써, 친환경적이고, 수명이 길고, 무한 에너지원이라는 여러 장점으로 인해 기존의 석탄, 석유 등의 에너지원을 대체할 수 있는 대체 에너지원으로 그 적용 분야가 계속해서 확대되고 있는 실정이다.In general, a solar cell is a device that converts solar energy into electrical energy, and is an alternative energy source that can replace energy sources such as coal and oil due to various advantages such as environmentally friendly, long-lasting, and infinite energy source. As such, the field of application continues to expand.
실리콘계열의 태양전지는 다시 단결정 또는 다결정 실리콘으로 제조되는 결정형 태양전지와 비정질 또는 미세결정질 실리콘으로 제조되는 박막형 태양전지로 구분될 수 있다. 그러나, 결정형 태양전지는 광전 효율이 높은 반면 제조 비용이 증가되는 단점이 있으며, 박막형 태양전지는 제조 비용이 저렴한 반면 광전 효율이 결정형에 비하여 떨어지는 단점이 있다.Silicon-based solar cells may be further classified into crystalline solar cells made of monocrystalline or polycrystalline silicon and thin film solar cells made of amorphous or microcrystalline silicon. However, the crystalline solar cell has a disadvantage in that the manufacturing cost is increased while the photoelectric efficiency is high, and the thin film solar cell has a disadvantage in that the photoelectric efficiency is lower than that of the crystalline form while the manufacturing cost is low.
종래의 일반적인 태양전지는 상부로부터, 제1 전극, p형 실리콘층, 진성 실 리콘층, n형 실리콘층 및 제2 전극이 순차적으로 적층된 구조를 갖는다. 그런데, 이경우, 광이 p형 실리콘층을 거쳐서 광전변환이 발생되는 진성 실리콘층을 도달하게 된다. 따라서, 광의 일부가 p형 실리콘층에 흡수되어 광전변환 효율이 저하되는 문제가 발생된다. 또한 제1 전극의 경우, 광이 통과할 수 있도록 광학적으로 투명한 도전성 물질을 이용하여 형성하므로 비저항이 금속에 비해 상대적으로 커서 전력손실이 크다.A conventional general solar cell has a structure in which a first electrode, a p-type silicon layer, an intrinsic silicon layer, an n-type silicon layer, and a second electrode are sequentially stacked from the top. In this case, however, the light reaches the intrinsic silicon layer where photoelectric conversion occurs through the p-type silicon layer. Therefore, a part of the light is absorbed by the p-type silicon layer, a problem that the photoelectric conversion efficiency is lowered. In addition, since the first electrode is formed using an optically transparent conductive material to allow light to pass therethrough, the specific resistance is relatively large compared to the metal, and thus the power loss is large.
더욱이, 상기 제1 전극을 형성하는 공정과 제2 전극을 형성하는 공정이 2회에 걸쳐 진행되므로, 제조에 소요되는 시간이 길어지고, 불량율의 발생가능성이 높아져 생산성이 낮아지는 문제점이 발생된다.Furthermore, since the process of forming the first electrode and the process of forming the second electrode are performed twice, the time required for manufacturing becomes long, and the possibility of generating a defective rate increases, resulting in a problem of low productivity.
본 발명이 해결하고자 하는 제1 과제는 광전 효율을 높일 수 있고, 전력손실을 감소시킬 수 있으며, 제조공정및 시간을 단축시켜 생산성을 향상할 수 있는 구조를 갖는 태양 전지를 제공하는 것이다.The first problem to be solved by the present invention is to provide a solar cell having a structure that can increase the photoelectric efficiency, reduce the power loss, and improve the productivity by shortening the manufacturing process and time.
본 발명이 해결하고자 하는 제2 과제는 이러한 구조를 갖는 태양 전지 제조방법을 제공하는 것이다.The second problem to be solved by the present invention is to provide a solar cell manufacturing method having such a structure.
이러한 과제를 해결하기 위한 본 발명의 일 실시예에 의한 태양 전지는 진성 실리콘층, p형 실리콘층, 제1 전극, n형 실리콘층 및 제2 전극을 포함한다. 상기 p형 실리콘층은 상기 진성 실리콘층의 하부면에 형성되고, 상기 제1 전극은 상기 p 형 실리콘층의 하부면에 형성된다. 상기 n형 실리콘층은 상기 진성 실리콘층의 하부면에, 상기 p형 실리콘층과 이격되도록 형성되고, 상기 제2 전극은 상기 n형 실리콘층의 하부면에 형성된다.The solar cell according to an embodiment of the present invention for solving this problem includes an intrinsic silicon layer, a p-type silicon layer, a first electrode, an n-type silicon layer and a second electrode. The p-type silicon layer is formed on the bottom surface of the intrinsic silicon layer, and the first electrode is formed on the bottom surface of the p-type silicon layer. The n-type silicon layer is formed on the bottom surface of the intrinsic silicon layer, spaced apart from the p-type silicon layer, and the second electrode is formed on the bottom surface of the n-type silicon layer.
예컨대, 상기 태양 전지는 절연층, 제1 도전층, 제2 도전층 및 전하유도 전원을 더 포함할 수 있다. 상기 절연층은 상기 진성 실리콘층 하부에, 상기 제1 전극 및 상기 제2 전극을 커버하도록 형성될 수 있다. 상기 제1 도전층은 상기 절연층 하부에, 상기 제1 전극과 마주보도록 형성될 수 있다. 상기 제2 도전층은 상기 절연층 하부에, 상기 제2 전극과 마주보도록 형성될 수 있다. 상기 전하유도 전원은 상기 제1 도전층에 마이너스 전극이 연결되고, 상기 제2 도전층에 플러스 전극이 연결될 수 있다.For example, the solar cell may further include an insulating layer, a first conductive layer, a second conductive layer, and a charge induction power source. The insulating layer may be formed under the intrinsic silicon layer to cover the first electrode and the second electrode. The first conductive layer may be formed below the insulating layer to face the first electrode. The second conductive layer may be formed below the insulating layer to face the second electrode. In the charge inducing power source, a negative electrode may be connected to the first conductive layer, and a positive electrode may be connected to the second conductive layer.
예컨대, 상기 p형 실리콘층 및 상기 n형 실리콘층은 일 방향으로 교대로 번갈아 형성될 수 있다. 이때, 상기 p형 실리콘층 및 상기 n형 실리콘층 서로 평행하게 연장될 수 있다.For example, the p-type silicon layer and the n-type silicon layer may be alternately formed in one direction. In this case, the p-type silicon layer and the n-type silicon layer may extend in parallel with each other.
예컨대, 상기 태양 전지는 축전기를 더 포함하고, 상기 p형 실리콘층 하부에 형성된 상기 제1 전극은 상기 축전기의 플러스 전극에, 상기 제2 전극은 상기 축전기의 마이너스 전극에 연결될 수 있다.For example, the solar cell may further include a capacitor, wherein the first electrode formed under the p-type silicon layer may be connected to a positive electrode of the capacitor, and the second electrode may be connected to a negative electrode of the capacitor.
삭제delete
상기 태양 전지는 절연층, 도전층, 전하유도 전원 및 축전기를 더 포함할 수 있다. 상기 절연층은 상기 제2 전극 하부면에 형성되고, 상기 도전층은 상기 절연층의 하부면에 형성된다. 상기 전하유도 전원은 상기 도전층에 플러스 전극이 연결되고, 상기 제1 전극에 마이너스 전극이 연결되고, 상기 축전기는 상기 제1 전극과 연결된 제1 단자 및 상기 제2 전극과 연결된 제2 단자를 포함한다.The solar cell may further include an insulating layer, a conductive layer, a charge induction power supply, and a capacitor. The insulating layer is formed on the lower surface of the second electrode, and the conductive layer is formed on the lower surface of the insulating layer. The charge induction power supply has a positive electrode connected to the conductive layer, a negative electrode connected to the first electrode, and the capacitor includes a first terminal connected to the first electrode and a second terminal connected to the second electrode. do.
예컨대, 상기 전하유도 전원의 전압은 상기 축전기의 상기 제1 단자 및 제2 단자 사이의 전위보다 크다 따라서, 상기 제1 전극에 음전위가 유도되어 정공을 유도함으로써 태양 전지의 효율이 향상된다.For example, the voltage of the charge inducing power supply is greater than the potential between the first terminal and the second terminal of the capacitor. Thus, a negative potential is induced in the first electrode to induce holes, thereby improving efficiency of the solar cell.
또한, 상기 제1 전극 및 제2 전극은 금속을 포함할 수 있다. 예컨대, 반사율이 좋은 알루미늄 몰리브덴 옥사이드(AMO)로 형성되어 p형 실리콘층과 n형 실리콘층을 관통한 빛을 다시 진성실리콘층으로 반사시켜 광의 이용효율을 향상시킬 수 있다.In addition, the first electrode and the second electrode may include a metal. For example, it is formed of aluminum molybdenum oxide (AMO) with good reflectivity, and the light penetrating through the p-type silicon layer and the n-type silicon layer can be reflected back to the intrinsic silicon layer to improve light utilization efficiency.
또는 상기 제1 전극 및 제2 전극은 광학적으로 투명한 도전성 물질을 포함할 수 있다. 상기 제1 전극 및 제2 전극은 예컨대, 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 등의 물질로 형성될 수 있다. 이때, 상기 절연층은 상기 진성 실리콘층에서 흡수되는 파장과 다른 파장의 빛을 상기 진성 실리콘층에서 흡수되는 파장의 빛으로 변환시켜 상기 진성 실리콘층에 공급함으로써, 태양광의 이용효율을 향상시키는 파장 변환층으로 형성될 수 있다.Alternatively, the first electrode and the second electrode may include an optically transparent conductive material. The first electrode and the second electrode may be formed of a material such as, for example, indium tin oxide (ITO) or indium zinc oxide (IZO). In this case, the insulating layer converts light having a wavelength different from that absorbed by the intrinsic silicon layer into light having a wavelength absorbed by the intrinsic silicon layer and supplies the light to the intrinsic silicon layer, thereby improving solar light utilization efficiency. It can be formed in layers.
예컨대, 상기 파장 변환층은 베이스 필름 및 상기 베이스 필름 내부에 산포 된 다수의 파장변환 입자를 포함할 수 있다.For example, the wavelength conversion layer may include a base film and a plurality of wavelength conversion particles scattered in the base film.
예컨대, 상기 진성 실리콘층은 복수의 비정질(amorphous) 실리콘층들과 복수의 미세결정질(micro-crystalline) 실리콘층들이 서로 교대로 적층되도록 형성될 수 있다.For example, the intrinsic silicon layer may be formed such that a plurality of amorphous silicon layers and a plurality of micro-crystalline silicon layers are alternately stacked with each other.
예컨대, 상기 진성 실리콘층에 형성된 상기 비정질 실리콘층의 총 두께는 0.4 ~ 1.0㎛의 범위를 갖도록 형성될 수 있다.For example, the total thickness of the amorphous silicon layer formed on the intrinsic silicon layer may be formed to have a range of 0.4 ~ 1.0㎛.
상기 진성 실리콘층은 베이스기판 하부에 형성될 수 있다. 예컨대, 상기 베이스 기판의 하부는 그루브가 형성될 수도 있다.The intrinsic silicon layer may be formed under the base substrate. For example, a groove may be formed in the lower portion of the base substrate.
본 발명의 예시적인 다른 실시예에 의한 태양전지는 베이스 기판, 제1 및 제2 전극, p형 실리콘층, n형 실리콘층 및 진성 실리콘층을 포함한다. 상기 제1 및 제2 전극은 상기 베이스 기판 상부면에 서로 이격되도록 형성된다. 상기 p형 실리콘층은 상기 제1 전극 상부면에 형성되고, 상기 n형 실리콘층은 상기 제2 전극 상부면에 형성된다. 상기 진성 실리콘층은 상기 p형 실리콘층 및 상기 n형 실리콘층을 커버하도록 상기 베이스 기판 상부면에 형성된다.A solar cell according to another exemplary embodiment of the present invention includes a base substrate, first and second electrodes, a p-type silicon layer, an n-type silicon layer, and an intrinsic silicon layer. The first and second electrodes are formed to be spaced apart from each other on the upper surface of the base substrate. The p-type silicon layer is formed on an upper surface of the first electrode, and the n-type silicon layer is formed on an upper surface of the second electrode. The intrinsic silicon layer is formed on an upper surface of the base substrate to cover the p-type silicon layer and the n-type silicon layer.
상기 태양 전지는 제1 및 제2 도전층, 전하유도 전원 및 축전기를 더 포함할 수 있다. 이때, 상기 제1 및 제2 도전층은 상기 베이스 기판 하부면에 상기 제1 및 제2 전극과 각각 마주보도록 형성된다. 상기 전하유도 전원은 상기 제1 도전층에 마이너스 전극이 연결되고, 상기 제2 도전층에 플러스 전극이 연결된다. 상기 축전기는 상기 제1 전극과 연결된 제1 단자 및 상기 제2 전극과 연결된 제2 단자를 포함한다.The solar cell may further include first and second conductive layers, a charge inducing power source and a capacitor. In this case, the first and second conductive layers are formed to face the first and second electrodes, respectively, on the lower surface of the base substrate. In the charge inducing power source, a negative electrode is connected to the first conductive layer, and a positive electrode is connected to the second conductive layer. The capacitor includes a first terminal connected with the first electrode and a second terminal connected with the second electrode.
예컨대, 상기 제1 및 제2 전극은 금속을 포함할 수 있다. 예컨대, 예컨대, 반사율이 좋은 알루미늄 몰리브덴 옥사이드(AMO)로 형성되어 p형 실리콘층과 n형 실리콘층을 관통한 빛을 다시 진성실리콘층으로 반사시켜 광의 이용효율을 향상시킬 수 있다.For example, the first and second electrodes may include a metal. For example, for example, the light may be formed of aluminum molybdenum oxide (AMO) having good reflectivity to reflect light passing through the p-type silicon layer and the n-type silicon layer back to the intrinsic silicon layer to improve light utilization efficiency.
상기 태양 전지는 상기 진성 실리콘층 상부에 상기 진성 실리콘층에서 흡수되는 파장과 다른 파장의 빛을 상기 진성 실리콘층에서 흡수되는 파장의 빛으로 변환시켜 상기 진성 실리콘층에 공급함으로써, 태양광의 이용효율을 향상시키는 파장 변환층을 더 포함할 수 있다. 이때, 상기 파장 변환층은 베이스 필름 및 상기 베이스 필름 내부에 산포된 다수의 파장변환 입자를 포함할 수 있다.The solar cell converts light having a wavelength different from that absorbed by the intrinsic silicon layer on the intrinsic silicon layer into light having a wavelength absorbed by the intrinsic silicon layer and supplies the light to the intrinsic silicon layer, thereby improving utilization efficiency of solar light. It may further include a wavelength conversion layer to improve. In this case, the wavelength conversion layer may include a base film and a plurality of wavelength conversion particles dispersed in the base film.
상기 진성 실리콘층은 복수의 비정질(amorphous) 실리콘층들과 복수의 미세결정질(micro-crystalline) 실리콘층들이 서로 교대로 적층되도록 형성될 수 있다. The intrinsic silicon layer may be formed such that a plurality of amorphous silicon layers and a plurality of micro-crystalline silicon layers are alternately stacked with each other.
본 발명의 예시적인 일 실시예에 의한 태양 전지 제조방법은 베이스 기판 위에 진성 실리콘층을 형성하는 단계와, 상기 진성 실리콘층 위에 서로 이격되도록 p형 실리콘층과 n형 실리콘층을 형성하는 단계, 및 상기 p형 실리콘층과 상기 n형 실리콘층 상부에 각각 제1 전극 및 제2 전극을 형성하는 단계를 포함한다.A solar cell manufacturing method according to an exemplary embodiment of the present invention comprises the steps of forming an intrinsic silicon layer on the base substrate, forming a p-type silicon layer and an n-type silicon layer so as to be spaced apart from each other on the intrinsic silicon layer, and And forming a first electrode and a second electrode on the p-type silicon layer and the n-type silicon layer, respectively.
예컨대, 상기 진성 실리콘층을 형성하는 단계는, 제1 주파수를 이용한 화학기상증착(CVD) 공정을 통해 비정질 실리콘층을 형성하는 단계 및 상기 제1 주파수보다 높은 제2 주파수를 이용한 화학기상증착 공정을 통해 미세결정질 실리콘층을 형성하는 단계를 포함할 수 있다. 이때, 상기 제1 주파수는 2 ~ 13.56㎒이고, 상기 제2 주파수는 40 ~ 100㎒의 범위값을 가질 수 있다.For example, the forming of the intrinsic silicon layer may include forming an amorphous silicon layer through a chemical vapor deposition (CVD) process using a first frequency and a chemical vapor deposition process using a second frequency higher than the first frequency. It may include forming a microcrystalline silicon layer through. In this case, the first frequency is 2 ~ 13.56MHz, the second frequency may have a range value of 40 ~ 100MHz.
상기 비정질 실리콘층을 형성하는 단계에서, 실란(SiH4) 가스와 수소(H2) 가스의 비율은 1 : 0.1~1이고, 상기 미세결정질 실리콘층을 형성하는 단계에서, 실란(SiH4) 가스, 수소(H2) 가스 및 불화규소(SiF4) 가스의 비율은 1 : 5~30 : 1인 범위를 가질 수 있다.In the forming of the amorphous silicon layer, the ratio of the silane (SiH 4) gas and the hydrogen (H 2) gas is 1: 0.1 to 1, and in the forming of the microcrystalline silicon layer, the silane (SiH 4) gas and hydrogen ( The ratio of H2) gas and silicon fluoride (SiF4) gas may range from 1: 5 to 30: 1.
다른 방법으로 상기 진성 실리콘층을 형성하는 단계는, 동일 조건의 화학기상증착 공정을 통해 비정질 실리콘층 및 미세결정질 실리콘층을 동시에 형성하기 위해서, 주파수가 40 ~ 100㎒, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 1 : 5~30인 공정 조건으로 수행될 수 있다. 이때, 상기 비정질 실리콘층과 미세결정질 실리콘층을 교대로 번갈아 적층하기 위해서, 상기 40 ~ 100㎒의 주파수를 단속적으로 공급할 수 있다.Alternatively, forming the intrinsic silicon layer may include forming a silicon layer and a microcrystalline silicon layer at the same time through a chemical vapor deposition process under the same conditions, with a frequency of 40 to 100 MHz, a silane (SiH4) gas, and hydrogen. (H2) may be carried out under process conditions in which the ratio of gas is 1: 5 to 30. In this case, in order to alternately stack the amorphous silicon layer and the microcrystalline silicon layer, the frequency of 40 to 100 MHz may be supplied intermittently.
상기 태양 전지의 제조방법은 상기 제2 전극 상부에 절연층을 형성하는 단계와, 상기 절연층 상부에 도전층을 형성하는 단계와, 상기 제1 전극과 제1 단자가 연결되고, 상기 제2 전극과 제2 단자가 연결된 축전기를 형성하는 단계 및 상기 도전층에 플러스 전극이 연결되고, 상기 제1 전극에 마이너스 전극이 연결된 전하유도 전원을 연결하는 단계를 더 포함할 수 있다.The method of manufacturing the solar cell includes forming an insulating layer on the second electrode, forming a conductive layer on the insulating layer, connecting the first electrode and the first terminal, and the second electrode. The method may further include forming a capacitor connected to the second terminal and connecting a charge induction power source having a positive electrode connected to the conductive layer and a negative electrode connected to the first electrode.
본 발명의 예시적인 다른 실시예에 의한 태양 전지 제조방법은 베이스 기판 상부면에 서로 이격되도록 형성된 제1 및 제2 전극을 형성하는 단계와, 상기 제1 전극 상부면에 형성된 p형 실리콘층을 형성하는 단계와, 상기 제2 전극 상부면에 형성된 n형 실리콘층을 형성하는 단계, 및 상기 p형 실리콘층 및 상기 n형 실리콘층을 커버하도록 상기 베이스 기판 상부면에 형성된 진성 실리콘층을 형성하는 단계를 포함한다.According to another exemplary embodiment of the present invention, a method of manufacturing a solar cell includes forming first and second electrodes spaced apart from each other on an upper surface of a base substrate, and forming a p-type silicon layer formed on the upper surface of the first electrode. Forming an n-type silicon layer formed on the upper surface of the second electrode, and forming an intrinsic silicon layer formed on the upper surface of the base substrate to cover the p-type silicon layer and the n-type silicon layer. It includes.
예컨대, 상기 진성 실리콘층을 형성하는 단계는, 제1 주파수를 이용한 화학기상증착(CVD) 공정을 통해 비정질 실리콘층을 형성하는 단계, 및 상기 제1 주파수보다 높은 제2 주파수를 이용한 화학기상증착 공정을 통해 미세결정질 실리콘층을 형성하는 단계를 포함할 수 있다. 이때, 상기 제1 주파수는 2 ~ 13.56㎒이고, 상기 제2 주파수는 40 ~ 100㎒의 범위를 가질 수 있다.For example, the forming of the intrinsic silicon layer may include forming an amorphous silicon layer through a chemical vapor deposition (CVD) process using a first frequency, and a chemical vapor deposition process using a second frequency higher than the first frequency. It may include the step of forming a microcrystalline silicon layer through. In this case, the first frequency is 2 ~ 13.56MHz, the second frequency may have a range of 40 ~ 100MHz.
상기 비정질 실리콘층을 형성하는 단계에서, 실란(SiH4) 가스와 수소(H2) 가스의 비율은 1 : 0.1~1의 범위를 가질 수 있다. 또한, 상기 미세결정질 실리콘층을 형성하는 단계에서, 실란(SiH4) 가스, 수소(H2) 가스 및 불화규소(SiF4) 가스의 비율은 1 : 5~30 : 1의 범위를 가질 수 있다. In the step of forming the amorphous silicon layer, the ratio of the silane (SiH4) gas and the hydrogen (H2) gas may have a range of 1: 0.1 to 1. In addition, in the forming of the microcrystalline silicon layer, the ratio of the silane (SiH4) gas, hydrogen (H2) gas and silicon fluoride (SiF4) gas may have a range of 1: 5 to 30: 1.
또는 상기 진성 실리콘층을 형성하는 단계는, 동일 조건의 화학기상증착 공정을 통해 비정질 실리콘층 및 미세결정질 실리콘층을 동시에 형성하기 위해서, 주파수가 40 ~ 100㎒, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 1 : 5~30인 공정 조건으로 수행될 수 있다. 또한, 상기 비정질 실리콘층과 미세결정질 실리콘층을 교대로 번갈아 적층하기 위해서, 상기 40 ~ 100㎒의 주파수를 단속적으로 공급할수 있다Alternatively, the forming of the intrinsic silicon layer may include forming a silicon layer and a microcrystalline silicon layer at the same time through a chemical vapor deposition process under the same conditions, and having a frequency of 40 to 100 MHz, a silane (SiH4) gas, and hydrogen (H2). ) May be performed under process conditions in which the ratio of gas is 1: 5-30. In addition, in order to alternately stack the amorphous silicon layer and the microcrystalline silicon layer, the frequency of 40 to 100 MHz can be supplied intermittently.
상기 태양 전지 제조방법은, 상기 베이스 기판 하부면에 상기 제1 및 제2 전극과 각각 마주보도록 형성된 제1 및 제2 도전층을 형성하는 단계와, 상기 제1 도전층에 마이너스 전극이 연결되고, 상기 제2 도전층에 플러스 전극이 연결된 전하유도 전원을 연결하는 단계, 및 상기 제1 전극과 연결된 제1 단자 및 상기 제2 전극과 연결된 제2 단자를 포함하는 축전기를 형성하는 단계를 더 포함할 수 있다.The solar cell manufacturing method may further include forming first and second conductive layers formed on the bottom surface of the base substrate so as to face the first and second electrodes, respectively, and having a negative electrode connected to the first conductive layer. Connecting a charge-induced power source having a positive electrode connected to the second conductive layer, and forming a capacitor including a first terminal connected with the first electrode and a second terminal connected with the second electrode; Can be.
본 발명에 의한 태양 전지에 의하면, 광이 p형 실리콘층의 투과없이 곧바로 광전변환이 발생되는 진성 실리콘층에 도달된다. 따라서, 광의 이용효율이 향상될 수 있다.According to the solar cell according to the present invention, light reaches an intrinsic silicon layer in which photoelectric conversion occurs immediately without transmission of the p-type silicon layer. Therefore, the utilization efficiency of light can be improved.
또한 본 발명에 의한 태양 전지에 의하면, p형 실리콘층에 접하는 전극과 n형 실리콘층에 접하는 전극이 한번의 공정에 의해서 제조될 수 있다. 따라서, 제조에 필요한 시간이 단축되고, 공정에서 발생될 수 있는 불량이 감소될 수 있어 생산성이 향상될 수 있다. 더욱이, 이러한 전극들은 모두 비저항이 작은 금속물질로 제조할 수 있어 전력손실을 감소시킬 수 있다.In addition, according to the solar cell according to the present invention, the electrode in contact with the p-type silicon layer and the electrode in contact with the n-type silicon layer can be produced by one process. Therefore, the time required for manufacturing can be shortened, and defects that can be generated in the process can be reduced, so that productivity can be improved. Moreover, all of these electrodes can be made of a metal material having a low resistivity, thereby reducing power loss.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described in the specification, and that one or more other features It should be understood that it does not exclude in advance the possibility of the presence or addition of numbers, steps, actions, components, parts or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 예시적인 일 실시예에 의한 태양 전지의 단면도이다.1 is a cross-sectional view of a solar cell according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명의 예시적인 일 실시예에 의한 태양 전지(100)는 진성 실리콘층(110), p형 실리콘층(120), n형 실리콘층(130), 제1 전극(140) 및 제2 전극(150)을 포함한다. 상기 태양 전지(100)는 절연층(160), 도전층(170), 전하유도 전원(181) 및 축전기(180)를 더 포함할 수 있다.1, a
상기 진성 실리콘층(110)은 베이스 기판(190)의 하부면에 형성되어 있다. 상기 p형 실리콘층(120)은 상기 진성 실리콘층(110)의 하부면에 형성되고, 상기 제1 전극(140)은 상기 p형 실리콘층(120)의 하부면에 형성된다. 또한, 상기 n형 실리콘층(130)은 상기 진성 실리콘층(110)의 하부면에, 상기 p형 실리콘층(120)과 이격되도록 형성되고, 상기 제2 전극(150)은 상기 n형 실리콘층(130)의 하부면에 형성된다.The
상기 제1 전극(140) 및 제2 전극(150)은 반사율이 우수한 금속으로 형성될 수 있다. 예컨대, 상기 제1 전극(140) 및 제2 전극(150)은 알루미늄 몰리브덴 옥사이드(AMO)로 형성될 수 있다. 따라서, 상기 제1 전극(140) 및 제2 전극(150)으 로 전행하는 빛을 반사시켜 광전효율을 향상시킬 수 있다. 반사율 향상을 위해서, 상기 제1 전극(140) 및 제2 전극(150)에는 광반사 패턴이 형성될 수 있다. 이때, 상기 알루미늄 몰리브덴 옥사이드(AMO)는 레이저 가공성이 우수하다.The
상기 절연층(160)은 상기 제2 전극(150)의 하부면에 형성된다. 또한, 상기 도전층(170)은 상기 절연층(160)의 하부면에 형성된다.The insulating
상기 전하유도 전원(181)은 플러스 전극과 마이너스 전극을 포함하며, 상기 플러스 전극은 상기 도전층(170)에 연결되고, 상기 마이너스 전극은 상기 제1 전극(140)에 연결된다. 상기 축전기(182)는 제1 단자 및 제2 단자를 포함하며, 상기 제1 단자는 상기 제1 전극(140)과 연결되고, 상기 제2 단자는 제2 전극(150)과 연결된다. 따라서, 상기 제2 전극(150)과 상기 도전층(170)은 절연층(160)에 의해 절연되어 상기 전하유도 전원(181)을 통해서 전류가 흐르지는 아니한다.The charge
한편, 상기 전하유도 전원(181)의 전위차는 상기 진성 실리콘층(110)에 의해 발생되어 상기 축전기(182)에 축적되는 전하에 의한 전위차보다 높다. 따라서, 제1 전극(140)의 전위는 음전위가 유도되고, 발생된 정공은 제1 전극(140)으로 유도되고, 도전층(170)에 인가된 플러스 전극은 상기 제2 전극(150) 방향으로 전자들을 유도한다. 따라서, 정공과 전자의 재결합의 확률을 감소시킴으로써 효율이 향상된다.On the other hand, the potential difference of the charge
축전기(182)의 양단자인 A단자와 B단자 사이에 전자기기(도시안됨)를 연결하면, 상기 축전기(182)에 축적된 전하가 상기 전자기기를 구동하게 된다.When an electronic device (not shown) is connected between terminals A and B, which are both terminals of the
본 발명에 의한 태양 전지(100)는 빛이 p형 실리콘층(120)이나 n형 실리콘 층(130)을 통과함이 없이 곧바로 진성 실리콘층(110)에 입사할 수 있다. 따라서, 광전변환효율이 증가된다. 또한, 전하유도 전원(181)에 의해 광전변환 효율이 더욱 더 증가된다.The
또한, p형 실리콘층(120)과 접촉하는 제1 전극(140) 및 n형 실리콘층(130)과 접촉하는 제2 전극(150)이 한번의 공정으로 생성될 수 있으므로, 공정수를 감소시킬 수 있다.In addition, since the
도 2는 본 발명의 예시적인 다른 실시예에 의한 태양 전지의 단면도이다. 도 2에서 도시된 태양 전지(200)는 제1 전극(240), 제2 전극(250) 및 파장변환층(260)을 제외하면, 도 1에서 도시된 태양 전지(100)와 실질적으로 동일하다. 따라서, 동일한 구성요소는 동일한 참조부호를 병기하고 중복되는 설명은 생략한다.2 is a cross-sectional view of a solar cell according to another exemplary embodiment of the present invention. The
도 2를 참조하면, 도 1에서 형성된 절연층(160) 대신 제2 전극(250)과 도전층(170) 사이에 파장변환층(260)을 형성한다. 또한, 이러한 파장변환층(260)은 제1 전극(240) 하부에도 형성된다.Referring to FIG. 2, the
이때의 제1 전극(240) 및 제2 전극(250)은 투명한 도전성물질을 포함한다. 예컨대, 상기 제1 전극(240) 및 제2 전극(250)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등으로 형성될 수 있다.In this case, the first electrode 240 and the
또한 제1 전극(240) 하부의 파장변환층(260)의 하부에도 도전층(170)이 형성된다. 이때 상기 도전층(170)은 반사율이 우수한 금속으로 형성될 수 있다. 예컨대, 상기 도전층(170)은 알루미늄 몰리브덴 옥사이드(AMO)로 형성될 수 있다.In addition, the
상기 파장변환층(260)은 상기 진성 실리콘층(110)에서 흡수되는 파장과 다른 파장의 빛을 상기 진성 실리콘층(110)에서 흡수되는 파장의 빛으로 변환시켜 상기 진성 실리콘층(110)에 공급함으로써, 태양광의 이용효율을 향상시킨다. 예컨대, 상기 파장변환층(260)은 베이스 필름 및 상기 베이스 필름 내부에 산포된 다수의 파장변환 입자를 포함한다. 따라서, 도전층(170)으로부터 반사된 광이 파장변환층(260)에 의해 흡수가 용이한 파장의 빛으로 변경되어 공급됨으로써, 광전 변환효율을 향상시킬 수 있다.The
이러한 파장 변환층(260)의 위치는 다양하게 변화시킬 수 있다. 예컨대, 상기 파장 변환층(260)은 상기 베이스 기판(190) 상부 또는 하부에 부착될 수도 있다.The position of the
도시되지는 않았으나, 상기 전하유도 전원(181)의 마이너스 전극은 제1 전극(240) 하부의 도전층(170)에 연결될 수도 있다. 이 경우, 도1에서 도시된 태양 전지(100)와 달리, 상기 전하유도 전원(181)의 전위는 축전기(182)에 축적되는 전하에 의한 전위차와 무관하게 임의의 값을 가질 수 있다.Although not shown, the negative electrode of the charge inducing
도 3은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 단면도이다.3 is a cross-sectional view of a solar cell according to still another exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지(300)는 베이스 기판(190), 제1 및 제2 전극(140, 150), p형 실리콘층(120), n형 실리콘층(130) 및 진성 실리콘층(310)을 포함한다. 상기 제1 및 제2 전극(140, 150)은 상기 베이스 기판 상부면에 서로 이격되도록 형성된다. 상기 p형 실리콘층(120)은 상기 제1 전극(140) 상부면에 형성된다. 상기 n형 실리콘층(130)은 상 기 제2 전극(150) 상부면에 형성된다. 상기 진성 실리콘층(310)은 상기 p형 실리콘층(120) 및 상기 n형 실리콘층(130)을 커버하도록 상기 베이스 기판(190) 상부면에 형성된다.Referring to FIG. 3, the
상기 태양 전지(300)는 또한 제1 및 제2 도전층(320, 330), 전하유도 전원(181) 및 축전기(182)를 더 포함할 수 있다. 상기 제1 및 제2 도전층(320, 330)은 상기 베이스 기판(190) 하부면에 상기 제1 및 제2 전극(140, 150)과 각각 마주보도록 형성된다. 상기 제1 및 제2 도전층(320, 330)은 예컨대, 금속 테이프를 부착하여 형성할 수도 있고, 도전성 페이스트를 발라 형성할 수도 있는 등, 다양한 방법으로 형성될 수 있다.The
상기 전하유도 전원(181)은 상기 제1 도전층(320)에 마이너스 전극이 연결되고, 상기 제2 도전층(330)에 플러스 전극이 연결된다. 상기 축전기(182)는 상기 제1 전극(140)과 연결된 제1 단자 및 상기 제2 전극(150)과 연결된 제2 단자를 포함한다.The charge
상기 전하유도 전원(181)은 제1 도전층(320)에 음전위를 인가하여 상기 제1 전극(140)으로 정공을 유도하고, 상기 제2 도전층(330)에 양전위를 인가하여 상기 제2 전극(150)에 전자를 유도하여 정공과 전자의 재결합을 방지함으로써, 광전효율을 증가시킬 수 있다.The charge
도시되지는 않았으나, 도 2에서 도시된 파장변환층(260)이 베이스 기판(190)과 제1 및 2 도전층(320, 330) 사이에 형성되거나, 또는 진성 실리콘층(310) 상부에 형성될 수도 있다.Although not shown, the
본 발명에 의한 태양 전지(300)는 빛이 p형 실리콘층(120)이나 n형 실리콘층(130)을 통과함이 없이 곧바로 진성 실리콘층(310)에 입사할 수 있다. 따라서, 광전변환효율이 증가된다. 또한, 전하유도 전원(181)에 의해 광전변환 효율이 더욱 더 증가된다.The
또한, p형 실리콘층(120)과 접촉하는 제1 전극(140) 및 n형 실리콘층(130)과 접촉하는 제2 전극(150)이 한번의 공정으로 생성될 수 있으므로, 공정수를 감소시킬 수 있다.In addition, since the
도 4는 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 평면도이고, 도 5는 도 4의 I-I'을 따라 절단된 단면도이다.4 is a plan view of a solar cell according to still another exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along line II ′ of FIG. 4.
도 4 및 5를 참조하면, 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지는 베이스 기판(190), 진성 실리콘층(110), p형 실리콘층(120), n형 실리콘층(130), 제1 전극(140) 및 제2 전극(150)을 포함한다. 4 and 5, the solar cell according to another exemplary embodiment of the present invention includes a
상기 진성 실리콘층(110)은 베이스 기판(190)의 하부면에 형성되어 있다. 상기 p형 실리콘층(120)은 상기 진성 실리콘층(110)의 하부면에 형성되고, 상기 제1 전극(140)은 상기 p형 실리콘층(120)의 하부면에 형성된다. 또한, 상기 n형 실리콘층(130)은 상기 진성 실리콘층(110)의 하부면에, 상기 p형 실리콘층(120)과 이격되도록 형성되고, 상기 제2 전극(150)은 상기 n형 실리콘층(130)의 하부면에 형성된다.The
상기 p형 실리콘층(120) 및 형 실리콘층(130)은 교대로 번갈아 서로 평행하도록 연장된다. 도 4에서는 p형 실리콘층(120) 및 형 실리콘층(130) 선형으로 길게 연장되어 있으나, 지그재그 형상, 물결형상 등 다양한 변형이 가능하다.The p-
상기 제1 전극(140)은 축전기(401)의 일단에 연결되고, 상기 제2 전극(150)은 축전기(401)의 타단에 연결되어 충전된다. 이러한 축전기들을 직렬로 연결하여 고전위를 얻을 수 있다.The
또한, 진성 실리콘층(110)의 하부면에는 상기 제1 전극(140) 및 제2 전극(150)을 커버하도록 절연층(160)이 형성될 수 있다. 또한, 상기 절연층(160)의 하부에는 상기 제1 전극(140)과 마주보는 제1 도전층(320) 및 상기 제2 전극(150)과 마주보는 제2 도전층(330)이 형성될 수 있다. 상기 제1 도전층(320)은 전하유도 전원(581)의 마이너스 전극과 연결되어 상기 제1 전극(140)으로 정공을 유도하고, 상기 제2 도전층(330)은 전하유도 전원(581)의 플러스 전극과 연결되어 상기 제2 전극(150)으로 전자를 유도하여 분리된 정공과 전하의 재결합을 감소시켜 태양전지의 효율을 향상시킬 수 있다.In addition, an insulating
도시되지는 않았으나, 상기 절연층(160) 내부에는 파장변환 입자가 더 포함되어 잘 흡수되지 않는 광을 흡수에 용이한 광으로 변경시켜 태양 전지의 효율을 더욱 향상시킬 수 있다. 또한, 상기 제1 도전층(320) 및 제2 도전층(330)은 금속층을 패터닝하여 형성될 수도 있으나, 금속테이프를 부착함으로써, 간단히 형성될 수도 있다.Although not shown, the wavelength conversion particles may be further included in the insulating
도시되지는 않았으나, 도 3에서 도시된 구조의 태양전지가 도 4의 평면도를 형성하도록 p형 실리콘층과 n형 실리콘층이 교대로 번갈아 형성될 수도 있음은 자명하다.Although not shown, it is apparent that the p-type silicon layer and the n-type silicon layer may be alternately formed so that the solar cell having the structure shown in FIG. 3 forms the top view of FIG. 4.
도 6은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 단면도이고, 도 7은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 단면도이다. 도 6 및 7에서 도시된 태양 전지들(600, 700)은 도 4 및 5에서 도시된 태양 전지(400)와 베이스 기판에 형성된 그루브의 형상을 제외하면 실질적으로 동일하다. 따라서, 동일한 구성요소는 동일한 번호를 병기하고 중복되는 설명은 생략한다.6 is a cross-sectional view of a solar cell according to still another exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view of a solar cell according to another exemplary embodiment of the present invention. The
도 6 및 7을 참조하면, 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지(600, 700)는 베이스 기판(690, 790), 진성 실리콘층(610, 710), p형 실리콘층(620, 720), n형 실리콘층(630, 730), 제1 전극(621, 721) 및 제2 전극(631, 731)을 포함한다. 6 and 7, the
상기 베이스 기판(690)의 하부면에는 그루브가 형성된다. 예컨대, 상기 그루브들은 오목부와 볼록부를 갖는 지그재그 단면 형상을 갖도록 형성될 수 있다.Grooves are formed on the bottom surface of the base substrate 690. For example, the grooves may be formed to have a zigzag cross-sectional shape having a concave portion and a convex portion.
도 6에서 도시된 태양 전지(600)에서는 하나의 오목부에 p형 실리콘층(620) 및 제1 전극(621)을 형성하고, 이웃하는 오목부에 n형 실리콘층(630) 및 제2 전극(631)을 형성하였고, 도 7에서 도시된 태양 전지(700)에서는 하나의 오목부에 p형 실리콘층(720)과 n형 실리콘층(730) 및 제1 전극(721) 과 제2 전극(731)이 모두 형성된다.In the
이와 같이, 베이스 기판(690, 790)에 그루브를 형성하는 경우, 진성 실리콘층(610, 710)과 p형 실리콘층(620, 720) 및 n형 실리콘층(630, 730)의 접촉면적이 증대된다. 따라서, 효율이 증대된다.As such, when grooves are formed in the
도 8은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 평면도이고, 도 9는 도 8의 II-II'을 따라 절단된 단면도이다. 도 8 및 9에서 도시된 태양 전지(800)는 도 4 및 5에서 도시된 태양 전지(400)와 전극부(810)를 제외하면 실질적으로 동일하다. 따라서, 동일한 구성요소는 동일한 참조부호를 병기하고, 중복되는 설명은 생략한다.8 is a plan view of a solar cell according to still another exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line II-II 'of FIG. 8. The
도 8 및 9를 참조하면, 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지(800)는 베이스 기판(190), 진성 실리콘층(110), p형 실리콘층(120), n형 실리콘층(130) 및 전극부(810)를 포함한다.8 and 9, the
도 4 및 5에서 도시된 태양 전지(400)에서는 제1 전극(140) 및 이웃하는 제2 전극(150)을 포함하는 태양전지 단위구조가 병렬로 축전기(401)에 연결되어, 상기 축전기(401)에 인가되는 전위는 상대적으로 낮음에 반해, 도 8 및 9에서 도시된 태양 전지(800)에서는 제1 전극(140) 및 이웃하는 제2 전극(150)을 포함하는 태양전지 단위구조가 직렬로 축전기(401)에 연결되어, 상기 축전기(401)에 상대적으로 고전위를 생성시킬 수 있다.In the
즉, 도 4 및 5에서 도시된 태양 전지(400)에서는 제1 전극(140)들은 축전기(401)의 일단에 연결되고, 상기 제2 전극(150)들은 축전기(401)의 타단에 연결됨에 반해, 도 8 및 9에서 도시된 태양 전지(800)에서는 하나의 태양전지 단위구조의 n형 전극(130)이 이웃하는 태양전지 단위구조의 p형 전극(120)과 연결된다. 이를 위해서, 하나의 태양전지 단위구조의 n형 전극(130)이 이웃하는 태양전지 단위구조 의 p형 전극(120)과 하나의 전극부(810)에 의해서 형성될 수 있다.That is, in the
도 10은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 진성 실리콘층을 도시한 단면도이다. 본 발명에 의한 태양 전지는 도 1 내지 9에서 도시된 태양 전지와 진성 실리콘 층을 제외하면 실질적으로 동일하다. 따라서, 다른 구성요소에 관한 설명은 생략하고, 진성 실리콘 층에 관해 설명하기로 한다.10 is a cross-sectional view illustrating an intrinsic silicon layer of a solar cell according to still another exemplary embodiment of the present invention. The solar cell according to the present invention is substantially the same except for the solar cell shown in FIGS. 1 to 9 and the intrinsic silicon layer. Therefore, description of other components will be omitted and the intrinsic silicon layer will be described.
도 10을 참조하면, 본 실시예에 의한 태양 전지의 진성 실리콘층(410)은 광전 변환 효율을 높이기 위하여, 복수의 비정질 실리콘층(411)과 복수의 미세결정질 실리콘층(412)이 서로 교대로 적층된 구조로 형성된다. 이때, 미세결정질 실리콘층(412)은 비정질과 단결정 실리콘의 경계물질로서 수십 nm에서 수백 nm의 결정크기를 갖는 나노 스케일(nano scale)의 실리콘 결정들이 형성된 층을 의미한다.Referring to FIG. 10, in the
비정질 실리콘층(411)과 미세결정질 실리콘층(412)을 서로 다른 두께를 갖거나, 또는 서로 동일한 두께로 형성될 수 있다. 진성 실리콘층(410)의 두께는 비정질 실리콘층(411)과 미세결정질 실리콘층(412)의 두께 비에 따라 탄력적으로 변할 수 있으며, 예를 들어, 약 500 ~ 2000nm의 두께로 형성될 수 있다.The
일반적으로, 실리콘을 이용한 광전소자는 진성 실리콘층의 광 흡수율과 광전변환효율에 따라 광전 효율이 결정된다. 이러한 관점에서, 비정질 실리콘층(411)은 결정면을 갖지 않기 때문에 미세결정질 실리콘층(412)에 비하여 광 흡수율이 우수하다. 반면, 미세결정질 실리콘층(412)은 결정면에서 광을 반사시키기 때문에 광 흡수율은 비정질 실리콘층(411)보다 낮지만, 전자 이동도가 비정질 실리콘 층(411)보다 우수하기 때문에 흡수된 광을 전기로 변환하는 광전변환효율은 비정질 실리콘층(411)보다 우수하다. 따라서, 광 흡수율이 우수한 비정질 실리콘층(411)과 광전변환효율이 우수한 미세결정질 실리콘층(412)을 모두 형성하게 되면, 진성 실리콘층(410)의 광전 효율을 향상시킬 수 있게 된다.In general, in the photoelectric device using silicon, the photoelectric efficiency is determined according to the light absorption rate and the photoelectric conversion efficiency of the intrinsic silicon layer. In this regard, since the
한편, 진성 실리콘층(410)에 형성되는 비정질 실리콘층들(411)의 두께에 따라 광 흡수율이 달라지게 된다. 하기 수학식 1의 람베르트의 법칙(Laambert's law)에 따르면, 흡수층에 입사되는 광의 세기와 투과광의 세기와의 비율의 로그값은 흡수층의 두께에 비례하게 된다.Meanwhile, the light absorption rate may vary depending on the thicknesses of the amorphous silicon layers 411 formed on the
여기서, Io는 입사광의 세기, I는 투과광의 세기, μ는 흡수계수, d는 흡수층의 두께를 나타낸다.Where I o is the intensity of incident light, I is the intensity of transmitted light, μ is the absorption coefficient, and d is the thickness of the absorption layer.
하기 표 1은 입사광의 세기를 1로 했을 때, 비정질 실리콘층(흡수계수 0.8)의 두께에 따른 투과광의 세기와 광 흡수율을 나타낸 표이다.Table 1 below is a table showing the intensity and the light absorption rate of the transmitted light according to the thickness of the amorphous silicon layer (absorption coefficient 0.8) when the incident light intensity is 1.
표 1을 참조하면, 비정질 실리콘층의 두께가 약 0.3㎛ 이상에서 광 흡수율이 90% 이상으로 나타났으며, 특히, 약 0.4㎛ 이상의 두께에서는 95% 이상의 광 흡수율을 갖는 것으로 나타났다. 또한, 비정질 실리콘층의 두께가 1.0㎛일 때, 거의 100%에 가까운 광 흡수율을 갖는 것으로 나타났다. 이러한 비정질 실리콘층의 특성을 고려하면, 진성 실리콘층(410)에 형성되는 비정질 실리콘층(411)의 총 두께는 약 0.4 ~ 1.0㎛로 형성되는 것이 바람직하다.Referring to Table 1, when the thickness of the amorphous silicon layer was about 0.3 μm or more, the light absorption was found to be 90% or more, and particularly, when the thickness was about 0.4 μm or more, the light absorption was found to be 95% or more. In addition, when the thickness of the amorphous silicon layer was 1.0 mu m, it was found to have a light absorption of almost 100%. In consideration of the characteristics of the amorphous silicon layer, the total thickness of the
이러한 구조의 진성 실리콘층(410)은 다양한 방법으로 제조될 수 있다.The
비정질 실리콘층(411)과 미세결정질 실리콘층(412)은 서로 다른 공정조건을 갖는 CVD 공정을 통해 형성될 수 있다. 일반적으로, CVD 장비에서 실리콘 박막을 형성함에 있어, 주파수가 높을수록, 그리고 수소(H2) 가스의 희석율(dilution ratio)이 높을수록 미세결정질 실리콘층이 잘 형성된다.The
따라서, 비정질 실리콘층(411)은 약 2 ~ 13.56㎒의 주파수와, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 1 : 0.1~1 정도인 공정조건을 통해 형성될 수 있다. 이때, 실란(SiH4) 가스의 유량은 약 10 ~ 100sccm의 범위를 가지며, 수소(H2) 가스의 유량은 약 10 ~ 100sccm의 범위를 갖는다.Accordingly, the
반면, 미세결정질 실리콘층(412)은 약 40 ~ 100㎒의 주파수와, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 1 : 5~30 정도인 공정조건을 통해 형성될 수 있다. 이때, 실란(SiH4) 가스의 유량은 약 2 ~ 20sccm의 범위를 가지며, 수소(H2) 가스의 유량은 약 40 ~ 400sccm의 범위를 갖는다. 한편, 상기한 공정조건으로 미세결정질 실리콘층(412)을 형성하게 되면, 하부에 위치한 물질과의 막질 차이에 의해서 미세결정질 실리콘층(412)의 하부에 소정 두께의 비정질 실리콘층이 형성될 수 있다. 따라서, 원치않는 비정질 실리콘층의 형성을 방지하기 위하여, 실란(SiH4) 가스 및 수소(H2) 가스 외에 불화규소(SiF4) 가스를 추가할 수 있다. 이와 같이, 공정 가스에 불화규소(SiF4)를 추가하게 되면, 미세결정질 실리콘층(412)의 증착시 발생되는 비정질 실리콘층을 불화규소(SiF4)가 식각하여 원치않는 비정질 실리콘층의 생성을 방지할 수 있다. 예를 들어, 실란(SiH4) 가스, 수소(H2) 가스 및 불화규소(SiF4) 가스는 약 1 : 5~30 : 1 정도의 비율로 사용될 수 있다.On the other hand, the
서로 교대로 적층되는 비정질 실리콘층들(411)과 미세결정질 실리콘층들(412)은 하나의 CVD 챔버 내에서 주파수 및 가스 비율 등의 공정조건을 변경하면서 연속적으로 형성될 수 있다. 이와 달리, 비정질 실리콘층들(411) 및 미세결정질 실리콘층들(412)은 인라인으로 연결된 적어도 하나의 비정질 형성용 CVD 챔버와 적어도 하나의 미세결정질 형성용 CVD 챔버를 이용하여 단계적으로 형성될 수 있다.The amorphous silicon layers 411 and the microcrystalline silicon layers 412 stacked alternately with each other may be continuously formed in a single CVD chamber while changing process conditions such as frequency and gas ratio. Alternatively, the amorphous silicon layers 411 and the microcrystalline silicon layers 412 may be formed step by step using at least one amorphous CVD chamber and at least one microcrystalline CVD chamber connected inline. .
한편, 비정질 실리콘층(411) 및 미세결정질 실리콘층(412)은 동일 조건의 CVD 공정을 통해 동시에 형성될 수 있다. 앞서 설명한 바와 같이, 미세결정질 실리콘층(412)을 형성하기 위한 공정을 진행하다 보면 하부에 위치한 물질과의 막질 차이에 의해서 미세결정질 실리콘층(412) 하부에 비정질 실리콘층(411)이 자동적으로 형성될 수 있다. 따라서, 미세결정질 실리콘층(412)을 형성하는 공정 조건을 조절함으로써, 비정질 실리콘층(411)을 동시에 형성할 수 있게 된다. 예를 들어, 비정질 실리콘층(411)과 미세결정질 실리콘층(412)을 동시에 형성하기 위한 CVD 공정은, 주파수가 약 40 ~ 100㎒, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 약 1 : 5~30 정도인 공정 조건으로 수행할 수 있다.Meanwhile, the
한편, 진성 실리콘층(410)에 형성되는 비정질 실리콘층들(411)의 총 두께는 광 흡수율을 고려하여 약 0.4 ~ 1.0㎛로 형성되는 것이 바람직하다. On the other hand, the total thickness of the amorphous silicon layers 411 formed on the
또한, 비정질 실리콘층(411) 및 미세결정질 실리콘층(412)을 1층이상 교대로 번갈아 형성하기 위해서, 상기 주파수를 단속적으로 인가할 수 있다. 상기 주파수가 인가되기 시작하면, 비정질 실리콘층(411)이 먼저 형성되고, 그 위에 미세결정질 실리콘층(412)이 형성되기 시작한다. 다시, 주파수 인가를 중단하면, 미세결정질 실리콘층(412)의 성장이 중단된다. 이후, 다시 주파수를 인가하기 시작하면, 다시 비정질 실리콘층(411)이 먼저 형성되고, 그 위에 미세결정질 실리콘층(412)이 형성되기 시작한다. In addition, in order to alternately form one or more layers of the
도 1 내지 3에서 도시된 p형 실리콘층(120)은 붕소(B), 칼륨(K) 등의 p형 불순물이 도핑되어 형성된다. p형 실리콘층(140)은 p형 비정질 실리콘층 및 p형 미세결정질 실리콘층 중 적어도 하나의 층을 포함하도록 형성될 수 있다. 예를 들어, p형 실리콘층(120)은 40 ~ 100㎒의 주파수를 이용한 CVD 공정을 통해 p형 미세결정질 실리콘층으로 형성될 수 있다. 또한, p형 실리콘층(120)은 2 ~ 13.56㎒의 주파수를 이용한 CVD 공정을 통해 p형 비정질 실리콘층으로 형성될 수 있다. 또한, p형 실리콘층(120)은 2 ~ 13.56㎒의 제1 주파수와 40 ~ 100㎒의 제2 주파수를 교대로 이용하는 CVD 공정을 통해 p형 비정질 실리콘층과 p형 미세결정질 실리콘층이 연속적으로 적층된 구조로 형성될 수 있다. 이 중에서, p형 실리콘층(120)은 광전변환효율의 향상을 위하여 전자 이동도가 높은 p형 미세결정질 실리콘층으로 형성되는 것이 바람직하다. The p-
또한, n형 실리콘층(130)은 인(P), 비소(As), 안티몬(Sb) 등의 n형 불순물이 도핑되어 형성된다. n형 실리콘층(130)은 n형 비정질 실리콘층 및 n형 미세결정질 실리콘층 중 적어도 하나의 층을 포함하도록 형성될 수 있다. 예를 들어, n형 실리콘층(120)은 40 ~ 100㎒의 주파수를 이용한 화학기상증착(chemical vapor deposition : 이하, CVD) 공정을 통해 n형 미세결정질 실리콘층으로 형성될 수 있다. 또한, n형 실리콘층(130)은 2 ~ 13.56㎒의 주파수를 이용한 CVD 공정을 통해 n형 비정질 실리콘층으로 형성될 수 있다. 또한, n형 실리콘층(130)은 2 ~ 13.56㎒의 제1 주파수와 40 ~ 100㎒의 제2 주파수를 교대로 이용하는 CVD 공정을 통해 n형 비정질 실리콘층과 n형 미세결정질 실리콘층이 연속적으로 적층된 구조로 형성될 수 있다. 이 중에서, n형 실리콘층(130)은 광전변환효율의 향상을 위하여 전자 이동도가 높은 n형 미세결정질 실리콘층으로 형성되는 것이 바람직하다. In addition, the n-
본 발명에 의한 태양 전지에 의하면, 광이 p형 실리콘층의 투과없이 곧바로 광전변환이 발생되는 진성 실리콘층에 도달된다. 따라서, 광의 이용효율이 향상될 수 있다.According to the solar cell according to the present invention, light reaches an intrinsic silicon layer in which photoelectric conversion occurs immediately without transmission of the p-type silicon layer. Therefore, the utilization efficiency of light can be improved.
더욱이, 전하유도 전원에 의해서, 전자 정공의 재결합 확율을 감소시킬 수 있어 광전변환효율을 증가시킬 수 있다.Furthermore, the charge induction power supply can reduce the probability of recombination of electron holes, thereby increasing the photoelectric conversion efficiency.
또한 본 발명에 의한 태양 전지에 의하면, p형 실리콘층의 전극과 n형 실리콘층의 전극이 한번의 공정에 의해서 제조될 수 있다. 따라서, 제조에 필요한 시간이 단축되고, 공정에서 발생될 수 있는 불량이 감소될 수 있어 생산성이 향상될 수 있다. 더욱이, 이러한 전극들은 모두 비저항이 작은 금속물질로 제조할 수 있어 전력손실을 감소시킬 수 있다.In addition, according to the solar cell according to the present invention, the electrode of the p-type silicon layer and the electrode of the n-type silicon layer can be manufactured by one process. Therefore, the time required for manufacturing can be shortened, and defects that can be generated in the process can be reduced, so that productivity can be improved. Moreover, all of these electrodes can be made of a metal material having a low resistivity, thereby reducing power loss.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이다. 따라서, 전술한 설명 및 아래의 도면은 본 발명의 기술사상을 한정하는 것이 아닌 본 발명을 예시하는 것으로 해석되어져야 한다.In the detailed description of the present invention described above with reference to the preferred embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary skill in the art will be described in the claims to be described later And various modifications and variations of the present invention without departing from the scope of the art. Therefore, the above description and the drawings below should be construed as illustrating the present invention, not limiting the technical spirit of the present invention.
도 1은 본 발명의 예시적인 일 실시예에 의한 태양 전지의 단면도이다.1 is a cross-sectional view of a solar cell according to an exemplary embodiment of the present invention.
도 2는 본 발명의 예시적인 다른 실시예에 의한 태양 전지의 단면도이다.2 is a cross-sectional view of a solar cell according to another exemplary embodiment of the present invention.
도 3은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 단면도이다.3 is a cross-sectional view of a solar cell according to still another exemplary embodiment of the present invention.
도 4는 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 평면도이다.4 is a plan view of a solar cell according to yet another exemplary embodiment of the present invention.
도 5는 도 4의 I-I'을 따라 절단된 단면도이다.FIG. 5 is a cross-sectional view taken along line II ′ of FIG. 4.
도 6은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 단면도이다.6 is a cross-sectional view of a solar cell according to still another exemplary embodiment of the present invention.
도 7은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 단면도이다.7 is a cross-sectional view of a solar cell according to still another exemplary embodiment of the present invention.
도 8은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 평면도이다.8 is a plan view of a solar cell according to yet another exemplary embodiment of the present invention.
도 9는 도 8의 II-II'을 따라 절단된 단면도이다.FIG. 9 is a cross-sectional view taken along line II-II ′ of FIG. 8.
도 10은 본 발명의 예시적인 또 다른 실시예에 의한 태양 전지의 진성 실리콘층을 도시한 단면도이다.10 is a cross-sectional view illustrating an intrinsic silicon layer of a solar cell according to still another exemplary embodiment of the present invention.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
100, 200, 300, 400, 800: 태양 전지100, 200, 300, 400, 800: solar cell
110, 210, 410, 610, 710: 진성 실리콘층110, 210, 410, 610, 710: intrinsic silicon layer
120, 620, 720: p형 실리콘층 130, 630, 730: n형 실리콘층120, 620, 720: p-
140, 240, 621, 721: 제1 전극 150, 250, 631, 731: 제2 전극140, 240, 621, 721:
160: 절연층 170: 도전층160: insulating layer 170: conductive layer
181, 581: 전하유도 전원 182, 401: 축전기181, 581: charge
190: 베이스기판 260: 파장변환층190: base substrate 260: wavelength conversion layer
320: 제1 도전층 330: 제2 도전층320: first conductive layer 330: second conductive layer
411: 비정질 실리콘층 412: 미세결정질 실리콘층411: amorphous silicon layer 412: microcrystalline silicon layer
Claims (42)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080054956 | 2008-06-12 | ||
| KR1020080054956 | 2008-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090129294A KR20090129294A (en) | 2009-12-16 |
| KR100934392B1 true KR100934392B1 (en) | 2009-12-30 |
Family
ID=41689400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080067552A KR100934392B1 (en) | 2008-06-12 | 2008-07-11 | Solar cell and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100934392B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070099840A (en) * | 2006-04-05 | 2007-10-10 | 삼성에스디아이 주식회사 | Solar cell and manufacturing method of the same |
-
2008
- 2008-07-11 KR KR1020080067552A patent/KR100934392B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070099840A (en) * | 2006-04-05 | 2007-10-10 | 삼성에스디아이 주식회사 | Solar cell and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090129294A (en) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8158878B2 (en) | Thin film solar cell module | |
| JP5180590B2 (en) | Stacked photoelectric conversion device | |
| US20130174897A1 (en) | Thin film solar cell | |
| JP2008181965A (en) | Laminated optoelectric converter and its fabrication process | |
| CN108963013B (en) | Solar cell and method for manufacturing same | |
| JP4767365B2 (en) | Thin film solar cell and manufacturing method thereof | |
| RU2590284C1 (en) | Solar cell | |
| JPWO2014050304A1 (en) | Photoelectric conversion element and manufacturing method thereof | |
| KR20110077446A (en) | Wire type thin film solar cell and preparation method thereof | |
| US8759667B2 (en) | Photoelectric conversion device | |
| US20130081667A1 (en) | Thin film solar cell module | |
| KR100934392B1 (en) | Solar cell and manufacturing method thereof | |
| KR101032064B1 (en) | Solar cell and method of manufacturing the same | |
| JP2011014619A (en) | Solar cell and method of manufacturing the same | |
| KR101033517B1 (en) | Solar cell, method of manufacturing the same | |
| KR100999177B1 (en) | Solar cell and method for manufacturing the same | |
| US20130167918A1 (en) | Photovoltaic device | |
| KR101029023B1 (en) | Solar cell and method of manufacturing the same | |
| KR101030322B1 (en) | Method of manufacturing solar cell | |
| JP2009259926A (en) | Solar cell | |
| US20110117694A1 (en) | Solar cell having spherical surface and method of manufacturing the same | |
| KR100999180B1 (en) | Solar cell and method of manufacturing the same | |
| JP5763411B2 (en) | Stacked photoelectric conversion device | |
| JP2010283162A (en) | Solar cell and method for manufacturing the same | |
| KR101612805B1 (en) | Thin-film solar cell module and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121218 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131220 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141219 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |