KR100933281B1 - 인공심박조율기와 이를 이용한 증폭기 공유방법 - Google Patents

인공심박조율기와 이를 이용한 증폭기 공유방법 Download PDF

Info

Publication number
KR100933281B1
KR100933281B1 KR1020070134243A KR20070134243A KR100933281B1 KR 100933281 B1 KR100933281 B1 KR 100933281B1 KR 1020070134243 A KR1020070134243 A KR 1020070134243A KR 20070134243 A KR20070134243 A KR 20070134243A KR 100933281 B1 KR100933281 B1 KR 100933281B1
Authority
KR
South Korea
Prior art keywords
amplifier
analog
signal
sensing stage
processing
Prior art date
Application number
KR1020070134243A
Other languages
English (en)
Other versions
KR20090066619A (ko
Inventor
채영철
이인희
한건희
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070134243A priority Critical patent/KR100933281B1/ko
Publication of KR20090066619A publication Critical patent/KR20090066619A/ko
Application granted granted Critical
Publication of KR100933281B1 publication Critical patent/KR100933281B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/362—Heart stimulators
    • A61N1/365—Heart stimulators controlled by a physiological parameter, e.g. heart potential

Landscapes

  • Health & Medical Sciences (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Cardiology (AREA)
  • Engineering & Computer Science (AREA)
  • Physiology (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Electrotherapy Devices (AREA)

Abstract

본 발명은 인공심박조율기와 이를 이용한 증폭기 공유방법에 관한 것이다. 보다 상세하게는 심방 센싱 스테이지를 구성하는 각 모듈과 심실 센싱 스테이지를 구성하는 각 모듈 중 상호간에 동일한 기능을 수행하는 모듈끼리 증폭기를 공유하도록 함으로써, 증폭기가 소비하는 전력을 감소시켜 배터리의 교체 주기를 늘릴 뿐만 아니라 증폭기의 수를 감소시켜 칩의 면적을 최소화할 수 있는 인공심박조율기와 이를 이용한 증폭기 공유방법에 관한 것이다.
이를 위하여 본 발명은 심방(atrium)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심방 센싱 스테이지(sensing stage); 심실(ventricle)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심실 센싱 스테이지; 및 상기 심방 센싱 스테이지와 상기 심실 센싱 스테이지의 출력 신호를 처리하는 디지털 신호 처리기(digital signal processor)를 포함하며, 상기 심방 센싱 스테이지를 구성하는 제1 모듈들과 상기 심실 센싱 스테이지를 구성하는 제2 모듈들 중 상호간에 동일한 기능을 수행하는 모듈끼리 증폭기를 공유하는 것을 특징으로 하는 인공심박조율기를 제공한다.
인공심박조율기, 증폭기, 공유, 센싱 스테이지, 전력 소모

Description

인공심박조율기와 이를 이용한 증폭기 공유방법{Cardiac pacemaker and Method of co-using amplifier using the same}
본 발명은 인공심박조율기와 이를 이용한 증폭기 공유방법에 관한 것이다. 보다 상세하게는 심방 센싱 스테이지를 구성하는 각 모듈과 심실 센싱 스테이지를 구성하는 각 모듈 중 상호간에 동일한 기능을 수행하는 모듈끼리 증폭기를 공유하도록 함으로써, 증폭기가 소비하는 전력을 감소시켜 배터리의 교체 주기를 늘릴 뿐만 아니라 증폭기의 수를 감소시켜 칩의 면적을 최소화할 수 있는 인공심박조율기와 이를 이용한 증폭기 공유방법에 관한 것이다.
인공심박조율기(cardiac pacemaker)는 심장박동이 지나치게 느려지는 것을 치료하기 위해 사용된다. 이를 위해 인공심박조율기는 박동이 얼마나 빠르게 일어나는지에 관한 심박속도(heart rate)와, 심장 박동의 패턴이 어떠한가에 관한 박동 리듬을 모니터한다. 더불어, 인공심박조율기는 심장이 박동하지 않거나 지나치게 느리게 박동할 경우 전기적 자극을 공급하기도 한다. 이러한 인공심박조율기는 몇 개의 트랜지스터가 내장된 상태로 1950년대에 최초로 소개되었으며, 최근에는 수천만 개의 트랜지스터가 집적될 정도로 기술이 진보하고 있다.
도 1은 인공심박조율 시스템이 심장에 이식된 상태의 모식도이다.
도 1을 참조하면, 인공심박조율 시스템은 리드(lead)(10)와 심박조율기(20)로 구성된다.
리드(10)는 심장과 심박조율기(20)를 전기적으로 연결하며, 단부에 전극이 장착된다. 전극은 심장 내부에 삽입되어 심박조율기(20)로부터 심장으로 임펄스를 전달한다. 또한, 전극은 심장으로부터 심박조율기(20)로 환자의 심장 상태에 대한 정보를 전달한다.
심박조율기(20)는 외부에서 보이지 않는 상태로 흉부의 상측에 이식된다. 심박조율기(20)는 심장박동 속도를 모니터하고 필요한 경우 자극을 제공하는 집적회로와, 집적회로에 전원을 공급하는 배터리를 포함한다. 집적회로는 심장 박동 신호를 처리하여 환자의 심장 상태를 모니터링 하기 위한 전극 스위치, 센싱 회로, 필터, 아날로그-디지털 변환기와, 심장에 자극을 전달하기 위한 배터리 파워 관리 회로, 전압/전류 기준 발진기, 고전압 체배기, 고전압 출력펄스 발생기 등을 구비한다.
이들 집적회로 중에 심장 박동을 센싱하여 전기적인 신호로 변환하고 신호처리를 수행하는 센싱 회로, 필터, 아날로그-디지털 변환기 등은 각기 내부에 증폭기를 포함하여 설계된다. 더욱이, 상기 센싱 회로, 필터, 아날로그-디지털 변환기 등은 심방으로부터의 신호와 심실로부터의 신호를 처리하기 위하여 한 쌍씩 존재하므로, 필요로 하는 증폭기의 수는 그만큼 많아지게 된다. 이러한 증폭기는 집적회로의 전체 전력 소모에서 차지하는 비율이 크며, 그 결과 배터리 소모의 주요 요인이 되고 있다. 배터리를 포함한 인공심박조율 시스템은 수술 등을 통해 환자의 몸 속에 이식되므로, 배터리를 교체하기 위해서는 다시 수술과 같은 외과적 방법을 거쳐야 한다.
따라서, 배터리의 교체 주기를 늘리기 위해서는 집적회로의 각 모듈에 들어가는 증폭기를 보다 효율적으로 설계함으로써 전력 소모를 최소화할 필요가 있다. 또한, 이러한 증폭기는 센싱 회로, 필터, 아날로그-디지털 변환기의 칩 구현에 있어 많은 면적을 차지하는 주요 요인이 되므로 효율적인 증폭기 설계를 통하여 증폭기가 칩에서 차지하는 면적을 감소시킬 필요가 대두된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 증폭기가 소비하는 전력을 감소시켜 배터리의 교체 주기를 늘릴 뿐만 아니라 증폭기의 수를 감소시켜 칩의 면적을 최소화할 수 있는 인공심박조율기와 이를 이용한 증폭기 공유방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위해 안출된 본 발명에 따른 인공심박조율기는 심방(atrium)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심방 센싱 스테이지(sensing stage); 심실(ventricle)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심실 센싱 스테이지; 및 상기 심방 센싱 스테이지와 상기 심실 센싱 스테이지의 출력 신호를 처리하는 디지털 신호 처리기(digital signal processor)를 포함하며, 상기 심방 센싱 스테이지를 구성하는 제1 모듈들과 상기 심실 센싱 스테이지를 구성하는 제2 모듈들 중 상호간에 동일한 기능을 수행하는 모듈끼리 증폭기를 공유하는 것을 특징으로 한다.
또한, 상기 제1 모듈들은 상기 심방의 박동을 전기적인 신호로 변환하고 증폭하는 계측 증폭기(instrumentation amplifier); 상기 계측 증폭기를 통과한 신호 중 원하는 대역의 신호만을 통과시키는 대역통과필터(Band Pass Filter); 및 상기 대역통과필터를 통과한 신호를 디지털로 변환하는 아날로그-디지털 변환기(Analog-Digital Convertor)를 포함할 수 있다.
또한, 상기 제1 모듈들은 상기 대역통과필터와 상기 아날로그-디지털 변환기 사이에 위치하여, 상기 대역통과필터를 통과한 신호를 원하는 이득(gain)으로 증폭하는 이득가변증폭기(Variable Gain Amplifier)를 더 포함할 수 있다.
또한, 상기 제1 모듈들 중 상기 대역통과필터와 상기 제2 모듈들 중 대역통과필터는 제1 증폭기를 서로 공유할 수 있다.
또한, 상기 제1 모듈들 중 상기 이득가변증폭기와 상기 제2 모듈들 중 이득가변증폭기는 제2 증폭기를 서로 공유할 수 있다.
또한, 상기 제1 모듈들 중 상기 아날로그-디지털 변환기와 상기 제2 모듈들 중 아날로그-디지털 변환기는 제3 증폭기를 서로 공유할 수 있다.
본 발명에 따른 인공심박조율 시스템은 심장 내부에 삽입되는 전극을 구비하는 리드(lead); 및 상기 리드로부터 상기 심장의 박동 신호를 전달받거나, 상기 리드를 통하여 상기 심장으로 전기적인 자극을 제공하는 상기 인공심박조율기를 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 인공심박조율기의 증폭기 공유방법은 (a) 심방의 박동 신호를 처리하는 대역통과필터와 이득가변증폭기 및 아날로그-디지털 변환기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 단계; 및 (b) 심실의 박동 신호를 처리하는 대역통과필터와 이득가변증폭기 및 아날로그-디지털 변환기가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (a)단계에서는 심실의 박동 신호를 처리하는 대역통과필터와 이 득가변증폭기 및 아날로그-디지털 변환기가 오프(OFF)되고, 상기 (b)단계에서는 심방의 박동 신호를 처리하는 대역통과필터와 이득가변증폭기 및 아날로그-디지털 변환기가 오프(OFF) 될 수 있다.
본 발명의 다른 측면에 따른 인공심박조율기의 증폭기 공유방법은 (A) 심방의 박동 신호를 처리하는 대역통과필터와 이득가변증폭기 및 아날로그-디지털 변환기 중 적어도 어느 하나가 증폭기를 사용하여 동작하고 나머지는 오프되거나 다른 동작을 수행하며, 심실의 박동 신호를 처리하는 대역통과필터와 이득가변증폭기 및 아날로그-디지털 변환기 중 상기 나머지에 해당하는 블록이 상기 증폭기를 사용하여 동작하는 단계; 및 (B) 심방의 박동 신호를 처리하는 블록 중 상기 (A)단계에서 상기 나머지에 해당하는 블록이 상기 증폭기를 사용하여 동작하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (A)단계에서는 심방의 박동 신호를 처리하는 상기 대역통과필터와 상기 아날로그-디지털 변환기 및 심실의 박동 신호를 처리하는 상기 이득가변증폭기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하고, 상기 (B)단계에서는 심방의 박동 신호를 처리하는 상기 이득가변증폭기와 심실의 박동 신호를 처리하는 상기 대역통과필터 및 상기 아날로그-디지털 변환기가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작할 수 있다.
또한, 상기 (A)단계에서는 심방의 박동 신호를 처리하는 상기 대역통과필터와 상기 이득가변증폭기 및 심실의 박동 신호를 처리하는 상기 아날로그-디지털 변환기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하고, 상기 (B)단계에서 는 심방의 박동 신호를 처리하는 상기 아날로그-디지털 변환기와 심실의 박동 신호를 처리하는 상기 대역통과필터 및 상기 이득가변증폭기가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작할 수 있다.
또한, 상기 (A)단계에서는 심방의 박동 신호를 처리하는 상기 대역통과필터와 심실의 박동 신호를 처리하는 상기 이득가변증폭기 및 상기 아날로그-디지털 변환기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하고, 상기 (B)단계에서는 심방의 박동 신호를 처리하는 상기 이득가변증폭기와 상기 아날로그-디지털 변환기 및 심실의 박동 신호를 처리하는 대역통과필터가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작할 수 있다.
본 발명에 의하면 심방으로부터의 신호를 처리하는 모듈과 심실로부터의 신호를 처리하는 모듈 중 서로 동일한 기능을 수행하는 모듈끼리 증폭기를 공유하도록 함으로써 모듈의 특성이 충분히 반영된 최적화된 증폭기를 구현하여 전력 소모를 최소화하고 그에 따라 배터리의 교체 주기를 늘릴 수 있는 효과가 있다.
또한, 본 발명에 의하면 증폭기의 수를 감소시킴으로써 전체 칩의 면적을 감소시켜 소형화할 수 있는 효과가 있다.
또한, 본 발명에 의하면 스위치드-커패시터 회로의 특성을 충분히 활용하여 상황에 따라 증폭기의 공유를 최적화할 수 있는 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명 한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
먼저, 본 발명의 바람직한 실시예에 따른 인공심박조율기에 대해 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 인공심박조율기의 블록도이다.
본 발명의 바람직한 실시예에 따른 인공심박조율기는, 도 2를 참조하면, 센싱 스테이지(sensing stage)(5) 및 디지털 신호 처리기(digital signal processor)(90)를 포함하여 이루어진다.
센싱 스테이지(5)는 심방(A)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심방 센싱 스테이지와, 심실(V)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심실 센싱 스테이지를 포함한다.
심방 센싱 스테이지는 제1 모듈들(10, 20, 30, 40)로 구성되며, 상기 제1 모듈들(10, 20, 30, 40)은 계측 증폭기(10), 대역통과필터(20), 이득가변증폭기(30), 및 아날로그-디지털 변환기(40)를 포함한다.
심실 센싱 스테이지는 제2 모듈들(50, 60, 70, 80)로 구성되며, 상기 제2 모 듈들(50, 60, 70, 80) 또한 계측 증폭기(50), 대역통과필터(60), 이득가변증폭기(70), 및 아날로그-디지털 변환기(80)를 포함한다.
계측 증폭기(instrumentation amplifier)(10, 50)는 심방(A) 또는 심실(V)의 박동을 전기적인 신호로 변환하고 증폭하는 역할을 수행한다.
대역통과필터(Band Pass Filter)(20, 60)는 계측 증폭기(10, 50)를 통과한 신호 중 원하는 대역의 신호만을 통과시키는 역할을 수행한다. 도시되지 않았으나, 대역통과필터(20, 60) 대신 저역통과필터(Low Pass Filter)가 사용될 수도 있다. 저역통과필터를 사용할 경우 저주파수 대역에서 플리커 노이즈(flicker noise)의 영향을 받을 가능성이 있다.
이득가변증폭기(Variable Gain Amplifier)(30, 70)는 대역통과필터(20, 60)를 통과한 신호를 원하는 이득(gain)으로 증폭하는 역할을 수행한다. 사람마다 심방과 심실에서 발생하는 박동 크기의 수준이 다르므로 이를 보정하기 위하여 이득가변증폭기(30, 70)가 필요하다. 이득가변증폭기(30, 70)의 이득은 디지털 신호 처리기(90)를 통해 제어된다. 따라서, 이득가변증폭기(30, 70)는 센싱된 입력 신호의 신호대 잡음비(SNR)를 높이게 된다. 한편, 이득가변증폭기(30, 70)는 상술한 바와 같이 입력 신호의 신호대 잡음비를 높이기 위한 것이므로, 경우에 따라 구비되지 않을 수도 있음은 물론이다.
아날로그-디지털 변환기(Analog-Digital Convertor)(40, 80)는 이득가변증폭기(30, 70)를 통과한 아날로그 신호를 디지털 신호로 변환한다. 아날로그-디지털 변환기(40, 80)로는 시그마-델타 변조기(sigma-delta modulator)가 사용되는 것이 바람직하다. 시그마-델타 변조기는 양자화기에 포함되는 잡음 성분을 줄이기 위한 것으로, 인가되는 아날로그 파형이 지연 회로에서 지연되며 그 결과가 다음의 입력에 누적되어 양자화되도록 함으로써, 노이즈 쉐이핑(noise shaping)을 통하여 노이즈를 이동시켜 필요한 영역에서의 해상도를 향상시킬 수 있도록 한다. 다만, 여기서 아날로그-디지털 변환기(40, 80)의 종류를 한정하는 것은 아니며, 일반적인 것들이 사용될 수도 있음은 물론이다.
심방 센싱 스테이지를 구성하는 제1 모듈들(10, 20, 30, 40)과 심실 센싱 스테이지를 구성하는 제2 모듈들(50, 60, 70, 80)은 상술한 바와 같이 그 기능이 서로 대응된다. 특히, 대역통과필터(20, 60), 이득가변증폭기(30, 70), 및 아날로그-디지털 변환기(40, 80)의 설계시에는 증폭기를 필요로 한다. 이때, 계측 증폭기(10, 50)를 제외한 대역통과필터(20, 60), 이득가변증폭기(30, 70), 및 아날로그-디지털 변환기(40, 80)는 각각 제1 증폭기(25), 제2 증폭기(35), 및 제3 증폭기(45)를 서로 공유한다.
이를 위해 제1 증폭기(25)는 제1 모듈의 대역통과필터(20)와 제2 모듈의 대역통과필터(60)에 전기적으로 연결된다. 또한, 제2 증폭기(35)는 제1 모듈의 이득가변증폭기(30)와 제2 모듈의 이득가변증폭기(70)에 전기적으로 연결되며, 제3 증폭기(45)는 제1 모듈의 아날로그-디지털 변환기(40)와 제2 모듈의 아날로그-디지털 변환기(80)에 공통으로 전기적으로 연결된다.
서로 동일한 기능을 수행하는 대역통과필터(20, 60), 이득가변증폭기(30, 70), 및 아날로그-디지털 변환기(40, 80)끼리는 요구되는 증폭기의 특성이 유사하 다. 따라서, 각 모듈에서 요구하는 특성을 만족시킬 수 있는 증폭기를 심방 센싱 스테이지와 심실 센싱 스테이지에서 서로 동일한 기능을 수행하는 모듈끼리 공유하도록 함으로써 전체적으로 증폭기의 수를 감소시키게 된다. 그 결과, 인공심박조율기를 저전력으로 구현하여 전원공급 배터리의 교체 주기를 연장하고 회로가 구현된 칩의 면적을 감소시킬 수 있게 된다.
다음으로, 본 발명의 일 실시예에 따른 인공심박조율기의 증폭기 공유방법에 대해 설명한다.
도 3은 본 발명의 일 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 전반 단계의 블록도이고, 도 4는 본 발명의 일 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 후반 단계의 블록도이다. 심방의 박동 신호를 처리하는 제1 모듈이 증폭기를 사용하여 동작하는 동안, 심실의 박동 신호를 처리하는 제2 모듈은 오프되거나, 샘플링 기간에 해당되는 등의 이유로 증폭기를 사용하지 않는 동작을 수행할 수 있다. 이하에서는 증폭기를 사용하지 않는 동작을 수행하는 경우를 "다른 동작을 수행"하는 것으로 설명한다.
본 발명의 일 실시예에 따른 인공심박조율기의 증폭기 공유방법은 심방의 박동 신호를 처리하는 대역통과필터(20)와 이득가변증폭기(30) 및 아날로그-디지털 변환기(40)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 동작하는 전반 단계(도 3 참조)와, 심실의 박동 신호를 처리하는 대역통과필터(60)와 이득가변증폭기(70) 및 아날로그-디지털 변환기(80)가 각각 제1 증폭기(25) 내지 제3 증폭 기(45)를 사용하여 동작하는 후반 단계(도 4 참조)를 포함하여 이루어진다. 이때, 전반 단계에서는 심실의 박동 신호를 처리하는 대역통과필터(60)와 이득가변증폭기(70) 및 아날로그-디지털 변환기(80)는 동작하지 않고 오프(OFF)되거나 다른 동작을 수행한다. 한편, 후반 단계에서는 심방의 박동 신호를 처리하는 대역통과필터(20)와 이득가변증폭기(30) 및 아날로그-디지털 변환기(40)는 동작하지 않고 오프(OFF)되거나 다른 동작을 수행한다.
도 3을 참조하면, 전반 단계에서는 센싱 스테이지(5)가 심방으로부터의 신호를 주로 처리한다. 즉, 심방의 박동이 계측 증폭기(10)로 입력되어 전기적인 신호로 변환되며 증폭이 이루어진다. 계측 증폭기(10)를 거친 신호는 대역통과필터(20)로 입력되어 입력 신호 중 원하는 대역만을 여과시키게 된다. 이때, 대역통과필터(20)는 제1 증폭기(25)를 사용하여 입력 신호를 처리하며, 심실 센싱 스테이지의 대역통과필터(60)는 동작하지 않거나 다른 동작을 수행한다.
대역통과필터(20)를 거친 신호는 이득가변증폭기(30)에 입력되어 원하는 이득으로 증폭된다. 이때, 이득가변증폭기(30)는 제2 증폭기(35)를 사용하여 입력 신호를 처리하며, 심실 센싱 스테이지의 이득가변증폭기(70)는 동작하지 않거나 다른 동작을 수행한다.
이득가변증폭기(30)를 거친 신호는 아날로그-디지털 변환기(40)에 입력되어 디지털 신호로 변환된다. 이때, 아날로그-디지털 변환기(40)는 제3 증폭기(45)를 사용하여 입력 신호를 처리하며, 심실 센싱 스테이지의 아날로그-디지털 변환기(80)는 동작하지 않거나 다른 동작을 수행한다.
아날로그-디지털 변환기(40)를 통해 디지털로 변환된 신호는 디지털 신호 처리기(90)에 입력되어 신호 처리를 수행하게 된다.
도 4를 참조하면, 후반 단계에서는 센싱 스테이지(5)가 심실로부터의 신호를 주로 처리한다. 즉, 심실의 박동이 계측 증폭기(50)로 입력되어 전기적인 신호로 변환되며 증폭이 이루어진다. 계측 증폭기(50)를 거친 신호는 대역통과필터(60)로 입력되어 입력 신호 중 원하는 대역만을 여과시키게 된다. 이때, 대역통과필터(60)는 제1 증폭기(25)를 사용하여 입력 신호를 처리하며, 심방 센싱 스테이지의 대역통과필터(20)는 동작하지 않거나 다른 동작을 수행한다.
대역통과필터(60)를 거친 신호는 이득가변증폭기(70)에 입력되어 원하는 이득으로 증폭된다. 이때, 이득가변증폭기(70)는 제2 증폭기(35)를 사용하여 입력 신호를 처리하며, 심방 센싱 스테이지의 이득가변증폭기(30)는 동작하지 않거나 다른 동작을 수행한다.
이득가변증폭기(70)를 거친 신호는 아날로그-디지털 변환기(80)에 입력되어 디지털 신호로 변환된다. 이때, 아날로그-디지털 변환기(80)는 제3 증폭기(45)를 사용하여 입력 신호를 처리하며, 심방 센싱 스테이지의 아날로그-디지털 변환기(40)는 동작하지 않거나 다른 동작을 수행한다.
아날로그-디지털 변환기(80)를 통해 디지털로 변환된 신호는 디지털 신호 처리기(90)에 입력되어 신호 처리를 수행하게 된다.
이와 같이 함으로써, 상기 증폭기 공유방법에 의하면 각 모듈의 특성을 수용할 수 있는 3개의 증폭기(25, 35, 45) 만으로 심방 센싱 스테이지와 심실 센싱 스 테이지를 모두 구현할 수 있게 된다.
다음으로, 본 발명의 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법에 대해 설명한다.
도 5는 본 발명의 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 전반 단계의 블록도이고, 도 6은 본 발명의 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 후반 단계의 블록도이다. 도 5 및 도 6의 실시예는 심방 센싱 스테이지와 심실 센싱 스테이지에서의 증폭기 사용이 한 스테이지로 편중되지 않을 수 있음을 반영하여 심방 센싱 스테이지의 제1 모듈들 중 일부가 증폭기를 사용하고, 이와 동시에 심실 센싱 스테이지의 제2 모듈들 중 일부가 나머지 증폭기를 사용하도록 한 점 이외에는 도 3 및 도 4의 실시예와 유사하므로, 차이점을 중심으로 설명한다.
본 발명의 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법은 심방의 박동 신호를 처리하는 대역통과필터(20)와 아날로그-디지털 변환기(40) 및 심실의 박동 신호를 처리하는 이득가변증폭기(70)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 동작하는 전반 단계(도 5 참조)와, 심방의 박동 신호를 처리하는 이득가변증폭기(30)와 심실의 박동 신호를 처리하는 대역통과필터(60) 및 아날로그-디지털 변환기(80)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 동작하는 후반 단계(도 6 참조)를 포함하여 이루어진다. 이때, 전반 단계에서는 심방의 박동 신호를 처리하는 이득가변증폭기(30)와 심실의 박동 신호를 처리하는 대 역통과필터(60) 및 아날로그-디지털 변환기(80)는 동작하지 않고 오프(OFF)되거나, 다른 동작을 수행할 수 있다. 한편, 후반 단계에서는 심방의 박동 신호를 처리하는 대역통과필터(20)와 아날로그-디지털 변환기(40) 및 심실의 박동 신호를 처리하는 이득가변증폭기(70)는 동작하지 않고 오프(OFF)되거나, 다른 동작을 수행할 수 있다.
도 5를 참조하면, 전반 단계에서는 심방 센싱 스테이지의 대역통과필터(20)와 아날로그-디지털 변환기(40) 및 심실 센싱 스테이지의 이득가변증폭기(70)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 신호를 처리한다. 심방의 박동이 계측 증폭기(10)로 입력되어 전기적인 신호로 변환되며 증폭이 이루어진 후, 대역통과필터(20)로 입력되어 입력 신호 중 원하는 대역만을 여과시키게 된다. 이때, 대역통과필터(20)는 제1 증폭기(25)를 사용하여 입력 신호를 처리하며, 심실 센싱 스테이지의 대역통과필터(60)는 동작하지 않거나 다른 동작을 수행한다.
도 3과 같이 대역통과필터(20)를 거친 신호는 이득가변증폭기(30)에 입력되고 제2 증폭기(35)를 사용하여 원하는 이득으로 증폭될 수도 있으나, 이득가변증폭기(30)는 스위치드-커패시터 회로로 구현될 경우 샘플링 기간에 해당되어 다른 동작을 수행할 수 있다. 이때, 심실 센싱 스테이지의 이득가변증폭기(70)가 제2 증폭기(35)를 사용하여 신호를 처리하게 되며, 심방 센싱 스테이지의 이득가변증폭기(30)는 동작하지 않거나 다른 동작을 수행한다.
아날로그-디지털 변환기(40)는 제3 증폭기(45)를 사용하여 입력 신호를 처리하며, 이때 심실 센싱 스테이지의 아날로그-디지털 변환기(80)는 동작하지 않거나 다른 동작을 수행한다.
아날로그-디지털 변환기(40)를 통해 디지털로 변환된 신호는 디지털 신호 처리기(90)에 입력되어 신호 처리를 수행하게 된다.
도 6을 참조하면, 후반 단계에서는 심방 센싱 스테이지의 이득가변증폭기(30)와 심실 센싱 스테이지의 대역통과필터(60) 및 아날로그-디지털 변환기(80)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 신호를 처리한다. 심실의 박동이 계측 증폭기(50)로 입력되어 전기적인 신호로 변환되며 증폭이 이루어진 후, 대역통과필터(60)로 입력되어 입력 신호 중 원하는 대역만을 여과시키게 된다. 이때, 대역통과필터(60)는 제1 증폭기(25)를 사용하여 입력 신호를 처리하며, 심방 센싱 스테이지의 대역통과필터(20)는 동작하지 않거나 다른 동작을 수행한다.
도 4와 같이, 대역통과필터(60)를 거친 신호는 이득가변증폭기(70)에 입력되고 제2 증폭기(35)를 사용하여 원하는 이득으로 증폭될 수도 있으나, 이득가변증폭기(70)는 스위치드-커패시터 회로로 구현될 경우 샘플링 기간에 해당되어 증폭기를 사용하지 않을 수 있다. 이때, 심방 센싱 스테이지의 이득가변증폭기(30)가 제2 증폭기(35)를 사용하여 신호를 처리하게 되며, 심실 센싱 스테이지의 이득가변증폭기(70)는 동작하지 않거나 다른 동작을 수행한다.
아날로그-디지털 변환기(80)는 제3 증폭기(45)를 사용하여 입력 신호를 처리하며, 이때 심방 센싱 스테이지의 아날로그-디지털 변환기(40)는 동작하지 않거나 다른 동작을 수행한다.
아날로그-디지털 변환기(80)를 통해 디지털로 변환된 신호는 디지털 신호 처 리기(90)에 입력되어 신호 처리를 수행하게 된다.
이와 같이 함으로써, 상기 증폭기 공유방법에 의하면 각 모듈의 특성을 수용할 수 있는 3개의 증폭기(25, 35, 45) 만으로 심방 센싱 스테이지와 심실 센싱 스테이지를 모두 구현하며, 스위치드-커패시터 회로의 특성상 제1 모듈들끼리 또는 제2 모듈들끼리 연결되어 있지 않을 경우 상황에 맞도록 증폭기를 사용할 수 있게 된다.
한편, 도시되지 않았으나 본 발명의 또 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법에 의하면 도 5 및 도 6과 다른 방법으로 증폭기를 공유할 수도 있다. 이하에서는 편의상 도 5와 도 6의 도면 부호를 이용하여 설명하기로 한다.
예를 들어, 전반 단계에서는 심방 센싱 스테이지의 대역통과필터(20)와 이득가변증폭기(30) 및 심실 센싱 스테이지의 아날로그-디지털 변환기(80)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 신호를 처리한다. 후반 단계에서는 심방 센싱 스테이지의 아날로그-디지털 변환기(40)와 심실 센싱 스테이지의 대역통과필터(60) 및 이득가변증폭기(70)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 신호를 처리한다.
또 다른 예로, 전반 단계에서는 심방 센싱 스테이지의 대역통과필터(20)와 심실 센싱 스테이지의 이득가변증폭기(70) 및 아날로그-디지털 변환기(80)가 각각 제1 증폭기(25) 내지 제3 증폭기(45)를 사용하여 신호를 처리한다. 후반 단계에서는 심방 센싱 스테이지의 이득가변증폭기(30)와 아날로그-디지털 변환기(40) 및 심실 센싱 스테이지의 대역통과필터(60)가 각각 제1 증폭기(25) 내지 제3 증폭기(45) 를 사용하여 신호를 처리한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 기존의 심방심실 통합회로를 탈피하여 심방심실 분리회로를 구현함으로써 보다 정확하고 높은 해상도를 구현할 수 있으며, 저전력 소면적 인공심박조율기를 회로적으로 구현함으로써 배터리의 교체 주기를 늘릴 수 있어 보다 진일보된 고성능의 인공심박조율 시스템에 적용될 수 있다.
도 1은 인공심박조율 시스템이 심장에 이식된 상태의 모식도,
도 2는 본 발명의 바람직한 실시예에 따른 인공심박조율기의 블록도,
도 3은 본 발명의 일 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 전반 단계의 블록도,
도 4는 본 발명의 일 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 후반 단계의 블록도,
도 5는 본 발명의 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 전반 단계의 블록도,
도 6은 본 발명의 다른 실시예에 따른 인공심박조율기의 증폭기 공유방법 중 후반 단계의 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 50 - 계측 증폭기 20, 60 - 대역통과필터
30, 70 - 이득가변증폭기 40, 80 - 아날로그-디지털 변조기
90 - 디지털 신호 처리기 25 - 제1 증폭기
35 - 제2 증폭기 45 - 제3 증폭기

Claims (12)

  1. 인공심박조율기(cardiac pacemaker)에 있어서,
    복수 개의 모듈을 포함하고, 심방(atrium)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심방 센싱 스테이지(sensing stage);
    복수 개의 모듈을 포함하고, 심실(ventricle)의 박동을 센싱하여 전기적인 신호로 변환한 후 디지털로 변환하는 심실 센싱 스테이지; 및
    상기 심방 센싱 스테이지와 상기 심실 센싱 스테이지의 출력 신호를 처리하는 디지털 신호 처리기(digital signal processor)
    를 포함하며,
    상기 심방 센싱 스테이지의 복수 개의 모듈은,
    상기 심방의 박동을 전기적인 신호로 변환하고 증폭하는 제1 계측 증폭기(instrumentation amplifier);
    상기 제1 계측 증폭기를 통과한 신호 중 원하는 대역의 신호만을 통과시키는 제1 대역통과필터(Band Pass Filter); 및
    상기 제1 대역통과필터를 통과한 신호를 디지털로 변환하는 제1 아날로그-디지털 변환기(Analog-Digital Convertor)를 포함하고,
    상기 심실 센싱 스테이지의 복수 개의 모듈은,
    상기 제1 계측 증폭기와 대응되고, 상기 심실의 박동을 전기적인 신호로 변환하고 증폭하는 제2 계측 증폭기(instrumentation amplifier);
    상기 제1 대역통과필터와 대응되고, 상기 제2 계측 증폭기를 통과한 신호 중 원하는 대역의 신호만을 통과시키는 제2 대역통과필터(Band Pass Filter); 및
    상기 제1 아날로그-디지털 변환기와 대응되고, 상기 제2 대역통과필터를 통과한 신호를 디지털로 변환하는 제2 아날로그-디지털 변환기(Analog-Digital Convertor)를 포함하며,
    상기 심방 센싱 스테이지의 모듈 각각은 상기 심실 센싱 스테이지의 대응되는 모듈 각각과 증폭기를 공유하며,
    상기 심방 센싱 스테이지의 복수 개의 모듈 중 적어도 하나가 상기 증폭기를 사용하고 있는 동안, 상기 증폭기를 사용하고 있는 상기 심방 센싱 스테이지의 모듈과 대응되는 상기 심실 센싱 스테이지의 모듈은 상기 증폭기를 사용하지 않는 것을 특징으로 하는 인공심박조율기.
  2. 삭제
  3. 제1항에 있어서, 상기 심방 센싱 스테이지 및 상기 심실 센싱 스테이지 각각은
    상기 대역통과필터와 상기 아날로그-디지털 변환기 사이에 위치하여, 상기 대역통과필터를 통과한 신호를 원하는 이득(gain)으로 증폭하는 이득가변증폭기(Variable Gain Amplifier)를 더 포함하는 것을 특징으로 하는 인공심박조율기.
  4. 제3항에 있어서,
    상기 제1 대역통과필터와 상기 제2 대역통과필터는 제1 증폭기를 서로 공유하는 것을 특징으로 하는 인공심박조율기.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 이득가변증폭기와 상기 제2 이득가변증폭기는 제2 증폭기를 서로 공유하는 것을 특징으로 하는 인공심박조율기.
  6. 제3항 또는 제4항에 있어서,
    상기 제1 아날로그-디지털 변환기와 상기 제2 아날로그-디지털 변환기는 제3 증폭기를 서로 공유하는 것을 특징으로 하는 인공심박조율기.
  7. 인공심박조율기의 증폭기 공유방법으로서,
    (a) 심방의 박동 신호를 처리하는 제1 대역통과필터, 제1 이득가변증폭기 및 제1 아날로그-디지털 변환기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 단계; 및
    (b) 심실의 박동 신호를 처리하는 제2 대역통과필터, 제2 이득가변증폭기 및 제2 아날로그-디지털 변환기 각각은 상기 심방의 박동 신호를 처리하는 제1 대역통과필터, 제1 이득가변증폭기 및 제1 아날로그-디지털 변환기 각각이 상기 제1 증폭기 내지 상기 제3 증폭기를 사용하지 않는 동안 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 단계
    를 포함하는 것을 특징으로 하는 인공심박조율기의 증폭기 공유방법.
  8. 삭제
  9. 인공심박조율기의 증폭기 공유방법으로서,
    (A) 심방의 박동 신호를 처리하는 블록인 대역통과필터, 이득가변증폭기 및 아날로그-디지털 변환기 중 적어도 하나가 증폭기를 사용하여 동작하고 상기 증폭기를 사용하지 않는 상기 심방의 박동 신호를 처리하는 나머지 블록은 오프되거나 다른 동작을 수행하며,
    상기 심방의 박동을 처리하는 나머지 블록과 대응되는 기능을 수행하면서 심실의 박동 신호를 처리하는 블록은 상기 증폭기와 상이한 증폭기를 사용하여 동작하는 단계; 및
    (B) 상기 심방의 박동신호를 처리하는 나머지 블록이 상기 상이한 증폭기를 사용하여 동작하는 단계
    를 포함하는 것을 특징으로 하는 인공심박조율기의 증폭기 공유방법.
  10. 제9항에 있어서,
    상기 (A)단계에서는 심방의 박동 신호를 처리하는 상기 대역통과필터와 상기 아날로그-디지털 변환기 및 심실의 박동 신호를 처리하는 상기 이득가변증폭기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하고,
    상기 (B)단계에서는 심방의 박동 신호를 처리하는 상기 이득가변증폭기와 심실의 박동 신호를 처리하는 상기 대역통과필터 및 상기 아날로그-디지털 변환기가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 것을 특징으로 하는 인공심박조율기의 증폭기 공유방법.
  11. 제9항에 있어서,
    상기 (A)단계에서는 심방의 박동 신호를 처리하는 상기 대역통과필터와 상기 이득가변증폭기 및 심실의 박동 신호를 처리하는 상기 아날로그-디지털 변환기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하고,
    상기 (B)단계에서는 심방의 박동 신호를 처리하는 상기 아날로그-디지털 변환기와 심실의 박동 신호를 처리하는 상기 대역통과필터 및 상기 이득가변증폭기가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 것을 특징으로 하는 인공심박조율기의 증폭기 공유방법.
  12. 제9항에 있어서,
    상기 (A)단계에서는 심방의 박동 신호를 처리하는 상기 대역통과필터와 심실의 박동 신호를 처리하는 상기 이득가변증폭기 및 상기 아날로그-디지털 변환기가 각각 제1 증폭기 내지 제3 증폭기를 사용하여 동작하고,
    상기 (B)단계에서는 심방의 박동 신호를 처리하는 상기 이득가변증폭기와 상기 아날로그-디지털 변환기 및 심실의 박동 신호를 처리하는 대역통과필터가 각각 상기 제1 증폭기 내지 제3 증폭기를 사용하여 동작하는 것을 특징으로 하는 인공심박조율기의 증폭기 공유방법.
KR1020070134243A 2007-12-20 2007-12-20 인공심박조율기와 이를 이용한 증폭기 공유방법 KR100933281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134243A KR100933281B1 (ko) 2007-12-20 2007-12-20 인공심박조율기와 이를 이용한 증폭기 공유방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134243A KR100933281B1 (ko) 2007-12-20 2007-12-20 인공심박조율기와 이를 이용한 증폭기 공유방법

Publications (2)

Publication Number Publication Date
KR20090066619A KR20090066619A (ko) 2009-06-24
KR100933281B1 true KR100933281B1 (ko) 2009-12-22

Family

ID=40994588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134243A KR100933281B1 (ko) 2007-12-20 2007-12-20 인공심박조율기와 이를 이용한 증폭기 공유방법

Country Status (1)

Country Link
KR (1) KR100933281B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462084B1 (ko) * 2013-08-22 2014-11-17 주식회사 이노템즈 의료용 심박조율기 시뮬레이션 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388586A (en) 1992-12-23 1995-02-14 Ela Medical Methods and apparatus for sensing intracardiac signals for an inplantable cardiac pacemaker
US5755739A (en) 1996-12-04 1998-05-26 Medtronic, Inc. Adaptive and morphological system for discriminating P-waves and R-waves inside the human body
US5941903A (en) * 1998-04-30 1999-08-24 Cardiac Pacemakers, Inc Pacemaker for detection of evoked response

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388586A (en) 1992-12-23 1995-02-14 Ela Medical Methods and apparatus for sensing intracardiac signals for an inplantable cardiac pacemaker
US5755739A (en) 1996-12-04 1998-05-26 Medtronic, Inc. Adaptive and morphological system for discriminating P-waves and R-waves inside the human body
US5941903A (en) * 1998-04-30 1999-08-24 Cardiac Pacemakers, Inc Pacemaker for detection of evoked response

Also Published As

Publication number Publication date
KR20090066619A (ko) 2009-06-24

Similar Documents

Publication Publication Date Title
Kim et al. Sub-$\mu $ V rms-Noise Sub-$\mu $ W/Channel ADC-Direct Neural Recording With 200-mV/ms Transient Recovery Through Predictive Digital Autoranging
US20170164857A1 (en) Method and device for bioelectric physiological signal acquisition and processing
Khayatzadeh et al. A 0.7-v 17.4-/spl mu/w 3-lead wireless ecg soc
Yan et al. A 680 nA ECG acquisition IC for leadless pacemaker applications
DE102017124704B4 (de) ADW mit kapazitiver Differenzschaltung und digitaler Sigma-Delta-Rückkopplung
Yan et al. 24.4 A 680nA fully integrated implantable ECG-acquisition IC with analog feature extraction
JP6174781B2 (ja) 高電圧モニタリングを行う逐次比較型アナログ・デジタル変換器
US20170164903A1 (en) Autonomous bioelectric physiological signal acquisition device
Xu et al. Fascicle-selective bidirectional peripheral nerve interface IC with 173dB fom noise-shaping SAR ADCs and 1.38 pj/b frequency-multiplying current-ripple radio transmitter
KR100933281B1 (ko) 인공심박조율기와 이를 이용한 증폭기 공유방법
Zhang et al. A low energy ASIC for triple-chamber cardiac pacemakers with contact resistance measurement
Bikki et al. Design and Implementation of a Sense Amplifier for Low-Power Cardiac Pacemaker
Trakimas et al. Low power asynchronous data acquisition front end for wireless body sensor area network
Anisimov et al. Development of portable cardiograph using novel front-end solutions
EP3616747B1 (en) Implanted medical device for use in treating arrhythmia
Malekzadeh-Arasteh et al. A fully-integrated 1µw/channel dual-mode neural data acquisition system for implantable brain-machine interfaces
Huang et al. A 1.7 μW/Channel Time-Division-Multiplexing Analog Front-End for Bio-Potential Recording
EP3178392A1 (en) Autonomous bioelectric physiological signal acquisition device
CN210811035U (zh) 一种心电信号处理芯片
CN111035384A (zh) 一种应用于脑电信号采集及刺激的电路结构
CN210609123U (zh) 一种双极性转换成单极性的模数转换电路
US11755058B2 (en) Brain-computer interface device with multiple channels
Artan Signal-adaptive analog-to-digital converters for ULP wearable and implantable medical devices: a survey
Lee et al. A near-field telemetry device with close-loop endocardial stimulation for a pacemaker
Artan Signal-adaptive analog-to-digital converters for ULP wearable and implantable medical devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee