KR100929895B1 - 반도체 장치의 일방향 지연 드라이버 - Google Patents

반도체 장치의 일방향 지연 드라이버 Download PDF

Info

Publication number
KR100929895B1
KR100929895B1 KR1020080043872A KR20080043872A KR100929895B1 KR 100929895 B1 KR100929895 B1 KR 100929895B1 KR 1020080043872 A KR1020080043872 A KR 1020080043872A KR 20080043872 A KR20080043872 A KR 20080043872A KR 100929895 B1 KR100929895 B1 KR 100929895B1
Authority
KR
South Korea
Prior art keywords
output terminal
preliminary
terminal
driving
way delay
Prior art date
Application number
KR1020080043872A
Other languages
English (en)
Other versions
KR20090118209A (ko
Inventor
정민철
Original Assignee
(주)퓨처스코프테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)퓨처스코프테크놀러지 filed Critical (주)퓨처스코프테크놀러지
Priority to KR1020080043872A priority Critical patent/KR100929895B1/ko
Publication of KR20090118209A publication Critical patent/KR20090118209A/ko
Application granted granted Critical
Publication of KR100929895B1 publication Critical patent/KR100929895B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

반도체 장치의 일방향 지연 드라이버가 개시된다. 본 발명의 일방향 지연 드라이버는 상기 입력신호를 드라이빙하여 예비출력단으로 예비신호로 발생하는 드라이빙부; 상기 예비출력단과 상기 최종출력단 사이에 형성되는 저항; 상기 최종 출력단에 일단이 연결되는 캐패시터; 및 상기 예비출력단과 상기 최종출력단 사이에 상기 저항과 병렬적으로 형성되는 패스 트랜지스터로서, 상기 출력신호의 제1 방향 드라이빙 시에는 전기적으로 도통하도록 구동되며, 상기 출력신호의 제2 방향 드라이빙 시에는 전기적 비도통되도록 구동되는 상기 패스 트랜지스터를 구비한다. 본 발명의 일방향 지연 드라이버에서는, 드라이빙부로서 작용하는 인버터를 구성하는 피모스 트랜지스터 및 앤모스 트랜지스터의 소스 단자들이 각각 전원전압과 상기 접지전압에 직접연결된다. 따라서, 본 발명에 포함되는 드라이빙부는, 종래의 일방향 지연 드라이버에 포함되는 드라이빙에 비하여, 노이즈 등에 대하여, 매우 안정적인 동작특성을 나타낸다. 그러므로, 본 발명의 일방향 지연 드라이버는 매우 안정적인 동작특성을 나타낼 수 있다.

Description

반도체 장치의 일방향 지연 드라이버{uni-directional delay driver in semiconductor device}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 기술에 의한 일방향 지연 드라이버를 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 일방향 지연 드라이버를 나타내는 도면으로서, 하강 드라이빙 시의 출력신호를 지연한다.
도 3은 본 발명의 제2 실시예에 따른 일방향 지연 드라이버를 나타내는 도면으로서, 상승 드라이빙시의 출력신호를 지연한다.
본 발명은 반도체 장치의 지연 드라이버에 관한 것으로서, 특히 출력신호의 상승 또는 하강 천이 중에 일방향의 천이에 대해서만 지연시키도록 구동되는 반도체 장치의 일방향 지연 드라이버에 관한 것이다.
통상적으로, 반도체 메모리 장치 등과 같은 반도체 장치에는, 칩 내부에서 발생되는 신호나 외부에서 인가되는 신호가 드라이빙되어 공급된다. 이때, 출력신호에 대하여 상승 또는 하강의 어느 하나의 방향으로 지연시키는 일방향 지연 드라이이버 회로가 채용되기도 한다. 그리고, 일방향 지연 드라이버는 출력되는 신호를 저항 성분(R) 및 캐패시터 성분(C)에 의하여 지연하는 R-C 지연 구조를 가지는 것이 일반적이다. 그리고, 이러한 일방향 지연 드라이버는 반도체 장치의 동작 타이밍을 결정하는데, 매우 중요한 역할을 담당한다. 그러므로, 일방향 지연 드라이버는 안정적인 구동특성을 가지는 것이 중요하다.
도 1은 종래의 기술에 의한 일방향 지연 드라이버를 나타내는 도면으로서, 출력신호가 상승 방향에 대하여 지연되는 경우이다. 이러한 종래의 일방향 지연 드라이버는, 입력신호(VIN)를 수신하여 출력단(N11)으로 출력신호(VOUT)를 드라이빙하여 발생하며, 인버터의 형태로 구현될 수 있는 드라이빙부(10), 전원전압(VDD)과 상기 드라이빙부(10)의 상승소스단(N13) 사이에 형성되는 저항(20), 그리고, 상기 드라이빙부(10)의 출력단(N13)과 접지전압(VSS) 사이에 형성되는 캐패시터(30)로 구성된다. 이때, 상기 캐패시터(30)는 상기 저항(20)과 함께, 상기 출력신호(VOUT)를 상승 방향에 대하여 지연시킨다.
그런데, 도 1과 같은 종래의 일방향 지연 드라이버에서는, 드라이빙부(10)의 상승소스단(N11)이 저항(20)을 통하여 전원전압(VDD)과 연결되므로, 상기 드라이빙부(10)의 구동특성은 노이즈 등에 매우 불안정하게 된다. 즉, 종래의 일방향 지연 드라이버에서는, 특히, 출력신호(VOUT)의 상승방향 지연시간이 노이즈에 매우 불안 정하다는 문제점이 발생된다.
본 발명의 기술적 과제는 안정적인 동작 특성을 가지는 반도체 장치의 일방향 지연 드라이버를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 입력신호를 지연 드라이빙하여 최종출력단으로 출력신호로 발생하는 반도체 장치의 일방향 지연 드라이버에 관한 것이다. 본 발명의 일방향 지연 드라이버는 상기 입력신호를 드라이빙하여 예비출력단으로 예비신호로 발생하는 드라이빙부; 상기 예비출력단과 상기 최종출력단 사이에 형성되는 저항; 상기 최종 출력단에 일단이 연결되는 캐패시터; 및 상기 예비출력단과 상기 최종출력단 사이에 상기 저항과 병렬적으로 형성되는 패스 트랜지스터로서, 상기 출력신호의 제1 방향 드라이빙 시에는 전기적으로 도통하도록 구동되며, 상기 출력신호의 제2 방향 드라이빙 시에는 전기적 비도통되도록 구동되는 상기 패스 트랜지스터를 구비한다.
바람직한 실시예에 의하면, 상기 제1 방향은 상기 출력신호의 상승방향이고, 상기 제2 방향은 상기 출력신호의 하강방향이다. 상기 패스 트랜지스터는 상기 입력신호에 응답하여 게이팅되는 게이트 단자와 상기 예비출력단과 상기 최종출력단에 연결되는 소스 및 드레인 단자를 가지는 앤모스 트랜지스터를 구비한다.
다른 바람직한 실시예에 의하면, 상기 제1 방향은 상기 출력신호의 하강방향이고, 상기 제2 방향은 상기 출력신호의 상승방향이다. 상기 패스 트랜지스터는 상기 입력신호에 응답하여 게이팅되는 게이트 단자와 상기 예비출력단과 상기 최종출력단에 연결되는 소스 및 드레인 단자를 가지는 피모스 트랜지스터를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 일방향 지연 드라이버(100)를 나타내는 도면으로서, 하강 드라이빙 시의 출력신호를 지연한다. 도 2의 일방향 지연 드라이버(100)는 입력신호(VIN)를 수신하며, 최종출력단(NOUT)으로 출력신호(VOUT)를 드라이빙하여 제공한다. 도 2를 참조하면, 본 발명의 일방향 지연 드라이버(100)는 드라이빙부(110), 저항(120), 캐패시터(130) 및 패스 트랜지스터(140)를 포함하여 구현된다.
상기 드라이빙부(110)는 입력신호(VIN)에 응답하여 예비출력단(NPO)으로 예 비신호(VPO)를 드라이빙한다.
바람직하기로는, 상기 드라이빙부(110)는 인버터로서, 소스 단자가 전원전압(VDD)에 직접연결되는 피모스 트랜지스터(111)와 소스 단자가 접지전압(VSS)에 직접연결되는 앤모스 트랜지스터(113)로 구현된다. 즉, 상기 드라이빙부(110)를 구성하는 상기 피모스 트랜지스터(111) 및 상기 앤모스 트랜지스터(113)의 소스 단자들이 각각 상기 전원전압(VDD)과 상기 접지전압(VSS)에 직접연결된다. 따라서, 도 2의 드라이빙부(110)는, 도 1의 드라이빙부(10)에 비하여, 노이즈 등에 대하여, 매우 안정적인 동작특성을 나타내며, 결과적으로 본 발명의 일방향 지연 드라이버(100)는 안정적인 동작 특성을 나타낸다.
상기 드라이빙부(110)에서, 상기 피모스 트랜지스터(111)와 상기 앤모스 트랜지스터(113)의 게이트 단자는 상기 입력신호(VIN)에 연결되며, 상기 피모스 트랜지스터(111)와 상기 앤모스 트랜지스터(113)의 드레인 단자는 상기 예비출력단(NPO)에 연결된다.
상기 저항(120)은 상기 예비출력단(NPO)과 상기 최종출력단(NOUT) 사이에 의도적으로 형성된다. 바람직하기로는, 상기 저항(120)은 상기 예비출력단(NPO) 및 상기 최종출력단(NOUT)을 형성하는 제1 물질보다 큰 저항율을 가지는 제2 물질로 형성된다. 도 2에서, 참조번호 'CT1'는 상기 제2 물질로 형성되는 상기 저항(120)의 일단이 제1 물질로 형성되는 상기 예비출력단(NPO)와 연결되는 컨택홀(contact hole)을 나타내며, 참조번호 'CT2'는 상기 저항(120)의 타단이 제1 물질로 형성되는 상기 최종출력단(NVOU)와 연결되는 컨택홀(contact hole)을 나타낸다.
상기 캐패시터(130)는 일단이 상기 최종출력단(NOUT)에 연결된다. 상기 바람직하기로는, 상기 캐패시터(130)는 게이트 단자가 상기 최종출력단(NOUT)에 연결되며, 소스 및 드레인 단자가 상기 접지전압(VSS)에 연결되는 앤모스 트랜지스터이다. 따라서, 상기 출력신호(VOUT)의 상승 드라이빙 시에는 캐패시턴스 값이 상당하게 되지만, 상기 출력신호(VOUT)의 하강 드라이빙 시에는 캐패시턴스 값은 무시할 수 있을 정도로 작게 된다.
상기 패스 트랜지스터(140)는 상기 예비출력단(NPO)과 상기 최종출력단(NOUT) 사이에 상기 저항(120)과 병렬적으로 형성된다. 그리고, 상기 패스 트랜지스터(140)는 상기 출력신호(VOUT)의 하강 드라이빙 시에는 전기적으로 도통하도록 구동된다. 이에 따라, 상기 출력신호(VOUT)의 하강 드라이빙 시에는, 상기 예비출력단(NPO)와 상기 최종출력단(NOUT)가 전기적으로 연결되며, 또한, 상기 캐패시터(130)의 캐패시턴스 값은 아주 작게 된다. 따라서, 상기 출력신호(VOUT)의 하강 드라이빙 시에는, 상기 예비신호(VPO)는 거의 지연없이 출력신호(VOUT)로 발생된다.
그리고, 상기 패스 트랜지스터(140)는 상기 출력신호(VOUT)의 상승 드라이빙 시에는 전기적 비도통되도록 구동된다. 이에 따라, 상기 출력신호(VOUT)의 하강 드라이빙 시에는, 상기 예비출력단(NPO)와 상기 최종출력단(NOUT)가 전기적으로 분리되며, 또한, 상기 캐패시터(130)의 캐패시턴스 값도 크게 된다. 이에 따라, 상기 저항(120)은 상기 캐패시터(130)와 함께 상기 예비신호(VPO)를 소정의 지연시간으로 지연하여, 출력신호(VOUT)로 발생한다.
바람직하기로는, 상기 패스 트랜지스터(140)는 상기 입력신호(VIN)에 의하여 게이팅되는 게이트 단자와, 상기 예비출력단과 상기 최종출력단에 연결되는 소스 및 드레인 단자를 가지는 앤모스 트랜지스터로 구현된다.
한편, 본 발명의 기술적 사상은 상승 드라이빙시의 출력신호를 지연하는 일방향 지연 드라이버에도 적용될 수 있다.
도 3은 본 발명의 제2 실시예에 따른 일방향 지연 드라이버(200)를 나타내는 도면으로서, 상승 드라이빙시의 출력신호를 지연한다. 도 3의 본 발명의 일방향 지연 드라이버(200)도, 도 2의 일방향 지연 드라이버(100)와 유사하게, 드라이빙부(210), 저항(220), 캐패시터(230) 및 패스 트랜지스터(240)를 포함하여 구현된다.
이때, 도 3의 드라이빙부(210) 및 저항(220)은, 도 2의 드라이빙부(110) 및 저항(120)과 같은 방법으로 구현될 수 있으므로, 이에 대한 구체적인 기술은 설명의 편의상 생략된다.
상기 캐패시터(230)는 일단이 상기 최종출력단(NOUT)에 연결된다. 상기 바람직하기로는, 상기 캐패시터(230)는 게이트 단자가 상기 최종출력단(NOUT)에 연결되며, 소스 및 드레인 단자가 전원전압(VDD)에 연결되는 피모스 트랜지스터이다. 따라서, 상기 출력신호(VOUT)의 하강 드라이빙 시에는 캐패시턴스 값이 상당하게 되지만, 상기 출력신호(VOUT)의 상승 드라이빙 시에는 캐패시턴스 값은 무시할 수 있을 정도로 작게 된다.
상기 패스 트랜지스터(240)는 상기 예비출력단(NPO)과 상기 최종출력 단(NOUT) 사이에 상기 저항(220)과 병렬적으로 형성된다. 그리고, 상기 패스 트랜지스터(240)는 상기 출력신호(VOUT)의 상승 드라이빙 시에는 전기적으로 도통하도록 구동된다. 이에 따라, 상기 출력신호(VOUT)의 상승 드라이빙 시에는, 상기 예비출력단(NPO)와 상기 최종출력단(NOUT)가 전기적으로 연결되며, 또한, 상기 캐패시터(230)의 캐패시턴스 값은 아주 작게 된다. 따라서, 상기 출력신호(VOUT)의 상승 드라이빙 시에는, 상기 예비신호(VPO)는 거의 지연없이 출력신호(VOUT)로 발생된다.
그리고, 상기 패스 트랜지스터(240)는 상기 출력신호(VOUT)의 하강 드라이빙 시에는 전기적 비도통되도록 구동된다. 이에 따라, 상기 출력신호(VOUT)의 하강 드라이빙 시에는, 상기 예비출력단(NPO)와 상기 최종출력단(NOUT)가 전기적으로 분리되며, 또한, 상기 캐패시터(230)의 캐패시턴스 값도 크게 된다. 이에 따라, 상기 저항(120)은 상기 캐패시터(130)와 함께 상기 예비신호(VPO)를 소정의 지연시간으로 지연하여, 출력신호(VOUT)로 발생한다.
바람직하기로는, 상기 패스 트랜지스터(240)는 상기 입력신호(VIN)에 의하여 게이팅되는 게이트 단자와, 상기 예비출력단과 상기 최종출력단에 연결되는 소스 및 드레인 단자를 가지는 피모스 트랜지스터로 구현된다.
상기와 같은 본 발명의 일방향 지연 드라이버에서는, 드라이빙부로서 작용하는 인버터를 구성하는 피모스 트랜지스터 및 앤모스 트랜지스터의 소스 단자들이 각각 전원전압과 상기 접지전압에 직접연결된다. 따라서, 본 발명에 포함되는 드라이빙부는, 종래의 일방향 지연 드라이버에 포함되는 드라이빙에 비하여, 노이즈 등에 대하여, 매우 안정적인 동작특성을 나타낸다. 그러므로, 본 발명의 일방향 지연 드라이버는 매우 안정적인 동작특성을 나타낼 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 입력신호를 지연 드라이빙하여 최종출력단으로 출력신호로 발생하는 반도체 장치의 일방향 지연 드라이버에 있어서,
    상기 입력신호를 드라이빙하여 예비출력단으로 예비신호로 발생하는 드라이빙부;
    상기 예비출력단과 상기 최종출력단 사이에 형성되는 저항;
    상기 최종 출력단에 일단이 연결되는 캐패시터; 및
    상기 예비출력단과 상기 최종출력단 사이에 상기 저항과 병렬적으로 형성되는 패스 트랜지스터로서, 상기 출력신호의 제1 방향 드라이빙 시에는 전기적으로 도통하도록 구동되며, 상기 출력신호의 제2 방향 드라이빙 시에는 전기적 비도통되도록 구동되는 상기 패스 트랜지스터를 구비하는 것을 특징으로 하는 일방향 지연 드라이버.
  2. 제1 항에 있어서,
    상기 제1 방향은 상기 출력신호의 상승방향이고, 상기 제2 방향은 상기 출력신호의 하강방향이며,
    상기 패스 트랜지스터는
    상기 입력신호에 응답하여 게이팅되는 게이트 단자와 상기 예비출력단과 상기 최종출력단에 연결되는 소스 및 드레인 단자를 가지는 앤모스 트랜지스터를 구 비하는 것을 특징으로 하는 일방향 지연 드라이버.
  3. 제2 항에 있어서, 상기 캐패시터는
    게이트 단자가 상기 최종출력단에 연결되며, 소스 및 드레인 단자가 접지전압에 연결되는 앤모스 트랜지스터인 것을 특징으로 하는 것을 특징으로 하는 일방향 지연 드라이버.
  4. 제1 항 내지 제3항 중의 어느 하나의 항에 있어서, 상기 드라이빙부는
    상기 입력신호가 인가되는 게이트 단자, 전원전압에 연결되는 소스 단자와, 상기 예비출력단에 연결되는 드레인 단자를 가지는 피모스 트랜지스터; 및
    상기 입력신호가 인가되는 게이트 단자, 접지전압에 연결되는 소스 단자와, 상기 예비출력단에 연결되는 드레인 단자를 가지는 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 일방향 지연 드라이버.
  5. 제4 항에 있어서, 상기 저항은
    상기 예비출력단을 형성하는 제1 물질보다 큰 저항율을 가지는 제2 물질로 형성되는 것을 특징으로 하는 일방향 지연 드라이버.
  6. 제1 항에 있어서,
    상기 제1 방향은 상기 출력신호의 하강방향이고, 상기 제2 방향은 상기 출력신호의 상승방향이며,
    상기 패스 트랜지스터는
    상기 입력신호에 응답하여 게이팅되는 게이트 단자와 상기 예비출력단과 상기 최종출력단에 연결되는 소스 및 드레인 단자를 가지는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 일방향 지연 드라이버.
  7. 제6 항에 있어서, 상기 캐패시터는
    게이트 단자가 상기 최종출력단에 연결되며, 소스 및 드레인 단자가 전원전압에 연결되는 피모스 트랜지스터인 것을 특징으로 하는 것을 특징으로 하는 일방향 지연 드라이버.
  8. 제6 항 또는 제7 항에 있어서, 상기 드라이빙부는
    상기 입력신호가 인가되는 게이트 단자, 전원전압에 연결되는 소스 단자와, 상기 예비출력단에 연결되는 드레인 단자를 가지는 피모스 트랜지스터; 및
    상기 입력신호가 인가되는 게이트 단자, 접지전압에 연결되는 소스 단자와, 상기 예비출력단에 연결되는 드레인 단자를 가지는 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 일방향 지연 드라이버.
  9. 제8 항에 있어서, 상기 저항은
    상기 예비출력단을 형성하는 제1 물질보다 큰 저항율을 가지는 제2 물질로 형성되는 것을 특징으로 하는 일방향 지연 드라이버.
KR1020080043872A 2008-05-13 2008-05-13 반도체 장치의 일방향 지연 드라이버 KR100929895B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080043872A KR100929895B1 (ko) 2008-05-13 2008-05-13 반도체 장치의 일방향 지연 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080043872A KR100929895B1 (ko) 2008-05-13 2008-05-13 반도체 장치의 일방향 지연 드라이버

Publications (2)

Publication Number Publication Date
KR20090118209A KR20090118209A (ko) 2009-11-18
KR100929895B1 true KR100929895B1 (ko) 2009-12-04

Family

ID=41602197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043872A KR100929895B1 (ko) 2008-05-13 2008-05-13 반도체 장치의 일방향 지연 드라이버

Country Status (1)

Country Link
KR (1) KR100929895B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335679A (ja) 2001-05-09 2002-11-22 Toyota Industries Corp ドライブ回路
KR20050101684A (ko) * 2004-04-19 2005-10-25 주식회사 하이닉스반도체 출력 드라이버
KR20070036625A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 지연회로
KR20080040557A (ko) * 2006-11-02 2008-05-08 주식회사 하이닉스반도체 반도체 소자의 지연 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335679A (ja) 2001-05-09 2002-11-22 Toyota Industries Corp ドライブ回路
KR20050101684A (ko) * 2004-04-19 2005-10-25 주식회사 하이닉스반도체 출력 드라이버
KR20070036625A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 지연회로
KR20080040557A (ko) * 2006-11-02 2008-05-08 주식회사 하이닉스반도체 반도체 소자의 지연 회로

Also Published As

Publication number Publication date
KR20090118209A (ko) 2009-11-18

Similar Documents

Publication Publication Date Title
US7586721B2 (en) ESD detection circuit
US8004337B2 (en) Digital delay circuit
US8643358B2 (en) Oscillator
JPH064181A (ja) パワーオンリセット信号発生装置
US7482847B2 (en) Power-on reset circuit
US6778000B2 (en) Integrated circuit devices that provide constant time delays irrespective of temperature variation
US9407263B2 (en) Method and apparatus for a tunable driver circuit
KR100220656B1 (ko) 입력버퍼회로
US7724062B2 (en) Output buffer circuit
US6335646B1 (en) Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage
US20070205819A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
KR960035626A (ko) 파워 온 리셋 회로
US7932764B2 (en) Delay circuit with constant time delay independent of temperature variations
JP6538629B2 (ja) 半導体記憶装置
KR100929895B1 (ko) 반도체 장치의 일방향 지연 드라이버
JP2006086477A (ja) 半導体装置
US20070018696A1 (en) Transmitting circuit and semiconductor integrated circuit
US7915915B1 (en) Circuit system for data transmission
US8872555B2 (en) Power-on reset circuit
US20160071559A1 (en) Data readout circuit
US8344782B2 (en) Method and apparatus to limit circuit delay dependence on voltage for single phase transition
JP2006217612A (ja) 特に半導体コンポーネント用のコンパレータ回路アッセンブリ
US7672183B2 (en) Semiconductor memory device with two-stage input buffer
JP2017153095A (ja) 半導体回路及び半導体装置
US20240178821A1 (en) Process variation independent power-up initialization circuit that generates power-up initialization signal with self-shut-off pulse and associated power-up initialization method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee