KR100929669B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100929669B1
KR100929669B1 KR1020030005251A KR20030005251A KR100929669B1 KR 100929669 B1 KR100929669 B1 KR 100929669B1 KR 1020030005251 A KR1020030005251 A KR 1020030005251A KR 20030005251 A KR20030005251 A KR 20030005251A KR 100929669 B1 KR100929669 B1 KR 100929669B1
Authority
KR
South Korea
Prior art keywords
wiring
electrode
gate
pixel
insulating substrate
Prior art date
Application number
KR1020030005251A
Other languages
Korean (ko)
Other versions
KR20040068734A (en
Inventor
전재홍
이정영
최권영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030005251A priority Critical patent/KR100929669B1/en
Publication of KR20040068734A publication Critical patent/KR20040068734A/en
Application granted granted Critical
Publication of KR100929669B1 publication Critical patent/KR100929669B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 게이트 배선 및 유지 전극 배선, 게이트 배선 및 유지 전극 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되어 있는 반도체층, 반도체층의 소정 영역 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있으며 게이트 배선과 교차하는 데이터 배선, 데이터 배선 위에 형성되어 있는 보호층, 보호층 위에 형성되어 있고 드레인 전극과 연결되어 있는 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있으며 화소 영역을 구획하는 블랙 매트릭스, 화소 영역 각각에 형성되어 있는 색필터, 색필터 위에 형성되어 있는 공통 전극을 포함하고, 유지 전극 배선의 소정 영역은 화소 전극과 중첩되지 않으며 유지 전극 배선에 인가되는 전압은 데이터 배선에 인가되는 전압의 평균보다 높다.       The liquid crystal display device according to the present invention includes a first insulating substrate, a gate wiring and a sustain electrode wiring formed on the first insulating substrate, a gate insulating layer and a semiconductor formed on the gate insulating layer formed on the gate wiring and the sustain electrode wiring. Layer, a resistive contact layer formed on a predetermined region of the semiconductor layer, a resistive contact layer formed on the data wiring crossing the gate wiring, a protective layer formed on the data wiring, formed on the protective layer and connected to the drain electrode A pixel electrode, a second insulating substrate facing the first insulating substrate, a black matrix formed on the second insulating substrate and partitioning the pixel region, a color filter formed on each pixel region, and a common electrode formed on the color filter. And a predetermined region of the storage electrode wiring does not overlap with the pixel electrode and before The voltage applied to the pole wiring is higher than the average of the voltages applied to the data wiring.

Description

액정 표시 장치{Liquid crystal display}       Liquid crystal display

도 1a는 본 발명에 따른 액정 표시 장치의 배치도이다.        1A is a layout view of a liquid crystal display according to the present invention.

도 1b는 도 1a의 Ib-Ib’선에 대한 단면도이다.        FIG. 1B is a cross-sectional view taken along line Ib-Ib ′ of FIG. 1A.

도 1c는 본 발명에 따른 박막 트랜지스터 표시판의 배치도이다.        1C is a layout view of a thin film transistor array panel according to the present invention.

도 1d는 본 발명에 따른 색필터 표시판의 배치도이다.        1D is a layout view of a color filter display panel according to the present invention.

본 발명은 액정 표시 장치에 관한 것이다. 액정 표시 장치는 박막 트랜지스터 표시판과 대향하는 색필터 표시판 및 그 사이에 주입되어 있는 액정 물질, 편광 필름 및 보상 필름 등으로 구성되어 있다. 이러한 액정 표시 장치는 두 표시판 사이에 주입되어 있는 액정 물질에 전극을 이용하여 전계를 형성하고, 이 전계의 세기를 조절하여 투과되는 빛의 양을 조절함으로써 화상을 표시한다.        The present invention relates to a liquid crystal display device. The liquid crystal display device includes a color filter display panel facing the thin film transistor array panel and a liquid crystal material, a polarizing film, a compensation film, and the like injected therebetween. Such a liquid crystal display forms an electric field by using an electrode in a liquid crystal material injected between two display panels, and displays an image by controlling the intensity of the electric field to adjust the amount of transmitted light.

이러한 액정 표시 장치의 불량 중 잔상은 특정 화면을 고정시켜 장시간 표시한 후 다른 화면으로 전환하였을 때 이 전의 이미지가 잔류하는 현상이다. 잔상 발생의 원인은 몇 가지가 있는데 크게 박막 트랜지스터 표시판의 전류-전압(I-V) 특성의 국부적 이동(shift), 배향막이나 화소 전극에 이온이 흡착되어 발생하는 잔 류 전기장, 액정의 선각(pretilt) 변화 및 액정의 전압-광투과율(V-T) 특성의 국부적 이동 등으로 나눌 수 있다.        The afterimage among defects of the liquid crystal display is a phenomenon in which the previous image remains when the display is fixed for a long time and then switched to another screen. There are several causes of afterimage occurrence, which are largely local shift of current-voltage (IV) characteristics of thin film transistor array panel, residual electric field caused by adsorption of ions by alignment film or pixel electrode, and change of pretilt of liquid crystal. And the local shift of the voltage-light transmittance (VT) characteristic of the liquid crystal, and the like.

이온 불순물에 의한 잔상은 화소 전극 및 공통 전극 등에 이온 불순물이 흡착되어 잔류 전기장을 형성하거나 액정 물성에 변화를 가져와 전압-투과율 특성을 변화시킨다. 즉, 화소 전극에 인가되는 전압은 0~10V 사이에서 변화되는 전압으로 평균 약 5V 정도이다. 그러나 공통 전극에 인가되는 전압은 4.5V의 고정 전압으로 화소 전극의 평균 전압인 5V보다 낮다. 따라서 화소 전극에서 공통 전극 방향으로 전기장이 형성되고 이온 불순물들이 화소 전극 또는 공통 전극에 흡착되어 잔류함으로써 잔상을 발생시킨다.        The residual image due to the ionic impurities adsorbs ionic impurities to the pixel electrode and the common electrode to form a residual electric field or to change the liquid crystal properties, thereby changing the voltage-transmittance characteristics. That is, the voltage applied to the pixel electrode is a voltage varying from 0 to 10V, which is about 5V on average. However, the voltage applied to the common electrode is a fixed voltage of 4.5V, which is lower than the average voltage of 5V of the pixel electrode. Therefore, an electric field is formed in the pixel electrode toward the common electrode and ionic impurities are adsorbed on the pixel electrode or the common electrode and remain to generate an afterimage.

상기한 문제점을 해결하기 위한 본 발명은 잔류하는 이온 불순물들을 제거하여 잔상을 최소화할 수 있는 액정 표시 장치를 제공하는 것이다.        The present invention to solve the above problems is to provide a liquid crystal display device that can minimize the afterimage by removing the remaining ionic impurities.

이러한 과제를 해결하기 위하여 본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 게이트 배선 및 유지 전극 배선, 게이트 배선 및 유지 전극 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있으며 게이트 배선과 교차하는 데이터 배선, 데이터 배선 위에 형성되어 있는 보호층, 보호층 위에 형성되어 있고 드레인 전극과 연결되어 있는 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성 되어 있으며 화소 영역을 구획하는 블랙 매트릭스, 화소 영역 각각에 형성되어 있는 색필터, 색필터 위에 형성되어 있는 공통 전극을 포함하고, 유지 전극 배선의 소정 영역은 화소 전극과 중첩되지 않으며 유지 전극 배선에 인가되는 전압은 데이터 배선에 인가되는 전압의 평균보다 높다.        In order to solve this problem, the liquid crystal display according to the present invention includes a first insulating substrate, a gate wiring and a sustain electrode wiring formed on the first insulating substrate, a gate insulating layer and a gate insulation formed on the gate wiring and the sustain electrode wiring. A semiconductor layer formed on the layer, an ohmic contact layer formed on the semiconductor layer, a data wiring formed on the ohmic contact layer and intersecting the gate wiring, a protective layer formed on the data wiring, and a drain electrode formed on the protective layer. A pixel electrode connected to the second electrode; a second insulating substrate facing the first insulating substrate; and a black matrix formed on the second insulating substrate and partitioning the pixel region; and a color filter formed on each pixel region; A common electrode, wherein a predetermined region of the sustain electrode wiring overlaps the pixel electrode The voltage applied to the sustain electrode wiring is higher than the average of the voltages applied to the data wiring.

이때 보호층 위에 형성되어 있으며, 서로 다른 화소 전극 영역의 유지 전극 배선을 연결하는 유지 배선 연결 다리를 더 포함할 수 있다.        In this case, the semiconductor device may further include a storage wiring connecting bridge formed on the passivation layer and connecting the storage electrode wirings of the different pixel electrode regions.

그리고 유지 전극 배선에 인가되는 전압은 5.5~10V인 것이 바람직하다.        And it is preferable that the voltage applied to sustain electrode wiring is 5.5-10V.

또한, 게이트 배선의 한쪽 끝단은 폭이 확장되어 형성되는 것이 바람직하며, 데이터 배선의 한쪽 끝단은 폭이 확장되어 형성되는 것이 바람직하다.        In addition, it is preferable that one end of the gate wiring is formed to have an extended width, and one end of the data wiring is preferably formed to have an expanded width.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.       DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.       In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대 하여 설명한다.       Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1a는 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이고, 도 1c는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 1d는 본 발명의 실시예에 따른 액정 표시 장치용 색필터 표시판의 배치도이다.        1A is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 1B is a cross-sectional view taken along line Ib-Ib 'of FIG. 1A, and FIG. 1C is a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention. 1D is a layout view of a color filter display panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 1a 및 도 1b에 도시한 바와 같이, 본 발명에 따른 액정 표시 장치는 서로 대향하고 있는 박막 트랜지스터 표시판(1)과 색필터 표시판(2), 박막 트랜지스터 표시판(1) 및 색필터 표시판(2) 사이에 충진되어 있는 액정(도시하지 않음)으로 이루어진다.       As shown in FIGS. 1A and 1B, the liquid crystal display according to the present invention includes a thin film transistor array panel 1, a color filter panel 2, a thin film transistor array panel 1, and a color filter panel 2 facing each other. It consists of liquid crystal (not shown) filled in between.

박막 트랜지스터 표시판(1)은 투명한 절연 물질로 이루어진 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193)를 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on)/오프(off) 한다.        The thin film transistor array panel 1 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) on the substrate 110 made of a transparent insulating material, and has cutouts 191, 192, and 193. A pixel electrode 190 is formed, and each pixel electrode 190 is connected to a thin film transistor to receive an image signal voltage. In this case, the thin film transistor is connected to the gate line 121 transmitting the scan signal and the data line 171 transmitting the image signal, respectively, to turn on / off the pixel electrode 190 according to the scan signal. do.

색필터 표시판(2)은 투명한 절연 물질로 이루어진 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230R, 230G, 230B) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 절개부(271, 272, 273)가 형성되어 있 다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)로 인해 발생하는 빛샘을 방지하기 위함이다.       The color filter panel 2 includes a black matrix 220 to prevent light leakage on the lower surface of the substrate 210 made of a transparent insulating material, color filters 230R, 230G, 230B, red, green, and blue, and ITO or IZO. The common electrode 270 is formed of a transparent conductive material. The cutouts 271, 272, and 273 are formed in the common electrode 270. The black matrix 220 may be formed not only in the peripheral portion of the pixel region but also in the portion overlapping the cutouts 271, 272, and 273 of the common electrode 270. This is to prevent light leakage caused by the cutouts 271, 272, and 273.

이상 기술한 액정 표시 장치를 좀더 구체적으로 설명하면 다음과 같다. 먼저 도 1c에 도시한 바와 같이, 박막 트랜지스터 표시판(1)은 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133a~133d)이 형성되어 있다. 게이트 배선(121, 123, 125)은 일방향으로 길게 형성된 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123)을 포함하고, 게이트선(121)의 끝단(125)은 외부 회로와의 연결을 위해서 폭을 확장하여 형성할 수 있다. 그리고 유지 전극 배선(131, 133a~133d)은 게이트선(121)과 평행하게 형성되어 있는 유지 전극선(131), 유지 전극선(131)과 수직하게 연결되어 있는 두 개의 세로 방향 유지 전극(133a, 133b), 세로 방향 유지 전극(133a, 133b)을 연결하는 가로 방향 유지 전극(133c)을 포함한다.        The liquid crystal display described above will be described in more detail as follows. First, as illustrated in FIG. 1C, the gate wirings 121, 123, and 125 and the sustain electrode wirings 131, 133a to 133d are formed on the transparent insulating substrate 110 in the thin film transistor array panel 1. The gate wirings 121, 123, and 125 include a gate line 121 formed long in one direction and a gate electrode 123 that is a part of the gate line 121, and the end 125 of the gate line 121 is an external circuit. It can be formed by extending the width for the connection with. In addition, the storage electrode wires 131 and 133a to 133d are connected to the storage electrode line 131 formed in parallel with the gate line 121 and the two vertical storage electrodes 133a and 133b perpendicularly connected to the storage electrode line 131. ), The horizontal sustain electrodes 133c connecting the vertical sustain electrodes 133a and 133b.

게이트 배선(121, 123, 125)과 유지 전극 배선(131, 133a~133c) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연층(140)이 형성되어 있다.        A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate wirings 121, 123, and 125 and the sustain electrode wirings 131, 133a to 133c.

게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 바로 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154)과, 비정질 규소와 같은 반도체 물질에 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 드레인부 접촉층(165), 소스부 접촉층(163), 데이터선(171)부 접촉층(161)으로 이루어지며, 반도체층(151, 154)의 소정 영역을 제외하고 반도체층(151, 154)과 동일한 평면 패턴을 가지도록 형성되어 있다. 소정 영역은 소스 전극(173)과 드레인 전극(175) 사이의 채널을 형성하는 채널 영역(154)이다.        The semiconductor layers 151 and 154 formed of a semiconductor material, such as amorphous silicon, are directly formed on the gate insulating layer 140 corresponding to the gate electrode 123, and are formed by doping impurities at a high concentration in the semiconductor material, such as amorphous silicon. One ohmic contact layer 161, 163, 165 is formed. The ohmic contact layers 163 and 165 may include a drain contact layer 165, a source contact layer 163, and a data line 171 contact layer 161, and may include a predetermined region of the semiconductor layers 151 and 154. Except for the semiconductor layer 151, the semiconductor layers 151 and 154 are formed to have the same planar pattern. The predetermined region is a channel region 154 forming a channel between the source electrode 173 and the drain electrode 175.

그리고 저항성 접촉층(161, 163, 165) 및 게이트 절연층(140)의 소정 영역에 게이트 배선(121, 123, 125)과 교차하는 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 게이트선(121)과 교차하는 데이터선(171), 데이터선(171)의 분지인 소스 전극(173), 소스 전극(173)에 인접하여 드레인 전극(175)이 형성되어 있으며, 데이터선(171)의 한쪽 끝단(179)은 외부 회로와의 연결을 위해서 폭을 확장하여 형성할 수 있다. 게이트선(121)과 중첩하는 게이트 절연층(140)의 소정 영역에 금속편(172)이 형성되어 있다.        In addition, data lines 171, 173, 175, and 179 that cross the gate lines 121, 123, and 125 are formed in predetermined regions of the ohmic contact layers 161, 163, and 165 and the gate insulating layer 140. The data lines 171, 173, 175, and 179 are adjacent to the data line 171 crossing the gate line 121, the source electrode 173, which is a branch of the data line 171, and the drain electrode 173. 175 is formed, and one end 179 of the data line 171 may be formed to extend in width for connection with an external circuit. The metal piece 172 is formed in a predetermined region of the gate insulating layer 140 overlapping the gate line 121.

데이터 배선(171, 173, 175, 179) 등의 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호층(180)이 형성되어 있다. 보호층(180)에는 드레인 전극(175)을 노출시키는 제1 접촉구(181)가 형성되어 있다.       On the data wires 171, 173, 175, and 179, a protective layer 180 made of an inorganic insulator such as silicon nitride or an organic insulator such as resin is formed. The first contact hole 181 exposing the drain electrode 175 is formed in the passivation layer 180.

그리고 보호층(180) 위에는 절개부(191, 192, 193)를 가지는 화소 전극(190)이 형성되어 있다. 화소 전극(190)에 형성되어 있는 절개부(191, 192, 193)는 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부(192)와 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 개구부(191, 193)를 포함한다. 이 때, 상하의 사선 개구부(191, 193)는 서로 수직을 이루고 있다. 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.       The pixel electrode 190 having cutouts 191, 192, and 193 is formed on the passivation layer 180. The cutouts 191, 192, and 193 formed in the pixel electrode 190 may be divided into the horizontal cutout 192 formed in the horizontal direction at a position that half-divides the pixel electrode 190. And diagonal openings 191 and 193 formed in diagonal directions, respectively. At this time, the upper and lower diagonal openings 191 and 193 are perpendicular to each other. This is to evenly distribute the direction of the fringe field in four directions.

또, 보호층(180) 위에는 게이트선(121)을 건너 유지 전극(133a)의 일단과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(91)가 형성되어 있다. 유지 배선 연결 다리(91)는 보호층(180)과 게이트 절연층(140)에 걸쳐 형성되어 있는 제4, 5 접촉구(184, 185)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(91)는 금속편(172)과 중첩하고 있다. 유지 배선 연결 다리(91)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 또한, 유지 배선 연결 다리(91)는 화소 전극(190)과 중첩되지 않고, 화소 전극(190)의 평균 전압보다 높은 전압이 인가되므로 (-)이온 불순물을 모으는 게터링(gathering) 전극의 역할도 한다.        In addition, on the protective layer 180, a storage wiring connecting leg 91 is formed to connect one end of the storage electrode 133a and the storage electrode line 131 across the gate line 121. The storage wiring connecting bridge 91 is connected to the storage electrode 133a and the storage electrode line 131 through the fourth and fifth contact holes 184 and 185 formed over the protective layer 180 and the gate insulating layer 140. I'm in contact. The sustain wiring connection leg 91 overlaps the metal piece 172. The sustain wiring connection leg 91 serves to electrically connect the entire sustain wiring on the lower substrate 110. In addition, since the sustain wiring connection leg 91 does not overlap the pixel electrode 190 and a voltage higher than the average voltage of the pixel electrode 190 is applied, a role of a gettering electrode that collects negative (-) ions impurities is also provided. do.

이러한 유지 배선 연결 다리(91)는 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(91)의 전기적 연결을 보조하기 위하여 형성한다.       This holding wiring connection bridge 91 can be used to repair the defect of the gate line 121 or the data line 171, if necessary, and the metal piece 172, when irradiating a laser for such repair, the gate line 121 And to maintain the electrical connection of the retaining wire connecting bridge (91).

보호층(180) 위에는 제1 및 제2 접촉 보조 부재(95, 97)가 형성되어 있다. 제1 접촉 보조 부재(95)는 보호층(180)과 게이트 절연층(140)에 걸쳐 형성되어 있는 제2 접촉구(182)를 통하여 게이트선(121)의 한쪽 끝단에 연결되어 있고, 제2 접촉 보조 부재(97)는 보호층(180)에 형성되어 있는 제3 접촉구(183)를 통하여 데이터선의 한쪽 끝단(179)에 연결되어 있다.        First and second contact auxiliary members 95 and 97 are formed on the passivation layer 180. The first contact auxiliary member 95 is connected to one end of the gate line 121 through a second contact hole 182 formed over the passivation layer 180 and the gate insulating layer 140. The contact auxiliary member 97 is connected to one end 179 of the data line through the third contact hole 183 formed in the protective layer 180.

색필터 표시판(2)은 투명한 절연 기판(210) 위에 빛샘을 방지하기 위한 블 랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색필터(230)가 형성되어 있다. 색필터(230)의 위에는 절개부(271, 272, 273)를 가지는 공통 전극(270)이 형성되어 있다.        The color filter panel 2 has a black matrix 220 formed on the transparent insulating substrate 210 to prevent light leakage. Red, green, and blue color filters 230 are formed on the black matrix 220. A common electrode 270 having cutouts 271, 272, and 273 is formed on the color filter 230.

공통 전극(270)의 절개부(271, 272, 273)는 화소 전극(190)의 사선 개구부(191, 193)를 가운데에 두고 양쪽으로 형성되어 있다. 이때 절개부는 화소 전극의 사선 개구부(191, 193)와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 굴절부를 포함한다. 그리고 굴절부는 세로 방향 굴절부와 가로 방향 굴절부를 포함한다. 이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.        The cutouts 271, 272, and 273 of the common electrode 270 are formed at both sides with the diagonal openings 191 and 193 of the pixel electrode 190 in the center. In this case, the cutout includes an oblique portion parallel to the diagonal openings 191 and 193 of the pixel electrode and a refraction portion overlapping the side of the pixel electrode 190. The refraction portion includes a longitudinal refraction portion and a horizontal refraction portion. When the thin film transistor array panel and the color filter display panel having the above structure are aligned and combined, and a liquid crystal material is injected and vertically aligned therebetween, the basic structure of the liquid crystal display according to the present invention is provided.

이러한 본 발명에 따른 액정 표시 장치에서 이온 불순물을 모으는(gathering) 과정은 다음과 같다. 게이트 배선 및 데이터 배선에 입력되는 신호에 따라 화소가 선택되면, 인가되는 전압에 의해 화소 내의 액정은 일정한 방향으로 배열되어 화소는 특정 색을 표현한다. 이때, 게이트 배선에 인가되는 전압은 첫 펄스를 제외하고 대부분 Voff 전위인 -0~-10V로 존재한다. 따라서 데이터 배선에 인가되는 전압 0V~10V의 평균 전압인 5V보다 낮기 때문에 (+)극성을 갖는 이온이 노출된 게이트 배선으로 모이게 된다. 또한, 유지 전극 배선에는 일정한 전압, 즉 평균 전압인 5V보다 높은 5.5~10V 중 일정한 값의 전압이 인가된다. 따라서 유지 전극 배선은 다른 부분에 인가되는 전압보다 전위가 높기 때문에 (-)극성을 갖는 이온이 노출된 유지 전극 배선으로 모이게 된다.        In the liquid crystal display according to the present invention, a process of collecting ionic impurities is as follows. When the pixel is selected according to the signal input to the gate wiring and the data wiring, the liquid crystal in the pixel is arranged in a constant direction by the applied voltage so that the pixel expresses a specific color. At this time, the voltage applied to the gate wiring exists mostly at -0 to -10V, which is a Voff potential except for the first pulse. Therefore, since it is lower than 5V, which is an average voltage of voltages 0V to 10V applied to the data wiring, ions having positive polarity are collected in the exposed gate wiring. In addition, a constant voltage, that is, a voltage having a constant value among 5.5 to 10 V higher than the average voltage of 5 V is applied to the sustain electrode wiring. Therefore, since the sustain electrode wiring has a higher potential than the voltage applied to the other portion, the ions having negative polarity are collected in the exposed storage electrode wiring.                     

기 설명된 바와 같이 화소내에 다른 극성을 가지는 이온 불순물이 존재하더라도 각각의 이온이 게이트 배선 및 유지 전극 배선으로 이동하기 때문에 잔상이 발생하지 않는다. 유지 전극 배선은 개구부 근처에 위치하는 액정의 배향에 영향을 주지 않기 때문에 화소 전압의 평균값보다 높게 인가하더라도 화질에 전혀 영향을 주지 않는다.        As described above, even if ionic impurities having different polarities exist in the pixel, afterimages do not occur because the respective ions move to the gate wiring and the sustain electrode wiring. Since the sustain electrode wiring does not affect the alignment of the liquid crystal located near the openings, the sustain electrode wiring does not affect the image quality at all even when applied higher than the average value of the pixel voltages.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.        Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상 설명한 바와 같이, 본 발명에 따른 박막 트랜지스터 표시판의 유지 전극 배선에 인가되는 전압을 높이면 화소내에 존재하는 이온 불순물을 제거할 수 있어 잔상이 발생하지 않는 고품질의 액정 표시 장치를 제공할 수 있다.
As described above, by increasing the voltage applied to the sustain electrode wiring of the thin film transistor array panel according to the present invention, an ion impurity present in the pixel can be removed and a high quality liquid crystal display device with no afterimage can be provided.

Claims (5)

제1 절연 기판,       First insulating substrate, 상기 제1 절연 기판 위에 형성되어 있으며 게이트 전극을　가지는　게이트선을 포함하는 게이트 배선　및 유지 전극 배선,       A gate wiring and a sustain electrode wiring formed on the first insulating substrate and including a gate line having a gate electrode; 상기 게이트 배선 및 유지 전극 배선 위에 형성되어 있는 게이트 절연층,       A gate insulating layer formed on the gate wiring and sustain electrode wiring; 상기 게이트 절연층 위에 형성되어 있는 반도체층,       A semiconductor layer formed on the gate insulating layer, 상기 반도체층 위에 형성되어 있는 저항성 접촉층,       An ohmic contact layer formed on the semiconductor layer, 상기 저항성 접촉층 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선 및 드레인 전극을 포함하는 데이터 배선,       A data line formed on the ohmic contact layer and including a data line and a drain electrode crossing the gate line; 상기 데이터 배선 위에 형성되어 있는 보호층,       A protective layer formed on the data line, 상기 보호층 위에 형성되어 있고 상기 드레인 전극과 연결되어 있는 화소 전극,       A pixel electrode formed on the protective layer and connected to the drain electrode, 상기 제1 절연 기판과 대향하는 제2 절연 기판,       A second insulating substrate facing the first insulating substrate, 상기 제2 절연 기판 위에 형성되어 있으며 화소 영역을 구획하는 블랙 매트릭스,       A black matrix formed on the second insulating substrate and partitioning the pixel region; 상기 화소 영역 각각에 형성되어 있는 색필터,       A color filter formed in each of the pixel regions; 상기 색필터 위에 형성되어 있는 공통 전극을 포함하고,        A common electrode formed on the color filter; 상기 유지 전극 배선의 일부분은 상기 화소 전극과 중첩되지 않으며 상기 유지 전극 배선에 인가되는 전압은 상기 데이터 배선에 인가되는 전압의 평균보다 높은 액정 표시 장치.       A portion of the sustain electrode wiring does not overlap the pixel electrode, and the voltage applied to the sustain electrode wiring is higher than an average of the voltages applied to the data wiring. 제1항에서,       In claim 1, 상기 보호층 위에 형성되어 있으며, 서로 다른 화소 전극 영역의 유지 전극 배선을 연결하는 유지 배선 연결 다리를 더 포함하는 액정 표시 장치.       And a storage wiring connecting bridge formed on the passivation layer and connecting the storage electrode wirings of the different pixel electrode regions. 제1항에서,       In claim 1, 상기 유지 전극 배선에 인가되는 전압은 5.5~10V인 액정 표시 장치.       The voltage applied to the sustain electrode wiring is 5.5 to 10V. 제1항에서,       In claim 1, 상기 화소 영역 밖에 위치하는 게이트선의 한쪽 끝단은　상기 화소 영역 내에 위치하는 게이트선보다 폭이 확장된 게이트 패드를 포함하는 액정 표시 장치.One end of the gate line positioned outside the pixel region may include a gate pad having a width wider than that of the gate line positioned in the pixel region. 제1항에서,       In claim 1, 상기 화소 영역 밖에 위치하는 데이터선의 한쪽 끝단은　상기 화소 영역 내에 위치하는 데이터선보다 폭이 확장된　데이터 패드를 포함하는 액정 표시 장치.One end of the data line located outside the pixel area includes a data pad having a width wider than a data line located in the pixel area.
KR1020030005251A 2003-01-27 2003-01-27 Liquid crystal display KR100929669B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030005251A KR100929669B1 (en) 2003-01-27 2003-01-27 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030005251A KR100929669B1 (en) 2003-01-27 2003-01-27 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20040068734A KR20040068734A (en) 2004-08-02
KR100929669B1 true KR100929669B1 (en) 2009-12-03

Family

ID=37357777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030005251A KR100929669B1 (en) 2003-01-27 2003-01-27 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100929669B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091118A (en) * 2000-03-13 2001-10-23 윤종용 A liquid crystal display and a thin film transistor array panel for the same
KR20020064304A (en) * 2000-08-30 2002-08-07 마츠시타 덴끼 산교 가부시키가이샤 Liquid crystal screen display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091118A (en) * 2000-03-13 2001-10-23 윤종용 A liquid crystal display and a thin film transistor array panel for the same
KR20020064304A (en) * 2000-08-30 2002-08-07 마츠시타 덴끼 산교 가부시키가이샤 Liquid crystal screen display

Also Published As

Publication number Publication date
KR20040068734A (en) 2004-08-02

Similar Documents

Publication Publication Date Title
KR101623160B1 (en) Liquid crystal display
US7956945B2 (en) Array substrate for liquid crystal display device
US8045083B2 (en) Liquid crystal display
US8400588B2 (en) Liquid crystal display
US8098358B2 (en) Liquid crystal display
US8493523B2 (en) Liquid crystal display with two sub-pixel regions and a storage capacitor
US7167225B2 (en) Liquid crystal display with side electrodes coplanar with the pixel electrodes
US9612464B2 (en) Liquid crystal display
KR20080018773A (en) Liquid crystal display device
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR20110041139A (en) Liquid crystal display and fabrication method thereof
KR20040062139A (en) Iquid crystal display device and repair methode of the same
US8582044B2 (en) Liquid crystal display and repairing method thereof
US8432501B2 (en) Liquid crystal display with improved side visibility
US20150168751A1 (en) Liquid crystal display
KR20150085349A (en) Display apparatus and fabrication method thereof
KR101007206B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
KR20080050704A (en) Array substrate and display panel having the same
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
KR20090126764A (en) Display substrate, method for manufacturing the display substrate and display device having the display substrate
KR100929669B1 (en) Liquid crystal display
KR102294632B1 (en) Fringe field switching mode liquid crystal display device
KR20110084707A (en) Liquid crystal display and repari method thereof
KR20120036184A (en) Thin film transtistor array panel and liquid crystal display
KR20070073171A (en) Display substrate and liquid crystal display panel having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 11