KR100928861B1 - 무선 통신을 위한 터보 디코딩 방법 및 장치 - Google Patents
무선 통신을 위한 터보 디코딩 방법 및 장치 Download PDFInfo
- Publication number
- KR100928861B1 KR100928861B1 KR1020047004394A KR20047004394A KR100928861B1 KR 100928861 B1 KR100928861 B1 KR 100928861B1 KR 1020047004394 A KR1020047004394 A KR 1020047004394A KR 20047004394 A KR20047004394 A KR 20047004394A KR 100928861 B1 KR100928861 B1 KR 100928861B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- nodes
- symbol
- communication
- state
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
Claims (25)
- 통신 시스템에서, 채널을 통해 송신된 터보 인코딩된 데이터 심볼들의 시퀀스를 디코딩하는 방법으로서,수신된 채널 출력에 기초하여 채널 노드 (Rx, Ry, Rz) 를 갱신하는 단계;상기 채널 노드 (Rx, Ry, Rz) 과 통신하는 심볼 노드 (Xi, Yi 및 Zk) 로부터의 발신 메시지를 초기화하는 단계; 및트리거링 스케줄에 따라, 서로 다른 시간 인스턴스들과 연관되는 계산 노드들 (C 및 D) 의 갱신을 트리거링하는 단계로서, 계산 노드 (Ci) 는 상기 심볼 노드 (Xi 및 Yi) 와 통신하고 있으며 계산 노드 (Dk) 는 상기 심볼 노드 (Xi 및 Zk) 와 통신하고 있는, 상기 트리거링하는 단계를 포함하고,상기 트리거링 스케줄은 서로 다른 시간 인스턴스들에서 본질적으로 동시에 상기 계산 노드들 (C 및 D) 을 트리거링하는 것을 포함하며,상기 첨자 "i" 및 "k"는 디코딩 프로세스에서의 시간 인스턴스들을 지칭하는, 디코딩 방법.
- 제 1 항에 있어서,상기 계산 노드 (Ci) 는 제 1 구성 코드와 연관된 상태 노드들 (Si 및 Si-1) 과 통신하고, 상기 계산 노드 (Dk) 는 제 2 구성 코드와 연관된 상태 노드들 (σk 및 σk-1) 과 통신하며, 상기 제 1 및 제 2 구성 코드는 상기 인코딩된 데이터 심볼들의 시퀀스를 인코딩하는데 사용되는 상기 통신 시스템에서의 터보 코드와 연관되 는, 디코딩 방법.
- 제 1 항에 있어서,상기 계산 노드들 (C 및 D) 의 갱신을 트리거링하는 단계를 한 번 이상 반복한 후에, 상기 심볼 노드 (Xi) 에서 심볼 (Xi) 의 값을 심볼 (Xi) 의 디코딩된 값으로 받아들이는 단계를 더 포함하는, 디코딩 방법.
- 삭제
- 삭제
- 통신 시스템에서, 채널을 통해 송신된 터보 인코딩된 데이터 심볼들의 시퀀스를 디코딩하는 방법으로서,수신된 채널 출력에 기초하여 채널 노드 (Rx, Ry, Rz) 를 갱신하는 단계;상기 채널 노드 (Rx, Ry, Rz) 과 통신하는 심볼 노드 (Xi, Yi 및 Zk) 로부터의 발신 메시지를 초기화하는 단계; 및트리거링 스케줄에 따라, 서로 다른 시간 인스턴스들과 연관되는 계산 노드들 (C 및 D) 의 갱신을 트리거링하는 단계로서, 계산 노드 (Ci) 는 상기 심볼 노드 (Xi 및 Yi) 와 통신하고 있으며 계산 노드 (Dk) 는 상기 심볼 노드 (Xi 및 Zk) 와 통신하고 있는, 상기 트리거링하는 단계를 포함하고,시간 인스턴스들에서의 상기 계산 노드 (C; C0, C1, C2, ..., CN) 를 2 이상의 서브세트로 파티션닝하는 단계를 더 포함하며,상기 트리거링 스케줄은 각 서브세트마다 서로 다른 시간 인스턴스들에서의 시퀀스로 계산 노드들 (C) 의 갱신을 트리거링하는 것을 포함하며,서로 다른 시간 인스턴스들에서의 계산 노드 (C) 의 상기 2 이상의 서브세트들의 상기 트리거링은 동시에 발생하고,상기 첨자 "i" 및 "k"는 디코딩 프로세스에서의 시간 인스턴스들을 지칭하는, 디코딩 방법.
- 제 6 항에 있어서,상기 갱신을 트리거링하는 것을 위해 각 서브세트마다 서로 다른 시간 인스턴스들에서의 상기 시퀀스를 결정하는 단계를 더 포함하는, 디코딩 방법.
- 삭제
- 제 6 항에 있어서,서로 다른 시간 인스턴스에서의 계산 노드 (C; C0, C1, C2, ..., CN) 의 상기 2 이상의 서브세트들은 하나 이상의 공통 계산 노드 시간 인스턴스를 가지는, 디코딩 방법.
- 제 6 항에 있어서,서로 다른 시간 인스턴스에서의 계산 노드 (D; D0, D1, D2, ..., DN) 를 2 이상의 서브세트들로 파티션닝하는 단계를 더 포함하며,상기 트리거링 스케줄은 각 서브세트마다 서로 다른 시간 인스턴스들에서 계산 노드들 (D) 을 시퀀스로 트리거링하는 것을 포함하는, 디코딩 방법.
- 제 10 항에 있어서,상기 갱신을 트리거링하는 것을 위해 각 서브세트마다 서로 다른 시간 인스턴스들에서의 상기 시퀀스를 결정하는 단계를 더 포함하는, 디코딩 방법.
- 제 10 항에 있어서,서로 다른 시간 인스턴스들에서의 계산 노드 (D) 의 상기 2 이상의 서브세트들의 상기 트리거링은 동시에 발생하는, 디코딩 방법.
- 제 10 항에 있어서,시간 인스턴스들에서의 계산 노드 (D; D0, D1, D2, ..., DN) 의 상기 서브세트들은 하나 이상의 공통 계산 노드 시간 인스턴스를 가지는, 디코딩 방법.
- 제 1 항에 있어서,상기 갱신하는 단계는 출력 메시지를 생성하도록 착신 메시지를 합하는 단계 및 갱신을 위해 상기 출력 메시지를 출력하는 단계를 포함하는, 디코딩 방법.
- 제 1 항에 있어서,상기 수신된 채널 출력에 기초하여 상기 채널 노드 (Rx, Ry, Rz) 를 갱신하는 단계는,상기 채널 노드 (Rx) 에서, 심볼 (Xi) 과 연관된 상기 채널 출력을 수신하는 단계;상기 채널 노드 (Ry) 에서, 심볼 (Yi) 과 연관된 상기 채널 출력을 수신하는 단계;상기 채널 노드 (Rz) 에서, 심볼 (Zk) 과 연관된 상기 채널 출력을 수신하는 단계;상기 채널 노드 (Rx) 로부터 상기 심볼 노드 (Xi) 로, 상기 수신된 채널 출력에 기초하여 상기 심볼 (Xi) 의 가능성 (likelihood) 을 패싱하는 단계;상기 채널 노드 (Ry) 로부터 상기 심볼 노드 (Yi) 로, 상기 수신된 채널 출력에 기초하여 상기 심볼 (Yi) 의 가능성을 패싱하는 단계; 및상기 채널 노드 (Rz) 로부터 상기 심볼 노드 (Zk) 로, 상기 수신된 채널 출력에 기초하여 상기 심볼 (Zk) 의 가능성을 패싱하는 단계를 포함하는, 디코딩 방법.
- 제 1 항에 있어서,상기 심볼 노드들 (Xi, Yi, Zk) 로부터의 발신 메시지들을 초기화하는 단계는,상기 심볼 노드 (Xi) 에서의 착신 메시지들의 합에 기초하는 메시지를, 상기 심볼 노드 (Xi) 로부터 상기 계산 노드 (C) 의 상기 계산 노드 (Ci) 로 패싱하는 단계;상기 심볼 노드 (Xi) 에서의 착신 메시지들의 합에 기초하는 메시지를, 상기 심볼 노드 (Xi) 로부터 상기 계산 노드 (D) 의 상기 계산 노드 (Dk) 로 패싱하는 단계;상기 데이터 심볼 (Yi) 의 가능성에 기초하는 메시지를, 상기 심볼 노드 (Yi) 로부터 상기 계산 노드 (Ci) 로 패싱하는 단계; 및상기 데이터 심볼 (Zk) 의 가능성에 기초하는 메시지를 상기 심볼 노드 (Zk) 로부터 상기 계산 노드 (Dk) 로 패싱하는 단계를 포함하는, 디코딩 방법.
- 제 1 항에 있어서,상기 데이터의 시퀀스는 "N"개의 심볼들을 포함하고, 상기 시퀀스에서의 각 심볼은 상기 첨자 "i" 또는 "k" 중 어느 하나에 의해 식별되는, 디코딩 방법.
- 채널을 통해 통신되는 터보 인코딩된 데이터 심볼들의 시퀀스를 디코딩하는 장치로서,채널 출력을 수신하기 위한 채널 노드들 (Rx, Ry, Rz);상기 채널 노드들 (Rx, Ry, Rz) 과 통신하는 심볼 노드들 (Xi, Yi, Zk);터보 코드에서 제 1 구성 코드와 연관된 상태 노드들 (Si 및 Si-1);상기 터보 코드에서 제 2 구성 코드와 연관된 상태 노드들 (σk 및 σk-1);상기 심볼 노드들 (Xi 및 Yi) 과 통신하는 계산 노드 (Ci);상기 심볼 노드들 (Xi 및 Zk) 과 통신하는 계산 노드 (Dk) 로서, 상기 계산 노드 (Ci) 는 상기 상태 노드들 (Si 및 Si-1) 와 통신하고 상기 계산 노드 (Dk) 는 상기 상태 노드들 (σk 및 σk-1) 와 통신하는, 상기 계산 노드 (Dk);상기 상태 노드 (Si) 와 통신하는 계산 노드 (Ci+1);상기 상태 노드 (Si-1) 와 통신하는 계산 노드 (Ci-1);상기 상태 노드 (σk) 와 통신하는 계산 노드 (Dk+1); 및상기 상태 노드 (σk+1) 와 통신하는 계산 노드 (Dk-1) 를 포함하며,서로 다른 시간 인스턴스들에서 계산 노드들 (C 및 D) 은 갱신 트리거링 스케줄에 따른 갱신을 위해 구성되고,상기 갱신 트리거링 스케줄은 서로 다른 시간 인스턴스들에서 본질적으로 동시에 상기 계산 노드들 (C 및 D) 을 트리거링하는 것을 포함하며,상기 첨자 "i" 및 "k"는 디코딩 프로세스에서의 시간 인스턴스들을 지칭하는, 디코딩 장치.
- 삭제
- 채널을 통해 통신되는 터보 인코딩된 데이터 심볼들의 시퀀스를 디코딩하는 장치로서,채널 출력을 수신하기 위한 채널 노드들 (Rx, Ry, Rz);상기 채널 노드들 (Rx, Ry, Rz) 과 통신하는 심볼 노드들 (Xi, Yi, Zk);터보 코드에서 제 1 구성 코드와 연관된 상태 노드들 (Si 및 Si-1);상기 터보 코드에서 제 2 구성 코드와 연관된 상태 노드들 (σk 및 σk-1);상기 심볼 노드들 (Xi 및 Yi) 과 통신하는 계산 노드 (Ci);상기 심볼 노드들 (Xi 및 Zk) 과 통신하는 계산 노드 (Dk) 로서, 상기 계산 노드 (Ci) 는 상기 상태 노드들 (Si 및 Si-1) 와 통신하고 상기 계산 노드 (Dk) 는 상기 상태 노드들 (σk 및 σk-1) 와 통신하는, 상기 계산 노드 (Dk);상기 상태 노드 (Si) 와 통신하는 계산 노드 (Ci+1);상기 상태 노드 (Si-1) 와 통신하는 계산 노드 (Ci-1);상기 상태 노드 (σk) 와 통신하는 계산 노드 (Dk+1); 및상기 상태 노드 (σk+1) 와 통신하는 계산 노드 (Dk-1) 를 포함하며,서로 다른 시간 인스턴스들에서 계산 노드들 (C 및 D) 은 갱신 트리거링 스케줄에 따른 갱신을 위해 구성되고,상기 갱신 트리거링 스케줄은 2 이상의 서브세트들의 파티션닝된 계산 노드들 (C0, C1, C2, ..., CN ) 에서 시퀀스로, 그리고 2 이상의 서브세트들의 파티션닝된 계산 노드들 (D0, D1, D2, ..., DN) 에서 시퀀스로 갱신을 트리거링하는 것을 포함하며,서로 다른 시간 인스턴스들에서의 계산 노드 (C) 의 상기 2 이상의 서브세트들의 상기 트리거링은 동시에 발생하고, 서로 다른 시간 인스턴스들에서의 계산 노드 (D) 의 상기 2 이상의 서브세트들의 상기 트리거링은 동시에 발생하며,상기 첨자 "i" 및 "k"는 디코딩 프로세스에서의 시간 인스턴스들을 지칭하는, 디코딩 장치.
- 제 18 항에 있어서,상기 데이터의 시퀀스는 "N"개의 심볼들을 포함하고, 상기 시퀀스에서의 각 심볼은 상기 상태 노드들 및 상기 계산 노드들에 사용되는 첨자에 대응하는 상기 첨자 "i" 또는 "k" 중 어느 하나에 의해 식별되는, 디코딩 장치.
- 채널을 통해 통신하기 위한 터보 인코딩된 데이터 심볼들의 시퀀스를 디코딩하도록 구성된 프로세서로서,채널 출력을 수신하기 위한 채널 노드들 (Rx, Ry, Rz);상기 채널 노드들 (Rx, Ry, Rz) 와 통신하는 심볼 노드들 (Xi, Yi, Zk);터보 코드에서 제 1 구성 코드와 연관된 상태 노드들 (Si 및 Si-1);상기 터보 코드에서 제 2 구성 코드와 연관된 상태 노드들 (σk 및 σk-1);상기 심볼 노드들 (Xi 및 Yi) 와 통신하는 계산 노드 (Ci);상기 심볼 노드들 (Xi 및 Zk) 와 통신하는 계산 노드 (Dk) 로서, 상기 계산 노드 (Ci) 는 상기 상태 노드들 (Si 및 Si-1) 와 통신하고 상기 계산 노드 (Dk) 는 상기 상태 노드들 (σk 및 σk-1) 와 통신하는, 상기 계산 노드 (Dk);상기 상태 노드 (Si) 와 통신하는 계산 노드 (Ci+1);상기 상태 노드 (Si-1) 와 통신하는 계산 노드 (Ci-1);상기 상태 노드 (σk) 와 통신하는 계산 노드 (Dk+1); 및상기 상태 노드 (σk+1) 와 통신하는 계산 노드 (Dk-1) 를 포함하며,서로 다른 시간 인스턴스들에서 계산 노드들 (C 및 D) 은 갱신 트리거링 스케줄에 따른 갱신을 위해 구성되고,상기 트리거링 스케줄은 서로 다른 시간 인스턴스들에서 본질적으로 동시에 상기 계산 노드들 (C 및 D) 을 트리거링하는 것을 포함하며,상기 첨자 "i" 및 "k"는 디코딩 프로세스에서의 시간 인스턴스들을 지칭하는, 프로세서.
- 삭제
- 제 22 항에 있어서,데이터 상기 시퀀스는 "N"개의 심볼들을 포함하고, 상기 시퀀스에서의 각 심볼은 상기 상태 노드들 및 상기 계산 노드들에 사용되는 첨자에 대응하는 상기 첨자 "i" 또는 "k" 중 어느 하나에 의해 식별되는, 프로세서.
- 채널을 통해 통신하는 터보 인코딩된 데이터 심볼들의 시퀀스를 디코딩하는 장치로서,채널 출력을 수신하는 채널 노드들 (Rx, Ry, Rz) 을 위한 수단;상기 채널 노드들 (Rx, Ry, Rz) 과 통신하는 심볼 노드들 (Xi, Yi, Zk) 을 위한 수단;터보 코드에서 제 1 구성 코드와 연관되는 상태 노드들 (Si 및 Si-1) 을 위한 수단;상기 터보 코드에서 제 2 구성 코드와 연관되는 상태 노드들 (σk 및 σk-1) 을 위한 수단;상기 심볼 노드들 (Xi 및 Yi) 과 통신하는 계산 노드 (Ci) 를 위한 수단;상기 심볼 노드들 (Xi 및 Zk) 과 통신하는 계산 노드 (Dk) 를 위한 수단으로서, 상기 계산 노드 (Ci) 는 상기 상태 노드들 (Si 및 Si-1) 과 통신하고 상기 계산 노드 (Dk) 는 상기 상태 노드들 (σk 및 σk-1) 과 통신하는, 상기 계산 노드 (Dk) 를 위한 수단;상기 상태 노드 (Si) 와 통신하는 계산 노드 (Ci+1) 를 위한 수단;상기 상태 노드 (Si-1) 와 통신하는 계산 노드 (Ci-1) 를 위한 수단;상기 상태 노드 (σk) 와 통신하는 계산 노드 (Dk+1) 를 위한 수단; 및상기 상태 노드 (σk+1) 와 통신하는 계산 노드 (Dk-1) 를 위한 수단을 포함하며,서로 다른 시간 인스턴스들에서 계산 노드들 (C 및 D) 은 갱신 트리거링 스케줄에 따른 갱신을 위해 구성되고,상기 갱신 트리거링 스케줄은 서로 다른 시간 인스턴스들에서 본질적으로 동시에 상기 계산 노드들 (C 및 D) 을 트리거링하는 것을 포함하며,상기 첨자 "i" 및 "k"는 디코딩 프로세스에서의 시간 인스턴스들을 지칭하는, 디코딩 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/965,518 | 2001-09-25 | ||
US09/965,518 US7489744B2 (en) | 2001-09-25 | 2001-09-25 | Turbo decoding method and apparatus for wireless communications |
PCT/US2002/030384 WO2003028222A2 (en) | 2001-09-25 | 2002-09-24 | Turbo decoding method and apparatus for wireless communications |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040039418A KR20040039418A (ko) | 2004-05-10 |
KR100928861B1 true KR100928861B1 (ko) | 2009-11-30 |
Family
ID=25510087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047004394A KR100928861B1 (ko) | 2001-09-25 | 2002-09-24 | 무선 통신을 위한 터보 디코딩 방법 및 장치 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7489744B2 (ko) |
EP (1) | EP1433262A2 (ko) |
JP (1) | JP4116554B2 (ko) |
KR (1) | KR100928861B1 (ko) |
CN (1) | CN1602589B (ko) |
AU (1) | AU2002334666A1 (ko) |
BR (1) | BR0212766A (ko) |
TW (1) | TW577211B (ko) |
WO (1) | WO2003028222A2 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7634710B2 (en) * | 2005-03-25 | 2009-12-15 | Teranetics, Inc. | Efficient decoding |
US8098774B1 (en) * | 2007-06-15 | 2012-01-17 | Marvell International Ltd. | Methods and apparatus for providing a ML decoding pipeline for QPSK MIMO OFDM receivers |
US11018795B2 (en) * | 2014-09-29 | 2021-05-25 | The Regents Of The University Of California | Methods and apparatus for coding for interference network |
CN117336128A (zh) * | 2023-10-12 | 2024-01-02 | 青岛柯锐思德电子科技有限公司 | 一种bpm-bpsk接收机位置解调软判决方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2675971B1 (fr) * | 1991-04-23 | 1993-08-06 | France Telecom | Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants. |
US5442627A (en) | 1993-06-24 | 1995-08-15 | Qualcomm Incorporated | Noncoherent receiver employing a dual-maxima metric generation process |
DE19526416A1 (de) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation |
US6023783A (en) * | 1996-05-15 | 2000-02-08 | California Institute Of Technology | Hybrid concatenated codes and iterative decoding |
US5933462A (en) | 1996-11-06 | 1999-08-03 | Qualcomm Incorporated | Soft decision output decoder for decoding convolutionally encoded codewords |
US6292918B1 (en) | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
US6304996B1 (en) * | 1999-03-08 | 2001-10-16 | General Electric Company | High-speed turbo decoder |
US6754290B1 (en) * | 1999-03-31 | 2004-06-22 | Qualcomm Incorporated | Highly parallel map decoder |
US6307901B1 (en) * | 2000-04-24 | 2001-10-23 | Motorola, Inc. | Turbo decoder with decision feedback equalization |
US6829313B1 (en) * | 2000-07-17 | 2004-12-07 | Motorola, Inc. | Sliding window turbo decoder |
US7415079B2 (en) * | 2000-09-12 | 2008-08-19 | Broadcom Corporation | Decoder design adaptable to decode coded signals using min* or max* processing |
US6393076B1 (en) * | 2000-10-11 | 2002-05-21 | Motorola, Inc. | Decoding of turbo codes using data scaling |
US20030123563A1 (en) * | 2001-07-11 | 2003-07-03 | Guangming Lu | Method and apparatus for turbo encoding and decoding |
-
2001
- 2001-09-25 US US09/965,518 patent/US7489744B2/en not_active Expired - Fee Related
-
2002
- 2002-09-24 BR BRPI0212766-0A patent/BR0212766A/pt unknown
- 2002-09-24 AU AU2002334666A patent/AU2002334666A1/en not_active Abandoned
- 2002-09-24 KR KR1020047004394A patent/KR100928861B1/ko active IP Right Grant
- 2002-09-24 EP EP02799628A patent/EP1433262A2/en not_active Withdrawn
- 2002-09-24 WO PCT/US2002/030384 patent/WO2003028222A2/en active Application Filing
- 2002-09-24 JP JP2003531618A patent/JP4116554B2/ja not_active Expired - Fee Related
- 2002-09-24 CN CN028233352A patent/CN1602589B/zh not_active Expired - Fee Related
- 2002-09-25 TW TW091122021A patent/TW577211B/zh active
Non-Patent Citations (2)
Title |
---|
A High-Speed MAP Architecture with Optimized Memory Size and Power Consumption, IEEE, 2000-10, Pages 265~274. |
Implementation and performance of a turbo/map decoder, SATELLITE COMMUNICATION, 1998. |
Also Published As
Publication number | Publication date |
---|---|
EP1433262A2 (en) | 2004-06-30 |
AU2002334666A1 (en) | 2003-04-07 |
US7489744B2 (en) | 2009-02-10 |
WO2003028222A2 (en) | 2003-04-03 |
US20030058969A1 (en) | 2003-03-27 |
JP2005528811A (ja) | 2005-09-22 |
CN1602589A (zh) | 2005-03-30 |
BR0212766A (pt) | 2006-05-23 |
JP4116554B2 (ja) | 2008-07-09 |
TW577211B (en) | 2004-02-21 |
CN1602589B (zh) | 2011-04-20 |
KR20040039418A (ko) | 2004-05-10 |
WO2003028222A3 (en) | 2003-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3998723B2 (ja) | 畳み込み符号化された符号語を復号化するためのソフト判定出力 | |
US6484285B1 (en) | Tailbiting decoder and method | |
US5537444A (en) | Extended list output and soft symbol output viterbi algorithms | |
EP0907256B1 (en) | Apparatus for convolutional self-doubly orthogonal encoding and decoding | |
KR20000067966A (ko) | 비동일 에러 보호를 갖는 통신 신호를 검출하는 방법 및 장치 | |
US8358713B2 (en) | High throughput and low latency map decoder | |
US20130007568A1 (en) | Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program | |
KR100928861B1 (ko) | 무선 통신을 위한 터보 디코딩 방법 및 장치 | |
CA2404348A1 (en) | Slotted mode decoder state metric initialization | |
US6507619B1 (en) | Decoding system and method for digital communications | |
CN114430279B (zh) | 一种列表维特比译码方法、装置、译码器和存储介质 | |
JP3823731B2 (ja) | 誤り訂正復号器 | |
US7170946B2 (en) | System and method for reviving catastrophic codes | |
RU2301492C2 (ru) | Способ передачи голосовых данных в цифровой системе радиосвязи и устройство для его осуществления | |
EP1565992A1 (en) | Erasure determination procedure for fec decoding | |
US7225392B2 (en) | Error correction trellis coding with periodically inserted known symbols | |
US20110202819A1 (en) | Configurable Error Correction Encoding and Decoding | |
KR100317377B1 (ko) | 변복조 시스템의 부호화 및 복호화 장치 | |
JP4991481B2 (ja) | 反復復号装置及び反復復号方法 | |
Pukkila | Source and Channel Encoder and Decoder Modeling | |
JP2001326577A (ja) | 直接連接畳込み符号器、及び、直接連接畳込み符号化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121030 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131030 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170929 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 11 |