CN1602589B - 用于无线通信的turbo解码方法、装置和处理器 - Google Patents

Abstract

在通信系统10内，一种方法和装置对经turbo编码的数据码元序列进行解码。信道节点R_x、R_y和R_z根据信道输出被更新，且初始化来自码元节点(701、707、708)的流出消息。码元节点(701、707、708)与信道节点R_x、R_y和R_z通信。在不同时刻对计算节点C(704)和D(706)的更新是根据触发调度而实现。

Description

用于无线通信的TURBO解码方法、装置和处理器

领域 

本发明涉及通信领域，尤其涉及无线通信。 

背景 

差错控制编码提供了数据码元序列通信内的冗余，这些码元在接收端被用于在有噪声和干扰的情况下重新生成原始数据码元序列。带有维特比解码器的卷积编码被广泛用于在CDMA无线通信系统中功率有限信道和干扰受限信道上可靠的通信。一类新的称为turbo码的纠错码提供了优于经典编码的性能的增加。接收器处的turbo码的解码过程涉及迭代算法，这对于计算机而言是复杂而且计算强度很大的。 

因此，本领域内需要一种使用turbo码的通信系统内经改善的解码器。 

概述 

在通信系统内，一种方法和装置提供了对经turbo编码的数据码元序列解码的方法和装置。本发明的各个方面用包含各个节点和连接分支的图示表出。节点具有包括信道节点、码元节点、状态节点和计算节点的不同类型。分支连接节点，使得消息能从一个节点流到另一个节点。节点和分支可能通过软件、硬件或两者的组合实现。一个节点可能通过发送带有基于进入消息值的值的流出消息而被更新。在一实施例中，信道节点R_X、R_Y和R_Z根据接收到的信道输出和来自码元节点的流出消息经初始化而经更新。码元节点与信道节点R_X、R_Y和R_Z通信。计算节点C和D的更新根据触发调度而实现。在一实施例中，计算节点C和D的更新同时对于所有可能的时间实例而被触发。触发调度可能经重复以获得一个或多个解码过程的迭代。在一到多次迭代后，码元节点持有经解码的码元的值。结果是解码过程有效、准确并迅速地得到了实现。 

根据本发明的一个方面，提出了一种在通信系统中用于对在信道上发送的经turbo编码的数据码元序列解码的方法，其特征在于包括：根据接收到的信道输出更新信道节点R_x、R_y和R_z；初始化来自码元X_i节点、码元Y_i节点和码元Z_k节点的 流出消息，其中所述码元X_i节点、码元Y_i节点和码元Z_k节点与所述的信道节点R_x、R_y和R_z通信；以及根据触发调度，触发与不同时刻相关的计算节点C_i和D_k的更新，其中计算节点C_i与所述的码元X_i节点和码元Y_i节点通信，且计算节点D_k与所述的码元X_i节点和码元Z_k节点通信；其中，所述计算节点C_i与和第一组成编码相关的状态节点S_i和S_i-1通信，且所述的计算节点D_k与和第二组成编码相关的状态节点σ_k和σ_k-1通信，其中所述的第一和第二组成编码与用于对所述的编码后数据码元序列进行编码的所述通信系统内的turbo码相关。 

根据本发明的另一个方面，提出了一种对在信道上通信的经turbo编码的数据码元序列解码的装置，其特征在于包括：信道节点R_x、R_y和R_z，用于接收信道输出；码元X_i节点、码元Y_i节点和码元Z_k节点，与所述信道节点R_x、R_y和R_z通信；状态节点S_i和S_i-1，与turbo码内的第一组成编码相关；状态节点σ_k和σ_k-1，与所述turbo码内的第二组成编码相关；计算节点G_i，与所述码元X_i节点和码元Y_i节点通信；以及计算节点D_k，与所述的码元X_i节点和码元Z_k节点通信，其中所述的计算节点C_i与所述的状态节点S_i和S_i-1通信，且所述的计算节点D_k与所述的状态节点σ_k和σ_k-1通信；计算节点C_i+1，与所述状态节点S_i通信；计算节点C_i-1，与所述的状态节点S_i-1通信；计算节点D_k+1，与所述的状态节点σ_k通信；以及计算节点D_k-1，与所述的状态节点σ_k+1通信，其中在不同时刻的计算节点C_i和D_k被配置为用于根据更新触发调度的更新。 

根据本发明的还有一个方面，提出了一处理器，用于在信道上对经turbo编码的数据码元序列解码，其特征在于包括：信道节点R_x、R_y和R_z，用于接收信道输出；码元X_i节点、码元Y_i节点和码元Z_k节点，与所述信道节点R_x、R_y和R_z通信；状态节点S_i和S_i-1，与turbo编码内的第一组成编码相关；状态节点σ_k和σ_k-1，与所述turbo编码内的第二组成编码相关；计算节点C_i，与所述码元X_i节点和码元Y_i节点通信；以及计算节点D_k，与所述的码元X_i节点和码元Z_k节点通信，其中所述的计算节点C_i与所述的状态节点S_i和S_i-1通信，且所述的计算节点D_k与所述的状态节点σ_k和σ_k-1通信；计算节点C_i+1，与所述状态节点S_i通信；计算节点C_i-1，与所述的状态节点S_i-1通信；计算节点D_k+1，与所述的状态节点σ_k通信；以及计算节点D_k-1，与所述的状态节点σ_k+1通信，其中在不同时刻的计算节点C_i和D_k被配置为根据更新触发调度来更新。 

根据本发明的还有一个方面，提出了一种用于对在信道上通信的经turbo编码的数据码元序列解码的装置，其特征在于包括：信道节点R_x、R_y和R_z的装置， 用于接收信道输出；码元X_i节点、码元Y_i节点和码元Z_k节点的装置，与所述信道节点R_x、R_y和R_z通信；状态节点S_i和S_i-1的装置，与turbo码内的第一组成编码相关；状态节点σ_k和σ_k-1的装置，与所述turbo码内的第二组成编码相关；计算节点C_i的装置，与所述码元X_i节点和码元Y_i节点通信；以及计算节点D_k的装置，与所述的码元X_i节点和码元Z_k节点通信，其中所述的计算节点C_i与所述的状态节点S_i和S_i-1通信，且所述的计算节点D_k与所述的状态节点σ_k和σ_k-1通信；计算节点C_i+1的装置，与所述状态节点S_i通信；计算节点C_i-1的装置，与所述的状态节点S_i-1通信；计算节点D_k+1的装置，与所述的状态节点σ_k通信；以及计算节点D_k-1的装置，与所述的状态节点σ_k+1通信，其中在不同时刻的计算节点C_i和D_k被配置为根据更新触发调度来更新。 

附图的简要描述 

通过下面提出的结合附图的详细描述，本发明的特征、性质和优点将变得更加明显，附图中相同的符号具有相同的标识，其中： 

图1说明能根据本发明的各种实施例操作的通信系统； 

图2说明编码器的框图； 

图3说明网格结构图； 

图4说明turbo编码器的框图； 

图5说明解码器框图； 

图6说明根据本发明的各个实施例对编码后的数据码元序列进行解码的多种类型节点间的信息流图；以及 

图7说明根据本发明的各个实施例对编码后的数据码元序列进行解码的多种类型节点间的信息流的概括图。 

最优实施例的详细描述 

本发明的各个实施例可以结合在按照码分多址(CDMA)技术工作的无线通信系统中，码分多址技术已经在电信工业联盟(TIA)、第三代合作项目(3GPP)以及第三代合作项目2(3GPP2)中被公开和描述。这些标准包括：TIA/EIA-95标准、TIA/EIA-IS-2000标准、IMT-2000标准(包括cdma2000和WCDMA标准)，所有的标准都通过引用被结合于此。通过访问以下万维网地址可以获得这些标准的副本： http://www.3gpp2.org，或通过写信给美国TIA，标准和技术部门，2500Wilson Boulevard，Arlington，VA 22201，United States of America。通过联系3GPP支持办公室(Support Office)，650Route des Lucioles-Sophia Antipolis，Valbonne-France，可以获得被标识为WCDMA标准的标准，该标准通过引用被结合于此。 

一般而言，一种新颖的且经改进的方法和伴随装置提供了通信系统内编码后的数据码元序列的有效解码。在此的一个或多个示例实施例在数字无线数据通信系统环境内提出。虽然在该环境中使用有优势，但本发明的不同实施例可能被包含在不同的环境或配置中。一般，在此描述的各种系统可能使用软件控制的处理器、集成电路或离散逻辑形成。申请可能涉及的数据、指令、命令、信息、信号、比特、码元和码片最好由电压、电路、电磁波、磁场或其粒子、光场或其粒子、或它们的组合来表示。每个框图内示出的模块可能表示硬件或方法步骤。 

图1是包括在信道上操作的发射机和接收机的通信系统10的框图。在发射机端，系统10包括编码器12，用于接收用于编码操作的输入数据序列。编码器12将编码后的数据序列输出到调制器14。调制器14在载波信号上对编码后的数据序列进行调制。调制器14将生成的信号提供给发射机16。发射机16可能包括功率放大器和天线，这在加性白高斯噪声(AWGN)信道17上发送信号是必要的。接收机18接收信号。接收到的信号经解调器19解调，并转发到解码器20。解码器20输出输入数据序列的一个估计。调制器14、发射机16、接收机18和解调器19的操作可能根据相关领域内已知的技术。 

编码器12可能包括卷积编码器，用于以编码速率(k/n)编码，该速率对应在为多个输入数据比特(k)生成的码字内的编码后的码元数(n)。约束长度(K)还被定义为在数据的卷积编码内使用的移位寄存器的长度。卷积编码器可能用作为带有二进制系数和长度为K-1的有限冲击响应滤波器而工作。编码器可能有2到(K-1)次幂的可能状态。 

参考图2，示出根据实施例的系统10内使用的卷积编码器100的框图。编码器100输入数据码元X_i并输出包含编码后的码元X_i和Y_i的码字。因此，编码速率为1/2。下标“i”是表示一时间时刻的索引。编码器110根据多项式对输入数据码元X_i进行编码以生成数据码元Y_i。多项式可能根据卷积编码。该种多项式的实现可包括二进制触发器111和112。二进制触发器111和112可分别处在状态“D0”和“D1”。状态D0和D1在任何时刻可能或是状态“0”，或 是“1”。在系统10内，编码后的数据码元X_i和Y_i在AWGN信道17上被发送到接收机18。 

虽然不是必要的，但在网格图内展现编码对理解最佳解码器的编码特性或性能是有用的。网格图是编码器状态图的无限重复。如由状态图确定的，在网格内一层的节点(状态)可以从前一层节点由经过一分支的转移而到达，该分支对应一输入比特。几种类型的度量，诸如状态度量、路径度量和分支度量，都可能用于解码过程。以较高程度的确定性选择最可能的路径。对应选定路径的每个分支的码元的码字是最可能的发送的码字集合。 

参考图3，示出在解码器20处对接收到的编码后数据码元X_i和Y_i解码的网格图200。网格图200示出状态空间201、202和203，这相应对于时刻“i-1”、“i”、“i+1”的触发器111和112的状态。四种可能的状态211、212、213和214与在示例实施例中示出的每个状态空间相关联。例如，状态211、212、213和214相应指出触发器111和112的状态位于可能的状态“00”、“10”、“01”和“11”。从状态空间内的一个状态转移到另一状态空间的一个状态由不同的可能码字分支示出。每个分支表示编码后的码元X_i和Y_i的特定选择。例如，码字分支“01”表示数据码元X_i为“0”值，而数据码元Y_i为“1”值。码字分支01可能示出从在一时刻处状态空间内状态213转换到下一时刻另一状态空间内的状态211，且在一时刻处的状态空间内的状态214转换到下一时刻处的另一状态空间内的另一状态214。对于码率1/2，每个状态空间处的状态至少能由两个可能的码字分支达到。 

根据各个实施例，解调器19内的相关器可能根据信道输出确定每个接收到的编码后数据码元的概率。与每个接收到编码数据码元相关联的概率可能存储在存储器元件内。为每个数据码元X_i和Y_i确定的概率用于确定分支度量(信道度量)。 

一种通常称为MAP算法的算法可能用于解码过程。网格图200内的解码过程可能包括以前向和反向方式在同一时刻从初始状态空间和最终状态空间确定状态度量和路径度量。软判决确定编码后数据码元X_i和Y_i的值，如由对应网格图内状态空间的时刻处的分支表示的。为了为编码后的数据码元X_i和Y_i的值进行软判决，确定每个分支的双度量(DM)。分支的DM基于前向状态度量(FSM)、反向状态度量(BSM)和分支度量(BM)。DM可能是FSM、BSM和BM之和。分支的BM可能根据信道输出而被确定。 

状态的FSM可能基于前向路径度量(FPM)。在每个分支末端的FPM可能等于在分支开始点处的状态的FSM和分支的BM之和。在网格的初始状态空间处的状态的FSM可能是已知或预定的。状态的FSM，不同于在网格图的初始状态空间处的状态，可能等于从初始状态空间开始并中止于该状态处的路径的通用最小FPM。状态的BSM可能基于反向路径度量(BPM)。在每个分支末端的BPM可能等于在分支开始点处的状态的BSM和分支的BM。在网格的最终状态空间处的状态的BSM可能是已知或预定的。状态的BSM，不同于在网格最终状态空间处的状态，可能等于在该状态处开始并在最终状态空间处结束的路径的通用最小BPM。这样，从初始状态到最终状态的FSM、BSM和BM可能以顺序方式被确定，直到来自两个方向的路径到达相反端，以确定所有分支的DM。分支的DM可能基于来自前向方向上的分支末端状态的FSM、来自反向的分支末端的BSM状态以及分支的BM。 

在两个连续状态空间间的分支的DM可能被分成两个组。第一组包括带有码字的分支，该码字带有等于“0”的X_i码元。第二组包括带有码字的分支，该码字带有等于“1”的X_i码元。确定第一组(GMBO)的通用最小X_i和第二组(GMB1)的通用最小值。对于码字的其它数据码元的软判决可能通过类似的将分支分为两组而经确定。第一组可能有等于“0”的数据码元，第二组带有等于“1”的数据码元。数据码元的软判决可能等于GMB0和GMB1之差。 

网格图的每个分支表示由多个数据码元组成的码字。例如，对于编码速率1/2，在网格图200内示出的每个分支内的码字指明数据码元X_i和Y_i的值。如果发射机内的编码器以编码速率1/3发送编码后的数据码元，则为每个输入数据码元生成三个数据码元。在该示例中，每个分支内的码字表示三个数据码元。 

参考图4，示出常规1/3turbo编码器400的框图。一般而言，速率1/3的turbo编码器至少包括两个并行编码器。Turbo编码器400包括第一组成编码401和第二组成编码402以及编码交织器403。数据码元X_i在输入410处输入turbo编码器400。第一组成编码401输入数据码元X_i以生成编码后的数据码元Y_i。编码交织器403接收数据码元X_i用于将数据码元X_i交织以生成数据码元X_k。数据码元X_k可能包含重新安排的数据码元X_i。第二组成编码402对数据码元X_k进行编码并输出数据码元Z_k。用于在第一和第二组成编码401和402内对数据码元编码的多项式可能相同或不同。第一和第二组成编码401和402可能根据图2示出的卷积编码110。 

数据码元X_i、Y_i和Z_k可能传递到截短模块(未示出)以选择要传输的数据码元。选择可能基于截短模式。选择的数据码元只限于数据码元X_i、Y_i和Z_k。在系统10内，选择的数据码元传递到调制器14，调制并传输到接收机18。解码器接收带有噪声的数据码元X_i、Y_i和Z_k。 

参考图5，示出解码器500的框图，它用于对带噪声的数据码元X_i、Y_i和Z_k进行解码，以生成数据码元X_i的估计。解码器500可以用于系统10的解码器20。经编码的带噪声的数据码元X_i、Y_i和Z_k可能通过数据码元选择器模块520，该模块用于选择带噪声的数据码元X_i和Y_i用于路由到在输入542处的解码器模块501。带噪声的数据码元X_i内部通过交织器599以局部生成带噪声的数据码元X_k。局部生成的带噪声的数据码元X_k和Z_k传递到输入540处的解码器模块502。解码器501可能根据解码过程对带噪声的数据码元X_i和Y_i解码，解码过程诸如解释并示出的MAP。解码器501生成在输出550处的数据码元X_i的估计。解码器502根据诸如解释和示出的MAP的解码过程对带噪声的数据码元Z_k和X_k进行解码。解码器502生成在输出560处的数据码元X_k的估计。解码器501和502内的解码过程可能按顺序实现。信息可能在完成每次迭代后从解码器501传递到解码器502。领域内的普通技术人员可以理解，描述并示出的不同的实施例内的解码器对带噪声的编码后的数据码元进行操作。 

为了增加数据码元X_i的估计的可信度，以获得真实的值，在输出550处的数据码元X_i的估计可能通过交织器530以生成在解码器502的输入532处的数据码元X_k的估计。解码器502使用输入540处的数据码元的估计和输入532处的数据码元X_k的估计以生成在输出560处数据码元X_k的新估计。输出560处的数据码元X_k的估计通过解交织器531以进行turbo编码400内交织器430的交织过程的逆过程，并在输入541处生成数据码元X_i的估计。输入541处的数据码元X_i的估计与输入542处的数据码元的估计一起用于生成在输出550处的数据码元X_i的新估计。过程可能重复直到数据码元X_i的估计的可信度达到可接受的程度。这样，用于对数据码元X_i解码的过程是耗时且可能不能适时地为通信系统10内的应用生成数据码元X_i的准确估计。 

参考图6，图600根据本发明多个实施例示出解码器内的信号和信息流，它可以用于通信系统10。图600内描述的解码操作适用于根据turbo码对发射机内编码的数据码元序列解码。图4示出的turbo编码器400是示例实施例，用于根据turbo码对数据码元序列编码。包括在本发明实施例中的诸如解码器 20的解码器大大得益于本发明的各个方面。本发明的实施例提供了一种确定带有高可信度的数据码元X_i的估计的快速解码操作。根据本发明的实施例的图600内的信号的各个方面以及信息流，可能定义几个符号。由数据码元X_i形成的数据码元序列可能是长度为N的二进制码元。N的值可以是任何有限数。第一组成编码401的时间索引可能为“1”，对于i值在1和N之间。数据码元Y_i和Z_k也可能具有长度N的二进制码元。第二组成编码402的时间索引可能是“k”，因为“k”带有1和N间的值。“k”的值是在编码交织器403内交织后的时间索引“i”的映像。 

参考图6，码元X_i节点601可能是与在时间“i”处在第一组成编码401的输入处的数据码元相关的码元节点。码元Y_i节点602可能是与在时间“i”处第一组成编码401的输出处的数据码元相关的码元节点。码元Z_k节点603可能是在时间“k”处在第二组成编码402的输出处的数据码元相关的码元节点。与在时间“i-1”和“i”处的第一组成编码401相关的网格图的状态节点可能由相应的状态S_i-1节点604和状态S_i节点605表示。与在时间“k-1”和“k”处的第二组成编码402相关的网格图的状态节点可能由相应的状态σ_k-1节点606和状态节点607表示。与在时间“i-1”、“i”和“i+1”处的第一组成编码401相关的计算节点可能相应由C_i-1节点608、C_i节点609和C_i+1节点610表示。与在时间“k-1”、“k”和“k+1”处的第二组成编码402相关的计算节点可以分别由D_k-1节点611、D_k节点612和D_k+1节点613表示。信道R_x节点614与接收到的数据码元X_i相关。信道R_y节点615与接收到的数据码元Y_i相关。信道R_z与接收到的数据码元Z_k相关。 

在图600内，分支可能连接两个节点。分支可能将消息从一个源节点携带到一个目的地节点。一般，如果α和β是任意两个节点，标记M(α，β)表示从节点α到节点β的消息。例如，分支651可能将诸如X_i节点601的码元节点连接到诸如C_i节点609的计算节点。分支651可能将消息从源节点X_i601携带到目的地节点C_i节点609。因此，分支651携带的消息被表示为M(X_i，C_i)。连到码元节点601、码元节点602和码元节点603的分支携带带有单个数字的消息。连到码元节点的分支可能在硬件、固件或软件或以上的组合实现，诸如寄存器或变量，或其组合。寄存器或变量带有的值可能表示分支携带的消息。 

连接到状态S_i节点605、状态S_i-1节点604、状态σ_k-1节点606和状态σ_k607节点携带包括数列的消息。数列长度可能等于与连接状态节点相关的网格内的 状态数。与对应的组成节点相关的编码器可能建立该数目的状态。例如，组成编码401在每个时刻每个状态空间内有四个状态。因此，数列包括四个数，状态空间内的每个状态一个数。连接到状态节点的分支可能以硬件、固件或软件或以上的组合实现，诸如寄存器列或变量，或其组合。寄存器或其变量带有的值可能表示分支携带的消息。 

一般，节点可能在硬件内以带有多个输入和输出的逻辑电路形式实现。节点还可能在软件/固件内以函数或子程序的形式实现。节点不一定在任何时候都存储或保留有信息。节点可能由进入消息“更新”。当节点被“更新”时，节点根据在其进入分支处消息的当前值在其所有流出分支上输出消息。节点的输出分支上的消息类型还取决于节点类型。 

信道节点614-616通过接收与对应的数据码元相关的信道输出而经更新。解调器19内的相关器可能为每个数据码元输出信道输出。例如，与数据码元X_i、Y_i和Z_k相关的信道输出相应地更新信道节点614、615和616。当更新信道节点时，从信道节点传递消息到相应的码元节点。例如，在数据码元X_i的情况下，在与数据码元X_i相关的信道节点614处接收到X_i的信道输出后，信道节点614通过将消息从信道节点614传递到码元节点601而经更新。从信道节点614传递到码元节点601的消息可能等于码元X_i信道输出的对数似然比： 例如，如果码元X_i是BPSK调制，使得1作为正电压被发送，0作为负电压被发送，且在AWGN信道上作为电压被接收到，由实数r_i表示，则消息可能等于 

其中E_s/N_o表示信道的码元SNR。对于在一时刻的数据码元，信道节点可能只需要被更新一次。信道节点可能通过接收信道输出而经更新。 

码元节点可能通过在连接分支上接收消息而经更新。码元节点可能连到多个节点。例如，码元节点X_i601连到信道节点614、C_i节点609和D_k节点612。当更新码元节点时，由进入消息的和确定流出的消息。以下的记号可能有用。当更新码元节点α时，来自码元节点α的流出消息被评估如下： 

在连到节点α的所有其它节点(β′)的所有进入消息上求和。触发节点α的更新的来自节点β的进入消息M(β，α)在确定来自节点α到β的输出消息M(α，β)时不被使用。在码元节点X_i601的情况下，当在进入分支650、 653和659上接收到消息时更新节点。分支650携带来自C_i节点609的消息M(C_i，X_i)。分支653携带来自信道节点614的消息。到D_k节点612的输出消息在分支652上被携带。如果该更新是由于在分支650上接收消息M(C_i，X_i)，则在分支651上不发送输出消息M(X_i，C_i)，因此，只发送分支652上的流出消息M(X_i，D_k)。没有从码元节点到信道节点的流出消息。如果更新是因为在分支659上接收到消息M(R，X_i)，则在分支652上发送到D_k节点612的消息会有来自信道节点R_x614的消息M(R，X_i)和来自C_i节点609消息M(X_i，C_i)的贡献。类似地，如果更新是因为在分支659上接收了消息M(R，X_i)，则在分支651上发送到C_i节点609的消息会有来自信道节点R_x614的消息M(R，X_i)和来自D_k节点612的消息M(D_k，X_i)的贡献。 

在一实施例中，与公共时刻相关的进入消息几乎在同一时间到达一节点。因此，外出消息通过获得所有与公共时刻相关的进入消息而被触发。当消息实质上不在相同时间到达每个节点，与一时刻相关的进入消息不触发与另一时刻相关的流出消息。 

状态节点还由在连接的分支上接收消息而被更新。为了更新一状态节点，状态节点在进入分支上将从连接的计算节点接收到的消息传递到在流出分支上的另一连接的计算节点。状态节点只连接到计算节点。状态节点一般将来自计算节点的进入消息传递到另一计算节点。状态节点S_i节点605连到计算节点C_i609和C_i+1节点610。状态S_i-1节点604连接到C_i-1节点608和C_i节点609。当状态S_i节点通过在进入分支665上从C_i节点接收到消息M(C_i，S_i)而被更新时，消息M(C_i，S_i)在流出分支667上作为消息M(S_i，C_i+1)而传递到C_i+1节点610。当状态S_i节点605通过在进入分支668上接收到消息M(C_i+1，S_i)时，消息M(C_i+1，S_i)在流出分支666上作为消息M(S_i，C_i)传递到C_i节点609。当更新状态S_i-1节点604、状态σ_k节点607和状态σ_k-1节点时实行类似的操作。 

为了描述在计算节点处流出消息的评估，描述了一些与组成节点相关的网格图相关的记号。网格图的每个分支将状态s连接到状态t，且在第一和第二组成编码401和402情况下用2个二进制码元标出。只有一定的状态对才在网格图内被连接。与第一组成编码401相关的网格图内的每个分支被标为(f[s，t]，g[s，t])。类似地，与第二组成编码402相关的网格图的每个分支将状态s连接到状态t，被表示为(f′[s，t]，g′[s，t])。f[s，t]表示系统码元(即X_i)，g[s，t]表示与第一组成编码401相关的一致校验码元(即Y_i和Z_k)。f′[s，t]表示系统码 元(即X_i)，g′[s，t](即Y_i和Z_k)表示与第二组成编码402相关的一致校验码元。领域内的普通技术人员可以理解数据码元X_i是系统码元，而Y_i和Z_k是与turbo码相关的一致校验码元。 

从计算节点到状态节点的流出消息是一数列的形式。状态节点将消息从计算节点传递到另一计算节点，如解释的。因此，来自状态节点的流出消息也是数列的形式。数列的长度等于网格图的每个状态空间内状态数。例如，在消息M(C_i，S_i)从计算节点C_i节点609到状态节点S_i节点605的情况中，M(C_i，S_i)[s]表示消息M(C_i，S_i)内数列的第s个分量。类似地，M(S_i，C_i)[s]表示从状态节点到计算节点的消息M(S_i，C_i)的第s个分量。来自计算C_i节点609的流出消息评估如下： 

$M=(C_i,S_i)\left[t\right]=\log \left[\underset{s}{\mathrm{\Σ}}\exp \right[M(S_{i-1},C_i)\left[s\right]+f[s,t]M(x_i,C_i)+g[s,t]M(y_i,C_i)\left]\right]$

$M(C_i,S_{i-1})\left[s\right]=\log \left[\underset{t}{\mathrm{\Σ}}\exp \right[M(S_i,C_i)\left[t\right]+f[s,t]M(x_i,C_i)+g[s,t]M(y_i,C_i)\left]\right]$

$M(C_i,x_i)=\log \left[\underset{f(s,t)=1}{\mathrm{\Σ}}\exp \right[M(S_{i-1},C_i)\left[s\right]+M(S_i,C_i)\left[t\right]+g[s,t]M(y_i,C_i)\left]\right]$

$-\log \left[\underset{f(s,t)=0}{\mathrm{\Σ}}\exp \right[M(S_{i-1},C_i)\left[s\right]+M(S_i,C_i)\left[t\right]+g[s,t]M(y_i,C_i)\left]\right]$

其中加法限止在状态s和t时，使得在网格图内从状态s到状态t有一分支。即使示出分支657(点划线)，从计算C_i节点609到码元节点Y_i602的流出消息可能不存在。由于码元节点Y_i602发送消息仅到C_i节点609，则节点Y_i602不接收来自C_i节点609的消息。类似地，来自计算节点D_k612的消息评估如下： 

$M=(D_k,{\mathrm{\σ}}_k)\left[t\right]=\log \left[\underset{s}{\mathrm{\Σ}}\exp \right[M({\mathrm{\σ}}_{k-1},D_k)\left[s\right]+f^{\′}[s,t]M(x_k,C_k)+g^{\′}[s,t]M(z_k,D_k)\left]\right]$

$M(D_k,{\mathrm{\σ}}_{k-1})\left[t\right]=\log \left[\underset{t}{\mathrm{\Σ}}\exp \right[M({\mathrm{\σ}}_k,D_k)\left[t\right]+f^{\′}[s,t]M(x_k,C_k)+g^{\′}[s,t]M(z_k,D_k)\left]\right]$

$M(D_k,x_k)\left[t\right]=\log \left[\underset{f^{\′}(s,t)=1}{\mathrm{\Σ}}\exp \right[M({\mathrm{\σ}}_{k-1},D_k)\left[s\right]+M({\mathrm{\σ}}_k,D_k)\left[t\right]+g^{\′}[s,t]M(z_k,D_k)\left]\right]$

$-\log \left[\underset{f^{\′}(s,t)=0}{\mathrm{\Σ}}\exp \right[M({\mathrm{\σ}}_{k-1},D_k)\left[s\right]+M({\mathrm{\σ}}_k,D_k)\left[t\right]+g^{\′}[s,t]M(z_k,D_k)\left]\right]$

即使示出分支654(点划线)，来自计算节点D_k609到码元节点Z_k的流出消息可能不存在。由于码元节点Z_k603发送消息只到D_k节点603，所以节点Z_k603不接收来自D_k节点603的消息。 

以上的计算使用基本的数学操作，通常定义为： 

$\mathrm{\φ}(u_1,u_2,\mathrm{\Λ},u_n)=\log \left[\underset{i=1}{\overset{n}{\mathrm{\Σ}}}\exp \left(u_i\right)\right]$

可以简单地看出以上的n列的操作可能通过二进制操作的串接而实现 

φ(u₁，u₂，Λ，u_n)＝φ(u₁，φ(u₂，φ(u₃.Λ，φ(u_n-1，u_n))) 

另外，二进制操作可以被实现为： 

φ(u₁，u₂)＝Max(u₁，u₂)+log[1+exp(-|u₁-u₂|]＝Max(u₁，u₂)+ψ(|u₁-u₂|) 

实际上，函数ψ(|u₁-u₂|)使用小查询表而近似。当触发计算节点时，以下的步骤可能按顺序发生：(1)更新所有连接到计算节点的状态节点和码元节点，以及(2)更新计算节点本身。 

根据不同实施例的传递解码算法的消息包括一次更新所有信道节点，然后根据触发调度触发计算节点。一般，计算节点在解码过程中根据调度而被触发若干次。来自计算节点的流出消息经初始化，并调度更新触发。 

对于初始化过程，来自所有计算节点到码元节点的消息被初始化为0。从计算节点到状态节点的流出消息的每个分量被初始化为-log(M)，其中M是网格图内每个状态空间内的状态数。如果组成编码器被已知在编码前处于零状态，则处理在时间“0”时被初始化，对于网格图内所有非零状态s，M(C₀，S₀)[0]＝M(D₀，σ₀)[0]＝0以及M(C₀，S₀)[s]＝M(D₀，σ₀)[s]＝-∞。类似地，如果组成编码器已知在编码的结尾处处于零状态，对所有非零状态s，过程可能初始化M(C_N+1，S_N)[0]＝M(D_N+1，σ_N)[0]＝0和M(C_N+1，S_N)[s]＝M(D_N+1，σ_N)[s]＝-∞。 

参考图7，图700根据本发明的各个实施例描述了对应不同时刻的不同节点间的消息流。与编码后的数据码元X_i、Y_i和Z_k相关的信道输出可能存储在解调器19的存储器元件内。这样，对不同时刻与编码后数据码元X_i、Y_i和Z_k相关的信道输出可能对于解码过程在相同时刻都可供使用。与对应时刻“i-1”、“i”和“i+1”的数据码元X_i-1、X_i和X_i+1相关的信道输出被传递到码元节点701。可能还形成状态S_i-2、S_i-1、S_i和S_i+1节点702以连接计算C_i-2、C_i-1、C_i、C_i+1和C_i+2节点704。状态σ_k-2、σ_k-1、σ_k和σ_k+1节点705还可能被形成以连接计算D_k-2、 D_k-1、D_k、D_k+1和D_k+2节点706。与对应时刻“i-1”、“i”和“i+1”的数据码元Y_i-1、Y_i和Y_i+1相关的信道数据被传递到码元节点707。与对应时刻“k-1”、“k”和“k+1”的数据码元Z_k-1、Z_k和Z_k+1相关的信道输出被传递到码元节点708。虽然图700描述了对应三个时刻的消息传递流，领域内的普通技术人员可以理解图700可以扩展到包括所有从1到N的时刻。根据一实施例，所有的计算节点704和706可能基本同时被触发。这样，在一步骤内，一次更新了所有的计算节点。每次更新所有计算节点时，解码过程完成解码迭代。计算节点704和706的同时触发可能被重复以获得解码过程的一次或多次迭代。 

在另一实施例中，计算节点可能以在C₀，C₁，C₂，...，C_N，C_N-1，C_N-2，C_N-3，...C₂，C₁，C₀，D₀，D₁，D₂，...，D_N，D_N-1，D_N-2，D_N-3，...D₂，D₁，D₀顺序被触发，以获得带有全MAP解码的常规turbo解码算法的单一迭代。计算节点C₀，C₁，C₂，...，C_N序列可能被分成几个重叠的子模块，且节点在每个子模块内按顺序被触发，但同时在所有子模块内进行。可能获得第一组成编码的滑动模块MAP解码的紧密的近似。节点D₀，D₁，D₂，...，D_N可能以同样的方式被触发以获得带有滑动模块MAP解码的标准turbo解码算法的近似。 

一般，可能定义计算节点的(重叠)子集的任意集合，且还可能定义触发子集的序列。在每个子集内，节点可能以任何顺序被触发，或同时被触发。或者，序列可能被规定以对子集内的每个计算节点进行触发。不同的子集可能以任何顺序或同时被触发。当所有的计算节点被一次触发，定义发生解码迭代。完整的解码过程可能包括几次迭代。在第一组成编码的计算节点的几次触发后，第二组成编码的计算节点可能以类似的方式被触发。过程还可能根据实施例在预定次数的迭代后完成。过程还可能根据实施例以动态的方式在多次迭代后完成。当生成可接受质量水平的可接受系统数据码元(X_i)集合时过程完成。在码元节点X_i601处的数据码元X_i的值可能在每次迭代后通过循环冗余校验(CRC)。如果CRC通过，则解码操作可能完成，且不需要另外的迭代。 

本领域的技术人员可以理解，这里揭示的结合这里描述的实施例所描述的各种说明性的逻辑框、模块、电路和算法步骤可以用电子硬件、计算机软件或两者的组合来实现。为清楚地说明硬件和软件的可互换性，各种说明性的组件、方框、模块、电路和步骤一般按照其功能性进行阐述。这些功能性究竟作为硬件或软件米实现取决于整个系统所采用的特定的应用程序和设计。技术人员可以以多种方式对每个特定的应用实现描述的功能，但该种实现决定不应解释为 引起任何从本发明范围的偏离。 

各种用在此的说明性实施例揭示的逻辑框、模块和电路的实现或执行可以用：通用处理器、数字信号处理器(DSP)或其它处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或任何以上的组合以实现在此描述的功能。通用处理器最好是微处理器，然而或者，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器可以实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个结合DSP内核的微处理器或任何该种配置。 

在此结合实施例揭示的方法步骤或算法可能直接在硬件内、处理器执行的软件模块或两者的组合内执行。软件模块可以驻留于RAM存储器、快闪(flash)存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中已知的其它任意形式的存储媒体中。一示范处理器最好耦合到处理器使处理器能够从存储介质读取写入信息。或者，存储介质可能整合到处理器。处理器和存储介质可驻留于专用集成电路ASIC中。ASIC可以驻留于用户终端内。或者，处理器和存储介质可以驻留于用户终端的离散元件中。 

上述优选实施例的描述使本领域的技术人员能制造或使用本发明。这些实施例的各种修改对于本领域的技术人员来说是显而易见的，这里定义的一般原理可以被应用于其它实施例中而不使用创造能力。因此，本发明并不限于这里示出的实施例，而要符合与这里揭示的原理和新颖特征一致的最宽泛的范围。 

Claims (24)

1.一种在通信系统中用于对在信道上发送的经turbo编码的数据码元序列解码的方法，其特征在于包括：

根据接收到的信道输出更新信道节点R_x、R_y和R_z；

初始化来自码元X_i节点、码元Y_i节点和码元Z_k节点的流出消息，其中所述码元X_i节点、码元Y_i节点和码元Z_k节点与所述的信道节点R_x、R_y和R_z通信；以及

根据触发调度，触发与不同时刻相关的计算节点C_i和D_k的更新，其中计算节点C_i与所述的码元X_i节点和码元Y_i节点通信，且计算节点D_k与所述的码元X_i节点和码元Z_k节点通信；

其中，所述计算节点C_i与和第一组成编码相关的状态节点S_i和S_i-1通信，且所述的计算节点D_k与和第二组成编码相关的状态节点σ_k和σ_k-1通信，其中所述的第一和第二组成编码与用于对所述的编码后数据码元序列进行编码的所述通信系统内的turbo码相关。

2.如权利要求1所述的方法，其特征在于在所述的码元X_i节点处接收码元X_i的值，作为在触发所述计算节点C_i和D_k的更新的至少一次迭代后的码元X_i解码值。

3.如权利要求1所述的方法，其特征在于所述的触发调度包括：在基本同时的不同时刻触发所述的计算节点C_i和D_k。

4.如权利要求1所述的方法，其特征在于所述的触发调度包括在C₀，C₁，C₂，...，C_N，C_N-1，C_N-2，C_N-3，...C₂，C₁，C₀，D₀，D₁，D₂，...，D_N，D_N-1，D_N-2，D_N-3，...D₂，D₁，D₀序列的不同时刻触发所述的计算节点C_i和D_K。

5.如权利要求1所述的方法，其特征在于还包括：

在时刻C₀，C₁，C₂，...，C_N处将所述计算节点C_i分成至少两个子集，其中所述的触发调度包括：在每个子集的不同时刻触发一序列内的计算节点C_i的更新。

6.如权利要求5所述的方法，其特征在于：

为所述的触发更新在每个子集内的不同时刻确定所述序列。

7.如权利要求5所述的方法，其特征在于在所述至少两个子集内的不同时刻的计算节点C_i的所述触发同时发生。

8.如权利要求5所述的方法，其特征在于所述计算节点C_i的至少两个子集在不同时刻C₀，C₁，C₂，...，C_N有至少一个公共计算节点时刻。

9.如权利要求1所述的方法，其特征在于还包括：

将计算节点D_k在不同时刻D₀，D₁，D₂，...，D_N分为至少两个子集，其中所述的触发调度包括：在每个子集内的一序列内在不同时刻触发计算节点D_k。

10.如权利要求9所述的方法，其特征在于包括：

为所述的触发更新在每个子集内的不同时刻确定所述序列。

11.如权利要求9所述的方法，其特征在于在所述至少两个子集内的不同时刻的所述计算节点D_k的触发同时发生。

12.如权利要求9所述的方法，其特征在于在时刻D₀，D₁，D₂，...，D_N的所述计算节点D_k的子集有至少一个公共计算节点时刻。

13.如权利要求1所述的方法，其特征在于所述更新包括对进入消息求和以生成输出消息，且输出所述输出消息以用于更新。

14.如权利要求1所述的方法，其特征在于所述根据所述接收到的信道输出而更新所述信道节点R_x、R_y和R_z包括：

在所述信道节点R_x处接收与码元X_i相关的所述信道输出；

在所述信道节点R_y处接收与码元Y_i相关的所述信道输出；

在所述信道节点R_z处接收与码元Y_k相关的所述信道输出；

根据所述接收到的信道输出，从所述信道节点R_x将所述码元X_i的似然性传递到所述码元X_i节点；

根据所述接收到的信道输出，从所述信道节点R_y将所述码元Y_i的似然性传递到所述码元Y_i节点；以及

根据所述接收到的信道输出，从所述信道节点R_z将所述码元Z_k的似然性传递到所述码元Z_k节点。

15.如权利要求1所述的方法，其特征在于所述的初始化来自码元X_i节点、码元Y_i节点和码元Z_k节点的流出消息包括：

将来自所述码元X_i节点的消息传递到所述计算节点C_i，其中所述消息基于在所述码元X_i节点处的进入消息的和；

将来自所述码元X_i节点的消息传递到所述计算节点D_k，其中所述消息基于在所述码元X_i节点处的进入消息的和；

将来自码元Y_i节点的消息传递到所述计算节点C_i，其中所述消息基于数据码元Y_i的所述似然性；以及

将来自所述码元Z_k节点的消息传递到所述计算节点D_k，其中所述消息基于数据码元Z_k的所述似然性。

16.如权利要求1所述的方法，其特征在于所述经turbo编码的数据码元序列包括“N”个码元个数，其中所述序列内的每个码元由下标“i”或“k”来标识，且其中所述的下标“i”和“k”是对解码过程中时刻的参考。

17.一种对在信道上通信的经turbo编码的数据码元序列解码的装置，其特征在于包括：

信道节点R_x、R_y和R_z，用于接收信道输出；

码元X_i节点、码元Y_i节点和码元Z_k节点，与所述信道节点R_x、R_y和R_z通信；

状态节点S_i和S_i-1，与turbo码内的第一组成编码相关；

状态节点σ_k和σ_k-1，与所述turbo码内的第二组成编码相关；

计算节点C_i，与所述码元X_i节点和码元Y_i节点通信；以及

计算节点D_k，与所述的码元X_i节点和码元Z_k节点通信，其中所述的计算节点C_i与所述的状态节点S_i和S_i-1通信，且所述的计算节点D_k与所述的状态节点σ_k和σ_k-1通信；

计算节点C_i+1’与所述状态节点S_i通信；

计算节点C_i-1，与所述的状态节点S_i-1通信；

计算节点D_k+1，与所述的状态节点σ_k通信；以及

计算节点D_k-1，与所述的状态节点σ_k+1通信，其中在不同时刻的计算节点C_i和D_k被配置为用于根据更新触发调度的更新。

18.如权利要求17所述的装置，其特征在于所述更新触发调度包括：在C₀，C₁，C₂，...，C_N，C_N-1，C_N-2，C_N-3，...C₂，C₁，C₀，D₀，D₁，D₂，...，D_N，D_N-1，D_N-2，D_N-3，...D₂，D₁，D₀序列内触发所述计算节点C_i和D_k的更新。

19.如权利要求17所述的装置，其特征在于所述更新触发调度包括：在至少两个子集的划分的计算节点C₀，C₁，C₂，...，C_N内的序列内以及至少两个子集的划分的计算节点D₀，D₁，D₂，...，D_N内的序列内触发更新。

20.如权利要求17所述的装置，其特征在于所述经turbo编码的数据码元序列包括“N”个码元个数，其中每个序列内的每个码元用对应用于所述状态节点和所述计算节点的下标“i”或“k”来标识。

21.一处理器，用于在信道上对经turbo编码的数据码元序列解码，其特征在于包括：

信道节点R_x、R_y和R_z，用于接收信道输出；

码元X_i节点、码元Y_i节点和码元Z_k节点，与所述信道节点R_x、R_y和R_z通信；

状态节点S_i和S_i-1，与turbo编码内的第一组成编码相关；

状态节点σ_k和σ_k-1，与所述turbo编码内的第二组成编码相关；

计算节点C_i，与所述码元X_i节点和码元Y_i节点通信；以及

计算节点D_k，与所述的码元X_i节点和码元Z_k节点通信，其中所述的计算节点C_i与所述的状态节点S_i和S_i-1通信，且所述的计算节点D_k与所述的状态节点σ_k和σ_k-1通信；

计算节点C_i+1，与所述状态节点S_i通信；

计算节点C_i-1，与所述的状态节点S_i-1通信；

计算节点D_k+1，与所述的状态节点σ_k通信；以及

计算节点D_k-1，与所述的状态节点σ_k+1通信，其中在不同时刻的计算节点C_i和D_k被配置为根据更新触发调度来更新。

22.如权利要求21所述的处理器，其特征在于所述更新触发调度包括：在C₀，C₁，C₂，...，C_N，C_N-1，C_N-2，C_N-3，...C₂，C₁，C₀，D₀，D₁，D₂，...，D_N，D_N-1，D_N-2，D_N-3，...D₂，D₁，D₀序列内触发所述计算节点C_i和D_k的更新。

23.如权利要求21所述的处理器，其特征在于所述经turbo编码的数据码元序列包括“N”个码元个数，其中每个序列内的每个码元用对应用于所述状态节点和所述计算节点的下标“i”或“k”来标识。

24.一种用于对在信道上通信的经turbo编码的数据码元序列解码的装置，其特征在于包括：

信道节点R_x、R_y和R_z的装置，用于接收信道输出；

码元X_i节点、码元Y_i节点和码元Z_k节点的装置，与所述信道节点R_x、R_y和R_z通信；

状态节点S_i和S_i-1的装置，与turbo码内的第一组成编码相关；

状态节点σ_k和σ_k-1的装置，与所述turbo码内的第二组成编码相关；

计算节点C_i的装置，与所述码元X_i节点和码元Y_i节点通信；以及

计算节点D_k的装置，与所述的码元X_i节点和码元Z_k节点通信，其中所述的计算节点C_i与所述的状态节点S_i和S_i-1通信，且所述的计算节点D_k与所述的状态节点σ_k和σ_k-1通信；

计算节点C_i+1的装置，与所述状态节点S_i通信；

计算节点C_i-1的装置，与所述的状态节点S_i-1通信；

计算节点D_k+1的装置，与所述的状态节点σ_k通信；以及

计算节点D_k-1的装置，与所述的状态节点σ_k+1通信，其中在不同时刻的计算节点C_i和D_k被配置为根据更新触发调度来更新。

Images