KR100927049B1 - 저음에서 전기적 험을 제거하기 위한 필터링회로 - Google Patents

저음에서 전기적 험을 제거하기 위한 필터링회로 Download PDF

Info

Publication number
KR100927049B1
KR100927049B1 KR1020090004966A KR20090004966A KR100927049B1 KR 100927049 B1 KR100927049 B1 KR 100927049B1 KR 1020090004966 A KR1020090004966 A KR 1020090004966A KR 20090004966 A KR20090004966 A KR 20090004966A KR 100927049 B1 KR100927049 B1 KR 100927049B1
Authority
KR
South Korea
Prior art keywords
transistor
signal
base
input
output
Prior art date
Application number
KR1020090004966A
Other languages
English (en)
Other versions
KR20090083859A (ko
Inventor
이용환
Original Assignee
(주)삼보텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)삼보텍 filed Critical (주)삼보텍
Publication of KR20090083859A publication Critical patent/KR20090083859A/ko
Application granted granted Critical
Publication of KR100927049B1 publication Critical patent/KR100927049B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G10K11/16—Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K2210/00—Details of active noise control [ANC] covered by G10K11/178 but not provided for in any of its subgroups
    • G10K2210/30—Means
    • G10K2210/301—Computational
    • G10K2210/3028—Filtering, e.g. Kalman filters or special analogue or digital filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

트랜지스터(Q11, Q10) 드라이브단에서 통과한 신호는 일반적으로, 20㎐-20㎑가 되지만, 본 발명에서는 저음대역 예를 들면, 전기적 험(hum)이 제거된 시점에서 10㎐-60㎐의 저음을 얻기 위해 트랜지스터(Q15, Q14, Q16 및 Q17)를 채용함으로써, 일부 1㎑ 대역 중음 부분도 감쇄하게 되고, 다음 단의 트랜지스터(Q19, Q18) 드라이브단에서 입력신호를 증폭 및 필터링한다.
이후, 트랜지스터(Q20 및 Q21) 드라이브단은, 전단계에서 부족한 저음을 증폭시킴으로써, 도 2a 내지 2e에 나타낸 바와 같이(참고로, 도 2a는 20㎐, 도 2b는 30㎐, 도 2c는 40㎐, 도 2d는 50㎐, 도 2e는 60㎐ 대역의 신호를 나타낸다), 신호의 찌그러짐 및 왜곡이 최대한 억제된 10㎐-60㎐의 일정하고 깨끗한 저음을 얻는다.

Description

저음에서 전기적 험을 제거하기 위한 필터링회로{Filtering circuit for reducing electric hum in low-sound}
본 발명은 전기적 험(hum)을 제거하기 위한 필터링회로에 관한 것으로, 특히 저음에서 발생하는 전기적인 험(hum)을 효과적으로 제거시키는 필터링회로에 관한 것이다.
일반적으로 앰프는 증폭을 주요기능으로 하는 회로를 사용하여 음의 정확도나 음폭의 퍼짐 등은 고려하지 않는다. 따라서, 일정한 출력 파형을 생성하는 것으로 음의 출력을 일정하게 형성시켜 출력시 왜곡이나 음색의 손상이 없도록 음을 필터링 시키는 기술이 개발되고 있다.
그러나, 종래의 방식에서는 드라이브단에서 1단이나 2단을 통하여 음을 증폭하여 출력단 측으로 음성신호를 출력한다. 이 경우, 도 3a 및 3b에 나타낸 바와 같이, 저음역에서 음의 찌그러짐 폭과 과다한 왜곡(잡음) 현상이 불규칙적으로 발생함으로써 손실없이 음을 출력하기 어렵다는 문제점이 있다.
또한, 출력측에 잡음을 제거하기 위하여 필터회로를 구성하고 있지만, 저음 대역에서의 전기적 험(hum), 리플이나 왜곡 현상을 제거하지 않은 상태에서 파워를 증폭하면 필터회로에서는 저음에서 발생된 잡음을 제거하는데 어려움이 있기 때문에, 그만큼 음의 손실을 초래하게 된다.
따라서, 본 발명은 종래의 음의 찌그러짐 및 왜곡현상의 발생과 같은 문제점을 해결하기 위하여 안출된 것으로, 드라이브단의 입출력을 5단계로 구성함으로써 전기적 험(hum)에 의해 발생되는 음의 왜곡현상을 최대로 줄이는 것을 목적으로 하고 있다.
본 발명에서 사용된 증폭의 개념은 파워 및 주파수의 증폭은 물론, 예를 들면, 500W의 출력이 필요할 경우, 신호 성분에 포함된 노이즈 및 감쇄 등으로 인하여 충실한 신호 즉, 정용량을 출력할 수 없는데, 이를 보상하는 경우도 포함된다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 고안의 기술적 특징은, 신호처리부를 통해 +신호가 제 1트랜지스터(Q11)의 베이스로 입력되고, -신호가 제 1'트랜지스터(Q10)의 베이스로 입력되는 제1단과, 상기 제 1트랜지스터(Q11)의 출력이 제 2트랜지스터(Q15)의 베이스로 입력되고, 상기 제 2트랜지스터(Q15)의 콜렉터와 제 1저항(R42)이 직렬로 연결되며, 상기 제 1'트랜지스터(Q10)의 출력이 제 2'트랜지스터(Q14)의 베이스로 입력되고, 상기 제 2'트랜지스터(Q14)의 콜렉터와 제 1'저항(R43)이 직렬로 연결되는 제2단과, 상기 제 2트랜지스터(Q15)의 출력신호가 제 3트랜지스터(Q16)의 베이스에 입력되고 상기 제 3트랜지스터(Q16)의 콜렉터와 제 2저항(R45)이 직렬로 연결되며, 상기 제 2'트랜지스터(Q14)의 출력신호가 제 3'트랜지스터(Q17)의 베이스에 입력되고 상기 제 3'트랜지스터(Q17)의 콜렉터와 제 2'저항(R44)이 직렬로 연결되는 제3단과, 상기 제 2트랜지스터(Q15)의 출력신호가 제 4트랜지스터(Q19)의 베이스에 입력되고 상기 제 4트랜지스터(Q19)의 콜렉터와 제 3저항(R46)이 직렬로 연결되며, 상기 제 2'트랜지스터(Q14)의 출력신호가 제 4'트랜지스터(Q18)의 베이스에 입력되고 상기 제 4'트랜지스터(Q18)의 콜렉터와 제 3'저항(R47)이 직렬로 연결되는 제4단과, 상기 제 2트랜지스터(Q15)의 출력신호가 제 5트랜지스터(Q20)의 베이스에 입력되고 상기 제 5트랜지스터(Q20)의 콜렉터와 제 4저항(R49)이 직렬로 연결되며, 상기 제 2'트랜지스터(Q14)의 출력신호가 제 5'트랜지스터(Q21)의 베이스에 입력되고 상기 제 5트랜지스터(Q21)의 콜렉터와 제 4저항(R48)이 직렬로 연결되는 제5단을 포함하여 구성된다.
본 발명의 저음에서 전기적 험을 제거하기 위한 필터링회로에 의하면, 험(hum)을 제거하는 필터링부(트랜지스터(Q16, Q19 및 Q20) 및 트랜지스트(Q17, Q18 및 Q21))가 각각 병렬로 연결되어 구성됨으로써, 충실한 저음, 예를 들면, 10㎐～60㎐대역의 저음을 증폭 및 필터링할 수 있을 뿐만 아니라, 증폭시 발생하는 전기적 험(hum)을 효과적으로 제거할 수 있다.
따라서, 종래의 드라이브단에서 1단이나 2단을 통하여 증폭 및 필터링하여 출력함으로써 발생하는 왜곡(잡음)현상을 본 발명에서는 드라이브단의 입출력을 5단계로 구성하여 음의 왜곡현상 및 리플 현상을 최대한 억제할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 저음에서 전기적 험(hum)을 제거하기 위한 필터링회로를 설명하기 위한 회로도이다.
전원공급부(P1)는 양 전원 예를 들면, (+)전원과 (-)전원의 위상을 서로 반대로하여 공급한다. 신호처리부(S1)에서, 입력신호는 TC1 콘덴서에 입력되고, 이 TC1 콘덴서를 통해 나온 신호는 저항(R1)에 입력되어 +신호 및 -신호로 나뉘어 출력된다. 분리된 신호 중 +신호는 저항(R8)을 통해 트랜지스터(Q2)의 베이스에 입력되고, -신호는 저항(R7)을 통해 출력된 신호는 트랜지스터(Q1)의 베이스에 입력된다.
이후, 트랜지스터(Q8) 및 트랜지스터(Q7)에서 증폭된 신호는 트랜지스터(Q9)의 이미터 및 콜렉터에 각각 연결되고 +신호는 저항(R35)을 통하여 트랜지스터(Q8)의 콜렉터에 연결된다. 저항(R30)은 트랜지스터(Q7)의 콜렉터에 연결되고, 반고정 저항(VR2)에 연결된다. 이때, 트랜지스터(Q9), 반고정 저항(VR2)의 역할은 중점 전압을 0.9V로 정한다.
트랜지스터(Q8 및 Q7)에서 출력된 신호는 다음의 드라이브단에 트랜지스터(Q11) 및 트랜지스터(Q10)의 베이스에 각각 연결되고, 트랜지스터(Q11) 및 트랜지스터(Q10)의 콜렉터에서 나온 출력신호는 저항(R40) 및 저항(R38)을 통하여 출력단(OUT)으로 연결된다.
트랜지스터(Q11)의 출력신호는 트랜지스터(Q15)의 베이스로 입력되고, 트랜지스터(Q10)의 출력신호는 트랜지스터(Q14)의 베이스로 입력된다. 트랜지스터(Q15)의 콜렉터로부터의 출력신호 및 트랜지스터(Q14)의 콜렉터로부터의 출력신 호는 저항(R42)과 저항(R43)을 통해 출력단(OUT)으로 연결된다.
이후 분리된(트랜지스터(Q15) 및 트랜지스터(Q14)) 신호(I11, J11)는 트랜지스터(Q16) 및 트랜지스터(Q17)의 베이스로 각각 입력되고 트랜지스터(Q16) 및 트랜지스터(Q17)의 콜렉터로부터 출력된 신호는 각 저항(R44) 및 저항(R45)에 연결된다. 또한, 전단계에서 분리된 신호(I11, J11)는 트랜지스터(Q19)와 트랜지스터(Q18)의 베이스로 연결된다. 그리고, 트랜지스터(Q19) 및 트랜지스터(Q18)의 베이스로 연결된 신호는 각 콜렉터를 거쳐 저항(R46) 및 저항(R47)에 연결된다. 또한, 전단계에서 분리된 신호(I11)(트랜지스터(Q15)과 저항(R42)에서 분리된 신호)는 트랜지스터(Q20)의 베이스로 연결되고, 분리된 신호(J11)(트랜지스터(Q14)과 저항(R43)에서 분리된 신호)는 트랜지스터(Q21)의 베이스로 연결된다. 그리고, 트랜지스터(Q20) 및 트랜지스터(Q21)의 베이스로 연결된 신호는 각 콜렉터를 거쳐 저항(R49) 및 저항(R48)에 연결된다. 여기서, 저항(R45, R46 및 R49)과 저항(R44, R47 및 R48)은 각각 병렬로 연결된다.
또한, 출력 파워를 유지하기 위한, 파워스테이지로서, 파워스테이지단계(트랜지스터(Q22 ～ Q33))를 포함한다.
다음의 표 1 및 2는, 각 트랜지스터(Q10, Q11, Q14 내지 Q21)단에서의 무신호시 입출력값을 나타낸다.
단계 트랜지스터 입력값 출력값
1단계 Q11 1.0V, 15㎃ 0.6V, 15㎃
2단계 Q15 0.6V, 15㎃ 0.6V, 15㎃
3단계 Q16 0.6V, 15㎃ 0.4V, 15㎃
4단계 Q19 0.6V, 15㎃ 0.4V, 15㎃
5단계 Q20 0.6V, 15㎃ 0.4V, 15㎃
단계 트랜지스터 입력값 출력값
1단계 Q10 1.0V, 15㎃ 0.6V, 15㎃
2단계 Q14 0.6V, 15㎃ 0.6V, 15㎃
3단계 Q17 0.6V, 15㎃ 0.4V, 15㎃
4단계 Q18 0.6V, 15㎃ 0.4V, 15㎃
5단계 Q21 0.6V, 15㎃ 0.4V, 15㎃
상기 표 1 및 표 2에 나타낸 바와 같이, 트랜지스터(Q16 내지 Q21)단에서의 출력값(0.4V, 15㎃)이 파워스테이지 단계(트랜지스터(Q22 ～ Q33))에서 유지됨으로써, 신호의 출력시 신호의 손실 없이 일정한 출력을 낼 수 있다.
도 1에 나타낸 바와 같이, 분리된 신호(I12)는 트랜지스터(Q23)의 베이스로 연결되고, 분리된 신호(J12)는 트랜지스터(Q22)의 베이스로 연결된다. 그리고, 각 트랜지스터(Q23, Q22)의 베이스로 연결된 신호는 콜렉터로 출력되어 각 저항(R55, R54)을 통해 출력단(OUT)에 연결된다.
또, 분리된 신호(I12)는 트랜지스터(Q24)의 베이스로 연결되고, 분리된 신호(J12)는 트랜지스터(Q25)의 베이스로 연결된다. 그리고, 각 트랜지스터(Q23, Q22)의 베이스로 연결된 신호는 콜렉터로 출력되어 각 저항(R56, R57)을 통해 출력단(OUT)에 연결된다.
또, 분리된 신호(I12)는 트랜지스터(Q26)의 베이스로 연결되고, 분리된 신호(J12)는 트랜지스터(Q27)의 베이스로 연결된다. 그리고, 각 트랜지스터(Q26, Q27)의 베이스로 연결된 신호는 콜렉터로 출력되어 각 저항(R58, R59)을 통해 출력단(OUT)에 연결된다.
또한, 분리된 신호(I12)는 트랜지스터(Q28)의 베이스로 연결되고, 분리된 신호(J12)는 트랜지스터(Q29)의 베이스로 연결된다. 그리고, 각 트랜지스터(Q28, Q29)의 베이스로 연결된 신호는 콜렉터로 출력되어 각 저항(R61, R60)을 통해 출력단(OUT)에 연결된다.
또, 분리된 신호(I12)는 트랜지스터(Q30)의 베이스로 연결되고, 분리된 신호(J12)는 트랜지스터(Q31)의 베이스로 연결된다. 그리고, 각 트랜지스터(Q30, Q31)의 베이스로 연결된 신호는 콜렉터로 출력되어 각 저항(R63, R62)을 통해 출력단(OUT)에 연결된다.
또한, 분리된 신호(I12)는 트랜지스터(Q33)의 베이스로 연결되고, 분리된 신호(J12)는 트랜지스터(Q32)의 베이스로 연결된다. 그리고, 각 트랜지스터(Q33, Q32)의 베이스로 연결된 신호는 콜렉터로 출력되어 각 저항(R65, R64)을 통해 도 1의 D 점에서 중첩되고, 저항(Rf), 콘덴서(Cf) 및 인덕터(Lf)로 구성된 필터부(F1)에서 잡음이 제거된 후, 출력단(OUT)으로 출력된다.
그리고, 출력단(OUT)을 통해 출력된 출력신호는 도시하지는 않았지만, 스피커를 통해 음이 외부로 전달된다.
상기에서, 트랜지스터(Q11, Q10) 드라이브단에서 통과한 신호는 일반적으로, 20㎐-20㎑가 되지만, 본 발명에서는 저음대역 예를 들면, 전기적 험(hum)이 제거된 시점에서 10㎐-60㎐의 저음을 얻기 위해 트랜지스터(Q15, Q14, Q16 및 Q17)를 채용함으로써, 일부 1㎑ 대역 중음 부분도 감쇄하게 되고, 다음 단의 트랜지스터(Q19, Q18) 드라이브단에서 입력신호를 증폭 및 필터링한다.
이후, 트랜지스터(Q20 및 Q21) 드라이브단은, 전단계에서 부족한 저음을 증폭시킴으로써, 도 2a 내지 2e에 나타낸 바와 같이(참고로, 도 2a는 20㎐, 도 2b는 30㎐, 도 2c는 40㎐, 도 2d는 50㎐, 도 2e는 60㎐ 대역의 신호를 나타낸다), 신호의 찌그러짐 및 왜곡이 최대한 억제된 10㎐-60㎐의 일정하고 깨끗한 저음을 얻는다.
도 1은 본 발명의 저음에서 전기적 험을 제거하기 위한 필터링회로를 나타내는 회로도이다.
도 2는 본 발명에 따른 회로에 의해 나타난 신호 파형도이다.
도 3은 종래 기술에 대한 신호 파형도이다.

Claims (3)

  1. 저음에서 전기적 험(hum)을 제거하기 위한 필터링회로에 있어서,
    +신호 및 -신호를 상기 필터링회로에 입력하는 신호처리부와,
    (+),(-) 전원을 공급하는 전원 공급부와,
    저음에서의 전기적 험을 제거하기 위한 필터링부와,
    출력 파워를 유지하는 파워스테이지부와,
    잡음을 제거하기 위한 필터부를 포함하며,
    상기 필터링부는,
    상기 신호처리부를 통해 +신호가 제 1트랜지스터(Q11)의 베이스로 입력되고, -신호가 제 1'트랜지스터(Q10)의 베이스로 입력되는 제1단과,
    상기 제 1트랜지스터(Q11)의 출력이 제 2트랜지스터(Q15)의 베이스로 입력되고, 상기 제 2트랜지스터(Q15)의 콜렉터와 제 1저항(R42)이 직렬로 연결되며, 상기 제 1'트랜지스터(Q10)의 출력이 제 2'트랜지스터(Q14)의 베이스로 입력되고, 상기 제 2'트랜지스터(Q14)의 콜렉터와 제 1'저항(R43)이 직렬로 연결되는 제2단과,
    상기 제 2트랜지스터(Q15)의 출력신호가 제 3트랜지스터(Q16)의 베이스에 입력되고 상기 제 3트랜지스터(Q16)의 콜렉터와 제 2저항(R45)이 직렬로 연결되며, 상기 제 2'트랜지스터(Q14)의 출력신호가 제 3'트랜지스터(Q17)의 베이스에 입력되고 상기 제 3'트랜지스터(Q17)의 콜렉터와 제 2'저항(R44)이 직렬로 연결되는 제3단과,
    상기 제 2트랜지스터(Q15)의 출력신호가 제 4트랜지스터(Q19)의 베이스에 입력되고 상기 제 4트랜지스터(Q19)의 콜렉터와 제 3저항(R46)이 직렬로 연결되며, 상기 제 2'트랜지스터(Q14)의 출력신호가 제 4'트랜지스터(Q18)의 베이스에 입력되고 상기 제 4'트랜지스터(Q18)의 콜렉터와 제 3'저항(R47)이 직렬로 연결되는 제4단과,
    상기 제 2트랜지스터(Q15)의 출력신호가 제 5트랜지스터(Q20)의 베이스에 입력되고 상기 제 5트랜지스터(Q20)의 콜렉터와 제 4저항(R49)이 직렬로 연결되며, 상기 제 2'트랜지스터(Q14)의 출력신호가 제 5'트랜지스터(Q21)의 베이스에 입력되고 상기 제 5트랜지스터(Q21)의 콜렉터와 제 4저항(R48)이 직렬로 연결되는 제5단으로 구성된 것을 특징으로 하는 저음에서 전기적 험을 제거하기 위한 필터링회로.
  2. 제 1항에 있어서,
    상기 제 3트랜지스터(Q16), 제 4트랜지스터(Q19) 및 제 5트랜지스터(Q20)가 병렬로 연결되고,
    상기 제 3'트랜지스터(Q17), 제 4'트랜지스터(Q18) 및 제 5'트랜지스터(Q21)가 병렬로 연결되는 것을 특징으로 하는 저음에서 전기적 험을 제거하기 위한 필터링회로.
  3. 제 1항에 있어서,
    상기 필터링부에서는 필터링되는 신호는 10㎐∼60㎐ 대역인 것을 특징으로 하는 저음에서 전기적 험을 제거하기 위한 필터링회로.
KR1020090004966A 2008-01-30 2009-01-21 저음에서 전기적 험을 제거하기 위한 필터링회로 KR100927049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080009784 2008-01-30
KR1020080009784 2008-01-30

Publications (2)

Publication Number Publication Date
KR20090083859A KR20090083859A (ko) 2009-08-04
KR100927049B1 true KR100927049B1 (ko) 2009-11-17

Family

ID=41204577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004966A KR100927049B1 (ko) 2008-01-30 2009-01-21 저음에서 전기적 험을 제거하기 위한 필터링회로

Country Status (1)

Country Link
KR (1) KR100927049B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184681A (ja) 2004-12-28 2006-07-13 Yamaha Corp 低音フィルタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184681A (ja) 2004-12-28 2006-07-13 Yamaha Corp 低音フィルタ

Also Published As

Publication number Publication date
KR20090083859A (ko) 2009-08-04

Similar Documents

Publication Publication Date Title
US9071214B2 (en) Audio signal controller
US9083288B2 (en) High level capable audio amplification circuit
CN103138687A (zh) 能处理高电平的音频放大电路中的失真抑制
US4074204A (en) Equalizing amplifier
US7142051B2 (en) Power amplification circuits
KR100927049B1 (ko) 저음에서 전기적 험을 제거하기 위한 필터링회로
CN108235184B (zh) 一种低音增强电路和音频播放设备
US20050175192A1 (en) Noise cancellation
US11638095B2 (en) Method and apparatus for improving effective signal-to-noise ratio of analog to digital conversion for multi-band digital signal processing devices
JP4281004B2 (ja) Ｐｗｍパワーアンプ及びその制御方法
CN212992396U (zh) 一种回声消除电路、装置及视频系统
JP2021108450A (ja) 低遅延、低電力、高線形性ｄ級変調ループ
JP2751888B2 (ja) 帯域分割増幅回路
US7250986B2 (en) External output video signal processor
JP2009065436A (ja) ステレオ再生装置
JP3975724B2 (ja) トーンコントロール装置
US20200366261A1 (en) Audio playback device and method
KR950002215Y1 (ko) 휘도신호 처리시 디테일 노이즈 제거회로
JP6958617B2 (ja) 増幅装置
JPS613364A (ja) 雑音低減装置
CN111181502A (zh) 前置放大电路
JPH0490208A (ja) 電力増幅回路
KR100858312B1 (ko) 저 왜곡 완충기
JPH0211077B2 (ko)
JP2001285988A (ja) 低域拡張回路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee