KR100927020B1 - 액정표시장치와 그의 구동방법 - Google Patents

액정표시장치와 그의 구동방법 Download PDF

Info

Publication number
KR100927020B1
KR100927020B1 KR1020030012634A KR20030012634A KR100927020B1 KR 100927020 B1 KR100927020 B1 KR 100927020B1 KR 1020030012634 A KR1020030012634 A KR 1020030012634A KR 20030012634 A KR20030012634 A KR 20030012634A KR 100927020 B1 KR100927020 B1 KR 100927020B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
data
lines
driver
Prior art date
Application number
KR1020030012634A
Other languages
English (en)
Other versions
KR20040077177A (ko
Inventor
장용호
김철세
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030012634A priority Critical patent/KR100927020B1/ko
Publication of KR20040077177A publication Critical patent/KR20040077177A/ko
Application granted granted Critical
Publication of KR100927020B1 publication Critical patent/KR100927020B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명은 데이터 드라이버 집적회로의 개수를 감소시킬 수 있도록 한 액정표시장치와 그의 구동방법에 관한 것이다.
제1 방향으로 따라 인접하는 적색과 녹색 및 청색 픽셀을 가지는 이 액정표시장치는, 상기 제1 방향으로 형성되며 상기 적색과 녹색 및 청색 픽셀에 공통으로 접속되는 다수의 데이터 라인들과, 상기 제1 방향과 교차하는 제2 방향으로 형성되며 상기 적색과 녹색 및 청색 픽셀 각각에 일대일로 접속되는 다수의 게이트 라인들을 갖는 액정패널; 상기 데이터라인들에 데이터를 공급하기 위한 데이터 구동부; 상기 게이트라인들에 스캔신호를 공급하기 위한 게이트 구동부; 상기 데이터 구동부 및 게이트 구동부를 제어하기 위한 타이밍 제어부; 및 상기 게이트 구동부와 상기 다수의 게이트라인들 사이에 접속되어 상기 스캔신호가 공급되는 어느 하나의 게이트라인을 선택하기 위한 선택부를 구비하고; 상기 선택부는 3 개 이상의 상기 게이트 라인들에 접속되는 다수의 멀티플렉서들을 포함한다.

Description

액정표시장치와 그의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 종래의 액정표시장치를 나타내는 도면.
도 2는 도 1에 도시된 액정셀을 나타내는 도면.
도 3은 본 발명의 제 1 실시 예에 따른 액정표시장치를 나타내는 도면.
도 4는 도 3에 도시된 적색, 녹색 및 청색 픽셀을 나타내는 도면.
도 5는 본 발명의 제 2 실시 예에 따른 액정표시장치를 나타내는 도면.
도 6은 도 5에 도시된 MUX부를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102, 202 : 액정패널 4, 104, 204 : 게이트 드라이버
6, 106, 206 : 데이터 드라이버 8, 108, 208 : 타이밍 제어부
10, 110, 210 : 감마전압부 214 : MUX부
본 발명은 액정표시장치와 그의 구동방법에 관한 것으로, 특히 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로의 개수를 감소시킬 수 있도록 한 액정표시장치와 그의 구동방법에 관한 것이다.
통상의 액정표시장치(Liquid Crystal Display; 이하, "LCD"라 함)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, LCD는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동 회로를 구비한다.
도 1을 참조하면, 종래의 LCD는 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(2)과, 액정패널(2)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하기 위한 타이밍 제어부(8)와, 감마전압을 발생하여 데이터 드라이버(6)에 공급하는 감마전압부(10)를 구비한다.
타이밍 제어부(8)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(4)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(6)를 제어하게 된다. 아울러, 타이밍 제어부(8)는 화소데이터(R, G, B)를 정렬하여 데이터 드라이버(6)에 공급한다.
액정패널(2)은 상부기판 및 하부기판 사이에 액정이 주입되고 상부기판과 하부기판 사이의 간격을 일정하게 유지시키기 위한 도시하지 않은 스페이서를 구비한 다. 이러한, 액정패널(2)의 상부기판에는 도시하지 않은 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 또한, 액정패널(2)의 하부기판에는 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와 액정셀(Clc)들을 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.
액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 추가로 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트 라인과 화소 전극 사이에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(4)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동되게 한다. 그리고, 게이트 드라이버(4)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트 라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.
데이터 드라이버(6)는 타이밍 제어부(8)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(6)는 타이밍 제어부(8)로부터의 디지털 화소 데이터(R, G, B)를 감마 전압 발생부(10)로부터의 감마전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분리 구동하는 다수개의 데이터 드라이브 IC들로 구성된다.
감마 전압부(10)는 데이터 드라이버(6)의 아날로그 변환에 이용되는 그레이별 감마 전압들의 기준이 되는 감마 전압들을 발생하여 공급한다. 특히, 감마 전압부(10)는 공통 전압을 기준으로 정극성을 갖는 정극성 감마 전압과, 부극성을 갖는 부극성 감마 전압을 발생하여 데이터 드라이버(6)에 공급한다.
이와 같은, 종래의 LCD에서 액정패널(2)에 형성되는 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각은 도 2에 도시된 바와 같이 동일한 게이트 라인(GL)에 접속되고, 서로 다른 데이터 라인(DL)에 접속된다. 이로 인하여, 액정패널(2)의 데이터 라인(DL)과 게이트 라인(GL)의 라인 수는 액정패널(2)의 해상도에 따라 아 래의 표 1과 같이 수백 ~ 수천이 될 수 있다.
해상도 게이트 라인 수 데이터 라인수
QVGA 320 240*3
VGA 480 640*3
SVGA 600 800*3
XGA 768 1024*3
SXGA 1024 1280*3
UXGA 1200 1600*3
. . . . . .
이에 따라, 종래의 LCD에서는 적색, 녹색, 청색 픽셀(R, G, B)들에 접속된 데이터 라인(DL)들 각각에 데이터신호를 공급하기 위하여 다수의 데이터 드라이브 IC들의 출력단자가 데이터 라인 수에 해당하는 개수만큼 필요하게 된다. 따라서, 종래의 LCD는 많은 데이터 드라이버 IC들을 필요로 하게 된다.
따라서, 본 발명의 목적은 데이터 드라이버 집적회로 및 게이트 드라이버 집적회로의 개수를 감소시킬 수 있도록 한 액정표시장치와 그의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 제1 방향으로 따라 인접하는 적색과 녹색 및 청색 픽셀을 가지는 액정표시장치에 있어서, 상기 제1 방향으로 형성되며 상기 적색과 녹색 및 청색 픽셀에 공통으로 접속되는 다수의 데이터 라인들과, 상기 제1 방향과 교차하는 제2 방향으로 형성되며 상기 적색과 녹색 및 청색 픽셀 각각에 일대일로 접속되는 다수의 게이트 라인들을 갖는 액정패널; 상기 데이터라인들에 데이터를 공급하기 위한 데이터 구동부; 상기 게이트라인들에 스캔신호를 공급하기 위한 게이트 구동부; 상기 데이터 구동부 및 게이트 구동부를 제어하기 위한 타이밍 제어부; 및 상기 게이트 구동부와 상기 다수의 게이트라인들 사이에 접속되어 상기 스캔신호가 공급되는 어느 하나의 게이트라인을 선택하기 위한 선택부를 구비하고; 상기 선택부는 3 개 이상의 상기 게이트 라인들에 접속되는 다수의 멀티플렉서들을 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 액정표시장치에서 상기 다수의 멀티플렉서들 각각은 상기 타이밍 제어부로부터의 제어신호에 응답하여 상기 게이트 라인들을 순차적으로 선택하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치의 구동방법은 동일한 데이터 라인을 통하여 적색과 녹색 및 청색 픽셀에 데이터를 공급하는 단계; 스캔신호를 발생하는 단계; 및 3 개 이상의 게이트 라인들에 접속되는 다수의 멀티플렉서들을 통해 상기 스캔신호가 공급될 어느 하나의 게이트라인을 선택한 후, 상기 스캔신호를 상기 데이터에 동기하여 상기 선택된 게이트 라인에 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 멀티플렉서들 각각은 외부로부터의 제어신호에 응답하여 상기 게이트 라인들을 순차적으로 선택하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3 및 4를 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치(Liquid Crystal Display; 이하, "LCD"라 함)는 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B)들이 매트릭스 형태로 배열된 액정패널(102)과, 액정 패널(102)의 수직방향으로 형성된 게이트 라인들(GL0 내지 GLn)과, 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(104)와, 액정패널(102)의 수평방향으로 형성된 데이터 라인들(DL1 내지 DLm)과, 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(106)와, 게이트 드라이버(104)와 데이터 드라이버(106)를 제어하기 위한 타이밍 제어부(108)와, 감마전압을 발생하여 데이터 드라이버(106)에 공급하는 감마 전압부(110)를 구비한다.
액정패널(102)은 상부기판 및 하부기판 사이에 액정이 주입되고 상부기판과 하부기판 사이의 간격을 일정하게 유지시키기 위한 도시하지 않은 스페이서를 구비한다. 이러한, 액정패널(102)의 상부기판에는 도시하지 않은 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 또한, 액정패널(102)의 하부기판에는 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와 액정셀(Clc)들을 구비한다.
액정패널(102)의 게이트 라인들(GL1 내지 GLn)은 액정패널(102)의 수직방향으로 형성되어 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 접속된다. 즉, 제 N-2 번째 게이트 라인(GLn-2)에는 적색 픽셀(R)들이 공통으로 접속되고, 제 N-1 번째 게이트 라인(GLn-1)에는 녹색 픽셀(G)들이 공통으로 접속되고, 제 N 번째 게이트 라인(GLn)에는 청색 픽셀(R)들이 공통으로 접속된다. 결과적으로, 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각은 서로 다른 게이트 라인들(GL1 내지 GLn)에 접속된다.
액정패널(102)의 데이터 라인들(DL1 내지 DLm)은 액정패널(102)의 수평방향으로 형성되어 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 접속된다. 즉, 하나의 데이터 라인들(DL1 내지 DLm)에는 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B)들이 공통으로 접속된다. 결과적으로, 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각은 동일한 데이터 라인들(DL1 내지 DLm)에 접속된다.
적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 마련된 박막 트랜지스 터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. 이 때, 액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 추가로 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트 라인과 화소 전극 사이에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
타이밍 제어부(108)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(104)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(106)를 제어하게 된다. 아울러, 타이밍 제어부(108)는 화소데이터(R, G, B)를 정렬하여 데이터 드라이버(106)에 공급한다.
게이트 드라이버(104)는 타이밍 제어부(108)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(104)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동 되게 한다. 그리고, 게이트 드라이버(104)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(104)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트 라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.
데이터 드라이버(106)는 타이밍 제어부(108)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(106)는 타이밍 제어부(108)로부터의 디지털 화소 데이터(R, G, B)를 감마 전압 발생부(110)로부터의 감마전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다. 이러한 데이터 드라이버(106)는 데이터 라인들(DL1 내지 DLm)을 분리 구동하는 다수개의 데이터 드라이브 IC들로 구성된다.
감마 전압부(110)는 데이터 드라이버(106)의 아날로그 변환에 이용되는 그레이별 감마 전압들의 기준이 되는 감마 전압들을 발생하여 공급한다. 특히, 감마 전압부(110)는 공통 전압을 기준으로 정극성을 갖는 정극성 감마 전압과, 부극성을 갖는 부극성 감마 전압을 발생하여 데이터 드라이버(106)에 공급한다.
이와 같은, 본 발명의 제 1 실시 예에 따른 LCD의 구동방법은 게이트 드라이버(104)를 이용하여 게이트 라인들(GL)에 순차적으로 게이트 펄스를 공급하게 된다. 이에 따라, 서로 다른 게이트 라인들(GL)에 접속된 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 형성된 박막 트랜지스터(TFT)가 순차적으로 턴온 되어 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각이 순착적으로 선택된다.
그런 다음, 데이터 드라이버(106)를 이용하여 데이터 라인들(DL)에 화소 신호를 공급하게 된다. 이에 따라, 서로 동일한 데이터 라인들(DL)에 접속된 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 동일한 화소 신호가 공급된다. 이에 따라, 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 LCD는 액정패널(102)의 데이터 라인들(DL1 내지 DLm)은 게이트 라인들(GL1 내지 GLn)의 개수보다 작게 된다. 즉, 액정패널(102)의 데이터 라인들(DL) 수를 감소시켜 궁극적으로 데이터 드라이버 집적회로의 개수를 감소시킬 수 있다. 예를 들면, 종래의 액정패널이 QVGA의 해상도를 가질경우 데이터 라인들(DL1 내지 DLm)의 수는 720라인이고, 게이트 라인들(GL1 내지 GLn)의 수는 320라인이 된다. 그러나, 본 발명의 제 1 실시 예에 따른 액정패널이 QVGA의 해상도를 가질경우 데이터 라인들(DL1 내지 DLm)의 수는 320라인이고, 게이트 라인들(GL1 내지 GLn)의 수는 720라인이 된다. 따라서, 본 발명의 제 1 실시 예에 따른 LCD는 데이터 라인들(DL1 내지 DLm)을 구동시키기 위한 데이터 드라이버 IC의 개수를 감소시킬 수 있다. 이러한, 본 발명의 제 1 실시 예에 따른 LCD와 그의 구동방법은 수평방향의 신호배선 수가 수직방향의 신호배선 수보다 상대적으로 적은 액정패널(102)의 구동에 효과적이다.
한편, 도 5를 참조하면 본 발명의 제 2 실시 예에 따른 LCD는 적색 픽셀(R) 과 녹색 픽셀(G) 및 청색 픽셀(B)들이 매트릭스 형태로 배열된 액정패널(202)과, 액정 패널(202)의 수직방향으로 형성된 게이트 라인들(GL0 내지 GLn)과, 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(204)와, 액정패널(202) 상에 배치되어 게이트 드라이버(204)로부터의 게이트신호를 게이트 라인들(GL0 내지 GLn)각각에 선택적으로 공급하기 위한 MUX부(214)와, 액정패널(202)의 수평방향으로 형성된 데이터 라인들(DL1 내지 DLm)과, 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(206)와, 게이트 드라이버(204)와 데이터 드라이버(206)를 제어하기 위한 타이밍 제어부(208)와, 감마전압을 발생하여 데이터 드라이버(206)에 공급하는 감마전압부(210)를 구비한다. 이러한, 본 발명의 제 2 실시 예에 따른 LCD의 각 구성요소 중 데이터 드라이버(206) 및 감마전압부(210) 각각은 도 3에 도시된 본 발명의 제 1 실시 예에 따른 LCD와 동일하기 때문에 이하 설명을 생략하기로 한다.
액정패널(202)의 게이트 라인들(GL1 내지 GLn)은 액정패널(202)의 수직방향으로 형성되어 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 접속된다. 즉, 제 N-2 번째 게이트 라인(GLn-2)에는 적색 픽셀(R)들이 공통으로 접속되고, 제 N-1 번째 게이트 라인(GLn-1)에는 녹색 픽셀(G)들이 공통으로 접속되고, 제 N 번째 게이트 라인(GLn)에는 청색 픽셀(R)들이 공통으로 접속된다. 결과적으로, 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각은 서로 다른 게이트 라인들(GL1 내지 GLn)에 접속된다.
액정패널(202)의 데이터 라인들(DL1 내지 DLm)은 액정패널(202)의 수평방향 으로 형성되어 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 접속된다. 즉, 하나의 데이터 라인들(DL1 내지 DLm)에는 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B)들이 공통으로 접속된다. 결과적으로, 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각은 동일한 데이터 라인들(DL1 내지 DLm)에 접속된다.
적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 마련된 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. 이 때, 액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 추가로 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트 라인과 화소 전극 사이에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
타이밍 제어부(208)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(204)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(206)를 제어하게 된다. 아울러, 타이밍 제어부(208)는 화소데 이터(R, G, B)를 정렬하여 데이터 드라이버(206)에 공급한다. 또한, 타이밍 제어부(208)는 게이트 라인(GL)의 선택신호(GSS)를 생성하여 MUX부(214)를 제어하게 된다.
게이트 드라이버(204)는 타이밍 제어부(208)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 구동시키기 위한 게이트 하이 전압(VGH)을 MUX부(214)에 공급한다. 이에 따라, 게이트 드라이버(204)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동되게 한다. 그리고, 게이트 드라이버(204)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 MUX부(214)에 공급한다. 또한, 게이트 드라이버(204)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트 라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.
MUX부(214)는 도 6에 도시된 바와 같이 게이트 드라이버(204)로부터 게이트신호(GS)가 순차적으로 공급되는 다수의 멀티플렉서(MUX1, MUX2,..., MUXn)를 구비한다. 다수의 멀티플렉서(MUX1, MUX2,..., MUXn) 각각은 3 이상의 게이트 라인들(GL)에 접속된다. 즉, 제 1 멀티플렉서(MUX1)의 출력단자 각각은 제 1 내지 제 m 번째 게이트 라인들(GL1 내지 GLm)에 접속되고, 제 2 멀티플렉서(MUX2)의 출력단자 각각은 제 m+1 내지 제 2m 번째 게이트 라인(GLm+1 내지 GL2m)에 접속된다. 또한, 제 n 멀티플렉서(MUXn)의 출력단자 각각은 제 n-m+1 내지 제 n 번째 게이트 라인(GLn-m+1 내지 GLn)에 접속된다.
다수의 멀티플렉서(MUX1, MUX2,..., MUXn) 각각은 타이밍 제어부(108)으로부터의 게이트 라인(GL)의 선택신호(GSS)에 응답하여 게이트 라인들(GL)을 순차적으로 선택하여 게이트 드라이버(204)로부터의 게이트 펄스(GS)를 공급하게 된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 LCD의 구동방법은 타이밍 제어부(208)에서 발생되는 게이트 라인(GL)의 선택신호(GSS)를 기판 상에 형성된 MUX부(214)에 공급함으로써 게이트 드라이버(204)로부터 공급되는 게이트 펄스(GS)를 게이트 라인들(GL)에 순차적으로 공급하게 된다. 이에 따라, 서로 다른 게이트 라인들(GL)에 접속된 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 형성된 박막 트랜지스터(TFT)가 순차적으로 턴온되어 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각이 순착적으로 선택된다.
그런 다음, 데이터 드라이버(206)를 이용하여 데이터 라인들(DL)에 화소 신호를 공급하게 된다. 이에 따라, 서로 동일한 데이터 라인들(DL)에 접속된 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각에 동일한 화소 신호가 공급된다. 이에 따라, 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 LCD는 액정패널(202)의 데이터 라인들(DL1 내지 DLm)은 게이트 라인들(GL1 내지 GLn)의 개수보다 작게 된다. 즉, 액정패널(202)의 데이터 라인들(DL) 수를 감소시켜 궁극적으로 데이터 드라이버 집적회로의 개수를 감소시킬 수 있다. 예를 들면, 종래의 액정패널이 QVGA의 해상도 를 가질경우 데이터 라인들(DL1 내지 DLm)의 수는 720라인이고, 게이트 라인들(GL1 내지 GLn)의 수는 320라인이 된다. 그러나, 본 발명의 제 2 실시 예에 따른 액정패널이 QVGA의 해상도를 가질경우 데이터 라인들(DL1 내지 DLm)의 수는 320라인이고, 게이트 라인들(GL1 내지 GLn)의 수는 720라인이 된다. 따라서, 본 발명의 제 2 실시 예에 따른 LCD는 데이터 라인들(DL1 내지 DLm)을 구동시키기 위한 데이터 드라이버 IC의 개수를 감소시킬 수 있다. 또한, 본 발명은 적어도 3 이상의 게이트 라인들(GL)에 접속되는 MUX부(214)의 다수의 멀티플렉서(MUX1 내지 MUXn)에 의해 게이트 라인들(GL)을 구동시키기 위한 게이트 드라이버 IC의 개수를 감소시킬 수 있다. 이러한, 본 발명의 제 2 실시 예에 따른 LCD와 그의 구동방법은 수평방향의 신호배선 수가 수직방향의 신호배선 수보다 상대적으로 적은 액정패널(202)의 구동에 효과적이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 서로 동일한 데이터 라인들(DL)에 접속되고, 서로 다른 게이트 라인들에 접속되는 적색 픽셀(R)과 녹색 픽셀(G) 및 청색 픽셀(B) 각각을 구비한다. 이에 따라, 본 발명은 데이터라인들의 개수가 종래보다 적으므로 데이터라인들을 구동시키기 위한 데이터 드라이버 집적회로의 개수를 감소시킬 수 있다. 또한, 본 발명은 적어도 3이상이 게이트 라인들에 접속된 멀티플렉서 각각을 이용하여 게이트 라인들을 순차적으로 공급함으로써 게이트 라인들을 구동하기 위한 게이트 드라이버 집적 회로의 개수를 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (11)

  1. 제1 방향으로 따라 인접하는 적색과 녹색 및 청색 픽셀을 가지는 액정표시장치에 있어서,
    상기 제1 방향으로 형성되며 상기 적색과 녹색 및 청색 픽셀에 공통으로 접속되는 다수의 데이터 라인들과, 상기 제1 방향과 교차하는 제2 방향으로 형성되며 상기 적색과 녹색 및 청색 픽셀 각각에 일대일로 접속되는 다수의 게이트 라인들을 갖는 액정패널;
    상기 데이터라인들에 데이터를 공급하기 위한 데이터 구동부;
    상기 게이트라인들에 스캔신호를 공급하기 위한 게이트 구동부;
    상기 데이터 구동부 및 게이트 구동부를 제어하기 위한 타이밍 제어부; 및
    상기 게이트 구동부와 상기 다수의 게이트라인들 사이에 접속되어 상기 스캔신호가 공급되는 어느 하나의 게이트라인을 선택하기 위한 선택부를 구비하고;
    상기 선택부는 3 개 이상의 상기 게이트 라인들에 접속되는 다수의 멀티플렉서들을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 멀티플렉서들 각각은 상기 타이밍 제어부로부터의 제어신호에 응답하여 상기 게이트 라인들을 순차적으로 선택하는 것을 특징으로 하는 액정표시장치.
  10. 동일한 데이터 라인을 통하여 적색과 녹색 및 청색 픽셀에 데이터를 공급하는 단계;
    스캔신호를 발생하는 단계; 및
    3 개 이상의 게이트 라인들에 접속되는 다수의 멀티플렉서들을 통해 상기 스캔신호가 공급될 어느 하나의 게이트라인을 선택한 후, 상기 스캔신호를 상기 데이터에 동기하여 상기 선택된 게이트 라인에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 멀티플렉서들 각각은 외부로부터의 제어신호에 응답하여 상기 게이트 라인들을 순차적으로 선택하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020030012634A 2003-02-28 2003-02-28 액정표시장치와 그의 구동방법 KR100927020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030012634A KR100927020B1 (ko) 2003-02-28 2003-02-28 액정표시장치와 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030012634A KR100927020B1 (ko) 2003-02-28 2003-02-28 액정표시장치와 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20040077177A KR20040077177A (ko) 2004-09-04
KR100927020B1 true KR100927020B1 (ko) 2009-11-16

Family

ID=37363125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030012634A KR100927020B1 (ko) 2003-02-28 2003-02-28 액정표시장치와 그의 구동방법

Country Status (1)

Country Link
KR (1) KR100927020B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085844A (ko) * 2001-05-07 2002-11-16 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085844A (ko) * 2001-05-07 2002-11-16 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20040077177A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
KR101341906B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
US8269706B2 (en) Operating unit of liquid crystal display panel and method for operating the same
KR101319345B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100884993B1 (ko) 액정표시장치 및 그 구동방법
KR101611904B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101396937B1 (ko) 액정표시장치 및 그 구동방법
KR20110024993A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080043515A (ko) 액정표시장치 및 그 구동방법
KR100851208B1 (ko) 액정표시장치 및 그 구동방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR101511546B1 (ko) 액정표시장치 및 그 구동방법
KR100962502B1 (ko) 액정표시장치의 구동장치
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR100927020B1 (ko) 액정표시장치와 그의 구동방법
KR20110119309A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101461016B1 (ko) 액정표시장치와 그 구동방법
KR100934093B1 (ko) 액정표시장치
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101332050B1 (ko) 액정표시장치
KR101197757B1 (ko) 액정 표시 장치의 데이터 처리 방법 및 장치
KR20090086867A (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR100839483B1 (ko) 액정표시장치
KR101136179B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee