KR100922552B1 - Method of fabricating semiconductor device - Google Patents

Method of fabricating semiconductor device Download PDF

Info

Publication number
KR100922552B1
KR100922552B1 KR1020070137314A KR20070137314A KR100922552B1 KR 100922552 B1 KR100922552 B1 KR 100922552B1 KR 1020070137314 A KR1020070137314 A KR 1020070137314A KR 20070137314 A KR20070137314 A KR 20070137314A KR 100922552 B1 KR100922552 B1 KR 100922552B1
Authority
KR
South Korea
Prior art keywords
ashing
photoresist
etching
present
remove
Prior art date
Application number
KR1020070137314A
Other languages
Korean (ko)
Other versions
KR20090069602A (en
Inventor
조보연
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137314A priority Critical patent/KR100922552B1/en
Publication of KR20090069602A publication Critical patent/KR20090069602A/en
Application granted granted Critical
Publication of KR100922552B1 publication Critical patent/KR100922552B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법이 개시된다. 본 발명에 따른 반도체 장치의 제조 방법은 반도체 기판 상에 식각 대상물과 홀 패턴을 갖는 포토레지스트를 순차적으로 형성하는 단계, 상기 포토레지스트를 식각 보호층으로 하는 식각 공정을 실시하여 식각 대상물에 홀을 형성하는 단계, 상기 식각 대상물에 발생된 포토레지스트 잔여물을 제거하기 위해 세정 공정을 수행하는 단계, 상기 포토레지스트를 제거하기 위해 에싱 공정을 수행하는 단계, 및 상기 식각 대상물에 발생된 포토레지스트 잔여물을 제거하기 위해 세정 공정을 수행하는 단계를 포함할 수 있다. 이로 인해 식각 및 에싱 공정 중에 발생하는 잔여물을 효율적으로 제거할 수 있다.Disclosed is a method of manufacturing a semiconductor device. In the method of manufacturing a semiconductor device according to the present invention, forming a hole in an etching target by sequentially forming an etching target and a photoresist having a hole pattern on the semiconductor substrate, and performing an etching process using the photoresist as an etching protection layer. Performing a cleaning process to remove photoresist residues generated in the etch target, performing an ashing process to remove the photoresist, and removing the photoresist residues generated in the etch target. Performing a cleaning process to remove. This makes it possible to efficiently remove residues generated during etching and ashing processes.

에싱, 잔여물 Ashing, residue

Description

반도체 장치의 제조 방법{Method of fabricating semiconductor device}Method of manufacturing semiconductor device {Method of fabricating semiconductor device}

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더욱 상세하게는 포토레지스트(photoresist) 패턴을 이용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using a photoresist pattern.

반도체 장치의 제조 과정은 여러 번의 포토레지스트 패턴 형성 및 이를 이용한 식각(etching) 과정들을 수반하여 수행되고 있다. 그리고, 포토레지스트 패턴을 제거하는 에싱(ashing) 공정을 실시한 후에, 세정(cleaning) 공정으로 식각 잔여물을 제거한다. The manufacturing process of the semiconductor device is performed by forming a plurality of photoresist patterns and etching processes using the same. Then, after performing an ashing process of removing the photoresist pattern, the etching residue is removed by a cleaning process.

예를 들어, 배선 공정에서는 하부 금속 배선과 상부 금속 배선을 연결시키기 위해 콘택홀(비아홀, via hole)을 형성하는데, 콘택홀(비아홀)을 형성하기 위해 절연막의 상부에 콘택홀(비아홀)용 포토레지스트 패턴을 형성하고, 식각을 수행한다. For example, in the wiring process, a contact hole (via hole) is formed to connect the lower metal wiring and the upper metal wiring, and a photo for the contact hole (via hole) is formed on the insulating film to form the contact hole (via hole). A resist pattern is formed and etching is performed.

상기 식각 공정 후, 포토레지스트 패턴을 제거하는 방법으로는 습식 스트립(wet strip) 또는 에싱(ashing) 방법 등이 이용되고 있다. After the etching process, a wet strip or ashing method is used as a method of removing the photoresist pattern.

도 1은 종래 기술에 따른 홀을 형성하는 과정을 도시한 공정 단면도이다. 도 1을 보면, 반도체 기판 상에 증착된 식각 대상물 예를 들어, 층간 절연막(10)을 식각하여 콘택홀(비아홀)을 형성할 수 있다. 이때 포토레지스트 패턴(12)은 식각 보 호층으로 이용된다. 1 is a cross-sectional view illustrating a process of forming a hole according to the prior art. Referring to FIG. 1, a contact object (via hole) may be formed by etching an etching target, for example, an interlayer insulating layer 10 deposited on a semiconductor substrate. In this case, the photoresist pattern 12 is used as an etch protection layer.

그리고 층간 절연막(10) 상부에 형성된 포토레지스트 패턴(12)을 제거하기 위한 에싱(ashing) 공정을 실시한다. 여기서, 에싱 공정은 일 예로, O2 플라즈마를 이용하여 층간 절연막(10)의 상부에 형성된 포토레지스트 패턴(12)을 제거시킨다. 상기의 공정을 통해 포토레지스트 패턴(12)을 제거한 후 층간 절연막(10)의 상부에는 폴리머와 파티클과 같은 잔여물(PT)이 존재한다. 일 예로, 상기 잔여물은 포토레지스터 패턴에 의해 열리는 부분 즉, 홀 부분에 존재하게 된다.An ashing process is performed to remove the photoresist pattern 12 formed on the interlayer insulating film 10. Here, the ashing process removes the photoresist pattern 12 formed on the interlayer insulating film 10 using, for example, O2 plasma. After the photoresist pattern 12 is removed through the above process, residues PT such as polymer and particles are present on the interlayer insulating layer 10. For example, the residue is present in a portion opened by the photoresist pattern, that is, a hole portion.

일 예로, 에싱 처리를 하는 반도체 웨이퍼는 고온으로 가열 처리한다. 이때, 포토레지스트 내부에 잔존하는 용제가 기화되어 배출되어야 하는데, 에싱 공정후의 포토레지스트 표면에는 경화층이 존재하게 됨으로써 이것이 불가능하게 된다. 따라서, 에싱 공정이 진행됨에 따라 포토레지스트 막 내부의 내압이 상승하면서 내부에 잔존하는 용제에 의하여 포토레지스트 막 표면이 파열하는 현상이 생기는데, 이렇게 변질된 포토레지스트는 잔사와 파티클로 변해 오염원이 되며, 반도체 장치의 제조시에 생산(yield) 수율을 저하시키는 원인이 된다.For example, the semiconductor wafer subjected to ashing treatment is heated at a high temperature. At this time, the solvent remaining in the photoresist must be vaporized and discharged, but this becomes impossible because a hardened layer is present on the surface of the photoresist after the ashing process. Accordingly, as the ashing process proceeds, the internal resistivity of the photoresist film increases and the surface of the photoresist film is ruptured due to the solvent remaining therein. The altered photoresist turns into residue and particles and becomes a pollution source. It becomes the cause of decreasing yield yield at the time of manufacture of a semiconductor device.

상기된 도 1의 도면 부호 21은 에싱 공정시 발생하는 잔여물의 예이다. 즉, 홀 공정 이후 에싱 처리시 발생하는 잔여물(Particle, PT)로서, 후속으로 제거(remove) 공정인 습식 세정(wet cleaning)을 하여도 제거되지 않고 그대로 잔류하게 된다. Reference numeral 21 in FIG. 1 described above is an example of residues generated during the ashing process. That is, as a residue (Particle, PT) generated during the ashing process after the hole process, even after wet cleaning, which is a remove process, it remains as it is without being removed.

도 2는 에싱 이전 공정 즉, 식각 후 발생하는 잔여물(22)이 포토레지스트 위에 잔류하는 예를 보이고 있다. 따라서 이후 에싱 및 세정을 하더라도 포토레지스 트 성분만 제거되며, 잔여물(22)은 제거되지 않고 그대로 전이된다.2 shows an example in which the residue 22 generated after the ashing process, that is, after etching, remains on the photoresist. Therefore, even after ashing and cleaning, only the photoresist component is removed, and the residue 22 is transferred without being removed.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 식각(etching) 및 에싱(ashing) 공정 중에 생기는 포토레지스트(photoresist) 잔여물을 제거할 수 있도록 하는 반도체 장치의 제조 방법에 관한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device, which enables to remove photoresist residues generated during etching and ashing processes. will be.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 식각 대상물과 홀 패턴을 갖는 포토레지스트를 순차적으로 형성하는 단계, 상기 포토레지스트를 식각 보호층으로 하는 식각 공정을 실시하여 식각 대상물에 홀을 형성하는 단계, 상기 식각 대상물에 발생된 포토레지스트 잔여물을 제거하기 위해 세정 공정을 수행하는 단계, 상기 포토레지스트를 제거하기 위해 에싱 공정을 수행하는 단계, 및 상기 식각 대상물에 발생된 포토레지스트 잔여물을 제거하기 위해 세정 공정을 수행하는 단계를 포함할 수 있다.In the method of manufacturing a semiconductor device according to the present invention for achieving the above object, the step of sequentially forming a photoresist having an etching target and a hole pattern on a semiconductor substrate, an etching process using the photoresist as an etch protective layer Forming a hole in the etching target, performing a cleaning process to remove photoresist residues generated in the etching target, performing an ashing process to remove the photoresist, and etching Performing a cleaning process to remove photoresist residues generated in the object.

상기 홀을 형성하는 단계 다음에 에싱 공정을 수행하는 단계를 더 포함할 수 있다.The method may further include performing an ashing process after forming the hole.

상기 에싱 공정 단계 다음에 세정 공정과 에싱 공정을 순차적으로 수행하는 단계를 더 포함할 수 있다.The method may further include sequentially performing a washing process and an ashing process after the ashing process step.

상기 에싱 공정 단계는 에싱 챔버에 전원을 공급하지 않으면서 H2O 플라즈마 에싱 공정을 진행하는 제1 단계, 상기 에싱 챔버에 제1 전원을 공급하면서 F계 및 H20 플라즈마 에싱 공정을 진행하는 제2 단계, 및 상기 에싱 챔버에 제2 전원을 공급하면서 O2/N2 플라즈마 에싱 공정을 진행하는 제3 단계를 포함할 수 있다.The ashing step may include a first step of performing an H 2 O plasma ashing process without supplying power to an ashing chamber, a second step of performing an F-based and H20 plasma ashing process while supplying first power to the ashing chamber, and The method may include a third step of performing an O2 / N2 plasma ashing process while supplying a second power source to the ashing chamber.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

본 발명은 포토레지스트 패턴을 이용한 홀 공정 진행 후, 에싱 공정을 진행하기 전에 제거 공정을 실시하거나, 에싱 공정과 제거 공정을 반복 실시함으로써, 식각 및 에싱 공정 중에 발생하는 잔여물을 효율적으로 제거할 수 있으며, 이로 인해 반도체 장치의 수율을 향상시킬 수 있다.According to the present invention, after the hole process using the photoresist pattern is performed, the removal process is performed before the ashing process, or the ashing process and the removing process are repeatedly performed to efficiently remove residues generated during the etching and the ashing process. As a result, the yield of the semiconductor device can be improved.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described. At this time, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, by which the technical spirit of the present invention and its core configuration and operation is not limited.

그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀두고자 한다. In addition, the terminology used in the present invention is a general term that is currently widely used as much as possible, but in certain cases, the term is arbitrarily selected by the applicant. In this case, since the meaning is described in detail in the description of the present invention, It is intended that the present invention be understood as the meaning of the term rather than the name.

도 3 내지 도 6은 본 발명에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 실시예들을 나타낸 흐름도이다. 3 to 6 are flowcharts illustrating embodiments of a method of manufacturing a semiconductor device for removing photoresist residue in accordance with the present invention.

도 3은 본 발명의 제1 실시예에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 흐름도이다.3 is a flowchart of a method of manufacturing a semiconductor device for removing photoresist residue according to a first embodiment of the present invention.

도 3을 참조하면, 홀(hole) 공정을 진행한 후(S31), 제거(remove) 공정을 진행한다(S32). 그리고 에싱 공정을 진행하고(S33), 다시 제거 공정을 진행한다(S34). Referring to FIG. 3, after the hole process is performed (S31), a remove process is performed (S32). Then, the ashing process is performed (S33), and the removal process is performed again (S34).

도 4의 (a) 내지 (c)는 본 발명에 따른 홀 공정 과정의 일 실시예를 보이고 있다.4 (a) to (c) shows an embodiment of a hole process process according to the present invention.

즉, 도 4의 (a)와 같이 반도체 기판(41) 상부에 식각 대상물(42), 예를 들어 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 또는 금속막(예컨대 Al alloy, W, Cu) 등을 증착하고 그 위에 사진 공정으로 포토레지스트 패턴(43)을 형성한다. 이때 포토레지스트 패턴(43)은 식각 보호층으로 이용된다. 그리고 도 4의 (b)와 같이 포토레지스트 패턴(43)을 이용한 건식 식각 공정으로 식각 대상물(42)을 패터닝하여 홀을 형성한다. 홀이 형성되면 도 4의 (c)와 같이 제거 공정을 실시하여 잔여물을 일차적으로 제거한 후 에싱 공정을 실시하여 식각 대상물(42) 상부에 형성된 포토레지스트 패턴(43)을 제거한다. 그리고 다시 제거 공정을 실시한다.That is, as shown in FIG. 4A, an etching target 42 is formed on the semiconductor substrate 41, for example, a silicon oxide film (SiO 2), a silicon nitride film (SiN), or a metal film (for example, Al alloy, W, Cu), or the like. Is deposited and a photoresist pattern 43 is formed thereon by a photo process. In this case, the photoresist pattern 43 is used as an etching protection layer. As shown in FIG. 4B, the etching target 42 is patterned by a dry etching process using the photoresist pattern 43 to form holes. When the hole is formed, as shown in FIG. 4C, the removal process is performed to first remove the residue, and then the ashing process is performed to remove the photoresist pattern 43 formed on the etching target 42. Then, the removal process is performed again.

도 5는 본 발명의 제2 실시예에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 흐름도이다.5 is a flowchart of a method of manufacturing a semiconductor device for removing photoresist residue according to a second embodiment of the present invention.

도 5를 참조하면, 홀(hole) 공정을 실시한 후(S51), 에싱 공정과 제거 공정 을 순차적으로 실시한다(S52,S53). 그리고 상기 S42,S43의 에싱 공정과 제거 공정을 반복한다(S54,S55). 상기 S51의 홀 공정은 제1 실시예를 참조하면 되므로 상세 설명을 생략한다.Referring to FIG. 5, after performing a hole process (S51), an ashing process and a removal process are sequentially performed (S52 and S53). The ashing process and the removing process of S42 and S43 are repeated (S54 and S55). Since the hole process of S51 is referred to the first embodiment, detailed description thereof will be omitted.

상기 제1 실시예는 홀 진행시 발생한 잔여물이 많을 경우에 적용하면 더 효율적이고, 제2 실시예는 에싱 공정시에 발생한 잔여물이 많은 경우에 적용하면 더 효율적이다.The first embodiment is more efficient when it is applied when there are a lot of residues generated during hole progression, and the second embodiment is more efficient when it is applied when there are a lot of residues generated during the ashing process.

도 6은 본 발명의 제3 실시예에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 흐름도이다.6 is a flowchart of a method of manufacturing a semiconductor device for removing photoresist residue according to a third embodiment of the present invention.

도 6을 참조하면, 홀(hole) 공정을 진행한 후(S61), 제거 공정을 진행한다(S62). 상기 제거 공정이 수행되면 에싱 공정과 제거 공정을 순차적으로 수행한다(S63,S64). 그리고 상기 S53,S54의 에싱 공정과 제거 공정을 반복한다(S65,S66). Referring to FIG. 6, after the hole process is performed (S61), the removal process is performed (S62). When the removal process is performed, the ashing process and the removal process are sequentially performed (S63, S64). The ashing process and the removing process of S53 and S54 are repeated (S65 and S66).

상기 제3 실시예는 홀 진행시와 에싱 공정시에 모두 잔여물이 많이 발생하였을 때 적용하면 효율적이다. The third embodiment is effective when a lot of residues are generated both at the time of hole progression and at the ashing process.

상기 제1 실시예 내지 제3 실시예에서 제거 공정은 습식 세정(wet cleaning) 공정을 이용할 수 있다. 상기 습식 세정 공정은 유기용매(solvent) 또는 소정의 용액 등을 이용하여 잔여물을 제거하는 공정이다. 예를 들어, 프로세스 챔버 내에서 반도체 기판을 일정 속도로 회전시키면서 기판 상부에 잔여물의 제거 용액을 뿌려주는 스핀 스프레이식(spin spray) 또는 반도체 기판을 제거 용액에 담가 처리하는 배쓰식(bath)을 이용할 수 있다.In the first to third embodiments, the removal process may use a wet cleaning process. The wet cleaning process is a process of removing residue using an organic solvent or a predetermined solution. For example, spin spray can be used to spin the semiconductor substrate at a constant speed in the process chamber while spraying the removal solution on top of the substrate, or a bath can be used to soak the semiconductor substrate in the removal solution. Can be.

다음은 제1 내지 제3 실시예에 적용할 수 있는 본 발명의 에싱 공정의 일 실 시예를 설명한다.The following describes an example of the ashing process of the present invention that can be applied to the first to third embodiments.

본 발명의 에싱 공정은 3 단계로 실시될 수 있다.The ashing process of the present invention can be carried out in three steps.

제1 단계에서는 에싱 챔버의 압력을 9999mTorr로 하고, 챔버에 전원을 공급하지 않으면서 H20 가스를 공급한다. 이때 챔버의 온도는 0도를 유지하면서 약 30초 동안 제1 단계를 진행한다(예를 들면, 9999mT/OW/500H2O/0OC/30second).In the first step, the pressure of the ashing chamber is set to 9999 mTorr, and H20 gas is supplied without supplying power to the chamber. At this time, the temperature of the chamber is maintained in the first step for about 30 seconds while maintaining the temperature (for example, 9999mT / OW / 500H 2 O / 0 O C / 30second).

제1 단계가 끝나고 수행되는 제2 단계는, 에싱 챔버의 압력을 1500mTorr로 하며, 챔버의 전원을 1500W로 하고, F계 가스나 H2O를 공급한다. 이때 챔버의 온도는 250도를 유지하면서 약 30초 동안 제 2 단계를 진행한다(예를 들면, 1500mT/1500W/10CF4/500H2O/250OC/30second).In the second step performed after the first step, the pressure of the ashing chamber is 1500 mTorr, the power of the chamber is 1500 W, and the F-based gas or H 2 O is supplied. At this time, the temperature of the chamber is maintained in the second step for about 30 seconds while maintaining the temperature (for example, 1500mT / 1500W / 10CF 4 / 500H 2 O / 250 O C / 30second).

제2 단계가 끝나고 수행되는 제3 단계는, 에싱 챔버의 압력을 2000mTorr로 하며, 챔버의 전원을 2500W로 하고, O2나 N2 가스를 공급한다. 이때 챔버의 온도는 250도를 유지하면서 약 60초 동안 제 3 단계를 진행한다(예를 들면, 2000mT/2500W/3500O2/350N2/250 OC/60second).In the third step performed after the second step is completed, the pressure of the ashing chamber is 2000 mTorr, the power of the chamber is 2500 W, and the O2 or N2 gas is supplied. In this case, the third stage is performed for about 60 seconds while maintaining the temperature of the chamber (for example, 2000mT / 2500W / 3500O2 / 350N2 / 250). 0 C / 60seconds).

즉, 본 발명의 에싱 공정은 항상 진행 전 예열(preheating)시(즉, 제1 단계), 대기압과 비슷한 조건으로 가열(heating)을 하면서 H2O를 분사시키고, 이때 반드시 전원(Power)을 사용하지 않는다. 전원을 사용하면 폴리머(polymer)가 하드닝(hardening)되기 때문이다. 이는 플라즈마의 데미지(damage)에 의하여 발생하는 현상으로 이를 방지하기 위하여 제1 단계에서는 H2O를 분사만 시킨다.That is, the ashing process of the present invention always injects H 2 O during preheating (ie, the first stage) before heating, while heating to a condition similar to atmospheric pressure, and does not necessarily use power. . This is because using a power source causes the polymer to harden. This is a phenomenon caused by plasma damage, and only H2O is injected in the first step to prevent this.

이후 제2 단계에서 F계 Gas를 사용하여 잔여물을 1차로 제거해 준다. 마지막 으로 제3 단계에서 O2 플라즈마를 이용하여 PR(Photoresist)을 제거하면 후속 공정 즉, 제거(Remove) 공정에서 문제없이 잔여물이 제거된다.After that, in the second step, the residue is removed first using F-based gas. Finally, when the PR (Photoresist) is removed using the O2 plasma in the third step, the residue is removed without any problem in the subsequent process, that is, the Remove process.

이와 같이 본 발명의 제1 내지 제3 실시예 중 어느 하나가 수행되고 나면, 식각이나 에싱 공정시에 발생하는 잔여물이 도 7과 같이 완전히 제거된다.As described above, after any one of the first to third embodiments of the present invention is performed, residues generated during the etching or ashing process are completely removed as shown in FIG. 7.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것에 불과하고, 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and changes without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

도 1은 종래의 에싱 공정시 발생한 포토레지스트 잔여물의 일 예를 보인 도면1 is a view showing an example of a photoresist residue generated in the conventional ashing process

도 2는 종래의 에싱 공정 이전의 식각 공정시 발생한 포토레지스트 잔여물의 일 예를 보인 도면2 illustrates an example of photoresist residues generated during an etching process before a conventional ashing process;

도 3은 본 발명의 제1 실시예에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 흐름도3 is a flowchart of a manufacturing method of a semiconductor device for removing photoresist residue according to a first embodiment of the present invention;

도 4의 (a) 내지 (c)는 본 발명에 따른 홀 공정 과정을 보인 단면도4 (a) to (c) is a cross-sectional view showing a hole process process according to the present invention

도 5는 본 발명의 제2 실시예에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 흐름도5 is a flowchart of a manufacturing method of a semiconductor device for removing photoresist residue according to a second embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 포토레지스트 잔여물을 제거하기 위한 반도체 장치의 제조 방법의 흐름도6 is a flowchart of a method of manufacturing a semiconductor device for removing photoresist residue according to a third embodiment of the present invention.

도 7은 본 발명에 따라 포토레지스트 잔여물이 제거된 반도체 장치의 일 예를 보인 단면도7 is a cross-sectional view illustrating an example of a semiconductor device from which photoresist residues are removed according to the present invention.

Claims (4)

반도체 기판 상에 식각 대상물과 홀 패턴을 갖는 포토레지스트를 순차적으로 형성하는 단계;Sequentially forming a photoresist having an etching target and a hole pattern on the semiconductor substrate; 상기 포토레지스트를 식각 보호층으로 하는 식각 공정을 실시하여 식각 대상물에 홀을 형성하는 단계;Forming a hole in an object to be etched by performing an etching process using the photoresist as an etch protection layer; 상기 식각 대상물에 발생된 포토레지스트 잔여물을 제거하기 위해 세정 공정을 수행하는 단계;Performing a cleaning process to remove photoresist residues generated in the etching object; 상기 포토레지스트를 제거하기 위해 에싱 공정을 수행하는 단계; 및 Performing an ashing process to remove the photoresist; And 상기 식각 대상물에 발생된 포토레지스트 잔여물을 제거하기 위해 세정 공정을 수행하는 단계를 포함하며,Performing a cleaning process to remove photoresist residue generated in the etching target; 상기 에싱 공정 단계는The ashing process step 에싱 챔버에 전원을 공급하지 않으면서 H2O 플라즈마 에싱 공정을 진행하는 제1 단계;A first step of performing an H 2 O plasma ashing process without supplying power to the ashing chamber; 상기 에싱 챔버에 제1 전원을 공급하면서 F계 및 H20 플라즈마 에싱 공정을 진행하는 제2 단계; 및 A second step of performing an F-based and H20 plasma ashing process while supplying a first power source to the ashing chamber; And 상기 에싱 챔버에 제2 전원을 공급하면서 O2/N2 플라즈마 에싱 공정을 진행하는 제3 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.And a third step of performing an O2 / N2 plasma ashing process while supplying a second power source to the ashing chamber. 제 1 항에 있어서, The method of claim 1, 상기 홀을 형성하는 단계 다음에 에싱 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.And performing an ashing process following the step of forming the hole. 제 1 항에 있어서, The method of claim 1, 상기 에싱 공정 단계 다음에 세정 공정과 에싱 공정을 순차적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.And sequentially performing a cleaning process and an ashing process after the ashing process step. 삭제delete
KR1020070137314A 2007-12-26 2007-12-26 Method of fabricating semiconductor device KR100922552B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137314A KR100922552B1 (en) 2007-12-26 2007-12-26 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137314A KR100922552B1 (en) 2007-12-26 2007-12-26 Method of fabricating semiconductor device

Publications (2)

Publication Number Publication Date
KR20090069602A KR20090069602A (en) 2009-07-01
KR100922552B1 true KR100922552B1 (en) 2009-10-21

Family

ID=41321228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137314A KR100922552B1 (en) 2007-12-26 2007-12-26 Method of fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100922552B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050071150A (en) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 Method for removing color photoresist
JP2005197367A (en) 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc Method for manufacturing semiconductor device
KR20060076087A (en) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Method for cleaning a wafer
KR100698102B1 (en) 2005-10-05 2007-03-23 동부일렉트로닉스 주식회사 Method For Forming Metal Line Of Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050071150A (en) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 Method for removing color photoresist
JP2005197367A (en) 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc Method for manufacturing semiconductor device
KR20060076087A (en) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Method for cleaning a wafer
KR100698102B1 (en) 2005-10-05 2007-03-23 동부일렉트로닉스 주식회사 Method For Forming Metal Line Of Semiconductor Device

Also Published As

Publication number Publication date
KR20090069602A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US7410909B2 (en) Method of removing ion implanted photoresist
JP2014090192A (en) Method for resist strip in presence of regular low k and/or porous low k dielectric materials
KR20030081169A (en) Etching method
CN109243971B (en) Low-angle etching method for dielectric film of semiconductor device
US6777334B2 (en) Method for protecting a wafer backside from etching damage
TW200524030A (en) Post-etch clean process for porous low dielectric constant materials
KR100922552B1 (en) Method of fabricating semiconductor device
US6727185B1 (en) Dry process for post oxide etch residue removal
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
US6740471B1 (en) Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment
US20050118828A1 (en) Method for removing photoresist
KR100701388B1 (en) Method for post treating a metal line of semiconductor device
KR100416657B1 (en) Method for manufacturing a contact hole of semiconductor device
JP2006319151A (en) Etching residue removing method and manufacturing method of semiconductor device using the same
KR20100077858A (en) Method for forming metal line of semiconductor device
KR100271915B1 (en) Method of stripping photoresist
KR100664799B1 (en) Method for removing photo-resist for semiconductor fabrication
KR100652285B1 (en) Method for removing photoresist residue
KR100195245B1 (en) Method for forming a contact of a semiconductor device
KR100972061B1 (en) Processing method of pad aluminum of semiconductor device
US20050112903A1 (en) Process for removing tungsten particles after tungsten etch-back
KR100265340B1 (en) Method of fabricating semiconductor device
KR19990057882A (en) Semiconductor device manufacturing method
KR100217904B1 (en) Resist strip method
KR100365756B1 (en) A method for forming contact hole of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee