KR100920354B1 - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR100920354B1
KR100920354B1 KR1020030013072A KR20030013072A KR100920354B1 KR 100920354 B1 KR100920354 B1 KR 100920354B1 KR 1020030013072 A KR1020030013072 A KR 1020030013072A KR 20030013072 A KR20030013072 A KR 20030013072A KR 100920354 B1 KR100920354 B1 KR 100920354B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
driving integrated
gate
data
thin film
Prior art date
Application number
KR1020030013072A
Other languages
Korean (ko)
Other versions
KR20040078245A (en
Inventor
송유리
김영기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030013072A priority Critical patent/KR100920354B1/en
Publication of KR20040078245A publication Critical patent/KR20040078245A/en
Application granted granted Critical
Publication of KR100920354B1 publication Critical patent/KR100920354B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 절연 기판 위에 형성되어 있으며 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 정의하는 화소 영역마다 형성되어 있는 박막 트랜지스터, 게이트선에 연결되어 있는 복수개의 게이트 구동 집적 회로, 데이터선에 연결되어 있는 복수개의 데이터 구동 집적 회로, 데이터 구동 집적 회로와 게이트 구동 집적 회로 중의 적어도 하나를 인쇄 회로 기판과 연결하기 위한 FPC 필름을 포함하고, FPC 필름은 구동 집적 회로와 전기적으로 연결되는 제1 신호 패드와 제1 신호 패드들 사이에 형성되어 있는 제1 더미 패드를 가진다.The thin film transistor array panel according to the present invention is formed for an insulating substrate, a gate line formed on the insulating substrate, a data line formed on the insulating substrate and insulated from and intersecting with the gate line, and formed for each pixel region defined by the gate line and the data line crossing each other. A thin film transistor, a plurality of gate driving integrated circuits connected to a gate line, a plurality of data driving integrated circuits connected to a data line, and a data circuit board for connecting at least one of the data driving integrated circuit and the gate driving integrated circuit to a printed circuit board. An FPC film, wherein the FPC film has a first signal pad and a first dummy pad formed between the first signal pads, the first signal pad being electrically connected with the drive integrated circuit.

COG, FPC, 휨COG, FPC, Warp

Description

박막 트랜지스터 표시판{Thin film transistor array panel}Thin film transistor array panel

도1은 본 발명에 따른 박막 트랜지스터 표시판의 개략적인 배치도이다.1 is a schematic layout view of a thin film transistor array panel according to the present invention.

도 2는 도1의 일부분을 확대 도시한 도면이다.FIG. 2 is an enlarged view of a portion of FIG. 1. FIG.

도 3은 도 2의 III-III'선에 대한 단면도이다. 3 is a cross-sectional view taken along line III-III ′ of FIG. 2.

※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※

1 : 절연 기판 10a, 10b : 더미 패드1: insulation board 10a, 10b: dummy pad

20 : 범퍼 30a, 30b : 신호 패드20: bumper 30a, 30b: signal pad

31 : 배선 121 : 게이트선31 wiring 121 gate line

171 : 데이터선 410, 510 : 구동 집적 회로171: data lines 410, 510: driver integrated circuit

503 : FPC 필름 550 : 인쇄 회로 기판503: FPC film 550: printed circuit board

본 발명은 박막 트랜지스터 표시판에 관한 것이다. The present invention relates to a thin film transistor array panel.

박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. A thin film transistor (TFT) display panel is used as a circuit board for independently driving each pixel in a liquid crystal display device, an organic electroluminescence (EL) display device, or the like.                         

박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연막 등으로 이루어져 있다. The thin film transistor array panel includes a scan signal line or a gate line for transmitting a scan signal and an image signal line or data line for transferring an image signal, and a thin film transistor connected to the gate line and the data line, and a pixel connected to the thin film transistor. And an interlayer insulating film covering and insulating the electrode, the gate wiring and the thin film transistor and the data wiring.

이러한 게이트 배선 및 데이터 배선은 이들과 연결되어 있는 구동 집적 회로에 의해 제어된다. These gate wirings and data wirings are controlled by the driving integrated circuit connected thereto.

구동 집적 회로는 TCP(tape carrier package) 방법과 COG(chip on glass) 방법으로 부착할 수 있다. TCP 방법은 구동 집적 회로가 부착된 테이프를 박막 트랜지스터 표시판에 별도로 부착하는 방법이고, COG 방법은 박막 트랜지스터 표시판의 절연 기판 위에 직접 구동 집적 회로를 부착하는 방법이다. 종래에는 TCP방법을 주로 이용하였으나 현재는 집적 회로가 차지하는 면적의 축소와 비용 감면에 따른 이유 등으로 COG 방법을 주로 이용한다. The driving integrated circuit may be attached by a tape carrier package (TCP) method and a chip on glass (COG) method. The TCP method is a method of attaching a tape with a driver integrated circuit separately to the thin film transistor array panel, and the COG method is a method of attaching a drive integrated circuit directly on an insulating substrate of the thin film transistor array panel. Conventionally, the TCP method is mainly used, but the COG method is mainly used due to the reduction of the area occupied by the integrated circuit and the cost reduction.

그리고 구동 집적 회로에 인가되는 신호는 별도의 PCB(printed circuit board)에 회로를 형성한 후, FPC 필름을 이용하여 연결한다. 현재 액정 표시 장치가 대형화 되면서 여기에 사용되는 박막 트랜지스터 표시판의 크기도 증가하고 있다. 표시판의 대형화에 따라 박막 트랜지스터 표시판에 형성되는 구동 집적 회로의 개수도 증가하며 이와 접합하는 FPC 필름의 길이도 증가한다. The signal applied to the driving integrated circuit is formed on a separate printed circuit board (PCB) and then connected using an FPC film. As the size of liquid crystal displays increases, the size of thin film transistor array panels used therein also increases. As the size of the display panel increases, the number of driving integrated circuits formed on the thin film transistor array panel also increases, and the length of the FPC film bonded thereto increases.

구동 집적 회로와 FPC 필름은 각각에 형성되어 있는 패드를 통해서 접합되는데 패드는 구동 집적 회로와 인접한 곳에만 형성되어 있다. 따라서 구동 집적 회로 와 구동 집적 회로 사이에는 패드가 형성되지 않기 때문에 골이 형성되어 있다. 골이 형성되면 카메라 필름과 같이 매우 얇은 물질로 형성되어 있는 FPC 필름은 골 부분에서 휘어지게 된다.The drive integrated circuit and the FPC film are bonded to each other through pads formed on the pads, which are formed only adjacent to the drive integrated circuit. Therefore, a valley is formed because no pad is formed between the driving integrated circuit and the driving integrated circuit. When the bone is formed, the FPC film formed of a very thin material such as a camera film is bent at the bone portion.

이처럼 FPC 필름이 휘어지면 FPC 필름의 평탄도가 떨어지게 되고, 패드에서의 접합 불량이 발생하여 박막 트랜지스터 표시판의 신뢰성이 떨어지는 문제점이 있다. As described above, when the FPC film is bent, the flatness of the FPC film is reduced, and a poor bonding occurs in the pad, thereby degrading the reliability of the thin film transistor array panel.

따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, FPC 필름의 평탄도를 유지하여 박막 트랜지스터 표시판의 신뢰성을 향상시키는 박막 트랜지스터 표시판을 제공하는 것이다. Accordingly, an object of the present invention is to provide a thin film transistor array panel for improving the reliability of the thin film transistor array panel by maintaining the flatness of the FPC film.

상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 절연 기판 위에 형성되어 있으며 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 정의하는 화소 영역마다 형성되어 있는 박막 트랜지스터, 게이트선에 연결되어 있는 복수개의 게이트 구동 집적 회로, 데이터선에 연결되어 있는 복수개의 데이터 구동 집적 회로, 데이터 구동 집적 회로와 게이트 구동 집적 회로 중의 적어도 하나를 인쇄 회로 기판과 연결하기 위한 FPC 필름을 포함하고, FPC 필름은 구동 집적 회로와 전기적으로 연결되는 제1 신호 패드와 제1 신호 패드들 사이에 형성되어 있는 제1 더미 패드를 가진다. The thin film transistor array panel according to the present invention for achieving the above object is an insulating substrate, a gate line formed on the insulating substrate, a data line formed on the insulating substrate and insulated from the gate line, the gate line and the data line intersect. At least one of a thin film transistor formed in each pixel region to be defined, a plurality of gate driving integrated circuits connected to the gate line, a plurality of data driving integrated circuits connected to the data line, a data driving integrated circuit and a gate driving integrated circuit An FPC film for connecting with a printed circuit board, wherein the FPC film has a first signal pad and a first dummy pad formed between the first signal pads that are electrically connected with the drive integrated circuit.                     

여기서 이웃하는 두 개의 제1 신호 패드 사이에 형성되어 있는 제1 더미 패드는 복수 개이고, 이웃하는 두개의 제1 더미 패드 사이에 형성되어 있는 제1 신호 패드도 복수개인 것이 바람직하다. Here, the plurality of first dummy pads formed between two neighboring first signal pads may be plural, and the plurality of first signal pads formed between two neighboring first dummy pads may also be plural.

그리고 구동 집적 회로와 제1 신호 패드 사이를 연결하며 제1 신호 패드와 접촉하는 제2 신호 패드를 가지는 연결 배선 및 제1 더미 패드와 접촉하는 제2 더미 패드를 더 포함하는 것이 바람직하다. The method may further include a connection line having a second signal pad connecting the driving integrated circuit and the first signal pad and contacting the first signal pad, and a second dummy pad contacting the first dummy pad.

본 발명의 목적을 달성하기 위한 다른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 절연 기판 위에 형성되어 있으며 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 정의하는 화소 영역마다 형성되어 있는 박막 트랜지스터, 게이트선에 연결되어 있는 복수개의 게이트 구동 집적 회로, 데이터선에 연결되어 있는 복수개의 데이터 구동 집적 회로, 데이터 구동 집적 회로와 게이트 구동 집적 회로 중의 적어도 하나를 인쇄 회로 기판과 연결하기 위한 FPC 필름, FPC 필름에 형성되며 구동 직접 회로와 전기적으로 연결되는 제1 신호 패드, 구동 집적 회로와 제1 신호 패드 사이를 연결하며 제1 신호 패드와 접촉하는 제2 신호 패드를 가지는 연결 배선, 제1 신호 패드 또는 제2 신호 패드들 사이에 형성되어 있는 더미 패드를 포함한다. Another thin film transistor array panel for achieving the object of the present invention is an insulating substrate, a gate line formed on the insulating substrate, a data line formed on the insulating substrate and insulated from the gate line, the gate line and the data line is defined to cross At least one of a thin film transistor formed in each pixel region, a plurality of gate driving integrated circuits connected to the gate line, a plurality of data driving integrated circuits connected to the data line, a data driving integrated circuit and a gate driving integrated circuit are printed circuits; A first signal pad formed on the FPC film, the first signal pad formed on the FPC film and electrically connected to the driving integrated circuit, and a second signal pad connecting between the driving integrated circuit and the first signal pad and in contact with the first signal pad. Connection wiring, between the first signal pad or the second signal pad And a dummy pad is formed.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.                     

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

이제 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다. Now, a thin film transistor substrate according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이고, 도 2는 도 1의 B 부분을 확대 도시한 도면이다. 도 3은 도 2의 III-III'선에 대한 단면도이다. 1 is a schematic layout view of a thin film transistor substrate according to an exemplary embodiment of the present invention, and FIG. 2 is an enlarged view of a portion B of FIG. 1. 3 is a cross-sectional view taken along line III-III ′ of FIG. 2.

도시한 바와 같이, 투명한 절연 기판(1) 위에 표시 영역(A), 구동 집적 회로(410, 510)이 형성되어 있고, 구동 집적 회로(410, 510)를 제어하기 위한 인쇄 회로 기판(550), 구동 집적 회로(510)와 인쇄 회로 기판(550)을 연결하는 FPC(flexible printed circuit)필름(503)을 포함한다.As illustrated, the display area A and the driving integrated circuits 410 and 510 are formed on the transparent insulating substrate 1, and the printed circuit board 550 for controlling the driving integrated circuits 410 and 510 is provided. A flexible printed circuit (FPC) film 503 connecting the driving integrated circuit 510 and the printed circuit board 550 is included.

좀더 구체적으로 설명하면, 표시 영역(A)에는 일 방향으로 형성되어 있으며 주사 신호를 전달하는 게이트선(121), 게이트선(121)과 교차하여 화소 영역을 정의하며 영상 신호를 전달하는 데이터선(171), 매트릭스 배열의 화소 영역에 형성되어 있으며 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같이 투명한 도전 물질로 이루어진 화소 전극(도시하지 않음), 게이트선(121)과 데이터선(171)이 교차하는 부분에 형성되어 있으며 게이트선(121) 및 데이터선(171)과 전기적으로 연결되어 주사 신호에 따라 화소 전극에 전달되는 영상 신호를 제어하는 박막 트랜지스터(도시하지 않음)가 형성되어 있다. In more detail, the display area A is formed in one direction and intersects with the gate line 121 for transmitting the scan signal and the data line for defining the pixel area crossing the gate line 121 and transmitting the image signal ( 171, a pixel electrode (not shown), a gate line 121, and a data line 171 formed in a pixel region of a matrix array and made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). ) And a thin film transistor (not shown) that is electrically connected to the gate line 121 and the data line 171 to control the image signal transmitted to the pixel electrode according to the scan signal. .

구동 집적 회로(410, 510)는 데이터선(171) 또는 게이트선(121)과 연결되며 일정한 간격으로 배열되어 있다. 그리고 구동 집적 회로(410, 510)는 화상 신호 및 주사 신호를 입력하는 데이터 구동 집적 회로(510), 게이트 구동 집적 회로(410)로 나눌 수 있다. The driving integrated circuits 410 and 510 are connected to the data line 171 or the gate line 121 and are arranged at regular intervals. The driving integrated circuits 410 and 510 may be divided into a data driving integrated circuit 510 and a gate driving integrated circuit 410, which input image signals and scan signals.

인쇄 회로 기판(550)에는 구동 집적 회로(410, 510)에 입력되는 화상 신호 및 주사 신호를 발생하기 위한 각종 회로 소자(도시하지 않음)들이 형성되어 있다. 각종 회로 소자로부터 발생되는 신호들은 인쇄 회로 기판(550)과 구동 집적 회로(510) 사이에 형성되어 있는 FPC필름(503)을 통해 인쇄 회로 기판(550)으로부터 구동 집적 회로(510)에 전달된다. The printed circuit board 550 is provided with various circuit elements (not shown) for generating image signals and scan signals input to the driving integrated circuits 410 and 510. Signals generated from various circuit elements are transmitted from the printed circuit board 550 to the driver integrated circuit 510 through the FPC film 503 formed between the printed circuit board 550 and the driver integrated circuit 510.

구동 집적 회로(510)에는 외부 신호를 입/출력하기 위한 다수개의 범퍼(20)가 형성되어 있다. 그리고 범퍼(20)는 제1 패드부를 통해서 FPC 필름(503)에 형성되어 있는 제2 패드부와 접합된다. The driving integrated circuit 510 is provided with a plurality of bumpers 20 for inputting / outputting an external signal. The bumper 20 is bonded to the second pad portion formed in the FPC film 503 through the first pad portion.

제1 패드부(30a, 31)는 구동 집적 회로(510)에 형성되어 있는 각각의 범퍼(20)와 연결되어 있는 배선(31), 배선(31)의 양단에 형성되며 배선(310)의 폭보다 넓은 신호 패드(30a)를 포함한다. 배선(31)의 일단에 형성된 신호 패드는 구동 집적 회로(510)의 범퍼(20)와 접합되고, 배선(31)의 타단에 형성된 신호 패드(30a)는 제2 신호 패드부와 접합된다. The first pad portions 30a and 31 are formed at both ends of the wiring 31 and the wiring 31 that are connected to the respective bumpers 20 formed in the driving integrated circuit 510, and have a width of the wiring 310. Wider signal pad 30a. The signal pad formed at one end of the wiring 31 is bonded to the bumper 20 of the driving integrated circuit 510, and the signal pad 30a formed at the other end of the wiring 31 is bonded to the second signal pad portion.                     

그리고 제1 신호 패드부(30a, 31)와 제1 신호 패드부(30a, 31) 사이에는 제1 신호 패드(31a)와 동일한 높이의 제1 더미 패드(10a)가 형성되어 있다. 일반적으로 구동 집적 회로(510a, 510b)는 소정 간격으로 배열되어 있기 때문에 구동 집적 회로(510a, 510b)와 직접 연결되는 제1 신호 패드부도 소정 간격으로 배열되게 된다. 이러한 배열은 제1 신호 패드부 사이에 다른 부분보다 높이가 낮은 골을 형성하게 된다. 그러나 본 발명에서와 같이 제1 더미 패드(10a)를 형성하면 제1 신호 패드부 사이에 골이 형성되지 않는다. A first dummy pad 10a having the same height as the first signal pad 31a is formed between the first signal pad portions 30a and 31 and the first signal pad portions 30a and 31. In general, since the driving integrated circuits 510a and 510b are arranged at predetermined intervals, the first signal pad portions directly connected to the driving integrated circuits 510a and 510b are also arranged at predetermined intervals. This arrangement forms a valley between the first signal pad portions having a lower height than other portions. However, when the first dummy pad 10a is formed as in the present invention, no valley is formed between the first signal pad portions.

제2 신호 패드부는 FPC필름(503)을 박막 트랜지스터 표시판에 접합시키기 위한 것으로 제1 신호 패드부와 동일한 패턴으로 형성된 제2 신호 패드(31b)가 형성되어 있다. 그리고 제2 신호 패드부와 제2 신호 패드부 사이에도 제1 신호 패드부와 같이 제2 신호 패드(31b)와 동일한 높이의 제2 더미 패드(10b)가 형성되어 있다. The second signal pad part is for bonding the FPC film 503 to the thin film transistor array panel, and the second signal pad 31b formed in the same pattern as the first signal pad part is formed. A second dummy pad 10b having the same height as that of the second signal pad 31b is formed between the second signal pad portion and the second signal pad portion, like the first signal pad portion.

이상 설명한 바와 같이 제1 및 제2 더미 패드(10a, 10b)를 형성하면 각각의 신호 패드부 사이에 형성되는 골을 제거할 수 있다. 따라서 FPC 필름(503)이 골이 형성된 부분에서 휘는 현상이 발생하지 않으므로 박막 트랜지스터 표시판의 신뢰성을 향상시킬 수 있다. As described above, when the first and second dummy pads 10a and 10b are formed, the valleys formed between the signal pad parts can be removed. Therefore, since the bending of the FPC film 503 in the valleys does not occur, the reliability of the thin film transistor array panel may be improved.

제1 및 제2 더미 패드(10a, 10b)는 기 설명한 바와 같이, 박막 트랜지스터 표시판과 FPC 필름에 각각 형성할 수 있으나, 박막 트랜지스터 표시판 또는 FPC 필름 중 한곳에만 형성할 수도 있다. 이때는 더미 패드의 높이를 제1 및 제2 신호 패드를 합한 높이만큼 형성한다. As described above, the first and second dummy pads 10a and 10b may be formed on the thin film transistor array panel and the FPC film, respectively, but may be formed on only one of the thin film transistor array panel or the FPC film. In this case, the height of the dummy pad is formed by the height of the sum of the first and second signal pads.                     

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상 기술된 바와 같이, 신호 패드부 사이에 더미 패드를 더 형성하면 신호 패드부와 신호 패드부 사이에 골이 형성되지 않는다. 따라서 구동 집적 회로와 연결되는 신호 패드부에 FPC 필름을 부착할 때 FPC 필름이 골 부분에서 휘는 현상이 발생하지 않아 고품질의 박막 트랜지스터 표시판을 제공할 수 있다. As described above, if a dummy pad is further formed between the signal pad portion, no valley is formed between the signal pad portion and the signal pad portion. Accordingly, when the FPC film is attached to the signal pad portion connected to the driving integrated circuit, the FPC film does not bend at the valley portion, thereby providing a high quality thin film transistor array panel.

Claims (4)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하고 있는 데이터선,A data line formed on the insulating substrate and insulated from and intersecting the gate line; 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소 영역마다 형성되어 있는 박막 트랜지스터,A thin film transistor formed in each pixel region defined by the gate line and the data line crossing each other; 상기 게이트선에 연결되어 있는 복수개의 게이트 구동 집적 회로,A plurality of gate driving integrated circuits connected to the gate lines; 상기 데이터선에 연결되어 있는 복수개의 데이터 구동 집적 회로,A plurality of data driving integrated circuits connected to the data lines; 상기 데이터 구동 집적 회로와 상기 게이트 구동 집적 회로 중의 적어도 하나를 인쇄 회로 기판과 연결하기 위한 FPC 필름을 포함하고,An FPC film for connecting at least one of the data driver integrated circuit and the gate driver integrated circuit with a printed circuit board, 상기 FPC 필름은 상기 구동 집적 회로와 전기적으로 연결되는 제1 신호 패드와 상기 제1 신호 패드들 사이에 형성되어 있는 제1 더미 패드를 가지는 박막 트랜지스터 표시판.The FPC film has a first signal pad electrically connected to the driving integrated circuit and a first dummy pad formed between the first signal pads. 제1항에서,In claim 1, 이웃하는 두 개의 상기 제1 신호 패드 사이에 형성되어 있는 제1 더미 패드는 복수 개이고, 이웃하는 두개의 상기 제1 더미 패드 사이에 형성되어 있는 제1 신호 패드도 복수개인 박막 트랜지스터 표시판.And a plurality of first dummy pads formed between two neighboring first signal pads, and a plurality of first signal pads formed between two neighboring first dummy pads. 제1항에서,In claim 1, 상기 구동 집적 회로와 상기 제1 신호 패드 사이를 연결하며 상기 제1 신호 패드와 접촉하는 제2 신호 패드를 가지는 연결 배선 및 상기 제1 더미 패드와 접촉하는 제2 더미 패드를 더 포함하는 박막 트랜지스터 표시판.The thin film transistor array panel further includes a connection line connecting the driving integrated circuit to the first signal pad and having a second signal pad in contact with the first signal pad, and a second dummy pad in contact with the first dummy pad. . 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하고 있는 데이터선,A data line formed on the insulating substrate and insulated from and intersecting the gate line; 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소 영역마다 형성되어 있는 박막 트랜지스터,A thin film transistor formed in each pixel region defined by the gate line and the data line crossing each other; 상기 게이트선에 연결되어 있는 복수개의 게이트 구동 집적 회로,A plurality of gate driving integrated circuits connected to the gate lines; 상기 데이터선에 연결되어 있는 복수개의 데이터 구동 집적 회로,A plurality of data driving integrated circuits connected to the data lines; 상기 데이터 구동 집적 회로와 상기 게이트 구동 집적 회로 중의 적어도 하나를 인쇄 회로 기판과 연결하기 위한 FPC 필름,An FPC film for connecting at least one of the data driver integrated circuit and the gate driver integrated circuit with a printed circuit board, 상기 FPC 필름에 형성되며 상기 구동 직접 회로와 전기적으로 연결되는 제1 신호 패드,A first signal pad formed on the FPC film and electrically connected to the driving integrated circuit; 상기 구동 집적 회로와 상기 제1 신호 패드 사이를 연결하며 상기 제1 신호 패드와 접촉하는 제2 신호 패드를 가지는 연결 배선, A connection wire connecting the driving integrated circuit to the first signal pad and having a second signal pad in contact with the first signal pad; 상기 제1 신호 패드 또는 상기 제2 신호 패드들 사이에 형성되어 있는 더미 패드를 포함하는 박막 트랜지스터 표시판.The thin film transistor array panel of claim 1, further comprising a dummy pad formed between the first signal pad or the second signal pads.
KR1020030013072A 2003-03-03 2003-03-03 Thin film transistor array panel KR100920354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013072A KR100920354B1 (en) 2003-03-03 2003-03-03 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013072A KR100920354B1 (en) 2003-03-03 2003-03-03 Thin film transistor array panel

Publications (2)

Publication Number Publication Date
KR20040078245A KR20040078245A (en) 2004-09-10
KR100920354B1 true KR100920354B1 (en) 2009-10-07

Family

ID=37363574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013072A KR100920354B1 (en) 2003-03-03 2003-03-03 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR100920354B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026941B1 (en) 2010-04-07 2011-04-04 엘지이노텍 주식회사 Printed circuit board
WO2020032340A1 (en) * 2018-08-09 2020-02-13 삼성디스플레이 주식회사 Display apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683745B1 (en) * 2004-12-22 2007-02-20 삼성에스디아이 주식회사 Flat panel display device
KR101100888B1 (en) 2005-08-04 2012-01-02 삼성전자주식회사 Drive film, drive package for organic light emitting diode display and organic light emitting diode display including the same
KR102212323B1 (en) * 2014-02-10 2021-02-04 삼성디스플레이 주식회사 Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104547A (en) * 1992-09-21 1994-04-15 Canon Inc Flexible board
KR950020972A (en) * 1993-12-21 1995-07-26 쯔지 하루오 Panel mounting structure and panel mounting method capable of achieving high reliability connection of electrode terminals even when the electrode terminals have a fine pitch
JPH09121078A (en) * 1996-10-07 1997-05-06 Seiko Epson Corp Electrical connection structure and liquid crystal device
KR20010001182U (en) * 1999-06-25 2001-01-15 김순택 Touch panel assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104547A (en) * 1992-09-21 1994-04-15 Canon Inc Flexible board
KR950020972A (en) * 1993-12-21 1995-07-26 쯔지 하루오 Panel mounting structure and panel mounting method capable of achieving high reliability connection of electrode terminals even when the electrode terminals have a fine pitch
JPH09121078A (en) * 1996-10-07 1997-05-06 Seiko Epson Corp Electrical connection structure and liquid crystal device
KR20010001182U (en) * 1999-06-25 2001-01-15 김순택 Touch panel assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026941B1 (en) 2010-04-07 2011-04-04 엘지이노텍 주식회사 Printed circuit board
WO2020032340A1 (en) * 2018-08-09 2020-02-13 삼성디스플레이 주식회사 Display apparatus
US11925077B2 (en) 2018-08-09 2024-03-05 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR20040078245A (en) 2004-09-10

Similar Documents

Publication Publication Date Title
US10910410B2 (en) Flexible array substrate, flexible display device and method of assembling the same
US11740721B2 (en) Display device with sensor
US7567330B2 (en) Electro-optical device and electronic apparatus
KR100840330B1 (en) A liquid crystal display and a driving integrated circuit for the same
KR20070117268A (en) Thin film transistor substrate and liauid crystal display pannel having the same
US9305990B2 (en) Chip-on-film package and device assembly including the same
KR20150094829A (en) Display device
CN111142295A (en) Display device
US11809769B2 (en) Tiled electronic device and electronic device
KR101348756B1 (en) Film-chip complex and display device having the same
KR20200101556A (en) Display device and method of manufacturing the same
KR20200115769A (en) Display device and method of manufacturing the same
CN113031357A (en) Array substrate, liquid crystal display panel and liquid crystal display device
US20080119069A1 (en) Board device and board
KR100920354B1 (en) Thin film transistor array panel
KR20210105478A (en) Display device
KR20210052741A (en) Display device
KR20060084147A (en) Thin film transistor substate
KR20160084538A (en) Display device
KR20060015176A (en) Thin film transistor array panel for display
JP4826850B2 (en) Electro-optical device and electronic apparatus
KR100767362B1 (en) Liquid crystal display
KR102661096B1 (en) Display device
KR100766895B1 (en) Display apparatus
KR20050038133A (en) Thin film transistor array panels

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee