KR100915634B1 - Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter - Google Patents

Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter

Info

Publication number
KR100915634B1
KR100915634B1 KR1020080013325A KR20080013325A KR100915634B1 KR 100915634 B1 KR100915634 B1 KR 100915634B1 KR 1020080013325 A KR1020080013325 A KR 1020080013325A KR 20080013325 A KR20080013325 A KR 20080013325A KR 100915634 B1 KR100915634 B1 KR 100915634B1
Authority
KR
South Korea
Prior art keywords
switch unit
switch
voltage
gray
control signal
Prior art date
Application number
KR1020080013325A
Other languages
Korean (ko)
Other versions
KR20090088028A (en
Inventor
변춘원
권오경
홍승균
윤중선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080013325A priority Critical patent/KR100915634B1/en
Publication of KR20090088028A publication Critical patent/KR20090088028A/en
Application granted granted Critical
Publication of KR100915634B1 publication Critical patent/KR100915634B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Abstract

본 발명은 평판 디스플레이에서 차지하는 면적을 최소화하고 적은 소비 전력으로 계조 전압을 생성하기 위한 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치에 관한 것이다.The present invention relates to a gradation voltage DAC for minimizing an area occupied in a flat panel display and to generate a gradation voltage with low power consumption, and a flat display gradation voltage driving device using the same.

적어도 하나의 기준 전압을 생성하는 전압 생성부, 전압 생성부에서 생성된 적어도 하나의 기준 전압 및 미리 결정된 적어도 한 비트(bit)의 입력 신호에 상응하여 적어도 한 비트(bit)의 계조 전압 제어 신호를 생성하는 디지털 아날로그 제어 신호 생성부 및 복수의 저항이 직렬로 연결되는 저항열과, 저항열의 최초 저항의 저항값부터 순차적으로 합산한 합계 저항값이 제1 저항값이 될 때 마다 위치하는 제1 스위치부와, 제1 스위치부가 연결되는 지점부터 계산하여 합계 저항값이 제2 저항값이 될 때마다 위치하는 제2 스위치부와, 제2 스위치부의 스위치가 소정의 개수가 될 때마다 위치하는 제3 스위치부를 포함하고, 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호에 상응하여 제1 스위치부, 제2 스위치부 및 제3 스위치부를 개폐하여 계조 전압을 생성하는 계조 전압 생성부를 포함하는 평판 디스플레이 계조 전압 구동 장치를 제공할 수 있다.A voltage generator configured to generate at least one reference voltage, at least one bit gray level voltage control signal corresponding to at least one reference voltage generated by the voltage generator and at least one predetermined input signal; A first switch unit positioned whenever a digital analog control signal generating unit and a resistor string in which a plurality of resistors are connected in series and a total resistance value sequentially added up from the resistance values of the initial resistance of the resistor string become the first resistance values. And a second switch unit which is located from the point where the first switch unit is connected and is positioned whenever the total resistance value becomes the second resistance value, and a third switch which is positioned whenever the number of switches of the second switch unit is a predetermined number. And a first switch unit, a second switch unit, and a third switch unit in accordance with the gray voltage control signal generated by the digital analog control signal generator. According to an embodiment of the present disclosure, a flat display gray voltage driving device including a gray voltage generator configured to generate a gray voltage may be provided.

Description

평판 디스플레이 계조 전압 구동 장치{Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter}Flat display gray scale voltage driving device {Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter}

본 발명은 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치에 관한 것이다. 특히 본 발명은 소비 전력 및 차지하는 면적을 최소화할 수 있도록 박막 트랜지스터를 저항열로 이용하고 스위치의 숫자를 줄인 박막 트랜지스터를 이용한 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치에 관한 것이다.The present invention relates to a gray voltage DAC and a flat panel gray voltage driving device using the same. In particular, the present invention relates to a gray scale voltage DAC using a thin film transistor using a thin film transistor as a resistor string and reducing the number of switches to minimize power consumption and an area occupied, and a flat panel display gray scale voltage driving device using the same.

본 발명은 정보통신부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-02, 과제명: 투명 전자 소자를 이용한 스마트 창]The present invention is derived from a study conducted as part of the IT source technology development project of the Ministry of Information and Communication [Task management number: 2006-S-079-02, Task name: Smart window using a transparent electronic device]

평판 디스플레이 구조에서 계조(gray-scale)를 구분하기 위하여 디스플레이 패널에 미세한 전압차를 정확하게 전달할 수 있는 계조 전압 디지털 아날로그 변환기(DAC : digital to analog converter 이하 DAC라 한다)를 이용하는 계조 전압 구동 장치가 필요하였다.In order to distinguish gray-scale in a flat panel display structure, a gray scale voltage driving device using a gray scale voltage digital analog converter (DAC: digital to analog converter, hereinafter referred to as a DAC) capable of accurately transmitting minute voltage differences to a display panel is required. It was.

도 1은 본 발명과 비교되는 기존의 계조 전압 DAC를 대략적으로 설명하는 도면이다. 상기 도면에서 참조 번호 100의 도면은 저항열(Resister-string) 타입의 계조 전압 DAC를 나타낸 도면이고 참조 번호 110은 커패시터 타입의 계조 전압 DAC를 나타내고, 참조 번호 120은 램프(Ramp) 타입의 계조 전압 DAC를 나타낸다.1 is a diagram schematically illustrating a conventional gray voltage DAC compared with the present invention. In the figure, reference numeral 100 denotes a resistor-string type gray voltage DAC, reference numeral 110 denotes a capacitor type gray voltage DAC, reference numeral 120 denotes a ramp type gray voltage Represents a DAC.

상기 저항열 타입(100)의 경우 좌측의 저항열(101)에 의하여 계조 전압이 결정되는데 이러한 경우 디코더에서 발생되는 신호에 따라 각각 직렬로 연결된 저항열(101) 중 일부를 선택하여 전압을 결정하는 방식이므로, 전압 제어 스위치(103)가 매우 큰 부피를 차지하게 되는 단점이 있었다. 또한, 저항열(101)에 많은 정전류(static current)가 흐르게 되어 전력 소모도 크다는 단점이 있었다.In the case of the resistor string type 100, the gray scale voltage is determined by the resistor string 101 on the left side. In this case, the voltage is determined by selecting a part of the resistor strings 101 connected in series according to a signal generated from the decoder. Since the method, the voltage control switch 103 has a disadvantage that occupies a very large volume. In addition, a large amount of static current flows through the resistance column 101, which leads to a large power consumption.

또한, 상기 커패시터 타입(110)에서도 역시 높은 계조를 포현하기 위해서는 많은 숫자의 커패시터가 집적되어야 하므로, 회로의 면적이 커진다는 단점이 존재하였다. 특히 이러한 커패시터 타입(110)은 아날로그 버퍼를 이용해야하므로, 채널간의 출력 차이에 의하여 화질 저하가 발생할 수 있었다.또한, 공정 편차 등에 의한 커패시턴스 미스매치가 일어날 경우 정확한 계조 전압을 발생시키기 어렵다는 문제가 존재하였다. In addition, the capacitor type 110 also has a disadvantage in that a large number of capacitors must be integrated in order to achieve high gray levels, thereby increasing the area of the circuit. In particular, since the capacitor type 110 needs to use an analog buffer, the image quality may be degraded due to the output difference between channels. In addition, there is a problem that it is difficult to generate an accurate gray scale voltage when capacitance mismatch occurs due to process variation. It was.

마지막으로 상기 램프 신호 타입(120)의 경우 이론적으로는 가장 적은 면적의 회로를 이용하여 계조 전압을 선택할 수 있으나, 실제로 구현하기에는 램프 신호가 RC 지연 현상에 의하여 각 채널에 균일하게 전달하기가 매우 어렵기 때문에 정확한 계조 전압을 실제로는 발생시키기 어렵다는 단점이 존재한다.Lastly, in the case of the ramp signal type 120, the gray scale voltage can be selected using a circuit having the smallest area, but in practice, it is very difficult to uniformly transmit the ramp signal to each channel due to the RC delay phenomenon. Therefore, there is a disadvantage in that it is difficult to actually generate an accurate gray voltage.

따라서 상기의 방식들 보다 더 효율적인 계조 전압 DAC를 이용하는 계조 전압 구동 장치가 요청되어 왔다.Therefore, there has been a need for a gray voltage driving device using a gray voltage DAC which is more efficient than the above methods.

본 발명은 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치를 제공하는 것을 그 목적으로 한다.An object of the present invention is to provide a gray scale voltage DAC and a flat panel gray scale voltage driving device using the same.

또한 본 발명은 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치를 개발하여 기존의 계조 전압 구동 장치가 갖는 정확도와 넓은 회로면적, 큰 소비 전력의 문제를 해결하는 것을 목적으로 한다.In addition, an object of the present invention is to develop a gray voltage DAC and a flat panel gray voltage driving device using the same, thereby solving the problems of accuracy, wide circuit area, and large power consumption of a conventional gray voltage driving device.

상술한 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 적어도 하나의 기준 전압을 생성하는 전압 생성부; 상기 전압 생성부에서 생성된 적어도 하나의 기준 전압 및 미리 결정된 적어도 한 비트(bit)의 입력 신호에 상응하여 적어도 한 비트(bit)의 계조 전압 제어 신호를 생성하는 디지털 아날로그 제어 신호 생성부; 및 R의 저항값을 갖는 저항과 2R의 저항값을 갖는 저항이 복수개 직렬로 연결된 저항열과, 상기 저항열의 최초 저항의 저항값부터 순차적으로 합산한 합계 저항값이 2의 지수승 계조 저항값이 될 때마다 위치하는 제1 스위치부와, 상기 제1 스위치부가 연결되는 지점부터 계산하여 합계 저항값이 홀수 계조의 저항값이 될 때마다 위치하는 제2 스위치부와, 상기 제2 스위치부의 스위치가 소정의 개수가 될 때마다 위치하는 제3 스위치부를 포함하고, 상기 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호에 상응하여 상기 제1 스위치부, 제2 스위치부 및 제3 스위치부를 개폐하여 계조 전압을 생성하는 계조 전압 생성부를 포함하되, 상기 제1 스위치부, 상기 제2 스위치부 및 상기 저항열은 트랜지스터로 구성되고, 상기 제1 스위치부 및 제2 스위치부의 온(on) 저항을 상기 저항열의 저항값에 포함시켜서 계산하며, 상기 제1 스위치부, 상기 제2 스위치부, 상기 제3 스위치부는 상기 저항열의 전체 저항값을 계층적으로 한정하여 상기 계조 전압을 생성하는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치를 제공할 수 있다.In order to achieve the above objects, according to an aspect of the present invention, the voltage generator for generating at least one reference voltage; A digital analog control signal generator configured to generate at least one bit gray level voltage control signal corresponding to at least one reference voltage generated by the voltage generator and at least one predetermined input signal; And a resistance string in which a resistor having a resistance value of R and a resistor having a resistance value of 2R are connected in series, and the total resistance value sequentially added from the resistance value of the initial resistance of the resistor string becomes an exponential gradation resistance value of 2. The first switch unit located every time, the second switch unit located whenever the total resistance value becomes the resistance value of the odd gray level calculated from the point where the first switch unit is connected, and the switch of the second switch unit are predetermined. And a third switch unit positioned whenever the number of times is increased, and opening and closing the first switch unit, the second switch unit, and the third switch unit corresponding to the gray voltage control signal generated by the digital analog control signal generator. And a gray voltage generator configured to generate a voltage, wherein the first switch unit, the second switch unit, and the resistor string include a transistor, and the first switch unit and The on resistance of the second switch unit is calculated by including the resistance value of the resistor string, and the first switch unit, the second switch unit, and the third switch unit hierarchically define the overall resistance value of the resistor string. A flat panel display gradation voltage driving device can be provided.

삭제delete

바람직한 실시예에 있어서, 상기 저항열의 전체 저항값은 상기 계조 전압에 상응하여 결정되는 것을 특징으로 할 수 있다. 또한, 상기 저항열의 최초 저항의 저항값부터 순차적으로 합산한 합계 저항값이 상기 저항열의 전체 저항값의 절반이 되는 지점에 위치하는 1/2 스위치를 더 포함하는 것을 특징으로 할 수 있다. In an exemplary embodiment, the total resistance value of the resistor string may be determined in correspondence with the gray voltage. The method may further include a 1/2 switch located at a point where the total resistance value sequentially added from the resistance value of the initial resistance of the resistance string becomes half of the total resistance value of the resistance string.

또한, 상기 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호는 미리 결정된 복수의 입력 비트 중 하위 5비트를 입력받아 상기 제1 스위치부, 제2 스위치부 및 제3 스위치부를 제어하기 위한 스위치부 제어 신호를 생성하는 것을 특징으로 할 수 있다. 또한, 상기 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호는 미리 결정된 복수의 입력 비트 중 최하위 1비트를 제외한 입력 비트 및 상기 제1 스위치부 제어 신호를 입력받아 입력 신호의 개수보다 2배의 계조 전압 제어 신호를 생성하는 것을 특징으로 할 수 있다. In addition, the gray voltage control signal generated by the digital analog control signal generator is a switch unit for controlling the first switch unit, the second switch unit and the third switch unit by receiving the lower five bits of a plurality of predetermined input bits. It may be characterized by generating a control signal. In addition, the gray voltage control signal generated by the digital analog control signal generation unit receives an input bit except the least one bit among a plurality of predetermined input bits and the first switch control signal and is twice as many as the number of input signals. The gray voltage control signal may be generated.

또한, 상기 계조 전압 생성부는 상기 계조 전압을 프리 차징(pre-Charging) 하기 위하여 상기 저항열과 직렬로 연결되는 하위 전압과 계조 전압 출력 단을 연결하는 프리 차징 스위치를 더 포함하는 것을 특징으로 할 수 있다. 또한, 상기 제1 스위치부는 상기 계조 전압 제어 신호의 비트 수보다 하나 더 작은 것을 특징으로 할 수 있다. 또한, 상기 제2 스위치부는 상기 계조 전압 제어 신호의 개수의 절반인 것을 특징으로 할 수 있다. The gray voltage generator may further include a precharge switch configured to connect a lower voltage connected in series with the resistor string and a gray voltage output terminal to pre-charge the gray voltage. . The first switch unit may be smaller than the number of bits of the gray voltage control signal. The second switch unit may be half of the number of the gray voltage control signals.

삭제delete

본 발명은 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치를 제공할 수 있다. The present invention can provide a gray voltage DAC and a flat panel gray voltage driving device using the same.

또한 본 발명은 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치를 개발하여 기존의 계조 전압 구동 장치가 갖는 정확도와 넓은 회로면적, 큰 소비 전력의 문제를 해결할 수 있다.In addition, the present invention can solve the problems of accuracy, wide circuit area, and large power consumption of the conventional gray voltage driving device by developing a gray voltage DAC and a flat panel display gray voltage driving device using the same.

도 1은 본 발명과 비교되는 기존의 계조 전압 DAC를 대략적으로 설명하는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram schematically illustrating a conventional gradation voltage DAC compared with the present invention.

도 2는 본 발명이 적용되는 평판 디스플레이 장치의 구동회로를 개략적으로 설명하는 도면.2 is a diagram schematically illustrating a driving circuit of a flat panel display device to which the present invention is applied.

도 3은 본 발명의 일 실시에에 따른 8 비트 계조 전압 구동 장치의 전체적인 구성을 나타내는 도면.3 is a diagram showing the overall configuration of an 8-bit gradation voltage driving device according to an embodiment of the present invention.

도 4는 본 발명의 바람직한 일 실시예에 따른 5 비트 계조 전압 생성부의 회로를 나타내는 도면.4 is a diagram illustrating a circuit of a 5-bit gray voltage generator according to an exemplary embodiment of the present invention.

도 5는 본 발명의 저항열에 스위치를 선택하는 예시를 나타내는 도면.5 is a view showing an example of selecting a switch in the resistance column of the present invention.

도 6은 본 발명에 따른 계조 전압 생성부의 실제적인 예시를 나타내는 도면.6 is a diagram illustrating a practical example of a gray voltage generator according to the present invention;

도 7은 본 발명에 따른 계조 전압 생성부에서 프리 차징 방법을 나타내는 타이밍도.7 is a timing diagram illustrating a precharging method in a gray voltage generator according to the present invention.

도 8은 본 발명에 따른 DAC 제어 신호 생성부를 나타내는 도면.8 is a view showing a DAC control signal generator according to the present invention.

도 9는 본 발명의 계조 전압 구동 장치의 성능을 평가한 결과를 나타낸 그래프.9 is a graph showing the results of evaluating the performance of the gray voltage driving device of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

401 : 제1 스위치부 403 : 제2 스위치부401: first switch unit 403: second switch unit

405 : 제3 스위치부 407 : 저항열405: third switch unit 407: resistance heat

이하 첨부된 도면을 참조하여 본 발명에 따른 계조 전압 DAC 및 이를 이용한 평판 디스플레이 계조 전압 구동 장치에 대하여 상세히 설명한다.Hereinafter, a gray voltage DAC and a flat panel display gray voltage driving device using the same will be described in detail with reference to the accompanying drawings.

도 2는 본 발명이 적용되는 평판 디스플레이 장치의 구동회로를 개략적으로 설명하는 도면이다.2 is a view schematically illustrating a driving circuit of a flat panel display device to which the present invention is applied.

도 2를 참조하면, 본 발명이 적용되는 평판 표시 장치의 구동 회로는 시프트 레지스터(201), 입력 레지스터(203), 저장 레지스터(205) 및 전압 계조 DAC(207)를 포함한다.Referring to FIG. 2, a driving circuit of a flat panel display device to which the present invention is applied includes a shift register 201, an input register 203, a storage register 205, and a voltage gray DAC 207.

시프트 레지스터(201)는 플립플롭이나 래치 등과 같은 메모리 소자를 일렬로 구성하여 입력된 데이터를 순차적으로 메모리 소자 간에 시프트 시키면서 일정한 분량의 데이터를 저장하는 논리 회로이다. 특히, 본 발명에서 적용되는 시프트 레지스터는 동기신호(211, 213)를 이용하여 제어신호들을 생성하거나 데이터를 일정 시간 지연시키는 등의 용도로 이용된다. 특히, 상기 입력 레지스터(203)로 하여금 표시 신호를 저장하도록 명령한다.The shift register 201 is a logic circuit that stores a certain amount of data while sequentially shifting input data between memory elements by forming memory elements such as flip-flops and latches in a row. In particular, the shift register used in the present invention is used for generating control signals or delaying data for a predetermined time using the synchronization signals 211 and 213. In particular, it instructs the input register 203 to store the display signal.

입력 레지스터(203)는 상기 시프트 레지스터(201)의 명령을 받아 직렬 인터페이스(215)로부터 수신되는 표시신호를 순차적으로 입력받는 역할을 담당한다.The input register 203 receives a command of the shift register 201 and sequentially receives a display signal received from the serial interface 215.

저장 레지스터(205)는 상기 입력 레지스터(203)에서 입력받은 표시 신호를 저장하여 전압 계조DAC(207)로 넘겨주는 역할을 담당한다.The storage register 205 stores the display signal received from the input register 203 and passes the stored signal to the voltage gray DAC 207.

전압 계조 DAC(207)는 상기 저장 레지스터(205)로부터 입력되는 표시 신호에 상응하는 계조 전압을 생성하는 역할을 담당한다. 이러한 계조 전압은 표시 신호와 달리 전압의 크기이므로 아날로그 신호가 된다. 이러한 전압의 크기는 외부에서 입력되는 기준 전압(217)을 직렬 저항이나 커패시터 등을 이용하여 분압함으로서 생성되는데, 본 발명에서는 직렬 저항 성분을 이용하여 분압하여 계조 전압을 생성시킨다.The voltage gray DAC 207 is responsible for generating a gray voltage corresponding to the display signal input from the storage register 205. Unlike the display signal, the gray voltage is an analog signal because of the magnitude of the voltage. The magnitude of the voltage is generated by dividing the reference voltage 217 input from the outside using a series resistor, a capacitor, or the like. In the present invention, the gray scale voltage is generated by dividing the voltage using a series resistance component.

특히 계조 전압을 분압하는 방법에 대해서는 이하의 도면에서 자세히 설명하도록 한다.In particular, the method of dividing the gray voltage will be described in detail in the following drawings.

도 3은 본 발명의 일 실시에에 따른 8 비트 계조 전압 구동 장치의 전체적인 구성을 나타내는 도면이다.3 is a diagram illustrating the overall configuration of an 8-bit gradation voltage driving device according to an embodiment of the present invention.

도 3을 참조하면, 상기 8 비트 계조 전압 계조 전압 구동 장치는 전압 생성부(300), DAC 제어 신호 생성부(310) 및 계조 전압 생성부(320)를 포함한다. 일반적으로 계조 전압 생성부(320) 및 DAC 제어 신호 생성부(310)를 포함하여 계조 전압 DAC로 나타낼 수 있다.Referring to FIG. 3, the 8-bit gray voltage voltage driving device includes a voltage generator 300, a DAC control signal generator 310, and a gray voltage generator 320. In general, the gray voltage generator 320 and the DAC control signal generator 310 may be referred to as a gray voltage DAC.

여기서 전압 생성부(300)는 계조 전압 DAC의 기준 전압을 생성하는 부분이다. 이러한 전압 생성부(300)에서는 8 비트일 경우 Vref_1 전압부터 Vref_9 까지 9개의 기준 전압이 생성된다.The voltage generator 300 is a part for generating a reference voltage of the gray voltage DAC. In the voltage generator 300, nine reference voltages are generated from Vref_1 to Vref_9 in the case of 8 bits.

DAC 제어 신호 생성부(310)는 상기 전압 생성부(300)에서 생성된 9개의 기준 전압(310) 및 입력 신호(D0~D7)를 이용하여 8 비트의 DAC 제어 신호를 생성하게 된다. 이러한 8 비트의 DAC 제어 신호는 우선 상위 3 비트를 이용하여 상기 9개의 기준 전압 중 Vref_L 및 Vref_H에 해당하는 전압을 선택하고, 나머지 5 비트는 DAC 제어 신호 생성부(310) 내부에서 생성되는 선택 신호 및 계조 전압 생성부(320)에 포함된 저항열을 이용하여 표현하게 된다. The DAC control signal generator 310 generates an 8-bit DAC control signal using the nine reference voltages 310 and the input signals D0 to D7 generated by the voltage generator 300. The 8-bit DAC control signal first selects voltages corresponding to Vref_L and Vref_H among the 9 reference voltages using the upper 3 bits, and the remaining 5 bits are selected signals generated inside the DAC control signal generator 310. And a resistor string included in the gray voltage generator 320.

계조 전압 생성부(320)는 본 발명의 핵심적인 부분으로 직렬로 연결된 저항열 및 상기 저항열을 분압하여 적절한 계조 전압을 생성하기 위한 스위치가 포함되는 부분이다. 계조 전압 생성부(320)에 포함되는 스위치의 제어는 상기 DAC 제어 신호 생성부(310)에서 생성되는 제어 신호에 의하여 제어된다. The gray voltage generator 320 is an essential part of the present invention, and includes a resistor string connected in series and a switch for generating an appropriate gray voltage by dividing the resistor string. The control of the switch included in the gray voltage generator 320 is controlled by the control signal generated by the DAC control signal generator 310.

또한 상기 DAC 제어 신호 생성부에서 계조 전압 생성부로 연결되는 Vref_H 전압과 Vref_L 전압은 전압 생성부에서 생성된 기준 전압에 상응하는 전압으로, 계조 전압 생성부에서는 이러한 Vref_L 전압 및 Vref_H 전압 사이를 적절히 분압하는 역할을 담당한다. 이러한 계조 전압 생성부의 기존의 구조는 본 계조 전압 생성부(320)의 저항열에 연결되는 스위치의 숫자 및 저항의 개수가 표현되어야 할 계조 수에 상응하여 지수적으로 늘어남에 따라 많은 면적을 차지하고 전력 소모가 컸으나, 본 발명에 따른 구조를 이용하면 이를 줄일 수 있다.In addition, the Vref_H and Vref_L voltages connected from the DAC control signal generator to the gray voltage generator are voltages corresponding to the reference voltages generated by the voltage generator. Play a role. The existing structure of the gray voltage generator takes up a large area and expends power as the number of switches connected to the resistor string of the gray voltage generator 320 and the number of resistors increase exponentially. Although large, it can be reduced by using the structure according to the present invention.

도 4는 본 발명의 바람직한 일 실시예에 따른 5 비트 계조 전압 생성부의 회로를 나타내는 도면이다.4 is a diagram illustrating a circuit of a 5-bit gray voltage generator according to an exemplary embodiment of the present invention.

도 4를 참조하면 본 발명의 계조 전압 생성부는 저항열(407), 제1 스위치부(401), 제2 스위치부(403) 및 제3 스위치부(405)를 포함하여 구성된다.Referring to FIG. 4, the gray voltage generator of the present invention includes a resistor string 407, a first switch 401, a second switch 403, and a third switch 405.

본 발명의 계조 전압 발생부는 외부에서 들어오는 기준 전압(409)이 직렬로 연결된 다수의 저항열(407)로 흐른다. 상기 저항열에 연결된 저항값은 표현되어야 할 전체 계조 수에 따라 달라진다. 예를 들어 32 계조를 표현해야 할 경우에는 전압 값이 1/32 만큼 차이날 수 있는 저항값을 R 이라 하면 직렬로 연결되는 저항의 전체 저항값은 32R이 된다. 이러한 경우 기존의 저항열 방식에서는 R 의 크기를 가지는 저항을 32개 직렬로 연결하고 그 사이사이에 스위치를 달아 32 계조 차이를 가지는 전압을 출력하는 방식을 사용하였다. 그러나 본 발명에서는, 스위치가 모든 저항에 연결되지 않으므로, 저항의 크기를 R 및 2R 로 구분하여 2R 에 해당하는 저항값을 하나의 저항으로 대체하면 20개의 저항만 사용할 수 있다. 즉 R의 저항값을 가지는 저항과 2R의 저항값을 가지는 저항을 같이 사용하여 저항의 개수를 획기적으로 줄일 수 있다. 여기서 R 값은 임의의 저항값으로서 특정 저항값을 의미하기 보다는 분압을 위한 저항 비율로서 예를 들어 전체 저항일 32R일 경우에 1R 값은 2R 값의 1/2가 된다. 이러한 R 값은 실제 구현에 따라 적절한 저항값이 선택될 수 있다.The gray voltage generator of the present invention flows to a plurality of resistor strings 407 connected in series with an external reference voltage 409. The resistance value connected to the resistance string depends on the total number of gradations to be expressed. For example, if 32 gradations are to be expressed, a resistance value that can vary by 1/32 of the voltage value is R, and the total resistance value of the resistors connected in series becomes 32R. In this case, in the conventional resistance train method, 32 resistors having a size of R are connected in series, and a switch between them is used to output a voltage having a difference of 32 gradations. However, in the present invention, since the switch is not connected to all the resistors, by dividing the size of the resistor into R and 2R, if the resistance value corresponding to 2R is replaced with one resistor, only 20 resistors can be used. That is, the number of resistors can be drastically reduced by using a resistor having a resistance of R and a resistor having a resistance of 2R. Here, R value is an arbitrary resistance value, and does not mean a specific resistance value, but is a resistance ratio for partial voltage, for example, when the total resistance is 32R, for example, 1R value is 1/2 of 2R value. Such R value may be selected according to the actual implementation.

제1 스위치부(401)는 상기의 저항열(407)의 전압 강하를 제어하기 위한 스위치이다. 상기 제1 스위치부(401)는 직렬로 연결된 저항의 전체 크기가 4R, 8R, 16R 및 32R 이 될 때마다 연결되는 스위치이다. 본 발명에서는 5비트 즉 32계조를 표현하기 위해서 설정되므로 32R 까지만 스위치가 존재하나 계조가 N 비트로 늘어난다면 즉 2N의 계조를 표현하기 위해서는 제1 스위치부(401)는 2mR 이 될 때 마다 연결되고 상기 m 은 2이상 상기 N이하의 자연수가 된다. 여기서 2NR은 저항열 전체의 저항을 나타낸다. 저항열(407)은 전압계조가 N 비트로 표현됨으로 2NR의 크기로 이루어진다.The first switch unit 401 is a switch for controlling the voltage drop of the resistor string 407. The first switch unit 401 is a switch connected whenever the total size of the resistors connected in series becomes 4R, 8R, 16R, and 32R. In the present invention, since it is set to represent 5 bits, that is, 32 gradations, the switch exists only up to 32 R. However, if the gradation is increased to N bits, that is, to represent 2 N gradations, the first switch unit 401 becomes 2 m R every time. M is a natural number equal to or greater than 2 and equal to or less than N. Here 2 N R represents the resistance of the entire resistance train. The resistor string 407 has a size of 2 N R because the voltage gray scale is represented by N bits. Is done.

제2 스위치부(403)는 제1 스위치부(401)와 함께 동작하여 세부적인 전압 계조를 선택할 수 있도록 저항열과 연결되는 스위치부이다.The second switch unit 403 is a switch unit connected to a resistor string so as to operate together with the first switch unit 401 to select a detailed voltage gray scale.

이러한 제2 스위치부(403)는 제1 스위치부(401)와 연결되는 저항을 기준으로 합계 저항이 홀수 값이 되는 부분에 연결된다. 즉 제1 스위치부(401) 중 하나인 SW1/4를 기준으로 보면 제2 스위치부(403)는 SW1/4의 전단에 2개의 스위치가 존재하는 데 각 위치는 저항값 R의 합이 1R인 경우 및 3R인 경우에 각각 연결된다.The second switch unit 403 is connected to a portion where the total resistance becomes an odd value based on the resistance connected to the first switch unit 401. That is, when SW 1/4 , which is one of the first switch units 401, is used as a reference, the second switch unit 403 has two switches in front of SW 1/4 , and each position is the sum of the resistance values R. In the case of 1R and in the case of 3R, respectively.

같은 방식으로 SW1/16 스위치를 기준으로 보면 SW1/8 스위치 다음부터 계산하여 합계 저항이 1R, 3R, 5R 및 7R 이 되는 지점에서 제2 스위치부(403)가 연결됨을 알 수 있다. 나머지 SW1/32 및 SW1/8의 경우도 마찬가지이다. 결국 제1 스위치부(401)의 스위치를 기준으로 R 저항값을 지니는 저항 다음에 제2 스위치부(403)의 스위치 하나가 연결되고 그다음부터는 2R의 저항값을 지나서 하나씩 연결된다. 이렇게 연결되면, 결국 중간의 2R의 저항값을 가지는 저항은 R+R 의 형태를 물리적으로 취할 필요 없이 저항값이 2R인 하나의 저항을 사용하면 되므로 저항열에 사용되는 저항의 숫자를 획기적으로 줄일 수 있다. 결과적으로 제2 스위치부는 표현할 수 있는 계조 숫자의 반만큼만 사용하면 모든 계조를 표현할 수 있게 된다. 즉 전체 제2 스위치부는 전체 저항열의 저항값이 2NR이라고 하면 2N/2개만을 사용하면 된다. 본 발명에서는 전체 저항열의 저항값이 32R이므로 제2 스위치부의 개수는 16개가 될 것이다.In the same manner, it can be seen that the second switch unit 403 is connected at the point where the total resistance becomes 1R, 3R, 5R, and 7R by calculating from the SW 1/8 switch after the SW 1/16 switch. The same applies to the remaining SW 1/32 and SW 1/8 . As a result, one switch of the second switch unit 403 is connected to a resistor having an R resistance value based on the switch of the first switch unit 401, and then one after the resistance value of 2R is connected thereafter. When connected in this way, a resistor having a resistance value of 2R in the middle does not have to physically take the form of R + R, so a single resistor having a resistance value of 2R can be used to dramatically reduce the number of resistors used in the resistor string. have. As a result, the second switch unit can express all the gray levels by using only half of the gray scale numbers that can be expressed. In other words, if the resistance value of the entire resistance train is 2 N R, only 2 N / 2 is required. In the present invention, since the resistance value of the entire resistance string is 32R, the number of the second switch units will be 16.

마지막으로 본 발명에서는 1/2 계조를 표현하기 위하여 참조 번호 411 스위치를 추가하였다. 이러한 참조 번호 411의 저항은 상기의 위치에서만 사용되지는 않으며, 저항열의 값을 계산하여 계조 전압이 1/2V 가되는 위치에는 어디든지 위치할 수 있다. 즉 본 발명에서 제2 스위치부는 제1 스위치부 사이에 홀수 부분에만 연결되므로 1/2, 2/4, 4/8,8/16, 16/32와 같은 1/2 계조를 표현하는 스위치가 존재하지 않는다. 따라서 1/2 계조를 표현하기 위한 스위치를 따로 표현해야 하는데 그 스위치가 참조 번호 411의 스위치이다. 본 도면의 참조 번호 411 스위치는 4/8 스위치를 표현한 것이다. Finally, in the present invention, the reference numeral 411 switch is added to represent 1/2 gray scale. The resistor 411 is not used only in the above position, and may be located anywhere where the gray scale voltage is 1 / 2V by calculating the value of the resistor string. That is, in the present invention, since the second switch part is connected to only the odd part between the first switch parts, there is a switch representing 1/2 gray scale such as 1/2, 2/4, 4/8, 8/16, 16/32. I never do that. Therefore, a switch for expressing 1/2 gray scale should be separately represented, which is a switch of reference numeral 411. The reference numeral 411 switch of this figure represents a 4/8 switch.

제3 스위치부(405)는 제2 스위치부를 제어하는 스위치부이다. 이러한 제3 스위치부는 본 발명에서 스위치 제어회로에서 송출되는 신호에 따라 효율적인 전압 계조를 스위칭하기 위한 계층적인 스위치부이다.The third switch unit 405 is a switch unit for controlling the second switch unit. In the present invention, the third switch unit is a hierarchical switch unit for switching an efficient voltage gray scale according to a signal transmitted from a switch control circuit.

상기와 같이 각 스위치부가 계층적인 형식으로 동작하도록 계조 전압 생성부를 구성할 경우 기존의 방식에 비하여 스위치의 개수 및 저항의 개수가 줄어들 수 있어, 회로가 차지하는 면적을 획기적으로 줄일 수 있다. When the gray voltage generator is configured to operate in a hierarchical manner as described above, the number of switches and the number of resistors can be reduced as compared with the conventional method, and the area occupied by the circuit can be significantly reduced.

도 5는 본 발명의 저항열에 스위치를 선택하는 예시를 나타내는 도면이다.5 is a diagram illustrating an example of selecting a switch in the resistor string of the present invention.

도 5a는 32/32 계조를 나타내는 스위치 구성이다. 32/32 스위치 구성의 경우 참조 번호 507의 SW1/32 스위치를 닫고, 또한 DAC_out으로 연결되는 참조번호 520의 SWpre 스위치를 닫는다. 이러한 경우 Vref_H 전압이 32개의 저항값을 모두 거친 다음 SWpre 스위치를 통하여 출력되므로 32/32 계조의 전압을 출력할 수 있다. 다만, 이러한 경우 저항열의 저항을 모두 거치게 되어 전압 충전 속도가 떨어질 수 있다. 이러한 경우를 대비하여 출력 버퍼를 출력 쪽에 추가시키거나, 혹은 도 7에서 설명할 프리-차징(Pre-Charging) 방법을 사용하여 출력 버퍼를 제거할 수 있다.Fig. 5A is a switch configuration showing 32/32 gray scales. For 32/32 switch configurations, close the SW 1/32 switch at 507 and also close the SW pre switch at 520, which leads to DAC_out. In this case, since the Vref_H voltage passes all 32 resistance values and is output through the SW pre switch, the voltage of 32/32 gray level can be output. In this case, however, the voltage charging speed may be reduced by passing through the resistance of the resistor string. In this case, the output buffer may be added to the output side, or the output buffer may be removed using the pre-charging method described with reference to FIG. 7.

도 5b는 1/2 계조를 나타내는 스위치 구성이다. 1/2 스위치 구성의 경우 도면 5b에서 확인할 수 있는 바와 같이 제1 스위치부에서 SW1/8 스위치(503)와 1/2 스위치인 참조 번호 523 스위치 및 제3 스위치부에서 Q3 스위치(511)를 닫아서 표현한다.Fig. 5B is a switch configuration showing half gray scale. In the case of the 1/2 switch configuration, as shown in FIG. 5B, the SW 1/8 switch 503 and the 1/2 switch reference number 523 and the third switch unit Q3 switch 511 are used in the first switch unit. Express it by closing it.

상기와 같이 스위치를 닫게 되면, Vref_H 와 Vref_L 사이에 전체 저항은 8R이 되고 상기 1/2 스위치(523)는 상기 전체 저항 8R을 4R+4R로 2등분 하는 스위치가 된다. 따라서 상기 1/2 스위치를 통하여 출력되는 전압은 1/2V가 되어 1/2 계조를 표현하게 된다.When the switch is closed as described above, the total resistance becomes 8R between Vref_H and Vref_L, and the 1/2 switch 523 becomes a switch which divides the total resistance 8R into 2R by 4R + 4R. Therefore, the voltage output through the 1/2 switch is 1 / 2V to represent 1/2 gray scale.

도 5c는 3/4 계조를 나타내는 스위치 구성이다. 3/4 스위치 구성의 경우 도면 5c에서 확인할 수 있는 바와 같이 제1 스위치부에서 SW1/4 스위치(501), 제2 스위치부에서 P2 스위치(521)스위치 및 제3 스위치부에서 Q3 스위치(511)를 닫아서 표현한다.Fig. 5C is a switch configuration showing 3/4 gray scales. In the case of the 3/4 switch configuration, as shown in FIG. 5C, the SW 1/4 switch 501 in the first switch unit, the P2 switch 521 switch in the second switch unit, and the Q3 switch 511 in the third switch unit are illustrated. ) To close it.

상기와 같이 스위치를 닫게 되면, Vref_H 와 Vref_L 사이에 전체 저항은 4R이 되고 상기 P2 스위치(521)는 상기 전체 저항 4R을 3R+1R로 3/4등분 하는 스위치가 된다. 따라서 상기 P2스위치를 통하여 출력되는 전압은 3/4V가 되어 3/4 계조를 표현하게 된다. 상기와 같이 제1 스위치부에서 SW1/4 스위치를 이용하여 표현할 수 있는 계조는 1/4 및 3/4 계조가 있다.When the switch is closed as described above, the total resistance becomes 4R between Vref_H and Vref_L, and the P2 switch 521 becomes a switch that divides the total resistance 4R by 3/4 equal to 3R + 1R. Therefore, the voltage output through the P2 switch is 3 / 4V to represent 3/4 gray scale. As described above, gray levels that can be expressed using the SW 1/4 switch in the first switch unit include 1/4 and 3/4 gray levels.

도 5d는 7/8 계조를 나타내는 스위치 구성이다. 7/8 스위치 구성의 경우 도면 5d에서 확인할 수 있는 바와 같이 제1 스위치부에서 SW1/8 스위치(503), 제2 스위치부에서 P0 스위치(525)스위치 및 제3 스위치부에서 Q3 스위치(511)를 닫아서 표현한다.5D is a switch configuration showing 7/8 gradations. In the case of the 7/8 switch configuration, as shown in FIG. 5D, the SW 1/8 switch 503 in the first switch unit, the P0 switch 525 switch in the second switch unit, and the Q3 switch 511 in the third switch unit are illustrated. ) To close it.

상기와 같이 스위치를 닫게 되면, Vref_H 와 Vref_L 사이에 전체 저항은 8R이 되고 상기 P0 스위치(525)는 상기 전체 저항 8R을 7R+1R로 7/8등분 하는 스위치가 된다. 따라서 상기 P0스위치를 통하여 출력되는 전압은 7/8V가 되어 7/8 계조를 표현하게 된다. 상기와 같이 제1 스위치부에서 SW1/8 스위치를 이용하여 표현할 수 있는 계조는 1/8, 3/8, 5/8 및 7/8 계조가 있다.When the switch is closed as described above, the total resistance is 8R between Vref_H and Vref_L, and the P0 switch 525 becomes a switch that divides the total resistance 8R by 7/8 by 7R + 1R. Therefore, the voltage output through the P0 switch is 7 / 8V to represent 7/8 gray scale. As described above, the gray scales that can be expressed using the SW 1/8 switch in the first switch unit include 1/8, 3/8, 5/8, and 7/8 gray scales.

도 5e는 15/16 계조를 나타내는 스위치 구성이다. 15/16 스위치 구성의 경우 도면 5e에서 확인할 수 있는 바와 같이 제1 스위치부에서 SW1/16 스위치(505), 제2 스위치부에서 P0 스위치(527)스위치 및 제3 스위치부에서 Q2 스위치(513)를 닫아서 표현한다. 여기서 P0 스위치(527)는 Q2 스위치와 연계되는 스위치로서 상기 도면 5d에서 설명한 P0 스위치(525)와는 다른 위치에 존재하는 스위치이다.Fig. 5E is a switch configuration showing 15/16 gray scales. In the case of the 15/16 switch configuration, as shown in FIG. 5E, the SW 1/16 switch 505 in the first switch unit, the P0 switch 527 switch in the second switch unit, and the Q2 switch 513 in the third switch unit are shown. ) To close it. In this case, the P0 switch 527 is a switch associated with the Q2 switch and is present at a different position from the P0 switch 525 described with reference to FIG. 5D.

상기와 같이 스위치를 닫게 되면, Vref_H 와 Vref_L 사이에 전체 저항은 16R이 되고 상기 P0 스위치(527)는 상기 전체 저항 16R을 15R+1R로 15/16등분 하는 스위치가 된다. 따라서 상기 P0스위치(527)를 통하여 출력되는 전압은 15/16V가 되어 15/16 계조를 표현하게 된다. 상기와 같이 제1 스위치부에서 SW1/16 스위치를 이용하여 표현할 수 있는 계조는 1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16 및 15/16 계조가 있다.When the switch is closed as described above, the total resistance becomes 16R between Vref_H and Vref_L, and the P0 switch 527 becomes a switch that divides the total resistance 16R by 15/16 equal to 15R + 1R. Therefore, the voltage output through the P0 switch 527 becomes 15 / 16V to represent 15/16 gray scale. As described above, the gradation that can be expressed using the SW 1/16 switch in the first switch unit is 1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16, and 15 There are / 16 gradations.

도 5f는 31/32 계조를 나타내는 스위치 구성이다. 31/32 스위치 구성의 경우 도면 5f에서 확인할 수 있는 바와 같이 제1 스위치부에서 SW1/32 스위치(507), 제2 스위치부에서 P0 스위치(529)스위치 및 제3 스위치부에서 Q0 스위치(515)를 닫아서 표현한다. 여기서 P0 스위치(529)는 Q0 스위치와 연계되는 스위치로서 상기 도면 5d 및 5e에서 설명한 P0 스위치(525, 527)와는 다른 위치에 존재하는 스위치이다.Fig. 5F is a switch configuration showing 31/32 gray scales. In the case of the 31/32 switch configuration, as shown in FIG. 5F, a SW 1/32 switch 507 in the first switch unit, a P0 switch 529 switch in the second switch unit, and a Q0 switch 515 in the third switch unit are used. ) To close it. Here, the P0 switch 529 is a switch associated with the Q0 switch, and is a switch which exists at a different position from the P0 switches 525 and 527 described with reference to FIGS. 5D and 5E.

상기와 같이 스위치를 닫게 되면, Vref_H 와 Vref_L 사이에 전체 저항은 32R이 되고 상기 P0 스위치(529)는 상기 전체 저항 32R을 31R+1R로 31/32등분 하는 스위치가 된다. 따라서 상기 P0스위치(529)를 통하여 출력되는 전압은 31/32V가 되어 31/32 계조를 표현하게 된다. 상기와 같이 제1 스위치부에서 SW1/32 스위치를 이용하여 표현할 수 있는 계조는 1/32, 3/32, 5/32, 7/32, 9/32, 11/32, 13/32,15/32, 17/32, 19/32, 21/32, 23/32, 25/32, 27/32, 29/32 및 31/32계조가 있다. 물론 15/32 계조 까지는 Q1 스위치를 통하여 출력되고 17/32부터 Q0 스위치를 통하여 출력될 것이다.When the switch is closed as described above, the total resistance becomes 32R between Vref_H and Vref_L, and the P0 switch 529 becomes a switch that divides the total resistance 32R into 31R + 1R by 31/32. Therefore, the voltage output through the P0 switch 529 becomes 31 / 32V to represent 31/32 gray scale. As described above, the gradation that can be expressed using the SW 1/32 switch in the first switch unit is 1/32, 3/32, 5/32, 7/32, 9/32, 11/32, 13 / 32,15 There are / 32, 17/32, 19/32, 21/32, 23/32, 25/32, 27/32, 29/32 and 31/32 gradations. Of course, up to 15/32 gradations will be output via the Q1 switch and from 17/32 through the Q0 switch.

상기와 같이 5a부터 5f까지 출력될 수 있는 계조를 모두 계산하면 도면 5a의 1은 32/32가 되고 도면 5b의 1/2는 16/32가 되고, 도면 5c의 1/4, 3/4는 8/32, 24/32가 되고 도면 5d의 1/8, 3/8, 5/8, 7/8은 4/32, 12/32, 20/32, 28/32가 되고, 도면 5e의 1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16, 15/16은 2/32, 6/32, 10/32, 14/32, 18/32, 22/32, 26/32, 30/32가 되고, 도면 5f는 1/32, 3/32, 5/32, 7/32, 9/32, 11/32, 13/32,15/32, 17/32, 19/32, 21/32, 23/32, 25/32, 27/32, 29/32, 31/32의 계조를 표현하여 32계조 모두를 나타내게 된다.When calculating the gray scales that can be output from 5a to 5f as described above, 1 in FIG. 5a becomes 32/32, 1/2 in FIG. 5b becomes 16/32, and 1/4 and 3/4 in FIG. 8/32, 24/32, 1/8, 3/8, 5/8, 7/8 in Fig. 5d become 4/32, 12/32, 20/32, 28/32, and 1 in Fig. 5e. / 16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16, 15/16 is 2/32, 6/32, 10/32, 14/32, 18/32 , 22/32, 26/32, 30/32, and Figure 5f shows 1/32, 3/32, 5/32, 7/32, 9/32, 11/32, 13 / 32,15 / 32, The gradation of 17/32, 19/32, 21/32, 23/32, 25/32, 27/32, 29/32, 31/32 is expressed to represent all 32 gradations.

도 6은 본 발명에 따른 계조 전압 생성부의 실제적인 예시를 나타내는 도면이다. 도 6은 도 5에서 설명된 구조와 거의 동일한 구조를 가지고 있다. 다만, 도 5에서와 같이 저항열을 일반적인 저항을 사용할 경우에는 저항의 면적이 지나치게 커질 수 있으며, 저항열의 저항 및 스위치의 연결 저항 때문에 계조 전압의 정확도가 떨어질 수 있어, 저항 및 스위치를 모두 TFT로 변경한 형태를 나타내었다.6 is a diagram illustrating a practical example of a gray voltage generator according to the present invention. FIG. 6 has a structure substantially the same as that described in FIG. However, when a general resistor is used as the resistor string as shown in FIG. 5, the area of the resistor may be excessively large, and the accuracy of the gray voltage may be degraded due to the resistor string resistor and the connection resistance of the switch. The modified form is shown.

특히, 일반적인 저항열을 사용할 경우에는 연결 스위치의 온(On) 저항 등에 의하여 오차 전압이 크게될 수 있다는 단점이 존재한다. 한편 TFT에서 일정한 전압을 가할 경우 저항처럼 동작하는 성질을 이용하여 TFT를 저항처럼 이용하면, 상기 저항열을 작은 면적에 직접 하여 구성할 수 있으며, 또한 일반적인 저항보다 그 특성이 좋을 수 있다.In particular, in the case of using a general resistance train, there is a disadvantage in that an error voltage may be increased due to an on resistance of a connection switch. On the other hand, when a TFT is applied as a resistor by using a property that acts as a resistor when a constant voltage is applied to the TFT, the resistance heat can be directly configured in a small area, and its characteristics may be better than a general resistor.

도 7은 본 발명에 따른 계조 전압 생성부에서 프리 차징 방법을 나타내는 타이밍도이다.7 is a timing diagram illustrating a precharging method in a gray voltage generator according to the present invention.

도 7을 참조하면, SWpre 스위치(701)의 역할은 상기 도5a에서 설명한 바와 같이 32/32 계조를 표현하는 스위치이기도 하지만, 프리 차징을 통하여 빠르게 계조 전압을 채울 수 있도록 하는 역할도 담당한다. 상기 타이밍도에서 확인할 수 있는 바와 같이, 프리 차징은 SW_1/2n 스위치(710) 및 Py 스위치(720)의 조합에 의하여 계조 전압을 형성하기 전에 일정한 전압(Vref_L)을 직접 미리 채워두어서 저항열을 통하여 계조 전압을 채우는 시간을 단축시키는 역할을 담당한다. Referring to FIG. 7, the SWpre switch 701 serves as a switch for expressing 32/32 gray levels as described with reference to FIG. 5A, but also plays a role of quickly filling the gray voltage through precharging. As can be seen from the timing diagram, the precharging is performed by directly filling a predetermined voltage (Vref_L) before the gray voltage is formed by the combination of the SW_1 / 2n switch 710 and the Py switch 720. It serves to shorten the time to fill the gradation voltage through.

이는 계조 전압을 생성시키기 위한 저항열의 경우 큰 저항값을 가지므로, 필요한 계조 전압을 채우는데 시간이 많이 걸려서, 아날로그 출력 버퍼를 추가해야하는 기존 기술의 단점을 극복할 수 있다.Since the resistor string for generating the gray voltage has a large resistance value, it takes a long time to fill the required gray voltage, thereby overcoming the disadvantage of the existing technology of adding an analog output buffer.

도 8은 본 발명에 따른 DAC 제어 신호 생성부를 나타내는 도면이다.8 is a diagram illustrating a DAC control signal generator according to the present invention.

도 8을 참조하면 스위치 제어 회로는 하위 3 비트의 계조(801)에 따라서 기준 전압 선택기(810)에서 도 4의 제1 스위치부(803)를 선택할 수 있도록 구성되어 있다.Referring to FIG. 8, the switch control circuit is configured to select the first switch unit 803 of FIG. 4 from the reference voltage selector 810 according to the lower three-bit gray level 801.

이렇게 하위 3 비트만 이용하여 제1 스위치부(803)를 선택할 수 있는데 그 원리는 다음의 표에를 통해서 설명하도록 한다.Thus, the first switch unit 803 can be selected using only the lower 3 bits. The principle will be described in the following table.

분모가 32인 경우If the denominator is 32 계조Gradation D4D4 D3D3 D2D2 D1D1 D0D0 1/321/32 00 00 00 00 1One 3/323/32 00 00 00 1One 1One 5/325/32 00 00 1One 00 1One 7/327/32 00 00 1One 1One 1One 9/329/32 00 1One 00 00 1One 11/3211/32 00 1One 00 1One 1One 13/3213/32 00 1One 1One 00 1One 15/3215/32 00 1One 1One 1One 1One 17/3217/32 1One 00 00 00 1One 19/3219/32 1One 00 00 1One 1One 21/3221/32 1One 00 1One 00 1One 23/3223/32 1One 00 1One 1One 1One 25/3225/32 1One 1One 00 00 1One 27/3227/32 1One 1One 00 1One 1One 29/3229/32 1One 1One 1One 00 1One 31/3231/32 1One 1One 1One 1One 1One

분모가 16인 경우If the denominator is 16 계조Gradation D4D4 D3D3 D2D2 D1D1 D0D0 1/161/16 00 00 00 1One 00 3/163/16 00 00 1One 1One 00 5/165/16 00 1One 00 1One 00 7/167/16 00 1One 1One 1One 00 9/169/16 1One 00 00 1One 00 11/1611/16 1One 00 1One 1One 00 13/1613/16 1One 1One 00 1One 00 15/1615/16 1One 1One 1One 1One 00

분모가 8인 경우Denominator 8 계조Gradation D4D4 D3D3 D2D2 D1D1 D0D0 1/81/8 00 00 1One 00 00 3/83/8 00 1One 1One 00 00 5/85/8 1One 00 1One 00 00 7/87/8 1One 1One 1One 00 00

분모가 4인 경우Denominator 4 계조Gradation D4D4 D3D3 D2D2 D1D1 D0D0 1/41/4 00 1One 00 00 00 3/43/4 1One 1One 00 00 00

분모가 2인 경우Denominator 2 계조Gradation D4D4 D3D3 D2D2 D1D1 D0D0 1/21/2 1One 00 00 00 00

상기에서와 같이 분모가 32인 경우에 D0 비트의 계조는 모두 1로서 표현될 수 있다. 또한 D1, D0 비트가 10 인 경우는 분모가 16인 경우에만 해당되며, D2,D1,D0 비트가 100인 경우는 분모가 8인 경우뿐이며 D2,D1,D0 비트가 000인 경우는 분모가 2 및 4인 경우일 뿐이다. 그런데 본 발명에서 분모가 2인 경우는 스위칭하지 않으므로, 결국 D2, D1, D0 비트(801)만을 이용하면 분모에 따른 스위칭(803)이 모두 가능하게 된다. 따라서 디코더 형식의 기준 전압 선택기(810)를 이용하여 쉽게 선택할 수 있다.As described above, when the denominator is 32, all grays of the D0 bits may be expressed as one. If the bits D1 and D0 are 10, the denominator is only 16. If the bits D2, D1 and D0 are 100, the denominator is only 8, and if the bits D2, D1 and D0 are 000, the denominator is 2. And 4 only. However, in the present invention, since the denominator is 2, the switching is not performed. Thus, only the bits D2, D1, and D0 are used, so that the switching 803 according to the denominator is possible. Therefore, it is easy to select using the decoder type reference voltage selector 810.

이렇게 분모 스위치를 선택한 다음 분자 스위치의 선택을 위해서 비트 시프터(820)에 전압 계조의 상위 4비트 및 상기 기준 전압 선택기(810)에서 제1 스위치부 선택 신호(803)를 입력으로 준다. 그러면 비트 시프터(820)에서 제1 스위치부 선택 신호(803)의 값에 따라 비트를 시프트 하여 중간 출력값(813)이 출력되고 그 값을 2입력 4출력 디코더(830)로 출력하여 제2 스위치부(403) 및 분자 스위치를 제어하는 스위치(405)로 신호를 보낸다. After selecting the denominator switch, the upper four bits of the voltage gray level and the first switch selector signal 803 are input from the reference voltage selector 810 to the bit shifter 820 to select the molecular switch. Then, the bit shifter 820 shifts the bit according to the value of the first switch unit selection signal 803 to output the intermediate output value 813, and outputs the value to the two input four output decoder 830 to output the second switch unit. 403 and a switch 405 that controls the molecular switch.

이러한 방식으로 제어 신호를 생성하면 기존의 방식에 비하여 약 50%의 소자만을 이용하여 구현이 가능하고 ROM 형식의 스위치 배열을 이용하는 경우에도 70%의 소자만 이용하여 구현이 가능하다.When the control signal is generated in this manner, it can be implemented using only about 50% of devices compared to the conventional method, and even when using a ROM type switch arrangement, only 70% of devices can be implemented.

도 9는 본 발명의 계조 전압 구동 장치의 성능을 평가한 결과를 나타낸 그래프이다.9 is a graph showing the results of evaluating the performance of the gradation voltage driving device of the present invention.

도 8을 참조하면 참조번호 910의 그래프는 VGA 급 평면 디스플레이에서 계조 전압의 단계적인 충전을 확인하는 그래프인데, 상기 그래프에서 확인할 수 있는 바와 같이 특별한 아날로그 버퍼 없이도 주어진 로드를 잘 충전하고 있음을 보인다.Referring to FIG. 8, a graph of reference numeral 910 is a graph confirming stepwise charging of the gray scale voltage in a VGA-class flat panel display. As shown in the graph, it shows that a given load is well charged without a special analog buffer.

참조 번호 920의 그래프는 본 발명에 따른 계조 전압 구동 장치의 전 계조에 대한 오차 전압 분포를 나타내는 그래프이다. 상기 그래프에서 알 수 있는 바와 같이 모든 구간에서 LSB 오차가 0.6보다 낮음을 알 수 있다. 또한 이러한 경우 소비 전력은 약 15mW임을 확인 할 수 있다.A graph of reference numeral 920 is a graph showing an error voltage distribution of all grays of the gray voltage driving apparatus according to the present invention. As can be seen from the graph, it can be seen that the LSB error is lower than 0.6 in all intervals. In this case, it can be seen that the power consumption is about 15mW.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다. The present invention is not limited to the above embodiments, and many variations are possible by those skilled in the art within the spirit of the present invention.

Claims (14)

적어도 하나의 기준 전압을 생성하는 전압 생성부;A voltage generator configured to generate at least one reference voltage; 상기 전압 생성부에서 생성된 적어도 하나의 기준 전압 및 미리 결정된 적어도 한 비트(bit)의 입력 신호에 상응하여 적어도 한 비트(bit)의 계조 전압 제어 신호를 생성하는 디지털 아날로그 제어 신호 생성부; 및A digital analog control signal generator configured to generate at least one bit gray level voltage control signal corresponding to at least one reference voltage generated by the voltage generator and at least one predetermined input signal; And R의 저항값을 갖는 저항과 2R의 저항값을 갖는 저항이 복수개 직렬로 연결된 저항열과, 상기 저항열의 최초 저항의 저항값부터 순차적으로 합산한 합계 저항값이 2의 지수승 계조 저항값이 될 때마다 위치하는 제1 스위치부와, 상기 제1 스위치부가 연결되는 지점부터 계산하여 합계 저항값이 홀수 계조의 저항값이 될 때마다 위치하는 제2 스위치부와, 상기 제2 스위치부의 스위치가 소정의 개수가 될 때마다 위치하는 제3 스위치부를 포함하고, 상기 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호에 상응하여 상기 제1 스위치부, 제2 스위치부 및 제3 스위치부를 개폐하여 계조 전압을 생성하는 계조 전압 생성부를 포함하되,When a resistor having a resistance value of R and a resistor having a resistance value of 2R are connected in series with each other in series, and the total resistance value sequentially added from the resistance value of the initial resistance of the resistor string becomes an exponential gradation resistance value of 2. The first switch unit located every time, the second switch unit located every time the total resistance value becomes the resistance value of the odd gray level calculated from the point where the first switch unit is connected, and the switch of the second switch unit And a third switch unit positioned each time the number is changed, and opening and closing the first switch unit, the second switch unit, and the third switch unit corresponding to the gray voltage control signal generated by the digital analog control signal generator. Including a gray voltage generator for generating a, 상기 제1 스위치부, 상기 제2 스위치부 및 상기 저항열은 트랜지스터로 구성되고, 상기 제1 스위치부 및 제2 스위치부의 온(on) 저항을 상기 저항열의 저항값에 포함시켜서 계산하며,The first switch unit, the second switch unit and the resistor string are composed of a transistor, the on-resistance of the first switch portion and the second switch portion is calculated by including the resistance value of the resistor string, 상기 제1 스위치부, 상기 제2 스위치부, 상기 제3 스위치부는 상기 저항열의 전체 저항값을 계층적으로 한정하여 상기 계조 전압을 생성하는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.And the first switch unit, the second switch unit, and the third switch unit hierarchically limit the overall resistance values of the resistor strings to generate the gray scale voltages. 제1항에 있어서,The method of claim 1, 상기 저항열의 전체 저항값은 상기 계조 전압에 상응하여 결정되는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.And a total resistance value of the resistance string is determined in correspondence with the gray voltage. 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 저항열의 최초 저항의 저항값부터 순차적으로 합산한 합계 저항값이 상기 저항열의 전체 저항값의 절반이 되는 지점에 위치하는 1/2 스위치를 더 포함하는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.And a 1/2 switch positioned at a point at which the total resistance value, which is sequentially added from the resistance value of the initial resistance of the resistance string, becomes half of the total resistance value of the resistance string. 삭제delete 제1항에 있어서,The method of claim 1, 상기 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호는 미리 결정된 복수의 입력 비트 중 하위 5비트를 입력받아 상기 제1 스위치부, 제2 스위치부 및 제3 스위치부를 제어하기 위한 스위치부 제어 신호를 생성하는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.The gray voltage control signal generated by the digital analog control signal generator is a switch control signal for controlling the first switch unit, the second switch unit and the third switch unit by receiving the lower 5 bits of a plurality of predetermined input bits. Flat display display voltage driving device characterized in that for generating a. 제7항에 있어서, 상기 디지털 아날로그 제어 신호 생성부에서 생성되는 계조 전압 제어 신호는 미리 결정된 복수의 입력 비트 중 최하위 1비트를 제외한 입력 비트 및 상기 제1 스위치부 제어 신호를 입력받아 입력 신호의 개수보다 2배의 계조 전압 제어 신호를 생성하는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.The method of claim 7, wherein the gray voltage control signal generated by the digital analog control signal generation unit receives input bits other than the least significant one bit among a plurality of predetermined input bits and the number of input signals by receiving the first switch control signal. A flat panel display gradation voltage driving device, characterized in that to generate twice the gradation voltage control signal. 제1항에 있어서,The method of claim 1, 상기 계조 전압 생성부는 상기 계조 전압을 프리 차징(pre-Charging) 하기 위하여 상기 저항열과 직렬로 연결되는 하위 전압과 계조 전압 출력 단을 연결하는 프리 차징 스위치를 더 포함하는 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.The gray voltage generator further includes a flat charging switch connecting a lower voltage connected in series with the resistor string and a gray voltage output terminal to pre-charge the gray voltage. drive. 제1항에 있어서, The method of claim 1, 상기 제1 스위치부는 상기 계조 전압 제어 신호의 비트 수보다 하나 더 작은 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.And the first switch unit is one smaller than the number of bits of the gray voltage control signal. 제1항에 있어서, The method of claim 1, 상기 제2 스위치부는 상기 계조 전압 제어 신호의 개수의 절반인 것을 특징으로 하는 평판 디스플레이 계조 전압 구동 장치.And the second switch unit is half the number of the gray voltage control signals. 삭제delete 삭제delete 삭제delete
KR1020080013325A 2008-02-14 2008-02-14 Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter KR100915634B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080013325A KR100915634B1 (en) 2008-02-14 2008-02-14 Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013325A KR100915634B1 (en) 2008-02-14 2008-02-14 Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter

Publications (2)

Publication Number Publication Date
KR20090088028A KR20090088028A (en) 2009-08-19
KR100915634B1 true KR100915634B1 (en) 2009-09-04

Family

ID=41206812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013325A KR100915634B1 (en) 2008-02-14 2008-02-14 Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter

Country Status (1)

Country Link
KR (1) KR100915634B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130061422A (en) 2011-12-01 2013-06-11 삼성전자주식회사 Voltage summing buffer, digital-to-analog converter and source driver in a display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004600A (en) * 2004-07-08 2006-01-12 오끼 덴끼 고오교 가부시끼가이샤 D/a converter and driving circuit using d/a converter
JP2006229784A (en) * 2005-02-18 2006-08-31 Sharp Corp Digital/analog converter
KR100745339B1 (en) * 2005-11-30 2007-08-02 삼성에스디아이 주식회사 Data Driver and Driving Method of Organic Light Emitting Display Using the same
JP2007279367A (en) * 2006-04-06 2007-10-25 Mitsubishi Electric Corp Decoding circuit and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004600A (en) * 2004-07-08 2006-01-12 오끼 덴끼 고오교 가부시끼가이샤 D/a converter and driving circuit using d/a converter
JP2006229784A (en) * 2005-02-18 2006-08-31 Sharp Corp Digital/analog converter
KR100745339B1 (en) * 2005-11-30 2007-08-02 삼성에스디아이 주식회사 Data Driver and Driving Method of Organic Light Emitting Display Using the same
JP2007279367A (en) * 2006-04-06 2007-10-25 Mitsubishi Electric Corp Decoding circuit and display device

Also Published As

Publication number Publication date
KR20090088028A (en) 2009-08-19

Similar Documents

Publication Publication Date Title
KR100701834B1 (en) Display apparatus, and driving circuit for the same
CN100399390C (en) Image display device
US5726676A (en) Signal driver circuit for liquid crystal displays
KR101243169B1 (en) Digital-analog converter
US6437716B2 (en) Gray scale display reference voltage generating circuit capable of changing gamma correction characteristic and LCD drive unit employing the same
KR950013340B1 (en) Drive circuit for a display apparatus
CN100514417C (en) Data driver, organic light emitting display and driving method threreof
US7714758B2 (en) Digital-to-analog converter and method thereof
CA2128357A1 (en) Process and device for the control of a microtip fluorescent display
US8111184B2 (en) Digital-to-analog converting circuit, data driver and display device
JP2007158810A (en) Digital-to-analog converter, data driver using same, and display device
US20090153593A1 (en) Data driving device and liquid crystal display device using the same
CN100524398C (en) Reference voltage generator for use in display applications
JPH05100635A (en) Integrated circuit and method for driving active matrix type liquid crystal display
KR20090068342A (en) Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
JP2006313306A (en) Gamma reference voltage generation circuit and flat display having the same
CN100367332C (en) Driving circuit of current-driven device current-driven apparatus, and method of driving the same
US8228317B2 (en) Active matrix array device
KR101202981B1 (en) Source driver driving circuit for LCD
US7511692B2 (en) Gradation voltage selecting circuit, driver circuit, liquid crystal drive circuit, and liquid crystal display device
WO1998028731A2 (en) Liquid crystal display signal driver system and method
KR101182300B1 (en) A driving circuit of liquid crystal display device and a method for driving the same
KR100915634B1 (en) Apparatus for gray-scale voltage generator of flat display using gray-scale Digital Analog Converter
US20080278420A1 (en) Source driver and gamma correction method thereof
US9997127B2 (en) Digital-to-analog converter and source driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee