KR100911643B1 - 탄탈 질화물막의 형성 방법 - Google Patents

탄탈 질화물막의 형성 방법 Download PDF

Info

Publication number
KR100911643B1
KR100911643B1 KR1020077012312A KR20077012312A KR100911643B1 KR 100911643 B1 KR100911643 B1 KR 100911643B1 KR 1020077012312 A KR1020077012312 A KR 1020077012312A KR 20077012312 A KR20077012312 A KR 20077012312A KR 100911643 B1 KR100911643 B1 KR 100911643B1
Authority
KR
South Korea
Prior art keywords
tantalum
film
gas
nitride film
compound
Prior art date
Application number
KR1020077012312A
Other languages
English (en)
Other versions
KR20070085593A (ko
Inventor
나리시 고노헤
사토루 도요다
하루노리 우시카와
도모야스 곤도
규조 나카무라
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20070085593A publication Critical patent/KR20070085593A/ko
Application granted granted Critical
Publication of KR100911643B1 publication Critical patent/KR100911643B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

CVD 법에 따라서, 막 형성실 내에 Ta 원소의 주위에 R-N-R', 또는 R-N-R' 및 =N-R (R 및 R' 는, 탄소 원자수 1 ∼ 6 개의 알킬기를 나타내고, 각각이 동일한 기이어도 되고 상이한 기이어도 된다) 가 배위된 배위 화합물로 이루어지는 원료 가스 및 할로겐 가스를 도입하여 TaNx(Hal)y(R,R')z 화합물막 (Hal 은, 할로겐 원자를 나타낸다) 을 생성하고, 이어서 H 원자 함유 가스를 도입하여 할로겐화 생성물과 반응시켜 탄탈 리치인 탄탈 질화물막을 형성한다. 이로써, C, N 함유량이 낮고, Ta/N 조성비가 높으며, Cu 막과의 밀착성이 확보되어 있는 배리어막으로서 유용한 저저항 탄탈 질화물막을 제공할 수 있다. 또한, 얻어진 막 중에 스퍼터링에 의하여 탄탈 입자를 박아 넣어, 더욱 탄탈 리치로 한다.
탄탈 질화물막

Description

탄탈 질화물막의 형성 방법{METHOD FOR FORMING TANTALUM NITRIDE FILM}
본 발명은, 탄탈 질화물막의 형성 방법에 관한 것으로서, 특히, CVD 법에 따라 배선막용 배리어막으로서 유용한 탄탈 질화물막을 형성하는 방법에 관한 것이다.
최근, 반도체 분야의 박막 제조 기술에 있어서 미세 가공에 대한 요구가 가속되고 있고, 그에 따라 여러 문제가 발생하고 있다.
반도체 디바이스에 있어서의 박막 배선 가공을 예로 들면, 배선 재료로는, 저항률이 작다는 등의 이유에서 구리의 사용이 주류화되고 있다. 그러나, 구리는, 에칭이 곤란하고, 하지층의 절연막 중에 확산되기 쉽다는 성질이 있기 때문에, 디바이스의 신뢰성이 저하된다는 문제가 발생하고 있다.
이 문제를 해결하기 위하여, 종래, 다층 배선 구조에 있어서의 다층 간 접속 구멍의 내벽 표면에 CVD 법 등으로 금속 박막 (즉, 도전성 배리어막) 을 형성하고, 그 위에 구리 박막을 형성하여 배선층으로 함으로써, 구리 박막과 하지층의 규소 산화막 등의 절연막이 직접 접촉하지 않도록 하여 구리의 확산을 방지하였다 (예를 들어, 특허문헌 1 참조).
이 경우, 상기 다층 배선화나 패턴의 미세화에 수반하여, 애스펙트비가 높은 미세한 컨택트홀이나 트렌치 등을, 얇은 배리어막으로, 양호한 스텝 커버리지로 매립하는 것이 요구되고 있다.
특허문헌 1 : 일본 공개특허공보 2002-26124호 (특허 청구의 범위 등)
발명의 개시
발명이 해결하고자 하는 과제
상기 종래 기술의 경우, Cu 배선막과의 밀착성을 확보하면서 배리어막으로서 유용한 저저항의 탄탈 질화물 (TaN) 막을 CVD 법에 의하여 형성하는 것은 곤란하다는 문제가 있다. 이 문제를 해결하기 위해서는, 원료 가스 중의 알킬기 등의 유기기를 절단 제거하여 C 함유량을 줄이고, 또한, Ta 와 N 의 결합을 절단하여 Ta/N 조성비를 높게 할 수 있는 막 형성 프로세스를 개발하는 것이 필요해진다.
그래서, 본 발명의 과제는, 상기 종래 기술의 문제점을 해결하는 데에 있고, CVD 법에 따라서, C, N 함유량이 낮고, Ta/N 조성비가 높으며, 또한, 배선막 (예를 들어, Cu 배선막) 과의 밀착성이 확보된 배리어막으로서 유용한 저저항 탄탈 질화물막을 형성하는 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명의 탄탈 질화물막의 형성 방법은, CVD 법에 따라서, 막 형성실 내에, 탄탈 원소 (Ta) 의 주위에 R-N-R', 또는 R-N-R' 및 =N-R (R 및 R' 는, 탄소 원자수 1 ∼ 6 개의 알킬기를 나타내고, 각각이 동일한 기이어도 되고 상이한 기이어도 된다) 가 배위된 배위 화합물로 이루어지는 원료 가스 및 할로겐 가스를 동시에 도입하여, 기판 상에서 TaNx(Hal)y(R,R')z 화합물 (식 중, Hal 은, 할로겐 원자를 나타낸다) 로 이루어지는 할로겐화 화합물막을 형성하고, 이어서, H 원자 함유 가스를 도입하여 상기 할로겐화 화합물막 중의 Ta 에 결합된 N 을 절단 삭제하고, 또한, N 에 결합된 할로겐 원자나 R(R') 기를 절단 제거하여, 탄탈 리치인 탄탈 질화물막을 형성하는 것을 특징으로 한다. 상기 배위 화합물 중의 탄소 원자수가 6 을 초과하면, 탄소가 막 중에 많이 잔존한다는 문제가 있다.
상기 H 원자 함유 가스는, 막 형성실 내에서, 열 또는 플라즈마에 의하여 라디칼로 변환되고, 이 라디칼과 할로겐화 화합물막을 반응시켜 탄탈 리치인 탄탈 질화물막을 형성하는 것을 특징으로 한다.
상기 구성에 의하면, 얻어진 막 중의 C, N 함유량이 감소되고, Ta/N 조성비가 증대되며, 또한, 배선막 (예를 들어, Cu 배선막) 과의 밀착성이 확보된 배리어막으로서 유용한 저저항 탄탈 질화물막을 형성할 수 있다.
상기 원료 가스는, 펜타디메틸아미노탄탈 (PDMAT), tert-아밀이미드트리스(디메틸아미드)탄탈 (TAIMATA), 펜타디에틸아미노탄탈 (PEMAT), tert-부틸이미드트리스(디메틸아미드)탄탈 (TBTDET), tert-부틸이미드트리스(에틸메틸아미드)탄탈 (TBTEMT), Ta(N(CH3)2)3(N(CH3CH2)2)2 (DEMAT), TaX5 (X : 염소, 브롬 및 요오드에서 선택된 할로겐 원자) 에서 선택된 적어도 1 종의 배위 화합물의 가스인 것이 바람직하다.
상기 할로겐가스가 불소, 염소, 브롬, 요오드에서 선택된 적어도 1 종의 가스인 것이 바람직하다. 이러한 할로겐 가스를 사용하면, 상기 TaNx(Hal)y(R,R')z 화합물을 생성할 수 있다.
상기 H 원자 함유 가스는, H2, NH3, SiH4 에서 선택된 적어도 1 종의 가스인 것이 바람직하다.
상기 탄탈 질화물막의 형성 방법에 의하면, 막 중의 탄탈과 질소의 조성비가 Ta/N ≥ 2.0 을 만족하는 탄탈 리치인 저저항의 박막이 얻어진다.
본 발명의 탄탈 질화물막의 형성 방법은 또한, 상기 형성 방법에 의하여 얻어진 탄탈 질화물막에 대하여, 탄탈을 주요 구성 성분으로 하는 타겟을 사용하는 스퍼터링에 의하여, 탄탈 입자를 입사시키는 것을 특징으로 한다. 이로써, 더욱 탄탈 리치인, Ta/N ≥ 2.0 을 충분히 만족하는 탄탈 질화물막이 형성될 수 있다.
상기 스퍼터링은, DC 파워와 RF 파워를 조정하여, DC 파워가 낮고, 또한, RF 파워가 높아지도록 하여 실시되는 것이 바람직하다.
발명의 효과
본 발명에 의하면, CVD 법에 따라서, 낮은 C, N 함유량, 또한, 높은 Ta/N 조성비를 갖고, 배선막 (예를 들어, Cu 배선막) 과의 밀착성이 확보된 배리어막으로서 유용한 저저항의 탄탈 리치인 탄탈 질화물막을 형성할 수 있다는 효과를 나타낸다.
또한, 본 발명에 의하면, 상기 CVD 법에 의하여 얻어진 탄탈 질화물막에 대하여, 스퍼터법 등의 PVD 법에 의하여 탄탈을 박아 넣음으로써, 더욱 탄탈 리치인 탄탈 질화물막을 형성할 수 있다는 효과를 나타낸다.
게다가, 본 발명에 의하면, 상기 배리어막 상에, 우수한 밀착성과 평활성을 겸비하여, 배선막을 형성할 수 있다는 효과를 나타낸다.
발명을 실시하기 위한 최선의 형태
본 발명에 의하면, 낮은 C, N 함유량, 높은 Ta/N 조성비를 갖는 저저항의 탄탈 질화물막은, 열 CVD 법이나 플라즈마 CVD 법 등의 CVD 법에 따라서, 막 형성실인 진공 챔버 내에 탑재된 기판 상에서, 상기 탄탈 함유 배위 화합물로 이루어지는 원료 가스와 할로겐 가스를 반응시킴으로써, TaNx(Hal)y(R,R')z 화합물막을 형성시키고, 이어서 이 할로겐화 화합물막과, 진공 챔버 내에 도입된 H 원자 함유 가스를 열이나 플라즈마에 의하여 활성화하여 생성된 H2 가스 또는 HN3 가스 유래의 H 라디칼, NH3 가스 유래의 NHx 라디칼 등의 라디칼을 반응시켜 형성된다.
원료 가스, 할로겐 가스 및 H 원자 함유 가스로는, 상기한 것을 그대로 도입해도 되고, N2 가스나 Ar 가스 등의 불활성 가스와 함께 도입해도 된다. 이들 반응체의 양에 관해서는, 할로겐 가스는, 원료 가스에 대하여 예를 들어, 원료 가스 5sccm 에 대하여 5sccm 정도 이하의 유량으로 사용하고, 또한, H 원자 함유 화합물 가스는, 원료 가스에 대하여 할로겐 가스에 비해 다량, 예를 들어, 원료 가스 5sccm 에 대하여 100 ∼ 1000sccm (H2 환산) 의 유량으로 사용하는 것이 바람직하다.
상기 2 개 반응의 온도는, 반응이 발생하는 온도이면 되고, 예를 들어, 원료 가스와 할로겐 가스의 할로겐화 반응에서는, 일반적으로 300℃ 이하, 바람직하게는 150 ∼ 300℃, 또한, 이 할로겐화 반응의 생성물과 라디칼의 반응에서는, 일반적으로 300℃ 이하, 바람직하게는 150 ∼ 300℃ 이다. 진공 챔버 내의 압력은 최초의 할로겐화 반응인 경우 1 ∼ 10㎩, 다음의 막 형성 반응인 경우 1 ∼ 100㎩ 인 것이 바람직하다.
배위 화합물은, 상기한 바와 같이, 탄탈 원소 (Ta) 의 주위에 R-N-R', 또는 R-N-R' 및 =N-R (R 및 R' 는, 탄소 원자수 1 ∼ 6 개의 알킬기를 나타내고, 각각이 동일한 기이어도 되고 상이한 기이어도 된다) 가 배위된 것이다. 이 알킬기는, 예를 들어 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실기이고, 직쇄이어도 되고 분기한 것이어도 된다. 이 배위 화합물은, 통상적으로, Ta 의 주위에 4 개 내지 5 개의 N－(R,R') 가 배위된 화합물이다.
상기 본 발명의 방법은, CVD 법에 따라서, 막 형성실인 진공 챔버 내에 있어서, 예를 들어, 원료 가스와 할로겐 가스를 도입하여 할로겐화 반응을 실시하여 TaNx(Hal)y(R,R')z 화합물막을 형성하고, 이어서 수소 원자 함유 화합물 가스를 도입하여, 열 또는 플라즈마에 의하여 생성된 라디칼과 상기 할로겐화 생성물을 반응시켜, 탄탈 질화물막을 형성해도 되며, 또한, 그 후 이 프로세스를 원하는 횟수로 반복해도 되고, 혹은 또, 상기 할로겐화 반응을 원하는 횟수로 반복한 후, 라디칼과의 반응을 실시해도 된다.
본 발명의 탄탈 질화물의 형성 방법은, 이른바 CVD 법을 실시할 수 있는 막 형성 장치이면 특별히 제약 없이 실시할 수 있다. 예를 들어, 도 1 에 나타내는 플라즈마 CVD 막 형성 장치를 사용하여 본 발명 방법을 실시하는 경우의 일 실시형태에 대하여 이하 설명한다.
도 1 에 나타내는 플라즈마 CVD 장치는, 막 형성실인 진공 챔버 (1) 로 이루어지며, 이 진공 챔버의 측벽에는 진공 배기계 (2) 가 접속되어 있고, 진공 챔버의 상방부에는 진공 챔버와 절연된 상태에서 전극 (3) 이 배치되어 있다. 이 전극 (3) 에 접속된 고주파 전원 (4) 이 진공 챔버 (1) 의 외부에 배치되어 있고, 전극에 고주파 전력을 인가하고, 진공 챔버 내에 플라즈마를 발생시킬 수 있도록 구성되어 있다. 진공 챔버 (1) 내에는, 그 하방부에 히터 등의 가열 수단 (5) 을 내장하는 기판 탑재용 스테이지 (6) 가, 그 기판 탑재면을 전극면과 서로 평행하게 대향하도록 배치 형성되어 있다.
전극 (3) 의 내부에는, 가스실 (7) 이 형성되고, 전극의 기판 탑재용 스테이지 (6) 에 대향하는 면에는 샤워 노즐로서 기능하는 복수의 구멍 (8) 이 개구되며, 이 구멍으로부터 가스를 진공 챔버 내에 도입하고, 기판 표면에 공급할 수 있도록 구성되어 있으며, 이 전극은 샤워 플레이트로서 기능한다.
가스실 (7) 에는, 가스 도입계 (9) 의 일단이 접속되고, 이 가스 도입계의 타단에는 원료 가스나 할로겐 가스나 H 원자 함유 가스 등이 각각 충전된 복수의 가스 봄베 (도시 생략) 가 접속되어 있다. 이 경우, 가스실 (7) 에 가스 도입계 (9) 가 복수 접속되고, 각각이, 별개의 가스 봄베에 접속되어 있어도 된다. 도시하지 않지만, 매스 플로우 컨트롤러로 각 가스의 유량을 제어할 수 있도록 되어 있다.
원료 가스는, 원료 가스 충전 가스 봄베를 사용하여 도입할 수도 있지만, 그 외에, 상기 탄탈 함유 유기 금속 화합물을 가열 보온된 용기 내에 수용하고, 버블링 가스로서의 Ar 등의 불활성 가스를 매스 플로우 컨트롤러 등을 통하여 용기 내에 공급하여 원료를 승화시키고, 이 버블링 가스와 함께 원료 가스를 진공 챔버 내에 도입하도록 해도 되고, 기화기 등을 통하여 기화된 원료 가스를 진공 챔버 내에 도입해도 된다.
도 1 에 나타내는 플라즈마 CVD 막 형성 장치를 사용하여, 본 발명의 탄탈 질화물 형성 방법을 실시하는 프로세스의 일 실시형태는 이하와 같다.
먼저, 진공 배기계 (2) 에 의하여, 진공 챔버 (1) 내를 소정의 압력 (예를 들어, 10-4 ∼ 10-5㎩) 까지 진공 배기하고, 기판 탑재용 스테이지 (6) 상에 기판 (S) 을 탑재한 후, 가열 수단 (5) 에 통전하여 기판을 소정의 온도 (예를 들어, 150 ∼ 300℃) 로 가열한다. 이어서, 가스 도입계 (9) 로부터 가스실 (7) 로 원료 가스와 할로겐 가스를 도입하고, 구멍 (8) 으로부터 기판 (S) 표면을 향하여 공급한다. 이 기판 (S) 으로는, 특별히 제한은 없지만, 예를 들어, 공지된 하지 밀착층이 절연층 상에 형성된 것으로서, 그 표면이 탈가스 등의 전처리가 되어 있는 것이어도 된다.
진공 챔버 (1) 내의 압력이 소정의 압력에서 안정된 후, 고주파 전원 (4) 으로부터, 주파수 27.12㎒, 전력 밀도 0.2W/㎠ 의 고주파 교류 전압을 출력시킨다. 이 고주파 전원으로부터의 교류 전압이 전극 (3) 에 인가되면, 캐소드로서 기능하도록 구성되어 있는 전극 (3) 과 애노드로서 기능하도록 구성되어 있는 기판 홀더 (6) 상에 탑재된 기판 (S) 표면 사이에 원료 가스와 할로겐 가스의 플라즈마가 발생한다. 이 플라즈마 중에서 원료 가스 및 할로겐 가스의 라디칼이 생성되고, 기판 (S) 표면 상에서 할로겐화 반응이 일어나고, TaNx(Hal)yRz 화합물막이 형성된다. 소정의 막두께를 갖는 할로겐화 화합물막이 형성된 후, 고주파 전원 (4) 의 동작을 정지하고, 원료 가스와 할로겐 가스의 도입을 정지한다.
이어서, 진공 챔버 (1) 내로 가스 도입계 (9) 를 통하여 H 원자 함유 가스를 도입하여 활성화시킨다. 즉, 상기한 바와 같이 하여, 챔버 내에 플라즈마를 발생시키고, 이 플라즈마 중에서 발생한 라디칼을, 상기한 바와 같이 하여 형성된 할로겐화 화합물막의 표면에 입사하여 반응시키며, 이 할로겐화 화합물막을 분해하여, 막 중의 Ta 에 결합된 산소를 제거하고, 또한, 남아 있는 N 에 결합된 R(R') 기를 절단 제거하여, 탄탈 리치인 탄탈 질화물막을 형성한다. 소정의 막두께를 갖는 탄탈 질화물막이 형성되면, 고주파 전원 (4) 의 동작을 정지하여, H 원자 함유 가스의 도입을 정지하고, 기판 (S) 를 진공 챔버 (1) 외로 반출한다.
상기한 바와 같이 하여 형성된 탄탈 질화물막에 대하여, AES 에 의하여 분석한 결과, C 2％ 이하, N 33 ∼ 35％, Ta/N ＝ 1.9 ∼ 2.0 이고, 비저항은 450μΩ·㎝ 이하이었다.
상기한 바와 같이, 플라즈마 CVD 법에서는, NH3 가스나 H 원자 함유 가스 등의 반응 가스가 플라즈마 중에서 활성화되기 때문에, 비교적 저온에서도 박막을 형성할 수 있다. 또한, 열 CVD 법에 의해서도, 공지된 프로세스 조건으로 상기와 동일하게 하여 탄탈 리치인 탄탈 질화물막을 형성할 수 있다.
상기한 바와 같이 하여 원하는 막두께를 갖는 탄탈 질화물막이 형성된 기판에 대하여, 예를 들어, 공지된 스퍼터 막 형성법에 따라서, Ar 등의 스퍼터링 가스를 사용하고, 타겟에 전압을 인가하여 플라즈마를 발생시키고, 타겟을 스퍼터링하여 상기 탄탈 질화물막의 표면에 금속 박막, 즉 배선막측 밀착층 (배리어막측 하지층) 을 형성시켜도 된다.
이상의 공정을 거쳐 기판 (S) 상에 적층막이 형성되고, 이어서, 상기 배선막측 밀착층 상에, 공지된 방법에 의하여 배선막 (예를 들어, Cu 배선막) 을 형성한다.
그런데, 본 발명의 탄탈 질화물 형성 방법에서는, 이 배리어막이 형성되기 전에, 기판 (S) 표면에 흡착되어 있는 가스 등의 불순물을 제거하는 공지된 탈가스 처리를 실시하는 것이 필요하고, 또한, 이 기판 상에 배리어막을 형성한 후에, 최종적으로 예를 들어 Cu 로 이루어지는 배선막이 형성된다. 그 때문에, 이 막 형성 장치를, 진공 배기 가능한 반송실을 통하여, 적어도 탈가스실 및 배선막 형성실에 접속하여, 기판이 반송용 로봇에 의하여 반송실로부터 막 형성 장치와 탈가스실과 배선막 형성실 사이를 반송할 수 있도록 구성된 복합형 배선막 형성 장치로 하면, 전처리부터 배선막 형성까지의 일련의 공정을 이 장치에 의해 실시할 수 있다.
상기한 바와 같이 하여 형성된 탄탈 질화물막에 대하여, 스퍼터링법 등의 PV D 법에 따라 탄탈 입자를 박아 넣어, 더욱 탄탈 리치인 탄탈 질화물막을 형성할 수도 있다. 예를 들어, 진공 챔버의 상방에서, 기판 홀더에 대향하는 위치에 타겟이 설치되어 있는 공지된 스퍼터링 장치를 사용하여 실시할 수 있다.
이러한 스퍼터링 장치의 경우, 타겟에는, 그 표면을 스퍼터링하고, 타겟 구성 물질의 입자를 방출시키는 플라즈마를 발생시키기 위한 전압 인가 장치가 접속되어 있다. 여기서 사용하는 타겟은, 상기 원료 가스에 함유되는 금속의 구성 원소 (Ta) 를 주성분으로 하는 것으로 구성되어 있고, 또한, 전압 인가 장치는, 고주파 발생 장치와, 타겟에 접속된 전극으로 구성되어 있다. 스퍼터링 가스는, 공지된 불활성 가스, 예를 들어 아르곤 가스, 크세논 가스 등이면 된다.
상기와 같이 하여 얻어진 탄탈 질화물막인 배리어막이 형성된 기판 (S) 을 스퍼터실 내에 탑재한 후에, 스퍼터실 내에 Ar 등의 불활성 가스를 도입하여 방전시키고, 원료 가스의 구성 성분인 탄탈을 주요 구성 성분으로 하는 타겟을 스퍼터링하고, 기판 상에 형성된 박막 중에 스퍼터링 입자인 탄탈 입자를 입사시키도록 한다. 이와 같이, 스퍼터링에 의하여, 타겟으로부터 기판 표면의 박막 중에 탄탈을 입사시킬 수 있기 때문에, 배리어막 중의 탄탈의 함유율을 더욱 증가시킬 수 있고, 원하는 저저항의 탄탈 리치인 탄탈 질화물막을 얻을 수 있다. 또한, 원료 가스가 유기 탄탈 화합물이기 때문에, 상기 스퍼터링에 의하여 구성 원소 (탄탈) 가 기판의 표면에 입사됨으로써, 분해가 촉진되어 C 나 N 등의 불순물이 배리어막으로부터 튕겨져 나와, 불순물이 적은 저저항의 배리어막을 얻을 수 있다.
이 스퍼터링은, 탄탈 입자를 탄탈 질화물막 중에 박아 넣어, C 나 N 을 스퍼터 제거하고, 이 막의 개질을 행하기 위하여 실시되는 것으로서, 탄탈막을 적층하는 것은 아니기 때문에, 탄탈막이 형성되지 않는 조건, 즉 탄탈 입자에 의한 에칭을 할 수 있는 조건에서 실시하는 것이 필요하다. 그 때문에, 예를 들어, DC 파워와 RF 파워를 조정하여, DC 파워가 낮고, 또한, RF 파워가 높아지도록 할 필요가 있다. 예를 들어, DC 파워를 5㎾ 이하로 설정하고, RF 파워를 높게, 예를 들어, 400 ∼ 800W 로 함으로써, 탄탈막이 형성되지 않는 조건을 달성할 수 있다. RF 파워는 DC 파워에 의존하기 때문에, DC 파워와 RF 파워를 적절하게 조정함으로써 막의 개질 정도를 조정할 수 있다. 또한, 스퍼터링 온도는 통상적인 스퍼터링 온도이면 되고, 예를 들어 탄탈 질화물막의 형성 온도와 동일 온도이면 된다.
상기한 바와 같이 하여 원하는 막두께를 갖는 배리어막이 형성된 기판 (S) 에 대하여, 예를 들어, 공지된 스퍼터 막 형성법에 따라서, Ar 등의 스퍼터링 가스를 도입하고, 전압 인가 장치로부터 타겟에 전압을 인가하여 플라즈마를 발생시키고, 타겟을 스퍼터링하여 상기 배리어막의 표면에 금속 박막, 즉 배선막측 밀착층 (배리어막측 하지층) 을 형성시켜도 된다.
이상의 공정을 거쳐 기판 (S) 상에 적층막이 형성되고, 이어서, 상기 배선막측 밀착층 상에 공지된 방법으로 배선막을 형성한다.
도 2 는, 도 1 에 나타내는 막 형성 장치를 구비한 복합형 배선막 형성 장치의 구성도를 모식적으로 나타낸다.
이 복합형 배선막 형성 장치 (100) 는, 전처리부 (101) 와 막 형성 처리부 (103) 와 이들을 연결하는 중계부 (102) 로 구성되어 있다. 어느 것이나, 처리를 실시하기 전에는 내부를 진공 분위기로 해 둔다.
먼저, 전처리부 (101) 에서는, 반입실 (101a) 에 배치된 처리전 기판을 전처리부측 반출입 로봇 (101b) 에 의하여 탈가스실 (101c) 에 반입한다. 이 탈가스실 (101c) 에서 처리전 기판을 가열하고, 표면의 수분 등을 증발시켜 탈가스 처리를 실시한다. 이어서, 이 탈가스 처리된 기판을 반출입 로봇 (101b) 에 의하여 환원 처리실 (101d) 에 반입한다. 이 환원 처리실 (101d) 내에서는, 상기 기판을 가열하여 수소 가스 등의 환원성 가스에 의하여 하층 배선의 메탈 산화물을 제거하는 어닐 처리를 실시한다.
어닐 처리의 종료 후, 반출입 로봇 (101b) 에 의하여 환원 처리실 (101d) 로부터 상기 기판을 꺼내어 중계부 (102) 에 반입한다. 반입된 기판은, 중계부 (102) 에서 막 형성 처리부 (103) 의 막 형성 처리부측 반출입 로봇 (103a) 에 건네진다.
건네진 상기 기판은, 반출입 로봇 (103a) 에 의하여 막 형성실 (103b) 에 반입된다. 이 막 형성실 (103b) 은, 상기 막 형성 장치 (100) 에 상당한다. 막 형성실 (103b) 에서 배리어막 및 밀착층이 형성된 적층막은, 반출입 로봇 (103a) 에 의하여 막 형성실 (103b) 로부터 반출되고, 배선막실 (103c) 에 반입된다. 여기서, 상기 배리어막 (배리어막 상에 밀착층이 형성되어 있는 경우에는, 밀착층) 상에 배선막이 형성된다. 배선막이 형성된 후, 이 기판을 반출입 로봇 (103a) 에 의하여 배선막실 (103c) 로부터 반출실 (103d) 로 이동하여 반출한다.
이상과 같이, 상기 배리어 막 형성 전후의 공정, 즉, 탈가스 공정과 배선막 형성 공정을 일련으로 실시하는 상기 복합형 배선막 형성 장치 (100) 의 구성을 취하면 작업 효율이 향상된다.
또한, 상기 복합형 배선막 형성 장치 (100) 의 구성은, 전처리부 (101) 에 탈가스실 (101c) 과 환원 처리실 (101d) 을 각각 1 실씩 형성하고, 막 형성 처리부 (103) 에 막 형성실 (103b) 과 배선막실 (103c) 을 각각 1 실씩 형성하였지만, 이 구성에 한정되는 것은 아니다.
따라서, 예를 들어, 전처리부 (101) 및 막 형성 처리부 (103) 의 형상을 다각 형상으로 하고, 각각의 면에 상기 탈가스실 (101c) 및 환원 처리실 (101d), 그리고 막 형성실 (103b) 및 배선막실 (103c) 을 복수 개 형성하면 더욱 처리 능력이 향상된다.
실시예 1
본 실시예에서는, 도 1 에 나타내는 막 형성 장치를 사용하고, 원료 가스로서 펜타디메틸아미노탄탈 (MO) 가스, 할로겐 가스로서 불소 가스 및 반응 가스로서 NH3 가스를 사용하여 탄탈 질화물막을 형성하였다.
공지된 방법에 따라서, SiO2 절연막을 갖는 기판 (S) 표면의 탈가스 전처리 공정을 실시한 후, 진공 배기계 (2) 에 의하여 10-5㎩ 이하로 진공 배기된 진공 챔버 (1) 내에 기판 (S) 을 반입하였다. 이 기판으로는, 특별히 제한은 없지만, 예를 들어, 통상적인 스퍼터 막 형성법에 따라서, Ar 스퍼터링 가스를 사용하고, Ta 를 주요 구성 성분으로서 갖는 타겟에 전압을 인가하여 플라즈마를 발생시키고, 타겟을 스퍼터링하여 표면에 기판측 밀착층을 형성시킨 기판을 사용해도 된다.
진공 챔버 (1) 내에 기판 (S) 을 반입하고, 기판 탑재용 스테이지 (6) 상에 기판 (S) 을 탑재한 후, 이 기판을 히터 (5) 로 250℃ 로 가열하고, 가스 도입계 (9) 로부터 가스실 (7) 로 상기 원료 가스를 5sccm, 상기 할로겐 가스를 5sccm 도입하고, 구멍 (8) 으로부터 기판 (S) 표면을 향하여 공급하였다.
진공 챔버 (1) 내의 압력이 소정의 압력에서 안정된 후, 고주파 전원 (4) 으로부터, 주파수 27.12㎒, 전력 밀도 0.2W/㎠ 의 고주파 교류 전압을 출력시키고, 전극 (3) 과 기판 (S) 표면 사이에 원료 가스와 할로겐 가스의 플라즈마를 발생시켰다. 이 플라즈마 중에서 원료 가스 및 할로겐 가스의 라디칼을 생성시키고, 기판 (S) 표면 상에서의 할로겐화 반응에 의하여, TaNx(Hal)yRz 화합물막을 형성하였다. 소정의 막두께를 갖는 할로겐화 화합물막을 형성한 후, 고주파 전원 (4) 의 동작을 정지하고, 원료 가스와 할로겐 가스의 도입을 정지하였다.
이어서, 진공 챔버 (1) 내에 가스 도입계 (9) 를 통하여 상기 H 원자 함유 가스를 도입하고, 상기한 바와 같이 하여, 챔버 내에 플라즈마를 발생시키고, 이 플라즈마 중에서 발생된 라디칼을, 상기한 바와 같이 하여 형성된 할로겐화 화합물막의 표면에 입사시켜 반응시켰다. 이 반응에 의하여, 이 할로겐화 화합물막 중의 Ta-N 결합이 절단되어 N 이 제거되고, 또한, N 에 결합된 R(R') 기가 절단 제거되었다. 그 결과, 탄탈 리치인 탄탈 질화물막이 형성되었다. 소정의 막두께를 갖는 탄탈 질화물막을 형성한 후, 고주파 전원 (4) 의 동작을 정지하고, H 원자 함유 가스의 도입을 정지하여, 기판 (S) 을 진공 챔버 (1) 외로 반출하였다.
이렇게 얻어진 배리어막의 조성은, Ta/N ＝ 1.9 이고, C 함유량은 2％ 이하이며, N 함유량은 33％ 이었다.
또한, 비교를 위하여, 상기 원료 가스 (MO 가스) 와 할로겐 가스 (불소 가스) 를 사용한 경우, 및 상기 원료 가스와 반응 가스 (H2 : 단, 반응 가스 유래의 H 라디칼 조사에 의한 처리 시간을, 3 초, 5 초, 10 초로 하여 실시하였다) 를 사용한 경우에 대하여, 상기 방법에 준하여 막 형성하였다.
상기 방법으로 얻어진 각각의 박막에 대하여, 비저항 ρ(μΩ·㎝) 을 산출하였다. 이 비저항은, 4 탐침 프로브법으로 시트 저항 (Rs) 을 측정하고, SEM 으로 막두께 (T) 를 측정하여, 식 : ρ ＝ Rs·T 에 기초하여 산출한 것이다.
원료 가스 (MO 가스) 를 불소 가스로 치환 (할로겐화) 한 후에 반응 가스 (H 라디칼을 10 초간 조사하여 막 형성한 경우에는, MO 가스와 불소 가스를 사용하여 막 형성한 경우 (106μΩ·㎝), MO 가스와 불소 가스와 반응 가스 (H 라디칼을 3 초간 조사) 를 사용하여 막 형성한 경우 (3 × 105μΩ·㎝), 및 MO 가스와 불소 가스 와 반응 가스 (H 라디칼을 5 초간 조사) 를 사용하여 막 형성한 경우 (4800μΩ·㎝) 보다 낮은 비저항 (450μΩ·㎝) 이 얻어졌다.
이 점에서, MO 가스와 할로겐 가스의 막 형성에 의해 얻어지는 막은 할로겐을 함유하기 때문에, 고저항의 막이 생성되고, 이 막을 H 라디칼로 처리해 가면, 그 처리 시간에 따라 비저항이 변화하고, 처리 시간이 길어짐에 따라서 비저항이 낮아져 가는 것을 알 수 있다. 그 결과로부터, H 라디칼 처리를 바람직하게는 10 초 이상으로 실시함으로써, 효과적으로 할로겐, R,R' 기 및 N 이 제거되는 것을 알 수 있다.
상기한 바와 같이, MO 가스와 할로겐 가스를 H 원자 함유 가스 (라디칼) 를 사용한 막 형성에서는, 할로겐에 의해 원료 가스의 Ta-N-(R,R') 결합의 N 과 R 의 결합이 일부 절단되어 선택적으로 R 이 제거되지만, 이어서 H 라디칼의 조사에 의해 고저항의 할로겐화 Ta 계 화합물에 있어서의 Ta 와 N 의 결합, N 과 할로겐 원자의 결합 및 남아 있는 N 과 R,R' 기 (알킬기) 의 결합이 절단되어, 할로겐 원자, C 및 N 이 제거됨으로써, C, N 의 함유 비율이 감소하고, 그 결과, 형성된 막조성이 탄탈 리치가 되고, 막의 비저항이 낮아진 것을 나타내고 있는 것으로 생각된다.
상기한 바와 같이 하여 원하는 막두께를 갖는 배리어막이 얻어진 기판에 대하여, 예를 들어, 공지된 스퍼터 막 형성 방법에 따라서, Ar 스퍼터링 가스를 사용하고, 타겟에 전압을 인가하여 플라즈마를 발생시키고, 타겟을 스퍼터링하여 상기 배리어막의 표면에 금속 박막, 즉 하지층으로서의 배선막측 밀착층을 형성시켜도 된다.
이상의 공정을 거쳐 적층막이 형성된 기판 (S) 상에, 즉 상기 배리어막측 밀착층 상에, 공지된 프로세스 조건에 따라서 Cu 배선막을 형성하였다. 각 막끼리의 접착성은 우수한 것으로 확인되었다.
실시예 2
본 실시예에서는, 실시예 1 에서 얻어진 탄탈 질화물막에 대하여, 공지된 스퍼터 장치를 사용하여, 스퍼터링에 의하여 탄탈 입자를 박아 넣어, 더욱 탄탈 리치인 탄탈 질화물막을 형성하였다.
스퍼터 장치 내에 Ar 스퍼터링 가스를 도입하고, 전압 인가 장치로부터 타겟에 전압을 인가하여 방전시켜, 플라즈마를 발생시키고, 탄탈을 주요 구성 성분으로 하는 타겟을 스퍼터링하고, 기판 (S) 상에 형성된 박막 중에 스퍼터링 입자인 탄탈 입자를 입사시키도록 하였다. 이 스퍼터링 조건은, DC 파워 : 5㎾, RF 파워 : 600W 로 하였다. 또한, 스퍼터링 온도는 -30 ∼ 150℃ 에서 실시하였다.
상기 탄탈 입자를 박아 넣는 스퍼터링에 의하여, 배리어막 중의 탄탈의 함유율을 더욱 증가시킬 수 있고, 원하는 저저항의 탄탈 리치인 탄탈 질화물막을 얻을 수 있었다. 또한, 탄탈이 기판 (S) 의 표면 박막 중에 입사함으로써, 박막의 분해가 촉진되어 C 나 N 등의 불순물이 막으로부터 튕겨져 나와, 불순물이 적은 저저항의 배리어막을 얻을 수 있었다. 이렇게 얻어진 박막은, Ta/N ＝ 3.4, C 및 N 의 함유량 : C ＝ 0.1％ 이하, N ＝ 23％, 및 얻어진 박막의 비저항 : 250μΩ·㎝ 이었다.
상기와 같이 하여 원하는 막두께의 개질 탄탈 질화물막을 형성한 후, 예를 들어, Ar 스퍼터링 가스를 도입하고, 공지된 스퍼터 막 형성 프로세스 조건에 따라서 전압 인가 장치로부터 타겟에 전압을 인가하여 플라즈마를 발생시키고, 타겟을 스퍼터링하여 상기 배리어막의 표면에 금속 박막, 즉 하지층으로서의 배선막측 밀착층을 형성시켜도 된다.
이상의 공정을 거쳐 적층막이 형성된 기판 (S) 상에, 즉 상기 배선막측 밀착층 상에, 공지된 프로세스 조건에 따라서 Cu 배선막을 형성하였다. 각 막끼리의 접착성은 우수한 것으로 확인되었다.
실시예 3
원료 가스로서, 펜타디메틸아미노탄탈 대신에 tert-아밀이미드트리스(디메틸아미드)탄탈을 사용한 것 이외에는, 실시예 1 에 준하여 막 형성 프로세스를 실시한 결과, 탄탈 리치인 저저항의 탄탈 질화물막이 얻어졌다. 얻어진 막에 있어서, Ta/N ＝ 1.8, C 함유량 3％, N 함유량 35.7％, 비저항 550μΩ·㎝ 이었다.
실시예 4
할로겐 가스로서, 불소 가스 대신에 염소 가스, 브롬 가스 또는 요오드 가스를 사용한 것, 또한, H 라디칼을 생성하는 가스로서, H2 가스를 사용한 것 이외에는, 실시예 1 에 준하여 막 형성 프로세스를 실시한 결과, 실시예 1 과 동일한 결과가 얻어졌다.
본 발명에 의하면, CVD 법에 따라서, C, N 함유량이 낮고, Ta/N 조성비가 높 으며, Cu 막과의 밀착성이 확보되는 배리어막으로서 유용한 저저항의 탄탈 질화물막을 형성할 수 있다. 그 때문에, 본 발명은, 반도체 디바이스 분야의 박막 형성 프로세스에 적용 가능하다.
도 1 은, 본 발명의 막 형성 방법을 실시하기 위한 막 형성 장치의 일례를 모식적으로 나타내는 구성도.
도 2 는, 본 발명의 막 형성 방법을 실시하기 위한 막 형성 장치를 장착한 복합형 배선막 형성 장치의 모식적 구성도.
부호의 설명
1 : 진공 챔버 2 : 진공 배기계
3 : 전극 4 : 고주파 전원
5 : 가열 수단 6 : 기판 탑재용 스테이지
7 : 가스실 8 : 구멍
9 : 가스 도입계 S : 기판

Claims (12)

  1. 막 형성실 내에, 탄탈 원소 (Ta) 의 주위에 R-N-R', 또는 R-N-R' 및 =N-R (R 및 R' 는, 탄소 원자수 1 ∼ 6 개의 알킬기를 나타내고, 각각이 동일한 기이어도 되고 상이한 기이어도 된다) 이 배위된 배위 화합물로 이루어지는 원료 가스 및 할로겐 가스를 동시에 도입하여, 기판 상에서 상기 배위 화합물의 할로겐화 화합물로 이루어지는 할로겐화 화합물막을 형성하고, 이어서 H2 또는 NH3 에서 선택된 적어도 1 종의 가스를 도입하여 상기 할로겐화 화합물막과 반응시켜, 이 막 중의 Ta 에 결합된 N 을 절단 제거하고, 또한, N 에 결합되어 있는 할로겐 원자나 R 및 R' 기를 절단 제거하여, 탄탈 리치인 탄탈 질화물막을 형성하는 것을 특징으로 하는 탄탈 질화물막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 H2 또는 NH3 에서 선택된 적어도 1 종의 가스가, 막 형성실 내에서, 플라즈마에 의하여 라디칼로 변환되고, 이 라디칼과 할로겐화 화합물을 반응시켜 탄탈 리치인 탄탈 질화물막을 형성하는 것을 특징으로 하는 탄탈 질화물막의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 원료 가스가, 펜타디메틸아미노탄탈, tert-아밀이미드트리스(디메틸아미드)탄탈, 펜타디에틸아미노탄탈, tert-부틸이미드트리스(디메틸아미드)탄탈, tert-부틸이미드트리스(에틸메틸아미드)탄탈, Ta(N(CH3)2)3(N(CH3CH2)2)2 에서 선택된 적어도 1 종의 배위 화합물의 가스인 것을 특징으로 하는 탄탈 질화물막의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 할로겐 가스가, 불소, 염소, 브롬, 요오드에서 선택된 적어도 1 종의 가스인 것을 특징으로 하는 탄탈 질화물막의 형성 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항 또는 제 2 항에 기재된 형성 방법에 의하여 얻어진 탄탈 질화물막에 대하여, 탄탈을 주요 구성 성분으로 하는 타겟을 사용하는 스퍼터링에 의하여, 탄탈 입자를 입사시키는 것을 특징으로 하는 탄탈 질화물막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 스퍼터링이, DC 파워와 RF 파워를 조정하여, DC 파워가 5kW 이하이고, 또한, RF 파워가 400 내지 800 W 가 되도록 하여 실시되는 것을 특징으로 하는 탄탈 질화물막의 형성 방법.
  9. 삭제
  10. 막 형성실 내에, 탄탈 원소 (Ta) 의 주위에 R-N-R', 또는 R-N-R' 및 =N-R (R 및 R' 는, 탄소 원자수 1 ∼ 6 개의 알킬기를 나타내고, 각각이 동일한 기이어도 되고 상이한 기이어도 된다) 이 배위된 배위 화합물로 이루어지는 원료 가스 및 할로겐 가스를 동시에 도입하여, 기판 상에서 상기 배위 화합물의 할로겐화 화합물로 이루어지는 할로겐화 화합물막을 형성하고, 이어서 SiH4 가스를 도입하여 상기 할로겐화 화합물막과 반응시켜, 이 막 중의 Ta 에 결합된 N 을 절단 제거하고, 또한, N 에 결합되어 있는 할로겐 원자나 R 및 R' 기를 절단 제거하여, 탄탈 리치인 탄탈규소 질화물막을 형성하는 것을 특징으로 하는 탄탈규소 질화물막의 형성 방법.
  11. 제 10 항에 있어서,
    상기 SiH4 가스가, 막 형성실 내에서, 플라즈마에 의하여 H 라디칼 및 Si 화합물로 변환되고, 이 H 라디칼과 Si 화합물과 할로겐화 화합물막을 반응시켜 탄탈 리치인 탄탈 규소 질화물막을 형성하는 것을 특징으로 하는 탄탈규소 질화물막의 형성 방법.
  12. 제 10 항에 기재된 형성 방법에 의하여 얻어진 탄탈규소 질화물막에 대하여, 탄탈을 주요 구성 성분으로 하는 타겟을 이용하는 스퍼터링에 의해, 탄탈 입자를 입사시키는 것을 특징으로 하는 탄탈규소 질화물막의 형성 방법.
KR1020077012312A 2005-03-03 2006-03-03 탄탈 질화물막의 형성 방법 KR100911643B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005059086A JP4931174B2 (ja) 2005-03-03 2005-03-03 タンタル窒化物膜の形成方法
JPJP-P-2005-00059086 2005-03-03

Publications (2)

Publication Number Publication Date
KR20070085593A KR20070085593A (ko) 2007-08-27
KR100911643B1 true KR100911643B1 (ko) 2009-08-10

Family

ID=36941293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012312A KR100911643B1 (ko) 2005-03-03 2006-03-03 탄탈 질화물막의 형성 방법

Country Status (5)

Country Link
JP (1) JP4931174B2 (ko)
KR (1) KR100911643B1 (ko)
CN (1) CN101091005B (ko)
TW (1) TWI410517B (ko)
WO (1) WO2006093263A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
JPWO2011162255A1 (ja) * 2010-06-22 2013-08-22 株式会社アルバック バリア膜の形成方法及び金属配線膜の形成方法
CN110350051A (zh) * 2019-07-30 2019-10-18 通威太阳能（成都）有限公司 一种含氮化合物晶硅叠瓦双面太阳电池及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135155A (ja) 1996-10-16 1998-05-22 Samsung Electron Co Ltd 障壁金属膜の形成方法
JP2003342732A (ja) 2002-05-20 2003-12-03 Mitsubishi Materials Corp タンタル錯体を含む有機金属化学蒸着法用溶液原料及びそれを用いて作製されたタンタル含有薄膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US6265311B1 (en) * 1999-04-27 2001-07-24 Tokyo Electron Limited PECVD of TaN films from tantalum halide precursors
US6410432B1 (en) * 1999-04-27 2002-06-25 Tokyo Electron Limited CVD of integrated Ta and TaNx films from tantalum halide precursors
US7098131B2 (en) * 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
TW200411923A (en) * 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
JP2005203569A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135155A (ja) 1996-10-16 1998-05-22 Samsung Electron Co Ltd 障壁金属膜の形成方法
JP2003342732A (ja) 2002-05-20 2003-12-03 Mitsubishi Materials Corp タンタル錯体を含む有機金属化学蒸着法用溶液原料及びそれを用いて作製されたタンタル含有薄膜

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Cho, K.-N. et al., Jpn. J. Appl. Phys. Vol.37, pp.6502-6505.
Park, S. G. et al., Jpn. J. Appl. Phys. Vol.43, pp.303-304.

Also Published As

Publication number Publication date
WO2006093263A1 (ja) 2006-09-08
JP4931174B2 (ja) 2012-05-16
KR20070085593A (ko) 2007-08-27
TW200641176A (en) 2006-12-01
CN101091005B (zh) 2010-05-19
JP2006241525A (ja) 2006-09-14
CN101091005A (zh) 2007-12-19
TWI410517B (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
KR100942684B1 (ko) 탄탈 질화물막의 형성 방법
KR100954715B1 (ko) 탄탈 질화물막의 형성 방법
KR100911643B1 (ko) 탄탈 질화물막의 형성 방법
KR100942685B1 (ko) 탄탈 질화물막의 형성 방법
KR100942683B1 (ko) 탄탈 질화물막의 형성 방법
KR100911644B1 (ko) 탄탈 질화물막의 형성 방법
US8158197B2 (en) Method for forming tantalum nitride film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 11