KR100908810B1 - Method for manufacturing micro tips and needles and vertical probes for probe cards - Google Patents

Method for manufacturing micro tips and needles and vertical probes for probe cards Download PDF

Info

Publication number
KR100908810B1
KR100908810B1 KR1020070056664A KR20070056664A KR100908810B1 KR 100908810 B1 KR100908810 B1 KR 100908810B1 KR 1020070056664 A KR1020070056664 A KR 1020070056664A KR 20070056664 A KR20070056664 A KR 20070056664A KR 100908810 B1 KR100908810 B1 KR 100908810B1
Authority
KR
South Korea
Prior art keywords
substrate
needle
conductive layer
electroplating
forming
Prior art date
Application number
KR1020070056664A
Other languages
Korean (ko)
Other versions
KR20080108726A (en
Inventor
김장현
서종완
서수정
Original Assignee
주식회사 제이엠엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 제이엠엘 filed Critical 주식회사 제이엠엘
Priority to KR1020070056664A priority Critical patent/KR100908810B1/en
Publication of KR20080108726A publication Critical patent/KR20080108726A/en
Application granted granted Critical
Publication of KR100908810B1 publication Critical patent/KR100908810B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06738Geometry aspects related to tip portion
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Abstract

본 발명은 선단부의 마이크로 팁(micro tip)이 탄성 구조를 갖는 벨로우즈형(bellows type) 니들을 통하여 인터포져(interposer)에 수직으로 결합되므로 웨이퍼 검사시에 수직방향으로 니들의 압축/이완이 이루어짐에 따라 반도체 장치의 전극패드에 대한 손상을 최소화할 수 있고, 미세 피치 검사가 이루어질 수 있는 마이크로 팁 및 니들의 제조방법과 이에 따라 얻어진 프로브 카드용 버티칼형 프로브에 관한 것이다.According to the present invention, since the micro tip of the tip portion is vertically coupled to the interposer through a bellows type needle having an elastic structure, the needle is compressed / relaxed in the vertical direction during wafer inspection. Accordingly, the present invention relates to a method of manufacturing a micro tip and a needle capable of minimizing damage to an electrode pad of a semiconductor device and performing fine pitch inspection, and a vertical probe for a probe card.

본 발명의 버티칼형 프로브는 선단부에 배치되어 반도체 장치의 전극패드와 접촉이 이루어지는 마이크로 팁과, 선단부가 상기 마이크로 팁의 후단부에 연결되며 수직방향의 탄성력을 갖도록 벨로우즈형 구조를 이루고 있고 후단부가 인터포져에 수직으로 결합되는 니들을 포함하는 것을 특징으로 한다.The vertical probe of the present invention has a micro tip disposed at the front end thereof to make contact with the electrode pad of the semiconductor device, and has a bellows-type structure such that the front end is connected to the rear end of the micro tip and has a vertical elastic force, and the rear end is interleaved. It characterized in that it comprises a needle coupled to the vertical to the forger.

Description

마이크로 팁 및 니들의 제조방법과 이에 따라 얻어진 프로브 카드용 버티칼형 프로브{Method for Fabricating Micro Tip and Needle, and Vertical Probe for Probe Card Obtained by the above Method}Method for Fabricating Micro Tip and Needle, and Vertical Probe for Probe Card Obtained by the above Method

도 1a 내지 도 1d는 각각 본 발명에 따른 버티칼형 프로브를 보여주는 사시도, 평면도, 정면도, 및 도 1c의 X-X'선 단면도,1A to 1D are a perspective view, a plan view, a front view, and a cross-sectional view taken along line X-X 'of FIG. 1C, respectively, showing a vertical probe according to the present invention;

도 2a 내지 도 2d는 도 1a에 도시된 버티칼형 프로브를 이용하여 구성되는 프로브 어셈블리의 사시도, 평면도, 도 2b의 Y-Y'선 단면도 및 도 2c의 측면도,2A to 2D are a perspective view, a plan view, a sectional view taken along the line Y-Y 'of FIG. 2B, and a side view of FIG. 2C, constructed using the vertical probe shown in FIG. 1A;

도 3a 내지 도 3e는 본 발명의 바람직한 제1실시예에 따른 니들을 제조하는 방법을 설명하기 위한 공정 단면도,3A to 3E are cross-sectional views illustrating a method of manufacturing a needle according to a first embodiment of the present invention;

도 4a 및 도 4b는 각각 도 3a 단계에 대한 포토레지스트 식각 마스크 패턴을 보여주는 평면도 및 제작된 니들 Si 몰드를 나타낸 확대 사진,4A and 4B are plan views showing the photoresist etch mask patterns for the step 3A, respectively, and enlarged photographs showing the fabricated needle Si molds;

도 5a 내지 도 5e는 본 발명의 바람직한 제2실시예에 따른 니들을 제조하는 방법을 설명하기 위한 공정 단면도,5A to 5E are cross-sectional views illustrating a method of manufacturing a needle according to a second preferred embodiment of the present invention;

도 6a 내지 도 6f는 본 발명의 바람직한 제3실시예에 따른 니들을 제조하는 방법을 설명하기 위한 공정 단면도,6A to 6F are cross-sectional views illustrating a method of manufacturing a needle according to a third exemplary embodiment of the present invention;

도 7a 내지 도 7f는 각각 본 발명에 따른 니들 스탬프를 제조하는 방법을 설명하기 위한 공정 단면도,7A to 7F are cross-sectional views illustrating a method of manufacturing a needle stamp according to the present invention, respectively.

도 8a 내지 도 8f는 각각 본 발명의 바람직한 제4실시예에 따른 니들을 제조하는 공정을 설명하기 위한 공정 단면도,8A to 8F are cross-sectional views illustrating a process of manufacturing a needle according to a fourth preferred embodiment of the present invention, respectively;

도 9a 내지 도 9d는 각각 본 발명의 바람직한 제5실시예에 따른 마이크로 팁을 제조하는 공정을 설명하기 위한 공정 단면도,9A to 9D are cross-sectional views illustrating a process of manufacturing a micro tip according to a fifth exemplary embodiment of the present invention, respectively;

도 10a 및 도 10b는 각각 제작된 팁 Si 몰드를 나타낸 확대 사진 및 마이크로 팁 제작에 사용되는 스탬프를 나타낸 확대 사진,10A and 10B are enlarged photographs showing a tip Si mold manufactured and a stamp used for fabricating a micro tip, respectively;

도 11a 내지 도 11g는 각각 본 발명의 바람직한 제6실시예에 따른 마이크로 팁의 제조하는 공정을 설명하기 위한 공정 단면도, 11A to 11G are cross-sectional views illustrating a process of manufacturing a micro tip according to a sixth preferred embodiment of the present invention, respectively;

도 12는 마이크로 팁과 니들을 인터포져에 조립하는 공정을 설명하기 위한 공정 단면도,12 is a cross-sectional view illustrating a process of assembling the micro tip and the needle to the interposer;

도 13a 및 도 13b는 각각 변형된 형태의 니들을 구비한 버티칼형 프로브를 보여주는 평면도이다.13A and 13B are plan views showing vertical probes each having a needle of a modified shape;

* 도면의 주요부분에 대한 부호설명 ** Explanation of Signs of Major Parts of Drawings *

1: 프로브 어셈블리 3: 조립 가이드1: probe assembly 3: assembly guide

3a: 관통구멍 10,10a-10d: 프로브3a: through hole 10,10a-10d: probe

11: 마이크로 팁 11a: 접촉돌기11: micro tip 11a: contact protrusion

11b: 몸체 12a-12d: 돌기11b: body 12a-12d: protrusion

13: 니들 13a-13i: 주름부13: needle 13a-13i: wrinkles

14a,14b: 공간부 15: 결합부14a, 14b: space portion 15: coupling portion

20: 인터포져 21: 몸체20: interposer 21: body

23: 수평연결배선 25: 수직연결배선23: horizontal connection wiring 25: vertical connection wiring

27: 관통구멍 30: 웨이퍼27: through hole 30: wafer

31-31b,41: 기판 32,42: 식각 마스크31-31b, 41: substrate 32, 42: etching mask

33,43: 요홈 33a: 니들 Si 몰드33,43 groove 33a: needle Si mold

34: 포토레지스트층 34a: 니들 PR 몰드34: photoresist layer 34a: needle PR mold

34b: 니들 몰드 35: 니들 스탬프34b: needle mold 35: needle stamp

36,37a,38a: 몰드패턴 37,38: 폴리머층36,37a, 38a: mold pattern 37,38: polymer layer

41a: 팁 Si 몰드 111-113,121-123: 도전층41a: Tip Si mold 111-113, 121-123: conductive layer

본 발명은 마이크로 팁 및 니들의 제조방법과 이에 따라 얻어진 프로브 카드용 버티칼형 프로브에 관한 것으로, 특히 선단부의 마이크로 팁(micro tip)이 탄성 구조를 갖는 벨로우즈형(bellows type) 니들을 통하여 인터포져(interposer)에 수직으로 결합되므로 웨이퍼 검사시에 수직방향으로 니들의 압축/이완이 이루어짐에 따라 반도체 장치의 전극패드에 대한 손상을 최소화할 수 있고, 미세 피치 검사가 이루어질 수 있는 마이크로 팁 및 니들의 제조방법과 이에 따라 얻어진 프로브 카드용 버티칼형 프로브에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a micro tip and a needle and a vertical probe for a probe card obtained according to the present invention. In particular, the micro tip of the tip has an interposer through a bellows type needle having an elastic structure. Since it is coupled vertically to the interposer, the compression / relaxation of the needle is performed in the vertical direction during wafer inspection, thereby minimizing damage to the electrode pad of the semiconductor device, and manufacturing micro tips and needles capable of fine pitch inspection. A method and a vertical probe for a probe card thus obtained.

일반적으로 반도체 디바이스를 제조하는 공정에서 반도체 웨이퍼 상에는 정밀사진 전사기술 등을 이용하여 다수의 반도체 디바이스가 형성되도록 하고 있으 며, 이러한 반완성품인 반도체 디바이스를 반도체 웨이퍼의 상태로 전기적 특성검사를 실시하여 양품과 불량품을 판정하게 된다.In general, in the process of manufacturing a semiconductor device, a plurality of semiconductor devices are formed on the semiconductor wafer by using a precision photographic transfer technique, etc., and the semi-finished semiconductor device is inspected by electrical characteristics in the state of the semiconductor wafer. And defective items are determined.

이와 같은 반도체 웨이퍼의 상태에서 각 반도체 디바이스의 전기적 특성검사를 위해 프로브 카드가 필요하며, 프로브 카드를 이용한 테스트 결과 양품으로 판정되는 반도체 디바이스는 패키징 등의 후공정에 의해서 완성품으로 제작된다.In the state of such a semiconductor wafer, a probe card is required for the electrical characteristic inspection of each semiconductor device, and a semiconductor device judged as a good result by a test using the probe card is manufactured as a finished product by a post-process such as packaging.

반도체 웨이퍼의 전기적 특성검사는 통상 반도체 웨이퍼의 전극패드에 프로브 카드의 니들을 접촉시키고, 이 니들을 통해 특정의 전류를 통전시킴으로써 그때의 전기적 특성을 측정한다.In the electrical property inspection of the semiconductor wafer, the electrical characteristics at that time are usually measured by contacting the needle of the probe card with the electrode pad of the semiconductor wafer, and energizing a specific current through the needle.

한편 반도체 디바이스는 점차 미세한 사이즈로 축소되면서 회로의 집적도는 더욱 높아지고 있으므로 프로브 카드의 니들이 접촉되는 반도체 디바이스의 전극패드 또한 더욱 미세해지는 추세이다.Meanwhile, as semiconductor devices are gradually reduced to finer sizes, the degree of integration of circuits is getting higher, so that electrode pads of semiconductor devices in which the needles of the probe cards are in contact with each other are becoming more fine.

이와 같은 반도체 웨이퍼 검사에 사용되는 프로브 카드는 크게 웨이퍼의 전극패드(본딩패드)와 접촉이 이루어지는 다수의 프로브와, 상기 다수의 프로브를 지지하면서 각 프로브를 메인 PCB에 연결하기 위한 인터페이스 역할을 하는 인터페이싱부와, 검사장비에 설치된 메인 PCB를 포함하고 있으며, 선단부에 배치되는 각 프로브의 구조와 성능에 따라 프로브 카드 전체의 특성이 결정된다.The probe card used for the semiconductor wafer inspection has a large number of probes that are in contact with the electrode pad (bonding pad) of the wafer, and an interface that serves as an interface for connecting each probe to the main PCB while supporting the plurality of probes. It includes the main PCB installed in the inspection unit and inspection equipment, and the characteristics of the entire probe card are determined by the structure and performance of each probe disposed at the tip.

프로브 카드에 채용되고 있는 프로브는 선단부가 검사면에 수직상태를 이루도록 절곡된 경사 니들 구조를 갖는 캔틸레버형(Cantilever type), 초미세 회로선폭에 적용될 수 있도록 반도체 공정을 적용하여 다수의 프로브가 일체로 형성되는 MEMS형(Micro Electro Mechanical Systems type) 및 마이크로 팁을 포함하는 프로 브가 본딩패드에 수직으로 배치되고 접촉이 이루어지는 버틸칼형(Vertical type)으로 분류될 수 있다. The probe used in the probe card is a cantilever type having an inclined needle structure bent so that the tip end is perpendicular to the inspection surface, and a plurality of probes are integrated by applying a semiconductor process to be applied to an ultrafine circuit line width. Probes including the formed MEMS type (Micro Electro Mechanical Systems type) and the micro tip may be classified into a vertical type disposed vertically on the bonding pad and making contact.

먼저, 상기 캔틸레버형은 설비투자가 적고, 수주에서 납기까지 소요되는 기간이 짧고, 고장 발생시에 수리가 용이한 장점이 있는 반면에 검사시에 스크래치(scratch)와 손상이 발생하고, 다수의 프로브 사이에 각도 차이로 인한 접촉력이 균일하지 못하며, 미세 피치 검사가 어렵고 검사 속도가 낮아서 효율성이 떨어지며, 프로브의 접촉 충격이 크고 개별 핀 수리가 어려우며, 프로브의 세척(cleaning) 주기가 짧고 진입장벽이 낮기 때문에 경쟁이 심한 단점이 있다.First, the cantilever type has a small investment in equipment, a short time from order to delivery, and easy repair in case of failure, while scratches and damage occur during inspection, and a plurality of probes Due to the non-uniform contact force due to the angle difference, the difficulty of fine pitch inspection and the low inspection speed, the efficiency is low, the contact impact of the probe is large, the individual pin repair is difficult, the cleaning cycle of the probe is short, and the entry barrier is low. There is a serious disadvantage of competition.

상기 MEMS형은 한번에 검사할 수 있는 수량이 높아 검사 효율이 우수하고, 접촉 충격이 작으며 고도의 기술을 요구하기 때문에 진입 장벽이 높아 경쟁이 심하지 않은 장점이 있는 반면에 미세 피치 배열이 어렵고 수주에서 납기까지 소요되는 기간이 길고, 고장 발생시에 수리가 어려우며 세척이 어려운 단점이 있다.The MEMS type has the advantages of high inspection efficiency, high contact efficiency, small contact impact, and high technology, and high competition barriers. It takes a long time to delivery, it is difficult to repair in the event of a failure and difficult to clean.

버티칼형은 검사시에 스크래치(scratch)와 손상 발생이 적고, 핀 배치의 제약을 받지 않으며 개별적인 핀 수리가 가능하여 수리가 매우 용이하게 이루어질 수 있고, 핀수에 따른 프로브 어셈블리의 제작이 수주에서 납기까지 소요되는 기간이 짧으며 미세 피치 검사가 가능한 장점이 있는 반면에 설비투자가 큰 단점을 가지고 있다.The vertical type has less scratches and damages during inspection, is not limited by pin placement, and can be repaired easily by individual pin repair, and the production of probe assemblies according to the number of pins can be made from order to delivery. While the time required is short and fine pitch inspection is possible, facility investment has a big disadvantage.

한편, 특허 제353788에는 인터페이스 기판의 저면에 형성된 회로패턴에 상단이 접촉되고, 하향 경사진 경사부의 하단은 절곡되도록 하여 절곡단부의 끝단부가 다시 일방향으로 수직에 가까운 경사각으로 하향 경사지게 절곡된 다수의 니들을 구비한 프로브 카드가 개시되어 있다.On the other hand, Patent No. 353788 has a plurality of needles in which the upper end is in contact with the circuit pattern formed on the bottom surface of the interface substrate, the lower end of the inclined inclined portion is bent so that the end of the bent end is inclined downwardly at an inclination angle close to vertical in one direction again. A probe card having a is disclosed.

또한, 특허 제500766호에는 만곡부를 각각 가지는 복수의 프로브의 접촉 팁이 집적회로의 복수의 대응 접촉 패드 각각과 일직선이 되도록 전기적 테스트 시스템에 전기적으로 결합된 복수의 프로브를 포함하여 지지하는 프로브 어셈블리를 구비하고, 기계적인 이송 디바이스에 의해 접촉 패드에 대하여 각 접촉 팁의 프로브 힘을 증가시킴에 의해 문지름이 없이 각 프로브의 만곡부를 구부리도록 하여 실질적인 문지르기 없이, 낮은 프로브 힘으로 낮은 프로브 접촉 저항을 달성하고자 하는 기술이 개시되어 있다.Further, Patent No. 500766 also includes a probe assembly for supporting a plurality of probes electrically coupled to an electrical test system such that contact tips of a plurality of probes each having a curved portion are aligned with each of a plurality of corresponding contact pads of an integrated circuit. And, by increasing the probe force of each contact tip with respect to the contact pad by a mechanical transfer device, allowing the curved portions of each probe to be bent without rubbing to achieve low probe contact resistance with low probe force without substantial rubbing. The technique to be disclosed is disclosed.

한편, 특허 제329293호 및 특허 제353788호 등에도 경사 니들 구조의 캔틸레버형 프로브를 채용한 프로브 카드가 개시되어 있다.On the other hand, Patent Nos. 329293, 353788 and the like also disclose a probe card employing a cantilever type probe having an inclined needle structure.

상기한 경사 니들 구조의 프로브에서는 프로브 카드가 하강함에 따라 경사 니들이 웨이퍼와 탄성 접촉이 이루어지며, 검사를 완료하고 프로브 카드가 상승하는 경우 웨이퍼가 미세하게 동반 상승하면서 니들 선단부의 마이크로 팁에 의해 웨이퍼의 접촉 패드에 스크래치가 발생하게 되는 문제가 있다.In the probe having the inclined needle structure, the inclined needle is elastically contacted with the wafer as the probe card descends, and when the inspection is completed and the probe card is raised, the wafer is finely raised along with the micro tip of the needle tip. There is a problem that a scratch occurs in the contact pad.

한편, 특허 제623920호에는 탐침 교체가 용이하도록 상부탐침부와 하부스프링부를 제작한 후 소켓에 조립하는 구조를 제시하고 있고, 실용신안등록 제419002호에는 탄성압력을 흡수하기 위한 탄성흡수부를 구비한 구조를 제시하고 있다.On the other hand, Patent No. 623920 proposes a structure for manufacturing the upper probe portion and the lower spring portion and assembling the socket to facilitate replacement of the probe, Utility Model Registration No. 419002 is provided with an elastic absorbing portion for absorbing the elastic pressure The structure is presented.

상기 특허 제623920호는 하이브리드 탐침 구조물의 상부 탐침부와 하부 스프링부를 각각 별도로 제작하고 중간에서 소켓 구조물에 의해 기계적으로 상호 조립하는 하이브리드형의 탐침 교체형 프로브카드 및 그 제작 방법에 관한 것이나, MEMS 공정을 이용한 웨이퍼 레벨 칩 스케일 패키지가 이루어지지 못하고, 기계적 조립이 이루어지는 것이므로 프로브의 교체가 용이하게 이루어지기 어려운 문제가 있다. 또한, 상기 특허 제623920호에서는 상부 탐침부와 하부 스프링부가 각각 길이와 좌/우 폭의 길이가 서로 비슷한 정도의 형태로 이루어지지 때문에 다수의 프로브를 고집적화시키는 것이 어려운 문제를 안고 있다.Patent No. 623920 relates to a hybrid probe replacement probe card and a method of manufacturing the same, which separately manufacture the upper probe part and the lower spring part of the hybrid probe structure separately and mechanically mutually assemble by the socket structure in the middle, but MEMS process Wafer-level chip scale package is not made using, it is a mechanical assembly is made, there is a problem that it is difficult to replace the probe easily. In addition, the patent No. 623920 has a problem that it is difficult to integrate a large number of probes because the upper probe portion and the lower spring portion are formed in the form of the length and the length of the left and right widths, respectively.

더욱이, 상기 실용신안등록 제419002호 또한, MEMS 공정을 이용한 웨이퍼 레벨 칩 스케일 패키지가 이루어지지 못하여 양산성이 떨어지고, 기계적 조립이 이루어지는 것이므로 전기적인 접촉저항이 증가하게 되며, 또한, 상단 및 하단 접촉부의 형태가 슬림형으로 이루어지지 못하기 때문에 다수의 프로브를 고집적화시키는 것이 어려운 문제를 안고 있다.In addition, the Utility Model Registration No. 419002 also fails to produce a wafer level chip scale package using the MEMS process, resulting in poor productivity, and mechanical assembly, thereby increasing electrical contact resistance, and further, upper and lower contact portions. Since the shape is not slim, it is difficult to integrate a large number of probes.

한편, 특허 제638105호에는 마이크로 광조형 기술을 이용하여 폴리머 재료를 성형하여 하중에 따라 분산 변형이 이루어지는 3차원 구조의 하중흡수부를 구비하여 접촉손상을 저감시키는 구조를 제시하고 있으나, 마이크로 광조형(stereolithography) 기술은 종래의 광조형 기술을 마이크로 구조물 제작에 응용한 것으로서, 자외선에 경화되는 광경화성수지(photopolymer)를 이용하여 일정한 층 두께를 가진 단면을 계속 적층하여 3차원 형상으로 제작하는 것이므로 미세하고 복잡한 형상의 프로브를 제작하는데 한계가 있고, 더욱이 박막 구조로 형성할 경우 충분한 탄성력 및 흡수력을 갖게 되지 못하는 문제가 있다. 또한, 마이크로 광조형 기술을 이용하여 프로브를 제조하는 방법은 MEMS 공정을 이용한 웨이퍼 레벨 칩 스케일 패키지가 이루어지지 못하여 양산성이 떨어지므로 제조원가가 높게 된다.On the other hand, Patent No. 638105 discloses a structure for reducing contact damage by including a three-dimensional load absorbing part in which a polymer material is molded using a micro-optic molding technique and distributed deformation is made according to a load. The stereolithography technology is a conventional photo-forming technique applied to the fabrication of microstructures. The photolithography cured in ultraviolet light uses a photopolymer to continuously stack a cross-section having a certain layer thickness to produce a three-dimensional shape, and There is a limitation in manufacturing a probe having a complicated shape, and when forming a thin film structure, there is a problem in that it does not have sufficient elasticity and absorption force. In addition, the method of manufacturing the probe using the micro-optic technology does not produce a wafer level chip scale package using the MEMS process, and thus, the production cost is high.

따라서 본 발명은 이러한 종래기술의 문제점을 감안하여 안출된 것으로, 그 목적은 선단부의 마이크로 팁이 탄성 구조를 갖는 벨로우즈형(bellows type) 니들을 통하여 인터포져에 수직으로 결합되어 수직방향으로 압축/이완이 이루어짐에 따라 웨이퍼에 대한 반도체 장치의 검사시에 반도체 장치의 전극패드에 대한 손상을 최소화할 수 있는 프로브 카드용 버티칼형 프로브를 제공하는 데 있다.Accordingly, the present invention has been made in view of the problems of the prior art, and an object thereof is that the micro tip of the tip is vertically coupled to the interposer through a bellows type needle having an elastic structure, thereby compressing / relaxing in the vertical direction. The present invention provides a vertical probe for a probe card capable of minimizing damage to an electrode pad of a semiconductor device during inspection of a semiconductor device with respect to a wafer.

본 발명의 다른 목적은 마이크로 팁으로 전극패드에 대한 "문지르기(scrubbing)" 없이 최소의 프로브 접촉 저항을 가지고 테스팅을 달성할 수 있는 버틸칼형 프로브를 제공하는 데 있다.It is another object of the present invention to provide a vertical probe capable of achieving testing with a minimum probe contact resistance without "scrubbing" the electrode pad with a micro tip.

본 발명의 또 다른 목적은 프로브 카드에 적용될 때 핀 배치에 제약을 받지 않고 미세 피치 검사가 이루어질 수 있는 미세 배열이 이루어질 수 있으며 개별적인 핀 수리가 가능하여 고집적 반도체 웨이퍼의 검사에 적절히 대응할 수 있는 프로브 카드용 버티칼형 프로브를 제공하는 데 있다.Another object of the present invention is a probe card that can be applied to the probe card is not limited to the pin arrangement can be fine pitch inspection can be made and the individual pin repair can be appropriately respond to the inspection of the highly integrated semiconductor wafer To provide a vertical probe for.

본 발명의 다른 목적은 프로브와 인터포져를 각각 제작한 후 조립되는 방식이므로 짧은 기간에 소망하는 핀(pin)수의 프로브를 갖는 프로브 어셈블리의 제작이 이루어질 수 있는 프로브 카드용 버티칼형 프로브를 제공하는 데 있다.Another object of the present invention is to provide a vertical probe for a probe card that can be produced in the probe assembly having a desired pin number of probes in a short period of time since the method is assembled after fabricating the probe and the interposer respectively. There is.

본 발명의 또 다른 목적은 웨이퍼 레벨의 배치 프로세스에 의해 한번에 다수의 마이크로 팁 및 니들을 제조할 수 있고, 또한 웨이퍼 레벨 칩 스케일 패키지(WLCSP: Wafer Level Chip Scale Package)에 의해 최소한의 크기로 제품화가 이루어질 수 있는 마이크로 팁 및 니들의 제조방법을 제공하는 데 있다.It is another object of the present invention to manufacture a plurality of micro tips and needles at a time by a wafer level batch process, and also to produce a minimum size with a wafer level chip scale package (WLCSP). It is to provide a method of manufacturing a micro tip and a needle that can be made.

본 발명의 다른 목적은 니들 및 마이크로 팁 형상에 대응하는 스탬프(stamp)를 제작한 후 이를 이용하여 상보형 요홈 패턴을 형성하는 핫 엠보싱(hot embossing) 방법에 의해 제작비용을 절감할 수 있는 마이크로 팁 및 니들의 제조방법을 제공하는 데 있다.Another object of the present invention is to produce a stamp corresponding to the shape of the needle and the micro tip, and then using it to form a complementary groove pattern by using a hot embossing method to reduce the manufacturing cost by a micro tip And it provides a method for producing a needle.

상기한 목적을 달성하기 위하여, 본 발명은 선단부에 배치되어 반도체 장치의 전극패드와 접촉이 이루어지는 마이크로 팁과, 선단부가 상기 마이크로 팁의 후단부에 연결되며 수직방향의 탄성력을 갖도록 벨로우즈형 구조를 이루고 있고 후단부가 인터포져에 수직으로 결합되는 니들을 포함하는 것을 특징으로 하는 버티칼형 프로브를 제공한다.In order to achieve the above object, the present invention is a micro tip disposed in the tip portion is in contact with the electrode pad of the semiconductor device, the tip portion is connected to the rear end of the micro tip to form a bellows-type structure to have a vertical elastic force And a needle having a rear end coupled perpendicularly to the interposer.

상기 마이크로 팁은 선단부에 봉형상의 접촉돌기와, 상기 접촉돌기를 지지하는 판형상의 몸체로 구성될 수 있다.The micro tip may include a rod-shaped contact protrusion at a distal end portion and a plate-shaped body supporting the contact protrusion.

또한, 상기 니들은 벨로우즈를 형성하도록 지그재그 형상으로 이루어진 다수의 주름부를 포함하는 것이 바람직하다.In addition, the needle preferably includes a plurality of wrinkles formed in a zigzag shape to form a bellows.

이 경우, 상기 주름부는 입구가 개방되며 2개의 원이 상호 연결된 아령 형태의 제1 및 제2 공간이 일측 및 타측 방향으로 교대로 배열된 형태로 이루어질 수 있다.In this case, the pleats may have a shape in which the inlet is opened and the first and second spaces of the dumbbell shape in which two circles are interconnected are alternately arranged in one and the other directions.

더욱이, 상기 주름부는 입구가 개방된 원형, 삼각형 또는 직사각형의 공간이 일측 및 타측 방향으로 교대로 배열된 형태로 이루어질 수 있다.In addition, the pleats may be formed in a circular, triangular or rectangular space with an inlet opening arranged alternately in one and the other directions.

또한, 상기 각 주름부의 공간 입구에 배치되어 각 주름부의 압축되는 범위를 제한하기 위한 다수의 돌기를 더 포함하는 것이 바람직하다.In addition, it is preferable to further include a plurality of protrusions disposed at the space entrance of each of the wrinkles to limit the compression range of each of the wrinkles.

상기 니들은 탄성 금속재료로 이루어지며, 특히 주재료가 Ni-Co, Ni-W, Ni-W-Mo 및 Be-Cu 중에서 선택된 어느 하나로 이루어지고, 그 외표면에 고전도성 금속으로 이루어진 도전층이 피막되어 있는 것이 바람직하다.The needle is made of an elastic metal material, in particular, the main material is made of any one selected from Ni-Co, Ni-W, Ni-W-Mo, and Be-Cu, and a conductive layer made of a highly conductive metal is coated on the outer surface thereof. It is preferable that it is done.

또한, 상기 마이크로 팁은 주재료가 Si-Ag, Si-Au, Sn-Ag, Sn-Au 및 Sn 중에서 선택된 어느 하나로 이루어지고, 그의 외표면에는 내마모성, 내산화성 및 강도가 우수한 제1도전층과 고전도성 금속으로 이루어진 제2도전층이 피막되어 있는 것이 바람직하다.In addition, the micro tip is made of any one selected from the group consisting of Si-Ag, Si-Au, Sn-Ag, Sn-Au, and Sn, and the outer surface of the micro tip has a first conductive layer having excellent wear resistance, oxidation resistance, and strength, It is preferable that the 2nd conductive layer which consists of conductive metals is coat | covered.

더욱이, 상기 제2도전층은 Au/Cr, Ni, Cr, Ti, Cu, Au, Al, Cu/Cr 및 Cu/Ti 중에서 선택된 어느 하나로 이루어지는 것이 바람직하다.Further, the second conductive layer is preferably made of any one selected from Au / Cr, Ni, Cr, Ti, Cu, Au, Al, Cu / Cr and Cu / Ti.

본 발명의 제1특징에 따른 니들의 제조방법은 기판 위에 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 평면 패턴에 상보형 패턴을 이루는 식각 마스크를 형성하는 단계와, 상기 식각 마스크를 이용하여 주름부의 폭에 대응하는 깊이로 기판을 식각하여 니들 형상에 대응하는 요홈을 형성하는 단계와, 상기 식각 마스크를 제거한 후 요홈이 형성된 기판에 전기도금용 씨드층을 형성하는 단계와, 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈에 도전층을 전착하는 단계와, 상기 요홈에 충진된 도전층의 두께가 상기 주름부의 폭에 대응하도록 CMP(Chemical Mechanical Polishing) 방법으로 기판의 표면을 연마하는 단계와, 상기 기판을 녹여서 제거함에 의해 요홈에 충진된 도전층으로 이루어진 니들을 얻는 단계로 구성되는 것을 특징으로 한다. According to a first aspect of the present invention, there is provided a method of manufacturing a needle, the method including: forming an etch mask forming a complementary pattern on a planar pattern of a needle including a plurality of folds and coupling portions formed in a zigzag shape on a substrate; Forming a groove corresponding to a needle shape by etching the substrate to a depth corresponding to the width of the corrugation portion, forming an electroplating seed layer on the substrate on which the groove is formed after removing the etching mask; Electrode plating the conductive layer on the groove by electroplating using a plating seed layer, and the surface of the substrate by the CMP (Chemical Mechanical Polishing) method so that the thickness of the conductive layer filled in the groove corresponds to the width of the wrinkles Polishing and forming a needle comprising a conductive layer filled in the groove by melting and removing the substrate. And that is characterized.

본 발명의 제2특징에 따른 니들의 제조방법은 기판의 상부에 폴리머로 이루어진 폴리머층을 형성하는 단계와, 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 양각 구조를 갖는 니들 스탬프를 상기 기판의 폴리머층에 가압하여 니들 형상에 대응하는 요홈을 형성하는 단계와, 상기 요홈이 형성된 기판에 전기도금용 씨드층을 형성하는 단계와, 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈에 도전층을 전착하는 단계와, 상기 요홈에 충진된 도전층의 두께가 상기 주름부의 폭에 대응하도록 CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하는 단계와, 상기 폴리머층을 녹여서 제거함에 의해 요홈에 충진된 도전층으로 이루어진 니들을 얻는 단계로 구성되는 것을 특징으로 한다.According to a second aspect of the present invention, there is provided a method of manufacturing a needle, the method including forming a polymer layer made of a polymer on an upper portion of a substrate, and forming a needle stamp having an embossed structure of a needle including a plurality of pleated portions and coupling portions formed in a zigzag shape. Forming a groove corresponding to the needle shape by pressing the polymer layer of the substrate, forming a seed layer for electroplating on the substrate on which the groove is formed, and electroplating by using the seed layer for electroplating. Electrodepositing a conductive layer on the groove, polishing the surface of the polymer layer by a chemical mechanical polishing (CMP) method so that the thickness of the conductive layer filled in the groove corresponds to the width of the wrinkle portion, and It is characterized by consisting of a step of obtaining a needle consisting of a conductive layer filled in the groove by melting and removing.

본 발명의 제3특징에 따른 니들의 제조방법은 기판의 상부에 전기도금용 씨드층을 형성하는 단계와, 상기 씨드층의 상부에 폴리머로 이루어진 폴리머층을 형성하는 단계와, 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 양각 구조를 갖는 니들 스탬프를 상기 기판의 폴리머층에 가압하여 니들 형상에 대응하는 요홈을 형성하는 단계와, 상기 요홈의 바닥에 잔류한 폴리머층을 제거하여 요홈 바닥의 전기도금용 씨드층을 노출시키는 단계와, 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈에 도전층을 전착하는 단계와, 상기 요홈에 충진된 도전층의 두께가 상기 주름부의 폭에 대응하도록 CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하는 단계와, 상기 폴리머층을 녹여서 제거함에 의해 요홈에 충진된 도전층으로 이루어진 니들을 얻는 단계 로 구성되는 것을 특징으로 한다.According to a third aspect of the present invention, there is provided a method of manufacturing a needle, the method comprising: forming a seed layer for electroplating on an upper portion of the substrate; forming a polymer layer formed of a polymer on the seed layer; Pressing a needle stamp having an embossed structure of a needle including a pleated portion and a coupling portion of the needle to form a groove corresponding to a needle shape by pressing the needle stamp on the polymer layer of the substrate, and removing the polymer layer remaining on the bottom of the groove Exposing a bottom electroplating seed layer, electrodepositing a conductive layer on the groove by electroplating using the electroplating seed layer, and a thickness of the conductive layer filled in the groove Polishing the surface of the polymer layer by a chemical mechanical polishing (CMP) method so as to correspond to the width, and melting and removing the polymer layer in the grooves. It is characterized by consisting of a step of obtaining a needle consisting of a filled conductive layer.

본 발명의 제4특징에 따른 니들의 제조방법은 기판의 상부에 전기도금용 씨드층을 형성하는 단계와, 상기 씨드층의 상부에 폴리머로 이루어진 폴리머층을 형성하는 단계와, 상기 폴리머층을 패터닝하여 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 양각 구조에 대응하는 요홈을 형성함에 의해 요홈 바닥의 전기도금용 씨드층을 노출시키는 단계와, 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈에 도전층을 전착하는 단계와, 상기 요홈에 충진된 도전층의 두께가 상기 주름부의 폭에 대응하도록 CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하는 단계와, 상기 폴리머층을 녹여서 제거함에 의해 요홈에 충진된 도전층으로 이루어진 니들을 얻는 단계로 구성되는 것을 특징으로 한다.According to a fourth aspect of the present invention, there is provided a method of manufacturing a needle, the method comprising: forming a seed layer for electroplating on a substrate, forming a polymer layer formed of a polymer on the seed layer, and patterning the polymer layer. Exposing the electroplating seed layer on the bottom of the groove by forming a groove corresponding to an embossed structure of the needle including a plurality of pleats and coupling portions formed in a zigzag shape, and using the seed layer for electroplating. Electrodeposition of the conductive layer on the groove by plating; polishing the surface of the polymer layer by a chemical mechanical polishing (CMP) method so that the thickness of the conductive layer filled in the groove corresponds to the width of the wrinkles; It is characterized by consisting of a step of obtaining a needle consisting of a conductive layer filled in the groove by melting and removing the polymer layer.

본 발명의 제5특징에 따른 마이크로 팁의 제조방법은 기판 위에 선단부에 봉형상의 접촉돌기와 상기 접촉돌기를 지지하는 판 형상의 몸체를 포함하는 마이크로 팁의 형상에 대응하는 다수의 요홈을 형성하는 단계와, 상기 요홈이 형성된 기판에 전기도금용 씨드층으로 이용되는 제1도전층을 형성하는 단계와, 상기 제1도전층을 이용하여 전기도금에 의해 상기 제1도전층의 표면에 제2도전층을 전착하는 단계와, 상기 요홈에 솔더링 재료로 채운 후, 리플로우(reflow) 공정을 실시하여 제3도전층을 형성하는 단계, CMP(Chemical Mechanical Polishing) 방법으로 기판의 표면을 연마하여 제1 및 제2 도전층을 분리시키는 단계로 구성되는 것을 특징으로 한다. According to a fifth aspect of the present invention, there is provided a method of manufacturing a micro tip, the method including: forming a plurality of grooves corresponding to a shape of a micro tip including a rod-shaped contact protrusion and a plate-shaped body supporting the contact protrusion at a tip end on a substrate; Forming a first conductive layer to be used as a seed layer for electroplating on the recessed substrate, and forming a second conductive layer on the surface of the first conductive layer by electroplating using the first conductive layer. After electrodeposition, filling the groove with a soldering material, and then performing a reflow process to form a third conductive layer. The surface of the substrate is polished by a chemical mechanical polishing (CMP) method. It is characterized by consisting of the step of separating the two conductive layers.

본 발명의 제6특징에 따른 마이크로 팁의 제조방법은 기판의 상부에 폴리머 로 이루어진 폴리머층을 형성하는 단계와, 각각 선단부에 봉형상의 접촉돌기와 상기 접촉돌기를 지지하는 판 형상의 몸체를 포함하는 다수의 마이크로 팁의 양각 구조를 갖는 마이크로 팁 스탬프를 준비하는 단계와, 상기 마이크로 팁 스탬프를 상기 기판의 폴리머층에 가압하여 마이크로 팁 형상에 대응하는 다수의 요홈을 형성하는 단계와, 상기 요홈이 형성된 기판에 전기도금용 씨드층으로 이용되는 제1도전층을 형성하는 단계와, 상기 제1도전층을 이용하여 전기도금에 의해 상기 제1도전층의 표면에 제2도전층을 전착하는 단계와, 상기 요홈에 솔더링 재료로 채운 후, 리플로우(reflow) 공정을 실시하여 제3도전층을 형성하는 단계, CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하여 제1 및 제2 도전층을 분리시키는 단계로 구성되는 것을 특징으로 한다.According to a sixth aspect of the present invention, there is provided a method of manufacturing a micro tip, comprising: forming a polymer layer made of a polymer on an upper portion of a substrate, each including a rod-shaped contact protrusion and a plate-shaped body supporting the contact protrusion at a distal end thereof; Preparing a micro tip stamp having an embossed structure of a micro tip, pressing the micro tip stamp onto a polymer layer of the substrate to form a plurality of grooves corresponding to a micro tip shape, and a substrate on which the groove is formed Forming a first conductive layer to be used as a seed layer for electroplating on the electrode, and depositing a second conductive layer on the surface of the first conductive layer by electroplating using the first conductive layer; After filling the grooves with a soldering material, a reflow process is performed to form a third conductive layer. The poly mechanical method is performed by chemical mechanical polishing (CMP). Polishing the surface of the layer and characterized by comprising the step of separating the first and second conductive layers.

상기 각각 제1 내지 제3 도전층으로 이루어진 분리된 다수의 마이크로 팁의 패턴은 인터포져의 몸체에 수직으로 형성된 다수의 수직연결배선의 패턴과 동일한 패턴으로 형성되는 것이 바람직하다.Each of the plurality of micro tips formed of the first to third conductive layers may be formed in the same pattern as the patterns of the plurality of vertical connection lines formed perpendicular to the body of the interposer.

또한, 본 발명에 따른 마이크로 팁의 제조에서는 다수의 니들을 조립 가이드를 이용하여 상기 인터포져의 다수의 수직연결배선에 접촉시키고 상기 제1 및 제2 도전층이 분리된 기판의 제3도전층을 상기 니들의 타단부에 접촉시킨 후 열처리하는 단계와, 상기 기판을 녹여서 제거함에 의해 다수의 마이크로 팁을 분리시키는 단계를 더 포함하는 것이 바람직하다.In addition, in the manufacture of the micro tip according to the present invention, a plurality of needles are contacted with a plurality of vertical connection wires of the interposer using an assembly guide, and the third conductive layer of the substrate having the first and second conductive layers separated therefrom. It is preferable to further include the step of heat treatment after contacting the other end of the needle, and separating the plurality of micro tips by melting and removing the substrate.

상기한 바와 같이 본 발명의 버티칼형 프로브는 선단부의 마이크로 팁이 탄성 구조를 갖는 벨로우즈형 니들을 통하여 인터포져에 수직으로 결합되므로 웨이퍼 검사시에 수직방향으로 니들의 압축/이완이 이루어짐에 따라 반도체 장치의 전극패드에 대한 손상을 최소화할 수 있고, 미세 피치 검사가 이루어질 수 있다.As described above, in the vertical probe of the present invention, since the micro tip of the tip is vertically coupled to the interposer through a bellows-type needle having an elastic structure, the semiconductor device is compressed and relaxed in the vertical direction during wafer inspection. Damage to the electrode pad can be minimized, and fine pitch inspection can be made.

(실시예)(Example)

이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부도면을 참고하여 더욱 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

첨부된 도 1a 내지 도 1d는 각각 본 발명에 따른 버티칼형 프로브를 보여주는 사시도, 평면도, 정면도, 및 도 1c의 X-X'선 단면도, 도 2a 내지 도 2d는 도 1a에 도시된 버티칼형 프로브를 이용하여 구성되는 프로브 어셈블리의 사사도, 평면도, 도 2b의 Y-Y'선 단면도 및 도 2c의 측면도이다.1A to 1D are a perspective view, a plan view, a front view, and a cross-sectional view taken along line X-X 'of FIG. 1C, respectively, illustrating the vertical probe according to the present invention, and FIGS. 2A to 2D are the vertical probe shown in FIG. Is a perspective view, a plan view, a sectional view taken along the line Y-Y 'of FIG. 2B, and a side view of FIG. 2C.

먼저 도 2a 내지 도 2d를 참고하면, 본 발명의 프로브 어셈블리(1)는 도 1a에 도시된 다수의 버티칼형 프로브(10a-10d)를 예를 들어, 매트릭스 방식으로 배치하여 인터포져(20)에 결합시킨 구조를 가지고 있다.First, referring to FIGS. 2A to 2D, the probe assembly 1 of the present invention may arrange the plurality of vertical probes 10a-10d shown in FIG. 1A in an interposer 20 by, for example, a matrix method. It has a combined structure.

상기 다수의 버티칼형 프로브(10a-10d)는 각각 도 1a 내지 도 1c에 도시된 바와 같이, 선단부에 배치되어 반도체 장치의 전극패드와 접촉이 이루어지는 마이크로 팁(11)과, 선단부가 마이크로 팁(11)의 후단부에 연결되며 수직방향의 탄성력을 갖도록 벨로우즈형 구조를 갖는 니들(13)과, 상기 니들의 후단부를 인터포져(20)에 형성된 요홈에 수직으로 결합시키는 결합부(15)를 포함하고 있다.Each of the plurality of vertical probes 10a-10d is disposed at a tip end thereof, as shown in FIGS. 1A to 1C, respectively, and makes contact with an electrode pad of a semiconductor device, and a tip tip micro tip 11. It includes a needle 13 having a bellows-type structure connected to the rear end of the) and having a vertical elastic force, and the coupling portion 15 for vertically coupling the rear end of the needle to the groove formed in the interposer 20, have.

또한, 인터포져(20)는 다수의 프로브(10a-10d)를 지지하면서 각 프로브를 검사장비의 메인 PCB에 연결하기 위한 인터페이스 역할을 하는 것으로, 상대적으로 좁은 공간에 배치된 다수의 프로브(10a-10d)에 대한 메인 PCB로부터의 검사신호를 인가하기 위하여 보다 큰 영역으로 이루어진 다수의 전극패드를 구비하고 있다.In addition, the interposer 20 serves as an interface for connecting each probe to the main PCB of the inspection equipment while supporting the plurality of probes 10a-10d, and the plurality of probes 10a-disposed in a relatively narrow space. In order to apply the inspection signal from the main PCB for 10d), a plurality of electrode pads having a larger area are provided.

이를 위해 인터포져(20)는 도 2a 내지 도 2d와 같이 평판 평상의 몸체(21)에 외주부가 절연된 다수의 관통구멍(27)에 하측으로부터 다수의 프로브(10a-10d)의 결합부(15)가 결합되고, 결합부(15)의 상측면에는 도전성 재료가 충진되어 이루어진 다수의 수직연결배선(25)이 연결되어 있으며, 다수의 수직연결배선(25)의 상단부는 몸체(21)의 상부면에 형성된 다수의 수평연결배선(23)과 연결되어 있고, 다수의 수평연결배선(23)의 종단부에는 각각 메인 PCB로부터의 검사신호를 인가하기 위한 다수의 전극패드가 배치되어 있다. To this end, the interposer 20 is coupled to the plurality of probes 10a-10d from below by a plurality of through holes 27 whose outer periphery is insulated from the flat plate body 21 as shown in FIGS. 2A through 2D. ) Is coupled, and a plurality of vertical connection wirings 25 formed by filling conductive materials are connected to the upper side of the coupling portion 15, and the upper end of the plurality of vertical connection wirings 25 is an upper portion of the body 21. It is connected to a plurality of horizontal connection wirings 23 formed on the surface, and a plurality of electrode pads for applying a test signal from the main PCB, respectively, are disposed at ends of the plurality of horizontal connection wirings 23.

다시 도 1a 내지 도 1d를 참고하면, 상기 마이크로 팁(11)은 선단부에 봉형상의 접촉돌기(11a)와 접촉돌기(11a)를 지지하는 사각판 또는 원판 형상의 몸체(11b)로 이루어져 있고, 니들(13)은 벨로우즈를 형성하도록 다수, 예를 들어 9개의 주름부(13a-13i)가 지그재그 형상으로 이루어져 있고 양단부가 마이크로 팁(11)과 결합부(15)에 연결되어 있으며, 결합부(15)는 육면체 구조를 이루고 있다. Referring again to FIGS. 1A to 1D, the micro tip 11 is formed of a rectangular plate or disc-shaped body 11b for supporting a rod-shaped contact protrusion 11a and a contact protrusion 11a at a tip end thereof. 13 includes a plurality of pleats 13a-13i in a zigzag shape, both ends of which are connected to the micro tip 11 and the coupling part 15 to form a bellows, and the coupling part 15 ) Forms a cube.

상기 니들(13)의 각 주름부(13a-13i)는 그 내부에 2개의 원이 상호 연결된 아령 형태의 제1공간(14a)을 형성함과 동시에 각 주름부(13a-13i) 사이에도 2개의 원이 상호 연결된 아령 형태의 제2공간(14b)을 형성하도록 각 주름부(13a-13i)를 상호 연결하는 양 단부도 곡선형태로 이루어져 있다. 또한, 각 주름부(13a) 내부와 사이의 제1 및 제2 공간(14a,14b)은 교대로 배치되면서 일측 및 타측 방향으로 개방된 구조이나 각 공간의 입구에 돌기(12a-12d)가 배치될 수 있다.Each of the pleats 13a-13i of the needle 13 forms a first space 14a in the form of a dumbbell in which two circles are interconnected therein, and at the same time, two pleats 13a-13i are provided between each of the pleats 13a-13i. Both ends interconnecting each of the corrugations 13a-13i to form a second space 14b of a dumbbell shape in which the circles are interconnected are also curved. In addition, the first and second spaces 14a and 14b between the insides of each of the corrugations 13a are alternately arranged, and the protrusions 12a-12d are arranged at the entrances of the respective spaces or the structure that is open in one and the other directions. Can be.

상기한 구조를 갖는 경우 각 주름부(13a-13i)의 좌/우측부가 모두 내측으로 절곡되는 곡선형태를 이루고 있기 때문에 버티칼 프로브(10)가 수직으로 하강하여 니들(13)의 각 주름부(13a-13i)가 압축될 때 어느 하나의 주름부(13a-13i)도 수직선으로부터 외부로 이탈하지 않고 동일하게 압축/복원이 안정되게 이루어지게 된다.In the case of the above structure, since the left and right portions of each of the corrugations 13a to 13i have a curved shape that is bent inward, the vertical probe 10 is vertically lowered to form each of the corrugations 13a of the needle 13. When -13i) is compressed, any one of the wrinkles 13a-13i is made to be stably compressed / restored without departing from the vertical line to the outside.

또한, 상기 각 돌기(12a-12s)는 각 주름부(13a-13i)가 압축될 때 압축되는 범위를 적절하게 제한하여 탄성압축력이 미리 설정된 범위를 초과하지 않도록 설정하였고, 그 결과 선단부의 마이크로 팁(11)이 반도체 장치의 전극패드와 과도한 압축 접촉이 이루어지는 것을 차단하여 반도체 장치의 전극패드에 대한 손상 가능성을 제거하였다.In addition, the projections 12a-12s are set so that the elastic compression force does not exceed a preset range by appropriately limiting the compression range when each of the corrugations 13a-13i is compressed, and as a result, the micro tip of the tip portion (11) prevented excessive compression contact with the electrode pad of the semiconductor device, thereby eliminating the possibility of damage to the electrode pad of the semiconductor device.

더욱이, 상기 니들(13)의 각 주름부(13a-13i)는 후술하는 바와 같이 고탄성 금속재료로 이루어져 있기 때문에 벨로우즈와 같은 탄성체로서 작용을 하게 된다.Furthermore, since each of the wrinkles 13a-13i of the needle 13 is made of a high elastic metal material as described below, it functions as an elastic body such as a bellows.

따라서, 버티칼 프로브(10)가 수직으로 하강하여 마이크로 팁(11)의 선단부가 반도체 장치의 전극패드에 접촉이 이루어지면, 벨로우즈 형태의 다수의 주름부(13a-13i)가 탄성적으로 압축되면서 접촉이 이루어지게 되고, 프로브(10)가 상승하는 경우 압축되어 있던 니들(13)이 복원되면서 반도체 장치의 전극패드와의 접촉이 해제된다.Therefore, when the vertical probe 10 is vertically lowered and the tip portion of the micro tip 11 is in contact with the electrode pad of the semiconductor device, the bellows-shaped pleats 13a-13i are elastically compressed and contacted. When the probe 10 rises, the compressed needle 13 is restored and the contact with the electrode pad of the semiconductor device is released.

또한, 상기 버티칼형 프로브(10)를 형성하는 마이크로 팁(11), 니들(13) 및 결합부(15)는 검사장비로부터 피검사체인 반도체 장치의 전극패드에 예를 들어, 고주파 테스트 신호를 인가할 때 검사 데이터에 영향을 미치지 않도록 외표면은 가능한 한 모두 비교적 전기저항이 작은 도전성 재료로 이루어져 있다.In addition, the micro tip 11, the needle 13, and the coupling part 15 forming the vertical probe 10 may apply, for example, a high frequency test signal to an electrode pad of a semiconductor device under test from a test equipment. When possible, the outer surface is made of a conductive material with relatively low electrical resistance so as not to affect the inspection data.

이를 위하여 본 발명의 프로브(10)에서는 도 1c의 부분 확대된 "X1"과 같이 마이크로 팁(11)은 접촉돌기(11a)와 몸체(11b)의 내부, 즉 주재료가 Si-Ag, Si-Au, Sn-Ag, Sn-Au 또는 Sn 등과 같은 솔더링 재료로 이루어지고, 그의 외표면에는 내마모성과 내산화성 및 강도가 우수한 합금, 예를 들어, Ni-Co, Ni-W, Ni-W-Mo 또는 Be-Cu 등으로 이루어진 제1도전층(111)과 전기전도도가 매우 우수한 Au로 이루어진 약 1㎛ 두께의 제2도전층(112)이 순차적으로 코팅되어 있다. To this end, in the probe 10 of the present invention, as shown in FIG. 1C, the micro tip 11 is enlarged inside the contact protrusion 11a and the body 11b, that is, the main material is Si-Ag, Si-Au, as shown in FIG. , A soldering material such as Sn-Ag, Sn-Au or Sn, etc., whose outer surface has excellent abrasion resistance, oxidation resistance and strength such as Ni-Co, Ni-W, Ni-W-Mo or The first conductive layer 111 made of Be-Cu or the like and the second conductive layer 112 having a thickness of about 1 μm made of Au having excellent electrical conductivity are sequentially coated.

상기 제2도전층(112)은 제1도전층(111)을 전기도금(electroplating)방법으로 형성하는 데 필요한 전기 도금용 음극 전극으로 사용하기 위한 것이고, 제1도전층(111)은 Si-Ag, Si-Au, Sn-Ag, Sn-Au 또는 Sn 등과 같은 주재료로 마이크로 팁(11)을 형성할 때 베이스층(base layer)의 역할을 함과 동시에, 제1 및 제2 도전층(111,112)은 전기저항이 작은 도전막 역할도 하게 된다.The second conductive layer 112 is for use as a cathode electrode for electroplating required to form the first conductive layer 111 by an electroplating method, and the first conductive layer 111 is Si-Ag. The first and second conductive layers 111 and 112 simultaneously serve as a base layer when forming the micro tip 11 from a main material such as Si, Au, Sn-Ag, Sn-Au, or Sn. Also serves as a conductive film with a small electrical resistance.

또한, 프로브(10)에서 도 1c의 부분 확대된 "X2"와 같이 니들(13) 및 결합부(15)는 각각 그 내부가 Ni-Co, Ni-W, Ni-W-Mo 또는 Be-Cu 등의 합금으로 이루어져 있고, 그 외표면에는 Cr로 이루어진 약 300Å 두께의 제1도전층(121) 및 Au로 이루어진 약 1㎛ 두께의 제2도전층(122)이 순차적으로 코팅되어 있다. In addition, in the probe 10, the needle 13 and the coupling portion 15 are respectively Ni-Co, Ni-W, Ni-W-Mo, or Be-Cu, as shown in the enlarged portion "X2" of FIG. 1C. It is made of an alloy such as, and the outer surface is coated with a first conductive layer 121 of about 300Å thick made of Cr and a second conductive layer 122 of about 1㎛ thick made of Au.

상기 제1도전층(121) 및 제2도전층(122)은 니들(13) 및 결합부(15)를 형성하는 주재료로서 Ni-Co, Ni-W, Ni-W-Mo 또는 Be-Cu 등의 합금을 사용하여 전기도금방법으로 형성하는 데 필요한 전기 도금용 음극 전극으로 사용하기 위한 것이나, 전기저항이 작은 도전막 역할도 하게 된다.The first conductive layer 121 and the second conductive layer 122 are the main materials for forming the needle 13 and the coupling portion 15, such as Ni-Co, Ni-W, Ni-W-Mo, or Be-Cu. It is intended to be used as a cathode electrode for electroplating, which is required to form an alloy using an electroplating method, but also serves as a conductive film having a small electrical resistance.

따라서, 프로브(10)의 외표면은 전기저항이 매우 작은 도전성 재료로 이루어 져 있어 반도체 장치에 대한 테스트 신호를 인가하고 검사 데이터를 수신할 때 영향을 최소한으로 하게 한다.Accordingly, the outer surface of the probe 10 is made of a conductive material having a very small electrical resistance, thereby minimizing the influence when applying a test signal to a semiconductor device and receiving test data.

상기한 바와 같이, 본 발명의 프로브 어셈블리(1)는 각각 수직방향의 탄성력을 갖는 벨로우즈형 구조의 니들(13) 선단부에 마이크로 팁(11)이 배치되어 검사대상 웨이퍼의 반도체 장치에 대한 다수의 전극패드와 접촉이 이루어지는 다수의 버티칼형 프로브(10a-10d)를 인터포져(20)에 구비하고 있다. As described above, the probe assembly 1 of the present invention has a plurality of electrodes for the semiconductor device of the wafer to be inspected because the micro tips 11 are disposed at the tip of the needle 13 of the bellows-type structure each having a vertical elastic force. The interposer 20 includes a plurality of vertical probes 10a-10d that come into contact with the pads.

그 결과, 본 발명의 프로브 어셈블리(1)가 프로브 카드에 적용되어 검사대상 웨이퍼의 검사를 위해 프로브 카드가 하강할 때, 버티칼형 프로브(10a-10d)의 마이크로 팁(11)이 웨이퍼의 반도체 장치에 대한 다수의 전극패드와 각각 접촉이 이루어지면서 수직방향의 탄성력을 갖는 벨로우즈형 구조의 니들(13)이 탄성 압축되고, 검사를 완료하고 프로브 카드가 상승하는 경우 웨이퍼가 미세하게 동반 상승하는 경우에도 벨로우즈형 구조의 니들(13)이 이를 흡수하면서 서서히 압축상태가 해제되므로 니들(13) 선단부의 마이크로 팁(11)에 의해 웨이퍼의 전극패드에 스크래치가 발생하는 문제가 발생하지 않게 된다. 따라서, 본 발명의 프로브 어셈블리(1)를 프로브 카드에 적용하면 반도체 장치의 전극패드에 대한 손상을 최소화할 수 있게 된다.As a result, when the probe assembly 1 of the present invention is applied to the probe card so that the probe card is lowered for the inspection of the inspection target wafer, the micro tip 11 of the vertical probe 10a-10d becomes the semiconductor device of the wafer. When the needle 13 of the bellows-type structure having elasticity in the vertical direction is elastically compressed while the plurality of electrode pads are in contact with each other, the wafer is finely raised together when the inspection is completed and the probe card is raised. As the needle 13 of the bellows-type structure absorbs it, the compressed state is gradually released, and the problem that scratches are generated on the electrode pad of the wafer by the micro tip 11 of the tip of the needle 13 does not occur. Therefore, when the probe assembly 1 of the present invention is applied to the probe card, damage to the electrode pad of the semiconductor device can be minimized.

또한, 본 발명에서는 다수의 프로브(10a-10d)가 인터포져(20)에 버티칼형으로 조립되고, 프로브(10a-10d)의 마이크로 팁(11)이 웨이퍼의 전극패드에 접촉, 유지, 분리되는 동안 벨로우즈형 니들(13)의 탄성 압축, 이완, 분리 과정이 수직방향으로만 이루어지고 있다. 벨로우즈형 니들(13)이 수직방향으로 압축, 이완, 분리될 때, 즉 니들(13)의 각 주름부(13a-13i)가 수직방향으로 압축될 때, 각 주름부(13a-13i)의 좌/우측부가 모두 내측으로 절곡되는 곡선형태를 이루고 있기 때문에 어느 하나의 주름부(13a-13i)도 수직선으로부터 외부로 이탈하지 않고 동일하게 압축/복원이 안정되게 이루어지게 된다. 따라서, 프로브 카드의 하강 및 상승이 이루어질 때 각각의 프로브(10a-10d)가 최소한의 공간만을 차지하는 구조이므로 제한된 면적에 가능한 최대의 프로브(10a-10d)를 배치할 수 있어 고집적 배치가 가능하다. 그 결과 본 발명의 버티칼형 프로브(10a-10d)를 포함하는 프로브 어셈블리(1)를 이용하면 미세 피치 검사가 이루어질 수 있는 미세 배열이 가능하게 된다.In addition, in the present invention, a plurality of probes 10a-10d are vertically assembled to the interposer 20, and the micro tips 11 of the probes 10a-10d are contacted, held, and separated from the electrode pads of the wafer. The elastic compression, relaxation, and separation of the bellows-type needle 13 is performed only in the vertical direction. When the bellows-type needles 13 are compressed, relaxed, and separated in the vertical direction, that is, when the respective pleats 13a-13i of the needle 13 are compressed in the vertical direction, the left side of each of the pleats 13a-13i is compressed. Since both right and right sides are curved inwardly, any one of the corrugations 13a-13i may be stably compressed / restored without departing from the vertical line to the outside. Therefore, since the probes 10a-10d occupy only the minimum space when the probe card is lowered and raised, the maximum possible probes 10a-10d can be arranged in a limited area, thereby enabling high integration. As a result, when the probe assembly 1 including the vertical probes 10a-10d of the present invention is used, a fine arrangement in which fine pitch inspection can be performed is possible.

더욱이, 본 발명의 프로브 어셈블리(1)는 후술하는 바와 같이 다수의 버티칼형 프로브(10a-10d)도 마이크로 팁(11)과 니들(13)이 각각 제작된 후, 인터포져(20)에 개별적으로 제작되어 조립되는 것이 가능하여, 어느 하나의 프로브가 고장난 경우 해당 프로브에 대한 수리가 가능하여 고집적 반도체 웨이퍼의 검사에 적절히 대응할 수 있다. In addition, the probe assembly 1 of the present invention is a plurality of vertical probes (10a-10d) as described later also after the micro tip 11 and the needle 13 are manufactured, respectively, to the interposer 20 individually It is possible to fabricate and assemble, and if any one of the probes is broken, the probe can be repaired, and thus it can appropriately cope with the inspection of the highly integrated semiconductor wafer.

즉, 마이크로 팁(11)은 주재료가 솔더링 재료이므로 마이크로 팁(11) 만의 교체가 필요한 경우 해당 마이크로 팁(11)만을 국부적으로 가열함에 의해 분리할 수 있고 그 반대의 방법으로 새로운 마이크로 팁(11)을 니들(13)의 선단부에 접합시키는 것이 가능하다.That is, the micro tip 11 can be separated by locally heating only the micro tip 11 when the main material is a soldering material and only the micro tip 11 needs to be replaced, and vice versa. Can be joined to the distal end of the needle 13.

또한, 니들(13)의 교체가 필요한 경우에도 니들(13)의 상단부에 연결된 결합부(15)가 인터포져(20)의 관통구멍(27)에 은 페이스트(Ag paste)를 사용하여 형성된 수직연결배선(25)과 연결되어 상기 마이크로 팁과 동일한 방법으로 교체가 이루 어질 수 있다.In addition, even when the needle 13 needs to be replaced, the coupling part 15 connected to the upper end of the needle 13 has a vertical connection formed by using silver paste in the through hole 27 of the interposer 20. It is connected to the wiring 25 can be replaced in the same way as the micro tip.

한편, 본 발명에서는 다수의 버티칼형 프로브(10a-10d)와 인터포져(20)가 개별적으로 제작되어 조립되는 것이 가능하여 수요자의 요청에 따라 인터포져(20) 만을 변형 설계함에 의해 원하는 프로브 어셈블리(1)를 제작할 수 있어, 짧은 기간에 소망하는 핀(pin)수의 프로브를 갖는 프로브 어셈블리의 제작이 이루어질 수 있게 된다.Meanwhile, in the present invention, the plurality of vertical probes 10a-10d and the interposers 20 can be manufactured and assembled separately, and thus the desired probe assembly can be modified by designing only the interposer 20 according to the request of the consumer. 1) can be manufactured, so that a probe assembly having a desired number of pin probes can be produced in a short period of time.

이하에서는 상기한 구조를 갖는 버티칼형 프로브 중 결합부를 포함하는 벨로우즈형 니들과 마이크로 팁의 제조방법에 대하여 각각 설명한다.Hereinafter, a method of manufacturing a bellows type needle and a micro tip including a coupling part among the vertical probes having the above-described structure will be described.

먼저, 상기 결합부를 포함하는 벨로우즈형 니들은 반도체 기판 또는 반도체 기판에 포토레지스트(PR)가 형성된 기판을 이용하거나, 니들 형상에 대응하는 스탬프(stamp)를 제작한 후 이를 이용하여 공정비용을 절감할 수 있는 핫 엠보싱(hot embossing) 방법 중 어느 하나의 방법으로 제작될 수 있다.First, the bellows type needle including the coupling part may use a semiconductor substrate or a substrate on which a photoresist (PR) is formed on the semiconductor substrate, or a stamp corresponding to the needle shape may be manufactured, and then the process cost may be reduced by using the same. It can be produced by any one of the hot embossing method that can be.

도 3a 내지 도 3e는 본 발명의 바람직한 제1실시예에 따른 니들을 제조하는 방법을 설명하기 위한 공정 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a needle according to a first embodiment of the present invention.

본 발명의 제1실시예에 따른 니들의 제조에서는 반도체 기판, 예를 들어 일면이 폴리싱 처리된 Si 기판으로 산화막이 1㎛ 형성되어 있는 웨이퍼(30)(도 4a 참조)를 사용하여 웨이퍼 레벨로 배치 프로세스(batch process)가 진행된다. 따라서, 웨이퍼 레벨의 배치 프로세스가 완료되면 다수의 니들이 얻어지게 된다.In the manufacture of the needle according to the first embodiment of the present invention, a semiconductor substrate, for example, is placed at the wafer level using a wafer 30 (see Fig. 4A) in which an oxide film is formed on a surface of 1 μm of a polished Si substrate. The batch process is in progress. Thus, multiple needles are obtained when the wafer level placement process is complete.

먼저, 도 3a를 참고하면, Si 기판(31) 위에 도 4a에 도시된 바와 같이, 니들(13)과 결합부(15)의 평면도 패턴에 상보형 패턴을 이루는 포토레지스트 식각 마 스크(32)를 예를 들어, 4㎛ 두께로 형성하여 이를 하드 베이킹(hard baking)한다.First, referring to FIG. 3A, as shown in FIG. 4A, a photoresist etching mask 32 forming a complementary pattern on the planar pattern of the needle 13 and the coupling part 15 is formed on the Si substrate 31. For example, it is formed to a thickness of 4㎛ hard baking (hard baking).

이어서, 상기 포토레지스트 식각 마스크(32)를 이용하여 건식 식각(dry etching)방법으로 Si 기판(31)을 120㎛ 깊이로 식각하여 요홈을 형성한 후, 식각 마스크(32)를 주지된 방법으로 제거하면 니들(13)(결합부(15) 포함)에 대응하는 요홈(33)이 형성된 니들 Si 몰드(mold)(33a)가 도 3b 및 도 4b와 같이 얻어진다. Subsequently, after etching the Si substrate 31 to a depth of 120 μm by dry etching using the photoresist etching mask 32 to form a recess, the etching mask 32 is removed by a known method. A needle Si mold 33a having a groove 33 corresponding to the lower surface needle 13 (including the coupling portion 15) is obtained as shown in FIGS. 3B and 4B.

그 후, 도 3c와 같이 니들(13)에 대한 요홈(33)이 형성된 Si 기판(31)에 스퍼터링 방법으로 순차적으로 Au로 이루어진 약 1㎛ 두께의 제2도전층(122)과 Cr로 이루어진 약 300Å 두께의 제1도전층(121)을 형성한다. Thereafter, as shown in FIG. 3C, a second conductive layer 122 having a thickness of about 1 μm and made of Cr and about Cr is sequentially formed by the sputtering method on the Si substrate 31 on which the grooves 33 for the needle 13 are formed. A 300 Å thick first conductive layer 121 is formed.

상기 제1도전층(121) 및 제2도전층(122)은 후속공정에서 진행되는 전기도금용 씨드층(seed layer), 즉 음극 전극으로 이용된다.The first conductive layer 121 and the second conductive layer 122 are used as a seed layer for electroplating, that is, a cathode electrode, which is performed in a subsequent process.

이어서, 도 3d와 같이, 상기 제1도전층(121) 및 제2도전층(122)을 전기도금용 음극 전극으로 이용하여 전기도금에 의해 Ni-Co, Ni-W, Ni-W-Mo 및 Be-Cu 중 어느 하나의 재료를 사용하여 상기한 요홈(33)에 채우도록 100 내지 120㎛ 범위로 전착함에 의해 제3도전층(123)을 형성한다. 이때 예를 들어, Ni-Co 합금막을 전기도금에 의해 형성하는 경우, Co의 함유량은 25~40중량%인 것이 바람직하다. Subsequently, as shown in FIG. 3D, Ni-Co, Ni-W, Ni-W-Mo, and Ni-Co are formed by electroplating using the first conductive layer 121 and the second conductive layer 122 as the cathode electrode for electroplating. The third conductive layer 123 is formed by electrodeposition in the range of 100 to 120 µm to fill the recess 33 using a material of any one of Be-Cu. At this time, for example, when the Ni-Co alloy film is formed by electroplating, the content of Co is preferably 25 to 40% by weight.

그 후, 도 3e와 같이 CMP(Chemical Mechanical Polishing) 방법으로 표면을 연마하여 Si 기판(31)의 표면이 노출되며 요홈(33)에 충진된 제1 내지 제3 도전층(121-123)의 총 두께가 100㎛가 되게 한다. Thereafter, as shown in FIG. 3E, the surface of the Si substrate 31 is exposed by polishing the surface by a chemical mechanical polishing (CMP) method, and the total of the first to third conductive layers 121-123 filled in the recess 33 is formed. The thickness is made 100 mu m.

이어서, 상기 Si 기판(31)을 Si을 녹일 수 있는 TMAH(Tetra-methyl ammonium hydroxide) 또는 KOH 용액을 이용하여 Si 기판(31)을 녹이면 요홈(33)에 충진된 제 1 내지 제3 도전층(121-123)으로 이루어진 결합부(15)를 포함하는 니들(13)이 도 1a와 같이 얻어진다.Subsequently, when the Si substrate 31 is melted using a tetra-methyl ammonium hydroxide (TMAH) or a KOH solution capable of dissolving Si, the first to third conductive layers filled in the grooves 33 ( A needle 13 comprising an engaging portion 15 consisting of 121-123 is obtained as shown in FIG. 1A.

이 경우, 웨이퍼 레벨의 배치 프로세스를 진행하면 다수의 니들(13)이 얻어진다.In this case, a plurality of needles 13 are obtained by carrying out the wafer level placement process.

도 5a 내지 도 5e는 본 발명의 바람직한 제2실시예에 따른 니들을 제조하는 방법을 설명하기 위한 공정 단면도이다.5A to 5E are cross-sectional views illustrating a method of manufacturing a needle according to a second exemplary embodiment of the present invention.

제2실시예는 웨이퍼 형태로 이루어진 Si 기판(31)의 상부면에 형성된 포토레지스트층(34)을 패터닝하며, Si 기판(31)에 대한 패터닝이 이루어지지 않는다는 점에서 제1실시예와 차이가 있다.The second embodiment patterns the photoresist layer 34 formed on the upper surface of the Si substrate 31 in wafer form, and differs from the first embodiment in that no patterning is performed on the Si substrate 31. have.

먼저, 도 5a와 같이, 포토레지스트층(34)을 Si 기판(31) 위에 120㎛ 두께로 코팅한 후, 소프트 베이킹(soft baking) 처리한다. 이어서, 도 4a에 도시된 바와 같이, 니들(13)의 형상과 상보형 패턴을 이루는 상기한 식각 마스크(32)와 동일한 패턴을 갖는 노광 마스크를 사용하여 노광을 실시한다.First, as shown in FIG. 5A, the photoresist layer 34 is coated on the Si substrate 31 to a thickness of 120 μm, and then soft baked. Subsequently, as shown in FIG. 4A, exposure is performed using an exposure mask having the same pattern as the above-described etching mask 32 forming a complementary pattern with the shape of the needle 13.

이어서, 상기 처리된 기판을 하드 베이킹(hard baking)한 후, 현상하면 도 5b에 도시된 바와 같이 포토레지스트층(34)이 패터닝되어 니들(13)에 대응하는 요홈(33)을 포함하는 니들 PR 몰드(mold)(34a)가 얻어진다.Subsequently, after hard baking the processed substrate and developing, the needle PR including the recess 33 corresponding to the needle 13 by patterning the photoresist layer 34 as illustrated in FIG. 5B. A mold 34a is obtained.

그후, 제1실시예의 도 3c 내지 도 3e의 공정과 동일한 방법으로 공정을 진행한다.Thereafter, the process proceeds in the same manner as the process of FIGS. 3C to 3E of the first embodiment.

즉, 도 5c와 같이, 니들(13)에 대한 요홈(33)이 형성된 Si 기판(31)에 스퍼터링 방법으로 순차적으로 Au로 이루어진 약 1㎛ 두께의 제2도전층(122)과 Cr로 이 루어진 약 300Å 두께의 제1도전층(121)을 형성한다. That is, as shown in FIG. 5C, a second conductive layer 122 having a thickness of about 1 μm made of Au and Cr are sequentially formed by a sputtering method on the Si substrate 31 on which the grooves 33 for the needles 13 are formed. The first conductive layer 121 having a thickness of about 300 μs is formed.

이어서, 도 5d와 같이, 상기 제1도전층(121) 및 제2도전층(122)을 전기도금용 음극 전극으로 이용하여 전기도금에 의해 Ni-Co, Ni-W, Ni-W-Mo 및 Be-Cu 중 어느 하나의 재료를 사용하여 상기한 요홈(33)에 채우도록 100 내지 120㎛ 범위로 전착함에 의해 제3도전층(123)을 형성한다.Subsequently, as shown in FIG. 5D, Ni-Co, Ni-W, Ni-W-Mo, and Ni-Co are formed by electroplating using the first conductive layer 121 and the second conductive layer 122 as the cathode electrode for electroplating. The third conductive layer 123 is formed by electrodeposition in the range of 100 to 120 µm to fill the recess 33 using a material of any one of Be-Cu.

그 후, 도 5e와 같이 CMP(Chemical Mechanical Polishing) 방법으로 표면을 연마하여 Si 기판(31)의 표면이 노출되도록 상부면을 20㎛ 정도 연마하여 니들 PR 몰드(34a)의 요홈에 충진된 제1 내지 제3 도전층(121-123)의 두께가 100㎛가 되게 한다.Thereafter, as shown in FIG. 5E, the surface is polished by a chemical mechanical polishing (CMP) method, and the upper surface is polished by about 20 μm so that the surface of the Si substrate 31 is exposed, thereby filling the grooves of the needle PR mold 34a. The thickness of the third to third conductive layers 121-123 is 100 μm.

이어서, 상기 니들 PR 몰드(34a)를 주지된 방법으로 제거하여 요홈(33)에 충진된 제1 내지 제3 도전층(121-123)으로 이루어진 결합부(15)를 포함하는 니들(13)을 분리하면 도 1a와 같이 얻어진다.Subsequently, the needle 13 including the coupling part 15 formed of the first to third conductive layers 121 to 123 filled in the recess 33 by removing the needle PR mold 34a by a well-known method. When separated, it is obtained as shown in FIG. 1A.

상기 제2실시예에서는 기판으로서 Si 기판의 상부에 포토레지스트가 형성된 것을 사용하였으나, 포토레지스트 대신에 폴리이미드, 에폭시 및 PDMS 중에서 선택된 어느 하나로 이루어진 폴리머를 적층한 것을 사용할 수 있다. In the second embodiment, a photoresist is formed on the Si substrate as a substrate, but a laminate of a polymer selected from polyimide, epoxy, and PDMS may be used instead of the photoresist.

제2실시예와 같이, Si 기판 위에 폴리머층이 형성된 기판을 사용하면 Si 기판을 재사용할 수 있으므로 제1실시예에 비하여 비용을 절감할 수 있게 된다.As in the second embodiment, when the substrate having the polymer layer formed on the Si substrate is used, the Si substrate can be reused, thereby reducing the cost as compared with the first embodiment.

제2실시예의 경우에도 웨이퍼 레벨의 배치 프로세스를 진행하면 다수의 니들(13)이 얻어진다.Also in the case of the second embodiment, a plurality of needles 13 are obtained through the wafer level placement process.

도 6a 내지 도 6f는 본 발명의 바람직한 제3실시예에 따른 니들을 제조하는 방법을 설명하기 위한 공정 단면도로서, 제3실시예에서는 니들 형상에 대응하는 니들 스탬프(stamp)를 제작한 후 이를 이용하여 니들의 음각 요홈 패턴을 제작하는 핫 엠보싱(hot embossing) 방법을 이용한 것이다.6A to 6F are cross-sectional views illustrating a method of manufacturing a needle according to a third exemplary embodiment of the present invention. In the third embodiment, a needle stamp corresponding to a needle shape is manufactured and then used. By using the hot embossing method to produce the intaglio groove pattern of the needle.

도 6a 및 도 6b의 공정은 제1실시예의 도 3a 내지 도 3c의 공정과 동일하게 이루어진다. 즉, Si 기판(31) 위에 도 4a에 도시된 바와 같이, 니들(13)의 형상과 상보형 패턴을 이루는 식각 마스크(32)를 포토레지스트를 이용하여 형성하고, 이어서, 상기 식각 마스크(32)를 이용하여 건식 식각(dry etching)방법으로 Si 기판(31)을 예를 들어, 100㎛ 깊이로 식각하여 요홈을 형성한 후, 식각 마스크(32)를 주지된 방법으로 제거한다.The process of Figs. 6A and 6B is the same as that of Figs. 3A to 3C of the first embodiment. That is, as shown in FIG. 4A on the Si substrate 31, an etching mask 32 forming a shape complementary to the shape of the needle 13 is formed by using a photoresist, and then the etching mask 32 is formed. After etching the Si substrate 31 to a depth of 100 μm by using a dry etching method, for example, to form a recess, the etching mask 32 is removed by a known method.

그 후, 도 6b와 같이 니들(13)에 대응하는 요홈이 형성된 Si 기판(31)에 스퍼터링 방법으로 순차적으로 Au로 이루어진 약 1㎛ 두께의 제2도전층(122)과 Cr로 이루어진 약 300Å 두께의 제1도전층(121)을 형성한다. Thereafter, as shown in FIG. 6B, a second conductive layer 122 having a thickness of about 1 μm made of Au and a thickness of about 300 μm made of Cr were sequentially formed on the Si substrate 31 having the recess corresponding to the needle 13 by a sputtering method. First conductive layer 121 is formed.

이어서, 도 6c와 같이, 상기 제1도전층(121) 및 제2도전층(122)을 전기 도금용 음극 전극으로 이용하여 전기도금방법으로 Ni 또는 PDMS(polydimethylsiloxane)를 사용하여 상기한 요홈을 채움에 의해 니들 스탬프(35)를 형성한다.Subsequently, as shown in FIG. 6C, the grooves are filled by using Ni or PDMS (polydimethylsiloxane) by an electroplating method using the first conductive layer 121 and the second conductive layer 122 as a cathode electrode for electroplating. The needle stamp 35 is formed by this.

그 후, TMAH 또는 KOH 용액을 이용하여 Si 기판(31)을 녹이는 방법으로 요홈에 충진되어 있던 니들 스탬프(35)를 분리한다.Thereafter, the needle stamp 35 filled in the grooves is separated by melting the Si substrate 31 using TMAH or KOH solution.

상기 니들 스탬프(35)를 형성하는 데 사용된 기판은 Si 기판 대신에 Si 기판의 상부에 폴리이미드, 에폭시, 포토레지스트 및 PDMS 중에서 선택된 어느 하나로 이루어진 폴리머층이 형성된 기판으로 이루어진 것을 사용하는 것도 가능하며, 이 경우 기판을 재사용할 수 있다.The substrate used to form the needle stamp 35 may be made of a substrate having a polymer layer formed of any one selected from polyimide, epoxy, photoresist, and PDMS on top of the Si substrate instead of the Si substrate. In this case, the substrate can be reused.

상기 공정에서 얻어진 표면에 제1 및 제2 도전층(121,122)이 코팅되어 있는 니들 스탬프(35)는 하측에 니들의 양각 구조가 형성되며, 다음과 같이 이용된다.The needle stamp 35 having the first and second conductive layers 121 and 122 coated on the surface obtained in the above process has an embossed structure of the needle at the lower side thereof, and is used as follows.

도 6d와 같이, Si 기판(31)의 표면에 폴리머, 예를 들어, 폴리이미드, 에폭시, 포토레지스트 또는 PDMS를 100~120㎛ 두께로 형성한 후, 미리 설정된 온도로 예열된 상태에서 스탬프(35)를 기판(31)에 가압하여 니들(13)에 대응하는 요홈(33)을 포함하는 몰드 패턴(36)을 형성한다.As shown in FIG. 6D, a polymer such as polyimide, epoxy, photoresist, or PDMS is formed on the surface of the Si substrate 31 to a thickness of 100 to 120 μm, and then the stamp 35 is preheated to a predetermined temperature. ) Is pressed against the substrate 31 to form a mold pattern 36 including a recess 33 corresponding to the needle 13.

후속공정으로 니들(13)의 요홈(33)을 포함하는 몰드 패턴(36)에 제1실시예의 도 3c 및 도 3d의 공정과 동일한 방법으로 공정을 진행하여 제1 내지 제3 도전층(121-123)을 형성하면 도 6e와 같이 얻어진다.In a subsequent process, the mold pattern 36 including the recesses 33 of the needle 13 is processed in the same manner as the processes of FIGS. 3C and 3D of the first embodiment, thereby providing the first to third conductive layers 121-. 123) is obtained as shown in FIG. 6E.

그 후, 도 6f와 같이 CMP 방법으로 표면을 연마하여 몰드 패턴(36)의 표면이 노출되도록 20㎛ 정도 연마하여 몰드 패턴(36)의 요홈에 충진된 제1 내지 제3 도전층(121-123)의 두께가 100㎛가 되게 한다.Thereafter, as shown in FIG. 6F, the surface is polished by a CMP method, and the first to third conductive layers 121-123 filled in the recesses of the mold pattern 36 are polished by about 20 μm so as to expose the surface of the mold pattern 36. ) To a thickness of 100 μm.

이어서, 상기 몰드 패턴(36)을 사용재료에 따른 주지된 용매를 사용하여 제거하는 방법으로 상보형 요홈(33)의 요홈에 충진된 제1 내지 제3 도전층(121-123)으로 이루어진 결합부(15)를 포함하는 니들(13)을 분리하면 도 1a와 같이 얻어진다.Subsequently, a coupling part including first to third conductive layers 121-123 filled in the groove of the complementary groove 33 by removing the mold pattern 36 using a known solvent according to the material used. When the needle 13 including (15) is separated, it is obtained as shown in Fig. 1A.

상기 제3실시예의 핫 엠보싱(hot embossing) 방법에 따라 니들의 음각 패턴을 갖는 요홈을 형성할 때 마다 미리 제작된 스탬프(stamp)를 사용하면 도 6a에 도시된 패터닝 공정을 생략할 수 있어 제조비용을 절감할 수 있고, 패터닝 공정에서 발생되는 공해물질의 발생을 줄일 수 있다.According to the hot embossing method of the third embodiment, the stamping process shown in FIG. 6A can be omitted by using a pre-made stamp each time a recess having a recessed pattern of the needle is formed. Can reduce the amount of pollutants generated in the patterning process.

제3실시예의 경우에도 웨이퍼 레벨의 배치 프로세스를 진행하면 다수의 니들(13)이 얻어진다.Also in the case of the third embodiment, a plurality of needles 13 are obtained through the wafer level placement process.

한편, 상기한 제1 내지 제3 실시예에서는 니들 제작시에 먼저 요홈(33)을 형성하고 요홈(33) 내부에 제1 및 제2 도전층(121,122)을 형성한 후, 이를 이용하여 요홈에 전기도금방법으로 제3도전층(123)을 형성하여, 요홈에 충진된 제1 내지 제3 도전층(121-123)으로 이루어진 니들(13)을 분리하는 공정에 의해 니들(13)을 제조하였다. 또한, 스탬프 제작시에도 먼저 요홈을 형성하고 도전층(121,122)을 형성한 후 이를 이용하여 전기도금방법으로 Ni로 요홈을 채움에 의해 니들 스탬프(35)를 형성하였다.Meanwhile, in the first to third embodiments, the groove 33 is first formed when the needle is manufactured, and the first and second conductive layers 121 and 122 are formed in the groove 33, and then the groove is formed in the groove. The needle 13 was manufactured by forming a third conductive layer 123 by an electroplating method and separating the needles 13 formed of the first to third conductive layers 121-123 filled in the recesses. . In addition, when forming the stamp, first, the groove was formed, and then the conductive layers 121 and 122 were formed, and then the needle stamp 35 was formed by filling the groove with Ni using the electroplating method.

상기한 공정방법에서는 요홈의 깊이가 깊어지는 경우, 니들의 폭이 넓고 박막일 때 전기도금방법으로 요홈의 하부에 까지 채워지지 않는 문제가 발생할 수 있다. 이하에 설명하는 니들 스탬프 제조방법 및 이를 이용한 제4실시예에서는 이러한 문제점을 방지할 수 있는 제조공정이 제안된다.In the above process method, when the depth of the groove is deep, a problem may occur in that the needle is wide and the thin film is not filled to the lower portion of the groove by the electroplating method. In the needle stamp manufacturing method described below and the fourth embodiment using the same, a manufacturing process capable of preventing such a problem is proposed.

도 7a 내지 도 7f는 본 발명에 따른 니들 스탬프를 제조하는 방법을 설명하기 위한 공정 단면도이다.7A to 7F are cross-sectional views illustrating a method of manufacturing a needle stamp according to the present invention.

도 7a 및 도 7b의 공정은 제1실시예의 도 3a 및 도 3b의 공정과 동일하게 이루어진다. 즉, Si 기판(31a) 위에 도 4a에 도시된 바와 같이, 니들(13)의 형상과 상보형 패턴을 이루는 식각 마스크(32)를 포토레지스트를 이용하여 형성하고, 이어서, 상기 식각 마스크(32)를 이용하여 건식 식각(dry etching)방법으로 Si 기 판(31a)을 예를 들어, 100㎛ 깊이로 식각하여 요홈(33)을 형성한 후, 식각 마스크(32)를 주지된 방법으로 제거한다.The processes of Figs. 7A and 7B are the same as those of Figs. 3A and 3B of the first embodiment. That is, as shown in FIG. 4A on the Si substrate 31a, an etching mask 32 forming a shape complementary to the shape of the needle 13 is formed using a photoresist, and then the etching mask 32 is formed. After etching the Si substrate 31a to a depth of 100 μm by using a dry etching method to form a recess 33, for example, the etching mask 32 is removed by a known method.

그후 도 7c와 같이 먼저 Si 기판(31b), 또는 Si 기판 대신에 Si 기판의 상부에 폴리이미드, 에폭시, 포토레지스트 및 PDMS 중에서 선택된 어느 하나로 이루어진 폴리머층이 형성된 기판을 사용하여 Si 기판(31b)의 상부면에 전기 도금용 음극 전극으로 이용될 제1 및 제2 도전층(121,122)을 순차적으로 스퍼터링 방법으로 형성한다. 물론 이 경우에도 전기 도금용 음극 전극으로 이용되는 도전층은 단일의 도전층으로 형성하는 것도 가능하다.Thereafter, as shown in FIG. 7C, the Si substrate 31b is first formed by using the Si substrate 31b or a substrate having a polymer layer formed of any one selected from polyimide, epoxy, photoresist, and PDMS instead of the Si substrate. On the upper surface, first and second conductive layers 121 and 122 to be used as cathode electrodes for electroplating are sequentially formed by a sputtering method. Of course, in this case as well, the conductive layer used as the cathode electrode for electroplating can be formed as a single conductive layer.

그후, 도 7b 공정에서 얻어진 Si 기판(31a)을 반전시켜서 Si 기판(31b)의 제1도전층(121)의 상부면에 접합시킨다.Thereafter, the Si substrate 31a obtained in the step of FIG. 7B is inverted and bonded to the upper surface of the first conductive layer 121 of the Si substrate 31b.

이어서, 도 7d와 같이 CMP 방법으로 Si 기판(31a)의 상부를 연마하여 얻어진 니들 몰드(mold)(34b)의 요홈(33)이 노출되도록 한다.Subsequently, as shown in FIG. 7D, the groove 33 of the needle mold 34b obtained by grinding the upper portion of the Si substrate 31a is exposed.

그후, 도 7e와 같이, 상기 제1도전층(121) 및 제2도전층(122)을 전기 도금용 음극 전극으로 이용하여 전기도금방법에 의해 Ni 또는 PDMS(polydimethylsiloxane)를 상기한 요홈(33)을 채움에 의해 니들 스탬프(35)를 형성한다.Thereafter, as shown in FIG. 7E, the groove 33 in which Ni or PDMS (polydimethylsiloxane) is formed by an electroplating method using the first conductive layer 121 and the second conductive layer 122 as a cathode for electroplating. The needle stamp 35 is formed by filling it.

그 후, TMAH 또는 KOH 용액을 이용하여 Si 기판(31a,31b)을 녹이는 방법으로 요홈에 충진되어 있던 니들 스탬프(35)를 분리하면 도 7f와 같이 얻어진다.Thereafter, the needle stamp 35 filled in the grooves is removed by melting the Si substrates 31a and 31b using TMAH or KOH solution, as shown in FIG. 7F.

상기한 도 7a 내지 도 7f의 제조공정을 이용하면 요홈(33)의 하부에 전기 도금용 음극 전극으로 이용되는 제1도전층(121) 및 제2도전층(122)이 형성되어 있기 때문에 전기도금시에 요홈(33)의 하부로부터 충전이 이루어지게 되어 형상의 정밀 도가 높은 니들 스탬프(35)가 얻어지게 된다.7A to 7F, since the first conductive layer 121 and the second conductive layer 122, which are used as cathode electrodes for electroplating, are formed under the groove 33, the electroplating process is performed. At the time of filling, the filling is made from the lower portion of the groove 33, so that the needle stamp 35 having a high precision in shape is obtained.

도 8a 내지 도 8f는 각각 본 발명의 바람직한 제4실시예에 따른 니들을 제조하는 공정을 설명하기 위한 공정 단면도로서, 상기한 니들 스탬프를 이용하여 니들의 음각 요홈 패턴을 제작하는 핫 엠보싱(hot embossing) 방법을 적용한 것이다.8A to 8F are cross-sectional views illustrating a process for manufacturing a needle according to a fourth preferred embodiment of the present invention, respectively. Hot embossing for fabricating a concave groove pattern of a needle using the needle stamp described above. ) Method is applied.

도 8a와 같이 Si 기판(31) 위에 스퍼터링 방법으로 순차적으로 Au로 이루어진 약 1㎛ 두께의 제2도전층(122)과 Cr로 이루어진 약 300Å 두께의 제1도전층(121)을 형성한다. 상기 제1도전층(121) 및 제2도전층(122)은 후속 공정에서 전기 도금용 음극 전극으로 이용된다.As shown in FIG. 8A, a second conductive layer 122 having a thickness of about 1 μm made of Au and a first conductive layer 121 having a thickness of about 300 μm are formed on the Si substrate 31 by a sputtering method. The first conductive layer 121 and the second conductive layer 122 are used as cathode electrodes for electroplating in subsequent processes.

그후, 도 8b와 같이 상기 제1도전층(121)의 상부에 폴리머층(38)으로서, 예를 들어, 포토레지스트, 폴리이미드, 에폭시 또는 PDMS를 100~120㎛ 두께로 형성한 후, 도 8c와 같이 미리 설정된 온도로 예열된 상태에서 스탬프(35)를 폴리머층(38)에 가압하여 니들(13)에 대응하는 요홈(33)을 포함하는 몰드 패턴(38a)을 형성한다.Thereafter, as shown in FIG. 8B, a photoresist, polyimide, epoxy, or PDMS is formed to have a thickness of 100 to 120 μm as the polymer layer 38 on the first conductive layer 121, and FIG. 8C. As described above, the stamp 35 is pressed onto the polymer layer 38 in a preheated state to form a mold pattern 38a including the recess 33 corresponding to the needle 13.

후속공정으로 도 8d와 같이, 몰드 패턴(38a)의 요홈(33) 바닥면에 잔류하는 폴리머, 예를 들어, 포토레지스트인 경우 애싱(ashing)에 의해 제거하여 요홈(33) 바닥의 제1도전층(121)이 노출되도록 한다.Subsequently, as shown in FIG. 8D, the polymer remaining on the bottom surface of the recess 33 of the mold pattern 38a, for example, a photoresist, may be removed by ashing to remove the first conductive layer of the bottom of the recess 33. Allow layer 121 to be exposed.

이어서, 도 8e와 같이 요홈(33) 하부의 제1 및 제2 도전층(121,122)을 전기도금용 음극 전극으로 이용하여 전기도금에 의해 Ni-Co, Ni-W, Ni-W-Mo 및 Be-Cu 중 어느 하나의 재료를 사용하여 상기한 요홈(33)의 바닥면으로부터 채우도록 100 내지 120㎛ 범위로 전착함에 의해 제3도전층(123)을 형성한다.Subsequently, Ni-Co, Ni-W, Ni-W-Mo, and Be are formed by electroplating by using the first and second conductive layers 121 and 122 under the recess 33 as the electrode for electroplating, as shown in FIG. 8E. The third conductive layer 123 is formed by electrodepositing in the range of 100 to 120 mu m to fill from the bottom surface of the recess 33 using any one of -Cu materials.

그 후, 도 8f와 같이 CMP(Chemical Mechanical Polishing) 방법으로 몰드 패턴(38a) 표면을 연마하여 요홈(33)에 충진된 제3 도전층(123)의 두께가 100㎛가 되게 한다.Thereafter, as illustrated in FIG. 8F, the surface of the mold pattern 38a is polished by a chemical mechanical polishing (CMP) method so that the thickness of the third conductive layer 123 filled in the recess 33 is 100 μm.

이어서, 상기 몰드 패턴(38a)을 주지된 방법으로 제거하여 요홈(33)에 충진된 제3도전층(123)으로 이루어진 결합부(15)를 포함하는 니들(13)을 분리하면 도 1a와 같이 얻어진다.Subsequently, the mold pattern 38a is removed by a known method to separate the needle 13 including the coupling part 15 formed of the third conductive layer 123 filled in the recess 33, as shown in FIG. 1A. Obtained.

상기한 제4실시예에 따르면, 니들(13)의 폭이 넓고 박막일지라도 전기 도금시에 요홈(33)의 하부로부터 충전이 이루어지게 되어 형상의 정밀도가 높은 니들(13)이 얻어지게 된다.According to the fourth embodiment described above, even though the needle 13 is wide and thin, the filling is performed from the lower part of the groove 33 during electroplating, so that the needle 13 having high shape precision is obtained.

상기한 제4실시예에서는 니들 스탬프를 이용한 핫 엠보싱(hot embossing) 방법을 적용한 것이나, 니들 스탬프를 이용하지 않고 도 8c 및 도 8d 공정 대신에 폴리머층(38)을 주지된 방법으로 패터닝하여 요홈(33) 바닥의 도전층(121)을 노출한 상태에서 전기도금에 의해 니들을 형성하는 방법으로 변경하는 것도 물론 가능하다.In the fourth embodiment, a hot embossing method using a needle stamp is applied, but the polymer layer 38 is patterned by a well-known method instead of the processes of FIGS. 8C and 8D without using the needle stamp. 33) It is also possible to change the method of forming a needle by electroplating in a state where the bottom conductive layer 121 is exposed.

이하에 본 발명에 따른 마이크로 팁의 제조공정에 대하여 설명한다.Hereinafter, the manufacturing process of the micro tip which concerns on this invention is demonstrated.

먼저, 상기 마이크로 팁은 반도체 기판 또는 반도체 기판에 포토레지스트가 형성된 기판을 이용하거나, 마이크로 팁 형상에 대응하는 스탬프(stamp)를 제작한 후 이를 이용하여 공정비용을 절감할 수 있는 핫 엠보싱(hot embossing) 방법 중 어느 하나의 방법으로 제작될 수 있다.First, the micro tip is embossed by using a semiconductor substrate or a substrate on which a photoresist is formed on the semiconductor substrate, or by manufacturing a stamp corresponding to the micro tip shape, and then using the same to reduce the process cost. It can be produced by any one of the) method.

도 9a 내지 도 9d는 각각 본 발명의 제5실시예에 따른 마이크로 팁의 제조공 정을 설명하기 위한 공정 단면도이다.9A to 9D are cross-sectional views illustrating a manufacturing process of the microtip according to the fifth embodiment of the present invention, respectively.

본 발명의 제5실시예에 따른 마이크로 팁의 제조에서는 반도체 기판, 예를 들어 일면이 폴리싱 처리된 Si 기판으로 산화막이 1㎛ 형성되어 있는 웨이퍼를 사용하여 웨이퍼 레벨로 배치 프로세스(batch process)를 진행함에 의해 한번에 다수의 마이크로 팁이 얻어질 수 있다.In the manufacture of the micro tip according to the fifth embodiment of the present invention, a batch process is performed at the wafer level using a wafer having an oxide film formed on a semiconductor substrate, for example, a Si substrate having one surface polished. By doing so, multiple micro tips can be obtained at a time.

도 1a에 도시된 마이크로 팁(11)의 접촉돌기(11a)와 몸체(11b)의 형상에 대응하는 요홈(43)을 형성하기 위하여, 먼저 Si 기판(41) 위에 상기 접촉돌기(11a)만을 노출하는 제1포토레지스트 식각 마스크를 제작하여 접촉돌기(11a)에 대응하는 패턴을 갖는 다수의 요홈을 주지된 방법, 예를 들어, 건식 식각(dry etching)방법으로, 접촉돌기(11a)에 대응하는 깊이로 Si 기판(41)을 식각하여 형성한다.In order to form the groove 43 corresponding to the shape of the contact protrusion 11a and the body 11b of the micro tip 11 shown in FIG. 1A, first, only the contact protrusion 11a is exposed on the Si substrate 41. By forming a first photoresist etching mask to a plurality of grooves having a pattern corresponding to the contact projections (11a), for example, a dry etching method, corresponding to the contact projections (11a) The Si substrate 41 is etched to a depth and formed.

그 후, 도 9a와 같이, 상기 다수의 요홈과 동심상으로 몸체(11b)를 노출하는 제2포토레지스트 식각 마스크(42)를 제작한 후, 몸체(11b)에 대응하는 깊이로 Si 기판(41)을 식각하고 식각 마스크(42)를 제거하면 도 10a에 도시된 바와 같이, 마이크로 팁(11)에 대응하는 요홈(43)을 갖는 팁 Si 몰드(41a)가 얻어진다.Thereafter, as shown in FIG. 9A, a second photoresist etching mask 42 exposing the body 11b concentrically with the plurality of grooves is fabricated, and then the Si substrate 41 has a depth corresponding to the body 11b. ) And the etching mask 42 are removed to obtain a tip Si mold 41a having a groove 43 corresponding to the micro tip 11, as shown in FIG. 10A.

그 후, 도 9b와 같이 마이크로 팁(11)에 대한 요홈(43)이 형성된 팁 Si 몰드(41a)에 스퍼터링 방법으로 Au로 이루어진 약 1㎛ 두께의 제2도전층(112)을 형성한다. Thereafter, as shown in FIG. 9B, a second conductive layer 112 having a thickness of about 1 μm made of Au is formed by the sputtering method on the tip Si mold 41a in which the groove 43 for the micro tip 11 is formed.

이어서, 상기 제2도전층(112)을 전기도금용 음극 전극으로 이용하여 전기도금에 의해 상기한 제2도전층(112)의 표면에 300Å 범위로 Ni-Co, Ni-W, Ni-W-Mo 및 Be-Cu 중 어느 하나의 재료를 사용하여 제1도전층(111)을 형성한다. Subsequently, using the second conductive layer 112 as a cathode electrode for electroplating, Ni-Co, Ni-W, Ni-W- in the range of 300 Å on the surface of the second conductive layer 112 by electroplating. The first conductive layer 111 is formed by using any one of Mo and Be-Cu.

이어서, 도 9c와 같이 제1 및 제2 도전층(111,112)이 피막된 상기 요홈(43)을 Si-Ag, Si-Au, Sn-Ag, Sn-Au 또는 Sn 등과 같은 솔더링 재료로 채운 후, 리플로우(reflow) 공정을 거침에 의해 제3도전층(113)을 형성한다.Subsequently, as shown in FIG. 9C, the groove 43 having the first and second conductive layers 111 and 112 coated thereon is filled with a soldering material such as Si-Ag, Si-Au, Sn-Ag, Sn-Au, or Sn. The third conductive layer 113 is formed by going through a reflow process.

그 후, 도 9d와 같이 CMP(Chemical Mechanical Polishing) 방법으로 표면을 연마하여 적어도 제1 및 제2 도전층(111,112)이 서로 분리되고 팁 Si 몰드(41a)의 표면이 노출되며 요홈(43)에 충진된 제1 내지 제3 도전층(111-113)의 두께가 미리 설정된 60 내지 70㎛가 되게 한다. Thereafter, as shown in FIG. 9D, the surface is polished by a chemical mechanical polishing (CMP) method, so that at least the first and second conductive layers 111 and 112 are separated from each other, and the surface of the tip Si mold 41a is exposed to the groove 43. The thickness of the filled first to third conductive layers 111 to 113 may be set to 60 to 70 μm in advance.

이어서, 상기 팁 Si 몰드(41a)의 Si을 녹일 수 있는 TMAH(Tetra-methyl ammonium hydroxide) 또는 KOH 용액을 이용하여 팁 Si 몰드(41)를 녹이면 요홈(43)에 충진된 제1 내지 제3 도전층(111-113)으로 이루어진 다수의 마이크로 팁(11)이 도 1a와 같이 얻어진다.Subsequently, when the tip Si mold 41 is melted using TMAH (Tetra-methyl ammonium hydroxide) or KOH solution capable of melting Si of the tip Si mold 41a, the first to third conductive layers filled in the recess 43 are formed. A plurality of micro tips 11 consisting of layers 111-113 are obtained as in FIG. 1A.

이 경우, 웨이퍼 레벨의 배치 프로세스를 진행하면 한번에 다수의 마이크로 팁(11)이 얻어진다.In this case, a plurality of micro tips 11 are obtained at one time by the wafer level batch process.

상기한 제5실시예에서는 Si 기판(41) 대신에 상기 제2실시예와 유사하게 Si 기판에 포토레지스트, 폴리이미드, 에폭시 및 PDMS 중에서 선택된 어느 하나로 이루어진 폴리머를 적층한 기판을 이용하여 마이크로 팁을 형성하는 것도 가능하다.In the fifth embodiment, instead of the Si substrate 41, a micro tip is formed using a substrate in which a polymer made of any one selected from photoresist, polyimide, epoxy, and PDMS is stacked on the Si substrate, similarly to the second embodiment. It is also possible to form.

제2실시예와 같이, Si 기판 위에 폴리머층이 형성된 기판을 사용하면 Si 기판을 재사용할 수 있으므로 제5실시예에 비하여 비용을 절감할 수 있게 된다.As in the second embodiment, when the substrate having the polymer layer formed on the Si substrate is used, the Si substrate can be reused, thereby reducing the cost as compared with the fifth embodiment.

한편, 본 발명에 따른 마이크로 팁의 제조에서는 도 11a 내지 도 11g에 도시된 제6실시예와 같이, 미리 마이크로 팁에 대한 팁 스탬프를 제작한 후, 핫 엠보싱 방법으로 마이크로 팁(11)에 대응하는 요홈(43)을 형성하는 공정을 간단하게 처리할 수 있다. Meanwhile, in the manufacture of the micro tip according to the present invention, as in the sixth embodiment shown in FIGS. 11A to 11G, a tip stamp for the micro tip is produced in advance, and then corresponds to the micro tip 11 by a hot embossing method. The process of forming the recess 43 can be easily processed.

즉, 도 11a와 같이 마이크로 팁(11)의 접촉돌기(11a)와 몸체(11b)의 형상에 대응하는 요홈(43)을 형성하기 위하여 2회의 패터닝 공정을 실시하여 Si 기판(41) 위에 요홈(43)을 형성한다.That is, as shown in FIG. 11A, two patterning processes are performed to form the grooves 43 corresponding to the shapes of the contact protrusions 11a and the body 11b of the micro tip 11, thereby forming the grooves on the Si substrate 41. 43).

이어서, 도 11b 및 도 11c와 같이 Ti을 0.3㎛ 두께로 스퍼터링하여 도전층(114)을 형성한 후, 도전층(114)을 전기도금용 음극 전극으로 이용하여 전기도금에 의해 Ni를 상기한 요홈(43)을 채움에 의해 마이크로 팁 스탬프(115)를 형성한다.Subsequently, as shown in FIGS. 11B and 11C, after the Ti is sputtered to a thickness of 0.3 μm to form the conductive layer 114, Ni is recessed as described above by electroplating using the conductive layer 114 as a cathode electrode for electroplating. The micro tip stamp 115 is formed by filling 43.

그 후, TMAH 또는 KOH 용액을 이용하여 Si 기판(31)을 녹이는 방법으로 요홈에 충진되어 있던 마이크로 팁 스탬프(115)를 분리하면, 도 11d 및 도 10b와 같이 얻어진다.Thereafter, when the micro tip stamp 115 filled in the grooves is separated by melting the Si substrate 31 using TMAH or KOH solution, it is obtained as shown in Figs. 11D and 10B.

상기 공정에서 얻어진 표면에 도전층(114)이 코팅되어 있는 마이크로 팁 스탬프(115)는 다음과 같이 이용된다.The micro tip stamp 115 having the conductive layer 114 coated on the surface obtained in the above process is used as follows.

도 11e와 같이, Si 기판(41)의 표면에 폴리머층(37)으로서, 예를 들어, 폴리이미드, 에폭시, 포토레지스트 또는 PDMS를 100㎛ 두께로 형성한 후, 미리 설정된 온도로 예열된 상태에서 마이크로 팁 스탬프(115)를 기판(41)의 폴리머층(37)에 가압하여, 도 11f와 같이 마이크로 팁(11)의 요홈(43)을 포함하는 몰드 패턴(37a)을 형성한다.As shown in FIG. 11E, a polyimide, epoxy, photoresist, or PDMS, for example, is formed on the surface of the Si substrate 41 to have a thickness of 100 μm, and then preheated to a predetermined temperature. The micro tip stamp 115 is pressed onto the polymer layer 37 of the substrate 41 to form a mold pattern 37a including the groove 43 of the micro tip 11 as shown in FIG. 11F.

그 후, 후속공정으로 마이크로 팁(11)의 요홈(43)을 포함하는 몰드 패 턴(37a)에 제5실시예의 도 9b 및 도 9c의 공정과 동일한 방법으로 공정을 진행하여 제1 내지 제3 도전층(111-113)을 형성하면 도 11g와 같이 얻어진다.Subsequently, the mold pattern 37a including the groove 43 of the micro tip 11 is subsequently processed in the same manner as in the processes of FIGS. 9B and 9C of the fifth embodiment, and the first to third processes are performed. When the conductive layers 111-113 are formed, they are obtained as shown in Fig. 11G.

그 후, 도 11h와 같이 CMP 방법으로 제1 및 제2 도전층(111,112)이 분리되어 몰드 패턴(37a)의 표면이 노출되도록 상부면을 연마하여 몰드 패턴(37a)의 요홈에 충진된 제1 내지 제3 도전층(111-113)의 두께가 60 내지 70㎛가 되게 한다.Thereafter, as shown in FIG. 11H, the first and second conductive layers 111 and 112 are separated by the CMP method, and the upper surface is polished to expose the surface of the mold pattern 37a, thereby filling the grooves of the mold pattern 37a. The thickness of the third to third conductive layers 111-113 is 60 to 70 μm.

이어서, 상기 몰드 패턴(37a)을 사용재료에 따른 주지된 용매를 사용하여 제거하는 방법으로 요홈(43)에 충진된 제1 내지 제3 도전층(111-113)으로 이루어진 마이크로 팁(11)을 분리하면 도 1a와 같이 얻어진다.Subsequently, the micro tip 11 including the first to third conductive layers 111 to 113 filled in the grooves 43 is removed by using the known solvent according to the material used to remove the mold pattern 37a. When separated, it is obtained as shown in FIG. 1A.

이 경우, 후술하는 바와 같이 상기한 다수의 마이크로 팁(11)을 웨이퍼 레벨로 다수의 니들(13)과 조립을 실시하고자 하는 경우는 마이크로 팁(11)을 개별적으로 분리시키지 않고 도 11g에 도시된 웨이퍼 상태에서 조립이 이루어지는 것이 바람직하다.In this case, as described later, when the plurality of micro tips 11 are to be assembled with the plurality of needles 13 at the wafer level, the micro tips 11 are not individually separated and are shown in FIG. 11G. It is preferable that the assembly is performed in the wafer state.

상기 제6실시예의 핫 엠보싱(hot embossing) 방법에 따라 마이크로 팁 패턴을 갖는 요홈을 형성할 때 마다 미리 제작된 스탬프(stamp)를 사용하면 도 11a에 도시된 2중 패터닝 공정을 생략할 수 있어 제조비용을 절감할 수 있고, 패터닝 공정에서 발생되는 공해물질의 발생을 줄일 수 있다.According to the hot embossing method of the sixth embodiment, the double patterning process illustrated in FIG. 11A can be omitted by using a pre-made stamp each time a groove having a micro tip pattern is formed. The cost can be reduced and the generation of pollutants generated in the patterning process can be reduced.

제6실시예의 경우에도 웨이퍼 레벨의 배치 프로세스를 진행하면 다수의 마이크로 팁(11)이 얻어진다.Also in the case of the sixth embodiment, a plurality of micro tips 11 are obtained when the wafer level placement process is performed.

상기한 제5 및 제6 실시예에서는 Si 기판 또는 Si 기판에 폴리머층이 형성된 복합 기판을 사용하는 것을 예를 들어 설명하였으나, 폴리머로 이루어진 드라이 필 름(dry film)을 기판으로 사용하는 것도 가능하다.In the above-described fifth and sixth embodiments, the Si substrate or the composite substrate in which the polymer layer is formed on the Si substrate has been described as an example. However, it is also possible to use a dry film made of polymer as the substrate. .

상기한 제1 내지 제6 실시예에서는 니들 또는 마이크로 팁을 직접 형성하거나 또는 스탬프를 제작할 때 전기도금법에 의해 전도성 물질을 음극에 전착 형성하고 있으며, 이러한 전기도금법을 이용하기 위해서는 음극 전극으로 이용되어 전류를 가할 수 있는 전도성 물질(메탈)의 매개체가 필요하고, 이러한 매개체는 스퍼터 장비를 이용해서 얇게 형성된다. 이러한 매개체로 사용될 수 있는 전도성 물질로서 상기 실시예에서는 Au/Cr의 이중막 또는 Ni막을 사용한 것을 예시하였으나, 이외에도 Cr, Ti, Cu, Au, Al, Cu/Cr, Cu/Ti 막을 사용하는 것이 가능하다.In the first to sixth embodiments, the conductive material is electrodeposited and formed on the cathode by electroplating when the needle or the micro tip is directly formed or when the stamp is manufactured. In order to use the electroplating method, the current is used as a cathode electrode. There is a need for a medium of conductive material (metal) capable of adding, and this medium is thinly formed using sputtering equipment. As the conductive material that can be used as such a medium, the above embodiment illustrates that a Au / Cr double film or a Ni film is used. In addition, Cr, Ti, Cu, Au, Al, Cu / Cr, and Cu / Ti films may be used. Do.

상기와 같이 각각 분리되어 제조된 마이크로 팁(11)과 니들(13)은 인터포져(20)에 조립되면서 상호 연결이 이루어지며, 이하에 도 12를 참고하여 조립공정을 상세하게 설명한다. As described above, the micro tips 11 and the needles 13 separately manufactured are assembled to the interposer 20 to be interconnected, and the assembly process will be described in detail with reference to FIG. 12.

도 12는 다수의 마이크로 팁과 니들을 웨이퍼 레벨(wafer level)로 인터포져에 조립하는 공정을 설명하기 위한 공정 단면도이다. 12 is a cross-sectional view illustrating a process of assembling a plurality of micro tips and needles into an interposer at a wafer level.

먼저, 인터포져(20)는 도 2a 내지 도 2d와 같이 다수의 프로브(10a-10d)의 결합부(15)가 결합되도록 다수의 관통구멍(27)이 상하방향으로 형성되어 있고, 다수의 관통구멍(27)의 일부에는 은 페이스트(Ag paste)로 이루어진 도전성 재료가 충진되어 이루어진 다수의 수직연결배선(25)이 형성되어 있으며, 다수의 수직연결배선(25)의 상단부는 상부면에 형성된 다수의 수평연결배선(23)과 연결되어 있는 구조를 갖고 있다. First, the interposer 20 has a plurality of through-holes 27 formed in the vertical direction so that the coupling portions 15 of the plurality of probes 10a-10d are coupled as shown in FIGS. 2A through 2D. A part of the hole 27 is formed with a plurality of vertical connecting wirings 25 formed by filling a conductive material made of silver paste, and the upper end of the plurality of vertical connecting wirings 25 is formed on the upper surface. It has a structure that is connected to the horizontal connection wiring (23).

마이크로 팁(11)과 니들(13)의 조립에는 다수의 니들(13)을 인터포져(20)의 각 관통구멍(27)에 조립하기 위한 조립 가이드(3)를 사용하고 있다. 상기 조립 가이드(3)는 예를 들어, Si으로 이루어져 있으며, 인터포져(20)의 각 관통구멍(27)에 대응하는 다수의 관통구멍(3a)이 형성되어 있다. The assembly guide 3 for assembling the plurality of needles 13 to each through hole 27 of the interposer 20 is used for assembling the micro tip 11 and the needle 13. The assembly guide 3 is made of, for example, Si, and a plurality of through holes 3a corresponding to the respective through holes 27 of the interposer 20 are formed.

또한, 웨이퍼 레벨로 다수의 마이크로 팁(11)과 니들(13)의 조립이 이루어지기 위해서는 다수의 마이크로 팁(11)이 예를 들어, 도 11g에 도시된 바와 같이 웨이퍼 상태로 제조되어야 하고, Si 이외의 재료를 사용하는 기판을 이용하여 제작되는 것이 요구된다. 즉, 이는 다수의 마이크로 팁(11)과 니들(13)을 인터포져(20)에 조립한 후, Si 기판으로 이루어진 인터포져(20)가 손상을 입지 않는 상태로 다수의 마이크로 팁(11)과 니들(13)을 개별적으로 분리시키는 것이 필요하기 때문이다.In addition, in order for the assembly of the plurality of micro tips 11 and the needles 13 to be performed at the wafer level, the plurality of micro tips 11 must be manufactured in a wafer state, for example, as shown in FIG. It is required to be produced using a substrate using materials other than these. That is, after assembling the plurality of micro tips 11 and the needles 13 to the interposer 20, the plurality of micro tips 11 and the interposer 20 made of a Si substrate is not damaged. This is because it is necessary to separate the needles 13 individually.

따라서, 이러한 목적에 적합한 기판으로는 도 11e 내지 도 11h에 도시된 Si 기판(41) 위에 폴리머층(37)이 적층된 기판을 이용하거나 또는 드라이 필름과 같은 비 실리콘 기판을 사용할 수 있다. Accordingly, as a substrate suitable for this purpose, a substrate in which the polymer layer 37 is laminated on the Si substrate 41 shown in FIGS. 11E to 11H may be used, or a non-silicon substrate such as a dry film may be used.

도 12에 도시된 실시예에서는 Si 기판(41) 위에 폴리머층(37)이 적층된 기판을 이용하여 얻어진 것을 사용한 것이며, 도 11h의 웨이퍼 형태로 제작된 다수의 마이크로 팁(11)은 인터포져(20)의 다수의 관통구멍(27)과 동일한 패턴으로 배치되도록 설계된다.In the embodiment shown in FIG. 12, the one obtained by using a substrate in which a polymer layer 37 is stacked on a Si substrate 41 is used, and the plurality of micro tips 11 manufactured in the wafer form of FIG. It is designed to be arranged in the same pattern as the plurality of through holes 27 of 20.

따라서, 인터포져(20)의 다수의 관통구멍(27)에 조립 가이드(3)의 다수의 관통구멍(3a)이 일치하도록 인터포져(20)의 하단면에 조립 가이드(3)를 배치한 후, 상기 정합된 다수의 관통구멍(27,3a)에 니들(13)의 결합부(15)가 관통구멍(27)에 결합되도록 삽입한 상태에서, 다수의 마이크로 팁(11)이 미리 형성되어 있는 Si 기 판(41)을 정합시킨다. 이 경우, 다수의 마이크로 팁(11)이 다수의 니들(13)의 선단부에 약간의 탄성력을 갖고 접촉하도록 조립 가이드(3)의 폭은 니들(13)의 길이보다 미리 설정된 길이만큼 작게 설정하는 것이 바람직하다.Therefore, after arranging the assembly guide 3 on the lower surface of the interposer 20 such that the plurality of through holes 3a of the assembly guide 3 coincide with the plurality of through holes 27 of the interposer 20. In the state where the coupling portion 15 of the needle 13 is inserted into the through hole 27 to be coupled to the matched through holes 27 and 3a, the plurality of micro tips 11 are formed in advance. The Si substrate 41 is matched. In this case, it is preferable to set the width of the assembly guide 3 to be smaller than the length of the needle 13 so that the plurality of micro tips 11 come into contact with the tips of the plurality of needles 13 with some elastic force. desirable.

그 후 예를 들어, 230℃에서 리플로우 공정을 거치면 마이크로 팁(11)의 접촉돌기(11a)와 몸체(11b)를 이루는 주성분이 Si-Ag, Si-Au, Sn-Ag, Sn-Au 또는 Sn 등과 같은 솔더링 재료로 이루어져 있으므로 니들(13)의 선단부는 마이크로 팁(11)의 후단면에 접합이 이루어지게 되고, 니들(13)의 결합부(15)는 은 페이스트로 이루어진 수직연결배선(25)과 접합되어, 상호 연결이 이루어지게 된다.Subsequently, for example, when the reflow process is performed at 230 ° C., the main components constituting the contact protrusion 11a and the body 11b of the micro tip 11 are Si-Ag, Si-Au, Sn-Ag, Sn-Au or Since the tip 13 of the needle 13 is bonded to the rear end surface of the micro tip 11 because the soldering material is formed of Sn or the like, the coupling portion 15 of the needle 13 is formed of a silver paste. ), And interconnection is made.

그 후, 마이크로 팁(11)을 지지하고 있는 Si 기판(41)의 상기 몰드 패턴(37a)을 사용재료에 따른 주지된 용매를 사용하여 제거하고, 상기 Si으로 이루어진 조립 가이드(3)를 분리하면 도 2a와 같이 다수의 프로브(10a-10d)가 버티칼 타입으로 인터포져(20)에 조립된 프로브 어셈블리(1)가 얻어진다.Thereafter, the mold pattern 37a of the Si substrate 41 supporting the micro tip 11 is removed using a known solvent depending on the material used, and the assembly guide 3 made of Si is separated. As shown in FIG. 2A, a probe assembly 1 having a plurality of probes 10a-10d assembled to the interposer 20 in a vertical type is obtained.

상기한 다수의 마이크로 팁(11)과 다수의 니들(13)을 인터포져(20)에 조립/패키징하는 공정은 웨이퍼 레벨의 배치 프로세스에 의해 진행한 후, 인터포져(20)가 집적된 웨이퍼를 절단(dicing)하여 각각의 프로브 어셈블리(1)로 분리시키는 것도 가능하다.The process of assembling / packaging the plurality of micro tips 11 and the plurality of needles 13 into the interposer 20 is performed by a wafer level placement process, and then the wafer on which the interposer 20 is integrated is processed. It is also possible to cut and separate into each probe assembly 1.

상기한 실시예의 설명에서는 니들(13)이 지그재그형으로 이루어진 다수의 주름부(13a-13i)를 구비하며, 각 주름부 사이에는 주름부가 수직방향으로 압축될 때 수직방향으로 절첩되도록 양측단부가 곡선으로 이루어지고 제1 및 제2 공간(14a,14b)의 입구가 내측보다 좁게 이루어진 형상을 가지고 있다.In the description of the embodiment described above, the needle 13 includes a plurality of pleats 13a-13i formed in a zigzag shape, and both end portions are curved between each pleats so that the pleats are folded in the vertical direction when the pleats are compressed in the vertical direction. And the inlets of the first and second spaces 14a and 14b are narrower than the inner side.

그러나, 상기한 주름부의 구조는 상기 구조 이외에도 도 13a 및 도 13b에 도시된 바와 같이 변형된 형태의 구조를 가질 수 있고, 이 경우에도 주름부가 수직방향으로 압축될 때 수직방향으로 절첩이 이루어지게 된다. However, the structure of the wrinkle part may have a structure of a deformed shape as shown in FIGS. 13A and 13B in addition to the above structure, and in this case, the wrinkle part is folded in the vertical direction when the wrinkle part is compressed in the vertical direction. .

즉, 각 주름부(13a-13i)는 도 13a 및 도 13b에 도시된 바와 같이 내부에 하나의 원형 또는 삼각형 공간을 형성하며, 입구가 내측보다 좁게 이루어진 구조가 반복적으로 이루어진 것을 채용할 수 있다.That is, each of the corrugations 13a-13i forms one circular or triangular space therein as shown in FIGS. 13A and 13B, and a structure in which the inlet is narrower than the inner side may be repeatedly formed.

또한, 각 주름부(13a-13i)의 제1 및 제2 공간(14a,14b)의 입구에 배치된 돌기(12a-12s)는 주름부의 탄성력과 주름부 사이의 거리를 적절하게 설정함에 의해 제거하는 것도 가능하다.Further, the projections 12a-12s disposed at the entrances of the first and second spaces 14a, 14b of each of the corrugations 13a-13i are removed by appropriately setting the distance between the elastic force of the corrugations and the corrugations. It is also possible.

한편, 상기 실시예에서는 마이크로 팁과 니들을 각각 개별적으로 제작한 후 조립하는 구조를 예시하였으나, 니들의 제조시에 마이크로 팁을 일체로 제조하는 것도 가능하다.Meanwhile, in the above embodiment, the micro tip and the needle are fabricated separately and then assembled. However, the micro tip may be integrally manufactured at the time of manufacturing the needle.

또한, 상기 실시예에서는 마이크로 팁이 봉형상의 접촉돌기와, 접촉돌기를 지지하는 육면체 구조의 몸체로 이루어진 것을 예시하였으나, 다른 형상으로 변형될 수 있다.In addition, in the above embodiment, the micro tip is formed of a rod-shaped contact protrusion and a body of a hexahedral structure that supports the contact protrusion, but may be modified into another shape.

더욱이, 본 발명에서는 인터포저와 프로브의 접속을 에폭시를 사용하거나 금속 소켓을 사용하지 않는 솔더링 타입(soldering type)의 접속을 통하여 기계적 고정뿐 아니라 전기적 접속이 동시에 용이하게 할 수 있으며, 인터포저(21)와 벨로우즈형 니들(13)을 접속시키는 다수의 수직연결배선(25)의 솔더(즉, 은 페이스트)와, 벨로우즈형 니들(13)와 마이크로 팁(11)을 접속시키는 솔더(즉, 솔더링 재료로 이 루어진 제3도전층(113))의 융점이 다른 재질을 사용함으로 교체시 각각을 따로 교체할 수 있게 된다. Furthermore, in the present invention, the connection between the interposer and the probe may be facilitated at the same time not only mechanical fixing but also electrical connection through a soldering type connection using epoxy or a metal socket. ) And solder (i.e., silver paste) of the plurality of vertical connection wires 25 connecting the bellows type needle 13 and solder (i.e., soldering material) connecting the bellows type needle 13 and the micro tip 11 to each other. Since the melting point of the third conductive layer 113) is made of a different material, each of them can be replaced separately.

상기한 바와 같이 본 발명에서는 버티칼형 프로브를 MEMS 공정을 이용하여 제작하고, 또한 금속형 소켓을 제작 조립하는 방식이 아닌 MEMS 공정을 이용하여 제작되는 Si 인터포저에 니들이 조립되므로 반복 테스트에 따라 발생되는 마모에 쉽게 교체가 가능하고, 더욱이 니들은 벨로우즈 형태로 형성되어 반복 테스트시 발생하는 응력의 집중에 의한 파괴를 줄일 수 있게 된다.As described above, in the present invention, since the needle is assembled to the Si interposer manufactured using the MEMS process, not the method of manufacturing the vertical probe using the MEMS process and manufacturing and assembling the metal socket, the needle is generated according to the repeated test. It is easily replaceable to wear and, moreover, the needles are bellows-shaped to reduce the breakdown caused by the concentration of stresses that occur during repeated tests.

상기한 바와 같이, 본 발명의 버티칼형 프로브에서는 선단부의 마이크로 팁이 탄성 구조를 갖는 벨로우즈형 니들을 통하여 인터포져에 수직으로 결합되어 있어, 웨이퍼에 대한 반도체 장치의 검사시에 벨로우즈형 구조의 니들이 탄성 압축되고, 검사를 완료하고 프로브 카드가 상승하는 경우 웨이퍼가 미세하게 동반 상승하는 경우에도 벨로우즈형 구조의 니들이 이를 흡수하면서 서서히 압축상태가 해제되므로 니들 선단부의 마이크로 팁에 의해 웨이퍼의 전극패드에 스크래치가 발생하는 문제가 발생하지 않아, 반도체 장치의 전극패드에 대한 손상을 최소화할 수 있다.As described above, in the vertical probe of the present invention, the micro tip of the tip portion is vertically coupled to the interposer through a bellows type needle having an elastic structure, so that the needle of the bellows type structure is elastic when the semiconductor device is inspected for the wafer. When the test is completed and the probe card is raised, the bellows-type needle absorbs it and the compressed state is gradually released even when the wafer is accompanied by a minute rise. Therefore, scratches are applied to the electrode pad of the wafer by the micro tip of the needle tip. Since the problem does not occur, damage to the electrode pad of the semiconductor device can be minimized.

또한, 본 발명에서는 반도체 장치의 검사시에 니들의 각 주름부가 수직방향으로 압축될 때, 각 주름부의 좌/우측부가 모두 내측으로 절곡되는 곡선형태를 이루고 있기 때문에 어느 하나의 주름부도 수직선으로부터 외부로 이탈하지 않고 동일하게 압축/복원이 안정되게 이루어지게 된다. 따라서, 프로브 카드의 하강 및 상승이 이루어질 때 각각의 프로브가 최소한의 공간만을 차지하는 구조이므로 제한된 면적에 가능한 최대의 프로브를 배치할 수 있어 고집적 배치가 가능하여, 그 결과 본 발명의 버티칼형 프로브를 포함하는 프로브 어셈블리를 이용하면 미세 피치 검사가 이루어질 수 있는 미세 배열이 가능하게 된다.Further, in the present invention, when each wrinkle portion of the needle is compressed in the vertical direction during the inspection of the semiconductor device, since the left and right portions of each wrinkle portion are curved inward, any one wrinkle portion is also moved from the vertical line to the outside. Compression / restoration is made to be stable without departing. Therefore, when the probe card is lowered and raised, the structure of each probe occupies only the minimum space, so that the largest possible probe can be arranged in a limited area, and thus, the integrated probe of the present invention includes the vertical probe of the present invention. Using a probe assembly to enable a fine array that can be a fine pitch check.

더욱이, 본 발명의 버티칼형 프로브는 마이크로 팁과 니들이 각각 제작된 후, 인터포져에 개별적으로 제작되어 조립되는 것이 가능하여, 어느 하나의 프로브가 고장난 경우 해당 프로브에 대한 수리가 가능하여 고집적 반도체 웨이퍼의 검사에 적절히 대응할 수 있다. Furthermore, the vertical probe of the present invention can be fabricated separately and assembled in the interposer after the micro tips and the needles are manufactured, so that the probe can be repaired in the event of a failure of any one of the highly integrated semiconductor wafers. It can respond appropriately to inspection.

한편, 본 발명에서는 다수의 버티칼형 프로브와 인터포져가 개별적으로 제작되어 조립되는 것이 가능하여 수요자의 요청에 따라 인터포져 만을 변형 설계함에 의해 원하는 프로브 어셈블리를 제작할 수 있어, 짧은 기간에 소망하는 핀(pin)수의 프로브를 갖는 프로브 어셈블리의 제작이 이루어질 수 있게 된다.On the other hand, in the present invention, a plurality of vertical probes and interposers can be manufactured and assembled separately, so that the desired probe assembly can be manufactured by deforming only the interposer according to the request of the consumer, so that a desired pin (for The fabrication of a probe assembly having a pin) number of probes can be achieved.

또한, 본 발명의 버틸칼형 프로브에서는 마이크로 팁과 니들의 외표면이 전도성이 우수한 재질로 피막되어 있어 반도체 장치의 전극패드에 대한 최소의 프로브 접촉 저항을 가지고 테스팅을 달성할 수 있다.In addition, in the vertical probe of the present invention, the outer surfaces of the micro tip and the needle are coated with a material having excellent conductivity, thereby achieving testing with a minimum probe contact resistance with respect to the electrode pad of the semiconductor device.

더욱이, 본 발명에서는 웨이퍼 레벨의 배치 프로세스에 의해 한번에 다수의 마이크로 팁 및 니들을 제조할 수 있고, 또한 웨이퍼 레벨 칩 스케일 패키지(WLCSP)에 의해 최소한의 크기로 제품화가 이루어질 수 있다.Moreover, in the present invention, a plurality of micro tips and needles can be manufactured at a time by a wafer level batch process, and also a product can be made to a minimum size by a wafer level chip scale package (WLCSP).

이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.In the above, the present invention has been illustrated and described with reference to specific preferred embodiments, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the spirit of the present invention. Various changes and modifications will be possible by those who have the same.

Claims (28)

선단부에 배치되어 웨이퍼 검사시에 웨이퍼에 형성된 반도체 장치의 전극패드와 접촉이 이루어지며, 선단부에 봉형상의 접촉돌기와, 상기 접촉돌기를 지지하는 판형상의 몸체를 구비하고, 주재료가 솔더링 재료로 이루어지는 마이크로 팁과; The micro tip is disposed in the tip portion and makes contact with the electrode pad of the semiconductor device formed on the wafer during wafer inspection, and has a rod-shaped contact protrusion and a plate-shaped body supporting the contact protrusion at the tip portion, and the main material is made of a soldering material. and; 선단부가 상기 마이크로 팁의 후단부에 연결되고 후단부가 인터포져에 수직으로 결합되며, 수직방향의 탄성력을 갖는 벨로우즈를 형성하도록 지그재그 형상으로 이루어지고 입구가 개방되며 2개의 원이 상호 연결된 아령 형태의 제1 및 제2 공간이 일측 및 타측 방향으로 교대로 배열된 다수의 주름부와, 상기 각 주름부의 공간 입구에 배치되어 각 주름부의 압축되는 범위를 제한하기 위한 다수의 돌기를 구비하는 니들을 포함하며,The front end is connected to the rear end of the micro tip, the rear end is vertically coupled to the interposer, is formed in a zigzag shape to form a bellows having a vertical elastic force, the inlet is open, two circles interconnected A needle having a plurality of corrugations arranged alternately in one and the other directions in the first and second spaces, and a plurality of protrusions disposed at the space entrance of each of the corrugations to limit the compression range of each corrugation section; , 상기 마이크로 팁과 니들은 각각 별도로 제작된 후, 열처리에 의해 다수의 니들 선단부가 다수의 마이크로 팁 후단부에 동시에 접합되고, 상기 다수의 니들 후단부는 인터포져의 다수의 수직연결배선에 동시에 접합되는 것을 특징으로 하는 버티칼형 프로브.After the micro tips and the needles are manufactured separately, the plurality of needle tips are simultaneously bonded to the rear ends of the plurality of micro tips by heat treatment, and the plurality of needle rear ends are simultaneously joined to the plurality of vertical connection wires of the interposer. Vertical type probe. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 마이크로 팁은 주재료가 Si-Ag, Si-Au, Sn-Ag, Sn-Au 및 Sn 중에서 선택된 어느 하나로 이루어지고,The method of claim 1, wherein the micro tip is made of any one selected from Si-Ag, Si-Au, Sn-Ag, Sn-Au, and Sn, 그의 외표면에는 내마모성, 내산화성 및 강도가 우수한 제1도전층과 고전도성 금속으로 이루어진 제2도전층이 피막되어 있는 것을 특징으로 하는 버티칼형 프로브.The outer surface of the vertical probe is coated with a first conductive layer having excellent wear resistance, oxidation resistance and strength and a second conductive layer made of a highly conductive metal. 제9항에 있어서, 상기 제2도전층은 Au/Cr, Ni, Cr, Ti, Cu, Au, Al, Cu/Cr 및 Cu/Ti 중에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 버티칼형 프로브.The vertical probe of claim 9, wherein the second conductive layer is formed of any one selected from Au / Cr, Ni, Cr, Ti, Cu, Au, Al, Cu / Cr, and Cu / Ti. 삭제delete Si 기판의 상부에 폴리머로 이루어진 폴리머층을 형성하는 단계와,Forming a polymer layer made of a polymer on top of the Si substrate, 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 양각 구조를 갖는 니들 스탬프를 상기 기판의 폴리머층에 가압하여 니들 형상에 대응하는 요홈을 형성하는 단계와,Pressing a needle stamp having an embossed structure of a needle including a plurality of pleats and coupling portions formed in a zigzag shape to the polymer layer of the substrate to form grooves corresponding to the needle shape; 상기 요홈이 형성된 기판에 전기도금용 씨드층을 형성하는 단계와,Forming a seed layer for electroplating on the substrate on which the groove is formed; 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈에 도전층을 전착하는 단계와,Electrodepositing the conductive layer on the groove by electroplating using the electroplating seed layer; 상기 요홈에 충진된 도전층의 두께가 상기 주름부의 폭에 대응하도록 CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하는 단계와,Polishing the surface of the polymer layer by a chemical mechanical polishing (CMP) method such that the thickness of the conductive layer filled in the grooves corresponds to the width of the wrinkles; 상기 폴리머층을 녹여서 제거함에 의해 요홈에 충진된 도전층으로 이루어진 니들을 얻는 단계로 구성되는 것을 특징으로 하는 니들의 제조방법.Obtaining a needle consisting of a conductive layer filled in the groove by melting and removing the polymer layer. Si 기판의 상부에 전기도금용 씨드층을 형성하는 단계와,Forming a seed layer for electroplating on top of the Si substrate, 상기 씨드층의 상부에 폴리머로 이루어진 폴리머층을 형성하는 단계와,Forming a polymer layer made of a polymer on the seed layer; 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 양각 구조를 갖는 니들 스탬프를 상기 기판의 폴리머층에 가압하여 니들 형상에 대응하는 요홈을 형성하는 단계와,Pressing a needle stamp having an embossed structure of a needle including a plurality of pleats and coupling portions formed in a zigzag shape to the polymer layer of the substrate to form grooves corresponding to the needle shape; 상기 요홈의 바닥에 잔류한 폴리머층을 제거하여 요홈 바닥의 전기도금용 씨드층을 노출시키는 단계와,Exposing the electroplating seed layer of the bottom of the groove by removing the polymer layer remaining on the bottom of the groove; 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈에 도전층을 전착하는 단계와,Electrodepositing the conductive layer on the groove by electroplating using the electroplating seed layer; 상기 요홈에 충진된 도전층의 두께가 상기 주름부의 폭에 대응하도록 CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하는 단계와,Polishing the surface of the polymer layer by a chemical mechanical polishing (CMP) method such that the thickness of the conductive layer filled in the grooves corresponds to the width of the wrinkles; 상기 폴리머층을 녹여서 제거함에 의해 요홈에 충진된 도전층으로 이루어진 니들을 얻는 단계로 구성되는 것을 특징으로 하는 니들의 제조방법.Obtaining a needle consisting of a conductive layer filled in the groove by melting and removing the polymer layer. 삭제delete 삭제delete 제12항 또는 제13항에 있어서, 상기 기판에 전기도금용 씨드층을 형성하는 단계는 스퍼터링 방법에 의해 Au/Cr, Ni, Cr, Ti, Cu, Au, Al, Cu/Cr 및 Cu/Ti 중에서 선택된 어느 하나로 이루어지는 도전층을 형성하는 것을 특징으로 하는 니들의 제조방법.The method of claim 12 or 13, wherein the forming of the electroplating seed layer on the substrate is Au / Cr, Ni, Cr, Ti, Cu, Au, Al, Cu / Cr and Cu / Ti by a sputtering method. Forming a conductive layer made of any one selected from among the needle manufacturing method. 삭제delete 제12항 또는 제13항에 있어서, 상기 니들 스탬프는 The method of claim 12 or 13, wherein the needle stamp is 기판 위에 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 평면 패턴에 상보형 패턴을 이루는 식각 마스크를 형성하는 단계와,Forming an etch mask forming a complementary pattern on a flat pattern of a needle including a plurality of pleated portions and coupling portions formed in a zigzag shape on the substrate; 상기 식각 마스크를 이용하여 주름부의 폭에 대응하는 깊이로 기판을 식각하여 니들 형상에 대응하는 요홈을 형성하는 단계와,Etching the substrate to a depth corresponding to the width of the wrinkles by using the etching mask to form grooves corresponding to the shape of the needle; 식각 마스크를 제거한 후 요홈이 형성된 기판에 전기도금용 씨드층을 형성하 는 단계와,Forming an electroplating seed layer on the recessed substrate after removing the etching mask; 상기 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈과 기판의 상부면에 도전층을 전착하는 단계와,Electrodepositing a conductive layer on the groove and the upper surface of the substrate by electroplating using the electroplating seed layer; 상기 기판을 녹여서 제거하는 단계에 의해 상기 도전층으로 이루어진 니들 스탬프를 얻는 것을 특징으로 하는 니들의 제조방법.Dissolving and removing the substrate to obtain a needle stamp made of the conductive layer. 제12항 또는 제13항에 있어서, 상기 니들 스탬프는 The method of claim 12 or 13, wherein the needle stamp is 제1기판 위에 지그재그 형상으로 이루어진 다수의 주름부와 결합부를 포함하는 니들의 평면 패턴에 상보형 패턴을 이루는 식각 마스크를 형성하는 단계와,Forming an etch mask forming a complementary pattern on a flat pattern of a needle including a plurality of folds and coupling portions formed in a zigzag shape on the first substrate, 상기 식각 마스크를 이용하여 주름부의 폭에 대응하는 깊이로 제1기판을 식각하여 니들 형상에 대응하는 요홈을 형성하고 식각 마스크를 제거하는 단계와,Etching the first substrate to a depth corresponding to the width of the pleats using the etching mask to form grooves corresponding to the shape of the needle and removing the etching mask; 제2기판의 상부에 전기도금용 씨드층을 형성하는 단계와,Forming a seed layer for electroplating on the second substrate; 상기 제2기판의 전기동금용 씨드층의 상부면에 제1기판을 반전시켜서 접합시키는 단계와,Inverting and bonding the first substrate to the upper surface of the electroplating seed layer of the second substrate; 요홈 바닥의 전기도금용 씨드층이 노출되도록 CMP(Chemical Mechanical Polishing) 방법으로 제1기판의 표면을 연마하는 단계와,Polishing the surface of the first substrate by CMP (Chemical Mechanical Polishing) to expose the electroplating seed layer on the bottom of the groove; 상기 노출된 전기도금용 씨드층을 이용하여 전기도금에 의해 상기 요홈과 기판의 상부면에 도전층을 전착하는 단계와,Electrodepositing a conductive layer on the groove and the upper surface of the substrate by electroplating using the exposed electroplating seed layer; 상기 기판을 녹여서 제거하는 단계에 의해 상기 도전층으로 이루어진 니들 스탬프를 얻는 것을 특징으로 하는 니들의 제조방법.Dissolving and removing the substrate to obtain a needle stamp made of the conductive layer. 기판 위에 선단부에 봉형상의 접촉돌기와 상기 접촉돌기를 지지하는 판 형상의 몸체를 포함하는 마이크로 팁의 형상에 대응하는 다수의 요홈을 형성하는 단계와,Forming a plurality of grooves corresponding to a shape of a micro tip including a rod-shaped contact protrusion and a plate-shaped body supporting the contact protrusion at a distal end of the substrate; 상기 요홈이 형성된 기판에 전기도금용 씨드층으로 이용되는 제1도전층을 형성하는 단계와,Forming a first conductive layer used as a seed layer for electroplating on the substrate on which the groove is formed; 상기 제1도전층을 이용하여 전기도금에 의해 상기 제1도전층의 표면에 제2도전층을 전착하는 단계와,Electrodepositing a second conductive layer on the surface of the first conductive layer by electroplating using the first conductive layer; 상기 요홈에 솔더링 재료로 채운 후, 리플로우(reflow) 공정을 실시하여 제3도전층을 형성하는 단계와,Filling the groove with a soldering material, and then performing a reflow process to form a third conductive layer; CMP(Chemical Mechanical Polishing) 방법으로 기판의 표면을 연마하여 제1 및 제2 도전층을 분리시키는 단계로 구성되는 것을 특징으로 하는 마이크로 팁의 제조방법.And grinding the surface of the substrate by a chemical mechanical polishing (CMP) method to separate the first and second conductive layers. 기판의 상부에 폴리머로 이루어진 폴리머층을 형성하는 단계와,Forming a polymer layer made of a polymer on top of the substrate, 각각 선단부에 봉형상의 접촉돌기와 상기 접촉돌기를 지지하는 판 형상의 몸체를 포함하는 다수의 마이크로 팁의 양각 구조를 갖는 마이크로 팁 스탬프를 준비하는 단계와,Preparing a micro tip stamp having an embossed structure of a plurality of micro tips each including a rod-shaped contact protrusion and a plate-shaped body supporting the contact protrusion at a tip end thereof; 상기 마이크로 팁 스탬프를 상기 기판의 폴리머층에 가압하여 마이크로 팁 형상에 대응하는 다수의 요홈을 형성하는 단계와,Pressing the micro tip stamp onto the polymer layer of the substrate to form a plurality of grooves corresponding to the micro tip shape; 상기 요홈이 형성된 기판에 전기도금용 씨드층으로 이용되는 제1도전층을 형성하는 단계와,Forming a first conductive layer used as a seed layer for electroplating on the substrate on which the groove is formed; 상기 제1도전층을 이용하여 전기도금에 의해 상기 제1도전층의 표면에 제2도전층을 전착하는 단계와,Electrodepositing a second conductive layer on the surface of the first conductive layer by electroplating using the first conductive layer; 상기 요홈에 솔더링 재료로 채운 후, 리플로우(reflow) 공정을 실시하여 제3도전층을 형성하는 단계,After filling the grooves with a soldering material, performing a reflow process to form a third conductive layer, CMP(Chemical Mechanical Polishing) 방법으로 폴리머층의 표면을 연마하여 제1 및 제2 도전층을 분리시키는 단계로 구성되는 것을 특징으로 하는 마이크로 팁의 제조방법.And grinding the surface of the polymer layer by a chemical mechanical polishing (CMP) method to separate the first and second conductive layers. 제20항에 있어서, 상기 기판은 Si 기판의 상부에 폴리이미드, 에폭시, 포토레지스트 및 PDMS(polydimethylsiloxane) 중에서 선택된 어느 하나로 이루어진 폴리머층이 형성된 기판으로 이루어지고, The substrate of claim 20, wherein the substrate is formed of a substrate having a polymer layer formed of any one selected from polyimide, epoxy, photoresist, and polydimethylsiloxane (PDMS) on the Si substrate. 상기 마이크로 팁 형상에 대응하는 요홈을 형성하는 단계는 상기 폴리머층을 식각하여 이루어지는 것을 특징으로 하는 마이크로 팁의 제조방법.Forming the groove corresponding to the micro tip shape is a method of manufacturing a micro tip, characterized in that made by etching the polymer layer. 제20항 또는 제21항에 있어서, 상기 기판에 전기도금용 씨드층을 형성하는 단계는 스퍼터링 방법에 의해 Au/Cr, Ni, Cr, Ti, Cu, Au, Al, Cu/Cr 및 Cu/Ti 중에서 선택된 어느 하나로 이루어지는 도전층을 형성하는 것을 특징으로 하는 마이크로 팁의 제조방법.22. The method of claim 20 or 21, wherein forming the seed layer for electroplating on the substrate is Au / Cr, Ni, Cr, Ti, Cu, Au, Al, Cu / Cr and Cu / Ti by a sputtering method. A method for producing a microtip, characterized by forming a conductive layer made of any one selected from among. 제20항 또는 제21항에 있어서, 상기 제3도전층은 Si-Ag, Si-Au, Sn-Ag, Sn-Au 및 Sn 중에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 마이크로 팁의 제조방법.22. The method of claim 20 or 21, wherein the third conductive layer is made of any one selected from Si-Ag, Si-Au, Sn-Ag, Sn-Au and Sn. 제21항에 있어서, 상기 마이크로 팁 스탬프를 준비하는 단계는 The method of claim 21, wherein preparing the micro tip stamp 제2기판 위에 선단부에 봉형상의 접촉돌기와 상기 접촉돌기를 지지하는 판 형상의 몸체를 포함하는 마이크로 팁의 형상에 대응하는 다수의 요홈을 형성하는 단계와,Forming a plurality of grooves corresponding to a shape of a micro tip including a rod-shaped contact protrusion and a plate-shaped body supporting the contact protrusion at a distal end of the second substrate; 상기 요홈이 형성된 제2기판에 전기도금용 씨드층으로 이용되는 제1도전층을 형성하는 단계와,Forming a first conductive layer used as a seed layer for electroplating on the second substrate on which the groove is formed; 상기 제1도전층을 이용하여 전기도금에 의해 상기 요홈과 제2기판의 상부면에 제2도전층을 전착하는 단계와,Electrodepositing a second conductive layer on the groove and the upper surface of the second substrate by electroplating using the first conductive layer; 상기 제2기판을 녹여서 제거함에 의해 상기 제1 및 제2 도전층으로 이루어진 마이크로 팁 스탬프를 얻는 단계로 구성되는 것을 특징으로 하는 마이크로 팁의 제조방법.And obtaining a micro tip stamp comprising the first and second conductive layers by melting and removing the second substrate. 제20항 또는 제25항에 있어서, 상기 다수의 요홈을 형성하는 단계는 26. The method of claim 20 or 25, wherein forming the plurality of grooves is 상기 접촉돌기에 대응하는 제1포토레지스트 식각 마스크를 제작하여 접촉돌기에 대응하는 패턴을 갖는 다수의 제1요홈을 건식 식각방법으로 기판을 접촉돌기 에 대응하는 제1깊이로 기판을 식각하는 단계와,Etching the substrate to a first depth corresponding to the contact protrusion by fabricating a first photoresist etching mask corresponding to the contact protrusion and dry etching a plurality of first grooves having a pattern corresponding to the contact protrusion; , 상기 다수의 제1요홈과 동심상으로 몸체에 대응하는 제2포토레지스트 식각 마스크를 제작하여 몸체에 대응하는 제2깊이로 기판을 식각하는 단계로 구성되는 것을 특징으로 하는 마이크로 팁의 제조방법.And manufacturing a second photoresist etching mask corresponding to the body concentrically with the plurality of first grooves, and etching the substrate to a second depth corresponding to the body. 제20항 또는 제21항에 있어서, 각각 제1 내지 제3 도전층으로 이루어진 분리된 다수의 마이크로 팁의 패턴은 인터포져의 몸체에 수직으로 형성된 다수의 수직연결배선의 패턴과 동일한 패턴으로 형성되는 것을 특징으로 하는 마이크로 팁의 제조방법.22. The method of claim 20 or 21, wherein each of the plurality of separate micro-tip pattern consisting of the first to third conductive layer is formed in the same pattern as the pattern of the plurality of vertical connection wiring formed perpendicular to the body of the interposer Method for producing a micro tip, characterized in that. 제27항에 있어서, 다수의 니들을 조립 가이드를 이용하여 상기 인터포져의 다수의 수직연결배선에 접촉시키고 상기 제1 및 제2 도전층이 분리된 기판의 제3도전층을 상기 니들의 타단부에 접촉시킨 후 열처리하는 단계와,28. The other end of the needle of claim 27, wherein the plurality of needles are in contact with the plurality of vertical connection wires of the interposer using an assembly guide, and the third conductive layer of the substrate having the first and second conductive layers separated therefrom. Heat treatment after contact with 상기 기판을 녹여서 제거함에 의해 다수의 마이크로 팁을 분리시키는 단계를 더 포함하는 것을 특징으로 하는 마이크로 팁의 제조방법.Separating the plurality of micro tips by melting and removing the substrate further comprises the method of manufacturing a micro tip.
KR1020070056664A 2007-06-11 2007-06-11 Method for manufacturing micro tips and needles and vertical probes for probe cards KR100908810B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070056664A KR100908810B1 (en) 2007-06-11 2007-06-11 Method for manufacturing micro tips and needles and vertical probes for probe cards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056664A KR100908810B1 (en) 2007-06-11 2007-06-11 Method for manufacturing micro tips and needles and vertical probes for probe cards

Publications (2)

Publication Number Publication Date
KR20080108726A KR20080108726A (en) 2008-12-16
KR100908810B1 true KR100908810B1 (en) 2009-07-21

Family

ID=40368293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056664A KR100908810B1 (en) 2007-06-11 2007-06-11 Method for manufacturing micro tips and needles and vertical probes for probe cards

Country Status (1)

Country Link
KR (1) KR100908810B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142627A (en) * 2021-04-15 2022-10-24 (주)위드멤스 Probe pin

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984876B1 (en) * 2008-05-08 2010-10-04 한국기계연구원 Vertical micro contact probe with variable stiffness
JP6737002B2 (en) * 2016-06-17 2020-08-05 オムロン株式会社 Probe pin
KR102030586B1 (en) * 2018-06-20 2019-10-10 주식회사 아이에스시 Test connector, manufacturing method of the test connector, and testing method of device-under-test using the test connector
KR102132232B1 (en) * 2019-05-10 2020-07-10 (주)루켄테크놀러지스 Probe pin, method for manufacturing the same and semiconductor inspection device comprising the same
KR102232788B1 (en) * 2019-12-17 2021-03-26 주식회사 오킨스전자 MEMS pin with integrated housing
KR102644534B1 (en) * 2023-10-30 2024-03-07 (주)새한마이크로텍 Contact Probe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029783A (en) * 1999-06-04 2001-04-16 스트리드 에릭 더블유. Membrane probing system
JP2004061265A (en) * 2002-07-29 2004-02-26 Sumitomo Electric Ind Ltd Minute component for electric contacts, and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029783A (en) * 1999-06-04 2001-04-16 스트리드 에릭 더블유. Membrane probing system
JP2004061265A (en) * 2002-07-29 2004-02-26 Sumitomo Electric Ind Ltd Minute component for electric contacts, and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142627A (en) * 2021-04-15 2022-10-24 (주)위드멤스 Probe pin
KR102538834B1 (en) 2021-04-15 2023-06-02 (주)위드멤스 Probe pin

Also Published As

Publication number Publication date
KR20080108726A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
KR100908810B1 (en) Method for manufacturing micro tips and needles and vertical probes for probe cards
KR100687027B1 (en) Structure and method for manufacturing probe and prob card
TWI338351B (en) Helical microelectronic contact and method for fabricating same
KR100880104B1 (en) Method for forming microelectronic spring structures on a substrate
TWI410648B (en) Apparatus and method of forming a contact element on a support substrate
KR100891066B1 (en) Microelectronic contact, method for fabricating microelectronic contact, semiconductor device and contact structure
TWI313752B (en)
US20060211234A1 (en) Re-assembly process for mems structures
US9194887B2 (en) Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same
KR20060021420A (en) Probe and manufacturing method thereof
CA2583218A1 (en) Interconnect assembly for a probe card
TW201304093A (en) Microsprings at least partially embedded in a laminate structure and methods for producing same
KR20080110037A (en) Vertical probe assembly for probe card and method for fabricating the same
WO2007021046A1 (en) Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method, and probe card comprising the needle
KR101544845B1 (en) Method for making of probe and one body type probe
US8917106B2 (en) Fine pitch microelectronic contact array and method of making same
KR100825266B1 (en) Micro probe structure
KR100876077B1 (en) Micro probe structure
CN103630712B (en) Blade-like microprobe structure and preparation method thereof
KR20030033206A (en) Probe micro-structure
JP5058032B2 (en) Contact probe manufacturing method
KR102469788B1 (en) Metal Product and Method for Manufacturing the Product
TW201500738A (en) Interconnect structure, manufacturing method and application thereof
KR100842395B1 (en) A manufacturing method of tip constituting probe card by using electroless plating
KR100823308B1 (en) Method for manufacturing probe card and probe card manufactured by the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee