KR100907895B1 - Semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing apparatus Download PDF

Info

Publication number
KR100907895B1
KR100907895B1 KR1020070138928A KR20070138928A KR100907895B1 KR 100907895 B1 KR100907895 B1 KR 100907895B1 KR 1020070138928 A KR1020070138928 A KR 1020070138928A KR 20070138928 A KR20070138928 A KR 20070138928A KR 100907895 B1 KR100907895 B1 KR 100907895B1
Authority
KR
South Korea
Prior art keywords
overlay
stage
shuttle
semiconductor device
monitoring
Prior art date
Application number
KR1020070138928A
Other languages
Korean (ko)
Other versions
KR20090070798A (en
Inventor
하보현
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070138928A priority Critical patent/KR100907895B1/en
Publication of KR20090070798A publication Critical patent/KR20090070798A/en
Application granted granted Critical
Publication of KR100907895B1 publication Critical patent/KR100907895B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages

Abstract

본 발명은 반도체 소자 제조 장치에 관한 것으로, 본 발명에 따른 반도체 소자 제조 장치의 일 예는, 반도체 소자 제조 장치에서 오버레이를 측정을 위하여 오버레이 스테이지를 구비하고, 상기 구비된 오버레이 스테이지에서는 다수의 막질별로 TIS값을 모니터링하여 보상함에 있어서, 상기 각 막질별로 오버레이 셔틀 키를 구비하되, 상기 각 막질별 오버레이 셔틀 키는 상기 오버레이 스테이지의 소정 위치에 서로 수직을 이루도록 각각 위치하여, 상기 오버레이 스테이지만으로 TIS값과 스테이지 정렬을 보상하는 것을 특징으로 하고, 다른 예는 반도체 소자 제조 장치에서 오버레이를 측정하기 위해 오버레이 스테이지를 구비하고, 상기 구비된 오버레이 스테이지에서는 다수의 막질별로 TIS값을 모니터링하여 보상함에 있어서, 상기 각 막질별 오버레이 셔틀 키를 구비하되, 상기 각 막질별 오버레이 셔틀 키 중 적어도 둘 이상의 오버레이 셔틀 키를 상기 오버레이 스테이지의 소정 위치에 서로 수직을 이루도록 각각 나란히 위치하여, 상기 오버레이 스테이지만으로 TIS값과 스테이지 정렬을 보상하는 것을 특징으로 한다.The present invention relates to a semiconductor device manufacturing apparatus, and an example of the semiconductor device manufacturing apparatus according to the present invention includes an overlay stage for measuring an overlay in the semiconductor device manufacturing apparatus, and the overlay stage includes a plurality of film quality In monitoring and compensating a TIS value, an overlay shuttle key is provided for each film quality, and the overlay shuttle keys for each film quality are positioned to be perpendicular to each other at a predetermined position of the overlay stage. Compensating the stage alignment, another example is provided with an overlay stage for measuring the overlay in the semiconductor device manufacturing apparatus, in the provided overlay stage by monitoring the TIS value for each of a plurality of films in the compensation Membrane Overlay Comprising a shuttle key, each of the at least two overlay shuttle keys of each of the film quality overlay shuttle keys are positioned side by side to be perpendicular to each other at a predetermined position of the overlay stage, to compensate for the TIS value and stage alignment only by the overlay stage It features.

따라서, 본 발명에 의하면, 오버레이 스테이지만으로 모니터링 및 오차 보상을 할 수 있으며, 스테이지 정렬 보상 또한 가능하다. 그리고 장비 작업자가 간편하게 작업할 수 있는 효과가 있다.Therefore, according to the present invention, the monitoring and error compensation can be performed only by the overlay stage, and the stage alignment compensation is also possible. And the equipment operator can work easily.

반도체, 오버레이, TIS, 셔틀 키, 모니터링 Semiconductor, Overlay, TIS, Shuttle Key, Monitoring

Description

반도체 소자 제조 장치{Apparatus for fabricating a semi-conductor}Apparatus for fabricating a semi-conductor

본 발명은 반도체 소자 제조 장치에 관한 것으로, 더욱 상세하게는 반도체 포토 공정의 오버레이(overlay) 검사장비에 관한 것이다.The present invention relates to an apparatus for manufacturing a semiconductor device, and more particularly, to an overlay inspection apparatus of a semiconductor photo process.

반도체 소자 제조 공정 중, 포토레지스트 패턴(photoresist pattern)을 구현하는 포토 공정에서는 노광 및 현상 작업을 마친 후에 이전 공정에서 형성된 레이어(layer)와 현재 공정에서 형성된 레이어(layer) 사이의 어긋난 정도를 측정하는 오버레이(overlay) 검사를 한다.In the semiconductor device fabrication process, a photoresist pattern is used to measure the degree of misalignment between the layer formed in the previous process and the layer formed in the current process after exposure and development. Do an overlay check.

도 1은 일반적인 오버레이 검사장비를 개략적으로 나타낸 측면도로서, 도 1에 도시된 바와 같이, 오버레이 검사장비는 웨이퍼가 고정되는 척(chuck)(10)과, 상기 척(10)의 상부에 설치되어 웨이퍼의 오버레이를 측정하는 전자 현미경 방식의 옵틱(Optic) 기구(20)를 구비한다. 한편, 상기 척(1)의 하부에는 척(10)을 회전시키는 마이크로(Micro) 스테이지(11) 및 마크로(Macro) 스테이지(12)가 설치되어 있다.FIG. 1 is a side view schematically showing a general overlay inspection apparatus. As shown in FIG. 1, the overlay inspection apparatus includes a chuck 10 to which a wafer is fixed and a wafer installed on an upper portion of the chuck 10. It is provided with an optical microscope (Optic) instrument 20 for measuring the overlay of the. On the other hand, a micro stage 11 and a macro stage 12 for rotating the chuck 10 are provided below the chuck 1.

이러한 오버레이 검사장비에서는 티아이에스(Tool Induced Shift; TIS)라는 팩터(factor)를 중요하게 관리한다.The overlay inspection equipment manages a factor called Tool Induced Shift (TIS).

상기 TIS는 옵틱 기구(20)의 중심축과 척(10)의 표면이 정확하게 수직을 이루지 못하게 됨으로써 발생하는 측정오차를 보정하기 위한 값을 의미하는 것으로서, 이는 오버레이 검사장비에서 일어날 수 있는 에러 요소를 최대한 줄여 측정 데이터의 신뢰도를 높이기 위한 것이다.The TIS refers to a value for correcting a measurement error caused by the central axis of the optical instrument 20 and the surface of the chuck 10 not being exactly perpendicular to each other. The goal is to reduce the reliability of the measurement data as much as possible.

도 2a 내지 2b는 종래 기술에 따른 오버레이 웨이퍼 스테이지에 대한 모식도를 도시한 것으로, 도 2a의 경우 웨이퍼가 언로딩(unloading) 상태이고, 도 2b의 경우 웨이퍼가 로딩(loading) 상태이다.2A to 2B illustrate a schematic diagram of an overlay wafer stage according to the prior art. In FIG. 2A, the wafer is in an unloading state, and in FIG. 2B, the wafer is in a loading state.

종래 오버레이 웨이퍼 스테이지(Overlay Wafer Stage)는 진공(Vacuum)을 이용한 일반적인 스테이지(Stage)로 구성되어 있으며, 모니터링 웨이퍼(Monitoring Wafer)를 통해 TIS를 측정하고 있다.The conventional overlay wafer stage (Overlay Wafer Stage) is composed of a general stage using a vacuum (Vacuum), and is measuring the TIS through a monitoring wafer (Monitoring Wafer).

이때, 웨이퍼의 상태에 따른 민감도와 반사도 고려하여 막질별 모니터링을 별도 실시하게 되는데, 대표적인 막질이 폴리(Poly), 산화막(Oxide), 메탈(Metal) 막질이다. 이러한 조건별 관리를 위해서는 웨이퍼도 별도로 제작하여야 하며, 웨이퍼 제작 및 신뢰도 확보가 중요한 관건이 된다.In this case, monitoring by film quality is performed separately in consideration of sensitivity and reflection according to the state of the wafer. Representative films include poly, oxide, and metal. In order to manage such conditions, wafers must be manufactured separately, and wafer fabrication and reliability are important.

상기 TIS 측정은 예를 들어, 도 1에서의 옵틱 기구(20)가 척(10)에 대하여 정확히 수직을 이루면, 척(10) 위에 고정된 웨이퍼를 옵틱 기구(20)로 정상 위치(0°위치)에서 측정한 결과와 180°회전시켜 측정한 결과가 부호만 틀리고 절대값은 같아야 한다.The TIS measurement, for example, is a normal position (0 ° position) of the wafer fixed on the chuck 10 with the optical instrument 20 when the optical instrument 20 in FIG. 1 is exactly perpendicular to the chuck 10. ) And the result measured by rotating it by 180 ° should be the only sign and the same absolute value.

그러나 실제로는 옵틱 기구(20)의 중심축이 척(10)에 대하여 수직을 이루지 못하고 미세한 각도로 기울어지는 경우가 많아 웨이퍼를 0°위치에서 측정한 결과 와 180°회전된 위치에서 측정한 절대값이 같지 않게 된다.However, in practice, the central axis of the optical device 20 is not perpendicular to the chuck 10 and is often inclined at a minute angle, so the wafer is measured at the 0 ° position and the absolute value measured at the 180 ° rotated position. This will not be the same.

상술한 바와 같이, 오버레이 장비는 기본적으로 TIS를 가지고 있다. 상기 TIS는 오버레이 측정 잡 파일(job file)에 보상하거나 모니터링함으로써 지속적으로 관리하여야 한다.As mentioned above, the overlay equipment basically has a TIS. The TIS should be managed continuously by compensating or monitoring an overlay measurement job file.

이때, 관리하는 방법으로 모니터링 웨이퍼로 관리하는 방법 및 실제 런(run)에서 보상하는 방법이 일반적이다.In this case, a method of managing by a monitoring wafer and a method of compensating in an actual run are common.

그러나 상기 모니터링 웨이퍼 제작의 문제 및 신뢰도에 대한 의구심이 여전히 존재하고, 실제 웨이퍼 사용시의 번거로움 등의 문제점이 있다.However, there are still doubts about the problem and reliability of the production of the monitoring wafer, and there are problems such as the inconvenience of using the actual wafer.

상기와 같은 문제점을 해결하기 위하여, 본 발명에서는 반도체 포토 공정의 오버레이(overlay) 검사장비 자체적으로 TIS 모니터링이 가능하도록 하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to enable the TIS monitoring itself by the overlay inspection equipment of the semiconductor photo process.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조 장치의 일 예는, 반도체 소자 제조 장치에서 오버레이(overlay)를 측정을 위하여 오버레이 스테이지(overlay stage)를 구비하고, 상기 구비된 오버레이 스테이지에서는 다수의 막질별로 TIS(Tool Induced Shift)값을 모니터링(monitering)하여 보상함에 있어서, 상기 각 막질별로 오버레이 셔틀 키(overlay shuttle key)를 구비하되, 상기 각 막질별 오버레이 셔틀 키는 상기 오버레이 스테이지의 소정 위치에 서로 수직을 이루도록 각각 위치하여, 상기 오버레이 스테이지만으로 TIS값과 스테이지 정렬을 보상하는 것을 특징으로 한다.An example of a semiconductor device manufacturing apparatus according to the present invention for achieving the above object is provided with an overlay stage for measuring the overlay (overlay) in the semiconductor device manufacturing apparatus, in the provided overlay stage In monitoring and compensating TIS (Tool Induced Shift) values for a plurality of films, an overlay shuttle key is provided for each film, and the overlay shuttle keys for each film are defined in the overlay stage. Each of them is positioned perpendicular to each other in a position to compensate for the TIS value and the stage alignment using only the overlay stage.

이때, 상기 소정 위치는 상기 오버레이 스테이지의 가장자리일 수 있다.In this case, the predetermined position may be an edge of the overlay stage.

그리고 상기 각 막질별 오버레이 셔틀 키 중 적어도 둘 이상의 오버레이 셔틀 키를 상기 오버레이 스테이지의 소정 위치에 서로 수직을 이루도록 각각 나란히 위치시킬 수 있다.At least two overlay shuttle keys of the overlay shuttle keys for each film may be positioned in parallel to each other at a predetermined position of the overlay stage.

상술한 본 발명에 따른 반도체 소자 제조 장치에 따르면,According to the semiconductor device manufacturing apparatus according to the present invention described above,

첫째, 오버레이 스테이지만으로 모니터링 및 오차 보상이 가능한 효과가 있다.First, there is an effect that can be monitored and error compensation only by the overlay stage.

둘째, 스테이지 정렬 보상이 가능한 효과가 있다.Second, stage alignment compensation is possible.

셋째, 장비 작업자가 간편하게 작업할 수 있는 효과가 있다.Third, there is an effect that the equipment worker can work easily.

이하 상기와 같은 목적을 달성하기 위한 본 발명의 구체적인 실시 예를 첨부된 도면을 참조하여 상세하게 설명하면, 다음과 같다.Hereinafter, specific embodiments of the present invention for achieving the above object will be described in detail with reference to the accompanying drawings.

본 발명은 반도체 소자 제조 장치에 관한 것으로, 특히 반도체 포토 공정의 오버레이(overlay) 검사 장비에서 자체적으로 TIS 모니터링(monitoring)이 가능하도록 한 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for manufacturing a semiconductor device, and in particular, enables TIS monitoring by itself in an overlay inspection apparatus of a semiconductor photo process.

상기 반도체 포토 공정의 오버레이 검사 장비에서의 측정 장비의 신뢰도는 공정의 집적화와 함께 매우 중요하다. 따라서, 오버레이 검사 장비의 오차인 TIS 값이 가지는 의미 역시 중요하다.The reliability of the measuring equipment in the overlay inspection equipment of the semiconductor photo process is very important with the integration of the process. Therefore, the meaning of the TIS value, which is an error of the overlay inspection equipment, is also important.

그러므로, 오버레이 장비에서의 주기적인 모니터링은 필수적이며, 방법의 간편화와 정확성은 활용도와도 직결될 수 있다.Therefore, periodic monitoring in the overlay equipment is essential, and the simplicity and accuracy of the method can be directly linked to the utilization.

이에 따라, 본 발명에서는 상술한 바와 같이, 오버레이 스테이지(overlay stage)만으로 모니터링 및 TIS 오차 보상이 가능하도록 하기 위하여 다음과 같이 한다.Accordingly, in the present invention, as described above, in order to enable monitoring and TIS error compensation using only an overlay stage, the following is performed.

도 3은 본 발명에 따라 구성한 오버레이 웨이퍼 스테이지 모식도의 일 예를 도시한 것이다.3 shows an example of an overlay wafer stage schematic diagram constructed in accordance with the present invention.

본 발명에서는 첨부된 도 3에 도시된 바와 같이 오버레이 웨이퍼 스테이지에 오버레이 셔틀 키(overlay shuttle key)를 삽입하는 것을 특징으로 한다.According to the present invention, an overlay shuttle key is inserted into the overlay wafer stage as illustrated in FIG. 3.

상기 오버레이 웨이퍼 스테이지는 진공(vacuum)을 이용한 스테이지(Stage)로 구성되어 모니터링 웨이퍼(monitoring wafer)를 통해 TIS를 측정한다.The overlay wafer stage is composed of a stage using a vacuum to measure the TIS through a monitoring wafer.

이때, 로딩(loading)되는 웨이퍼의 상태에 따른 민감도와 반사도 고려하여 막질별 모니터링을 별도 실시한다. 여기에서, 대표적인 막질로는, 폴리(Poly), 산화막(Oxide)과 메탈(Metal) 막질이 있다.At this time, the film quality monitoring is separately performed in consideration of sensitivity and reflection according to the state of the loaded wafer. Here, the typical film quality includes poly, oxide and metal film.

본 발명에서는 상기 오버레이 셔틀 키를 상기 막질별로 삽입하는 것을 특징으로 한다.In the present invention, the overlay shuttle key is characterized in that for inserting the film quality.

상기 막질별로 삽입되는 오버레이 셔틀 키는, 첨부된 도 3의 외곽에 도시된 바와 같이, 웨이퍼에 직접 밀착하는 부분이 아니라 예를 들어, 스테이지 바깥쪽 가장 자리에 삽입될 수 있다.The overlay shuttle keys inserted for each of the films may be inserted in, for example, edges outside the stage, rather than directly contacting the wafer, as shown in the outer portion of FIG. 3.

즉, 스테이지 가장자리의 메탈(metal) 막질과 삽입된 오버레이 셔틀 키(10), 폴리(poly) 막질과 오버레이 셔틀 키(20), 산화막(oxide) 막질과 셔틀 키(40)의 일 예를 도시한 것이다.That is, an example of the metal film quality and the overlay shuttle key 10 inserted into the stage edge, the poly film quality and the overlay shuttle key 20, the oxide film quality and the shuttle key 40 are illustrated. will be.

또한, 상기 삽입되는 오버레이 셔틀 키는 예를 들어, 90° 즉, 직각 모양으로 삽입할 수 있다. 이는 오버레이 웨이퍼 스테이지 상에서 측정시 막질별 TIS 값 및 스테이지 정렬(stage align)을 동시에 보상하기 위함이다.In addition, the inserted overlay shuttle key may be inserted, for example, at a 90 ° or right angle shape. This is to simultaneously compensate for the TIS value and stage alignment for each film quality when measured on the overlay wafer stage.

도 4는 본 발명에 따라 구성한 오버레이 웨이퍼 스테이지 모식도의 다른 예를 도시한 것이다.4 shows another example of an overlay wafer stage schematic diagram constructed in accordance with the present invention.

도 4에서는 상술한 도 3을 응용한 다른 실시 예로서, 스테이지 내에서 측정 포인트를 증가시켜 측정 데이터의 신뢰도를 높이기 위한 일 예이다.In FIG. 4, according to another embodiment of applying the above-described FIG. 3, an example for increasing reliability of measurement data by increasing measurement points in a stage is illustrated.

상술한 바와 같이, 본 발명에서는 오버레이 웨이퍼 스테이지 상에 오버레이 셔틀 키를 삽입한다.As described above, in the present invention, the overlay shuttle key is inserted onto the overlay wafer stage.

상기 셔틀 키는 초기값에 대한 정보를 알고 있으므로, 수시로 장비를 모니터링하여 TIS 값의 이상 유무를 판정할 수 있다. 또한, 정렬 보정이 가능해진다.Since the shuttle key knows the information on the initial value, it is possible to monitor the equipment from time to time to determine the abnormality of the TIS value. In addition, alignment correction becomes possible.

그리고 상기와 같이 오버레이 셔틀 키를 삽입함으로써 웨이퍼 없이 TIS 값 측정 및 보정이 가능해져 별도의 웨이퍼 제작이 필요 없게 되고, 웨이퍼 제작 및 신뢰도를 확보할 수 있게 된다. 또한, 인터페이스(Interface) 상에 버튼(button)을 구현하면, 작업자가 훨씬 간편하게 작업을 할 수도 있을 것이다.And by inserting the overlay shuttle key as described above it is possible to measure and correct the TIS value without the wafer to eliminate the need for a separate wafer production, it is possible to ensure the wafer production and reliability. In addition, implementing a button on the interface (interface), the operator will be able to work much easier.

또한, 그에 따른 시간 및 방법적으로 효율을 높일 수 있게 될 것이다.In addition, it will be possible to increase the efficiency according to the time and method accordingly.

이상에서는 본 발명의 기술 사상을 설명함에 있어서, 특정 실시 예를 첨부된 도면과 함께 도시하고 설명하였다. 다만, 본 발명은 상술한 실시 예에 한정되는 것은 아니며, 본 발명의 기술 사상을 벗어나지 않는 범위 즉, 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 수정 및 변경을 가능하다.In the above description of the technical idea of the present invention, specific embodiments have been shown and described with reference to the accompanying drawings. However, the present invention is not limited to the above-described embodiments, and various modifications and changes may be made by those skilled in the art without departing from the spirit of the present invention, that is, the technical field to which the present invention belongs.

도 1은 일반적인 오버레이 검사장비를 개략적으로 나타낸 측면도1 is a side view schematically showing a general overlay inspection equipment

도 2a 내지 2b는 종래 기술에 따른 오버레이 웨이퍼 스테이지에 대한 모식도를 도시한 것2A-2B show schematic diagrams of an overlay wafer stage according to the prior art;

도 3은 본 발명에 따라 구성한 오버레이 웨이퍼 스테이지 모식도의 일 예를 도시한 것3 shows an example of an overlay wafer stage schematic diagram constructed in accordance with the present invention.

도 4는 본 발명에 따라 구성한 오버레이 웨이퍼 스테이지 모식도의 다른 예를 도시한 것4 shows another example of an overlay wafer stage schematic diagram constructed in accordance with the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10,40; 메탈 막질과 오버레이 키10,40; Metal film and overlay keys

20,50; 폴리 막질과 오버레이 키20,50; Poly film and overlay key

30,60; 옥사이드 막질과 오버레이 키30,60; Oxide film and overlay key

Claims (4)

반도체 소자 제조 장치에서 오버레이를 측정을 위하여 오버레이 스테이지를 구비하고, 상기 구비된 오버레이 스테이지에서는 다수의 막질별로 TIS값을 모니터링하여 보상함에 있어서,In the semiconductor device manufacturing apparatus includes an overlay stage for measuring the overlay, in the provided overlay stage in monitoring and compensating TIS value for each of a plurality of films, 상기 각 막질별로 오버레이 셔틀 키를 구비하되, 상기 각 막질별 오버레이 셔틀 키는 상기 오버레이 스테이지의 소정 위치에 서로 수직을 이루도록 각각 위치하여, 상기 오버레이 스테이지만으로 TIS값과 스테이지 정렬을 보상하는 것을 특징으로 하는 반도체 소자 제조 장치.An overlay shuttle key is provided for each film quality, and the overlay shuttle keys for each film quality are positioned to be perpendicular to each other at a predetermined position of the overlay stage, thereby compensating TIS values and stage alignment using only the overlay stage. Semiconductor device manufacturing apparatus. 제 1항에 있어서,The method of claim 1, 상기 소정 위치는 상기 오버레이 스테이지의 가장자리인 것을 특징으로 하는 반도체 소자 제조 장치.And the predetermined position is an edge of the overlay stage. 제 1항에 있어서,The method of claim 1, 상기 각 막질별 오버레이 셔틀 키 중 적어도 둘 이상의 오버레이 셔틀 키를 상기 오버레이 스테이지의 소정 위치에 서로 수직을 이루도록 각각 나란히 위치시키는 것을 특징으로 하는 반도체 소자 제조 장치.And at least two or more overlay shuttle keys of the overlay shuttle keys for each of the film layers are positioned side by side to be perpendicular to each other at a predetermined position of the overlay stage. 제 3항에 있어서,The method of claim 3, wherein 상기 소정 위치는 상기 오버레이 스테이지의 가장자리인 것을 특징으로 하는 반도체 소자 제조 장치.And the predetermined position is an edge of the overlay stage.
KR1020070138928A 2007-12-27 2007-12-27 Semiconductor device manufacturing apparatus KR100907895B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138928A KR100907895B1 (en) 2007-12-27 2007-12-27 Semiconductor device manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138928A KR100907895B1 (en) 2007-12-27 2007-12-27 Semiconductor device manufacturing apparatus

Publications (2)

Publication Number Publication Date
KR20090070798A KR20090070798A (en) 2009-07-01
KR100907895B1 true KR100907895B1 (en) 2009-07-15

Family

ID=41322297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138928A KR100907895B1 (en) 2007-12-27 2007-12-27 Semiconductor device manufacturing apparatus

Country Status (1)

Country Link
KR (1) KR100907895B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1089921A (en) 1996-09-13 1998-04-10 Mitsubishi Electric Corp Method for correcting error of alignment measurement and production of semiconductor device
JP2004119455A (en) * 2002-09-24 2004-04-15 Canon Inc Position detecting method, position detecting device, exposure method, and aligner
KR20060084922A (en) * 2005-01-21 2006-07-26 삼성전자주식회사 Method of correcting a overlay measurement apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1089921A (en) 1996-09-13 1998-04-10 Mitsubishi Electric Corp Method for correcting error of alignment measurement and production of semiconductor device
JP2004119455A (en) * 2002-09-24 2004-04-15 Canon Inc Position detecting method, position detecting device, exposure method, and aligner
KR20060084922A (en) * 2005-01-21 2006-07-26 삼성전자주식회사 Method of correcting a overlay measurement apparatus

Also Published As

Publication number Publication date
KR20090070798A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
EP0466335B1 (en) Process of manufacturing semiconductor devices
KR20080096520A (en) Superposition management method and apparatus, processing apparatus, measurement apparatus and exposure apparatus, device fabrication system and device fabrication method, and program, and information recording medium
US11639901B2 (en) Test structure design for metrology measurements in patterned samples
KR100257167B1 (en) Method of manufacturing semiconductor device
US7483156B2 (en) Method for measuring overlay and overlay mark used therefor
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
KR100907895B1 (en) Semiconductor device manufacturing apparatus
JP3672884B2 (en) Pattern inspection method, pattern inspection apparatus, and mask manufacturing method
JP2003173966A (en) Method for measuring alignment of photolithographic step
KR100391158B1 (en) in-line system having function for measuring overlay accuracy and method for measuring same
KR100589850B1 (en) Method for amending error of overlay inspection device
KR100510592B1 (en) Method for improving tool induced shift in overlay device
KR100280536B1 (en) Overlay inspection method of semiconductor photo process
KR20100066820A (en) Method for defect detecting mask of surface treatment for each other different level
US20130029434A1 (en) Method of fabricating semiconductor device including calibrating process conditions and configurations by monitoring processes
KR100621622B1 (en) Wafer transaction method
CN105759563B (en) Photomask and method for detecting photomask or wafer contamination
KR100857996B1 (en) Apparatus for prealigning reticle in exposure equipment
KR20070005813A (en) Wafer aligner and alignment method
KR100577556B1 (en) method for matching exposing equipment for semiconductor manufaction
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope
KR20070095034A (en) Method for inspecting overlay
KR100192171B1 (en) Overlay verniers of semiconductor devices and method of manufacturing and testing the same
JPH10335210A (en) Semiconductor device and manufacture thereof
KR100263324B1 (en) Check method for an overlay stitching

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee