KR100906308B1 - 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법 - Google Patents

미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법 Download PDF

Info

Publication number
KR100906308B1
KR100906308B1 KR1020070107125A KR20070107125A KR100906308B1 KR 100906308 B1 KR100906308 B1 KR 100906308B1 KR 1020070107125 A KR1020070107125 A KR 1020070107125A KR 20070107125 A KR20070107125 A KR 20070107125A KR 100906308 B1 KR100906308 B1 KR 100906308B1
Authority
KR
South Korea
Prior art keywords
polyimide
flexible conductive
polyimide substrate
manufacturing
sodium
Prior art date
Application number
KR1020070107125A
Other languages
English (en)
Other versions
KR20090041556A (ko
Inventor
임준형
주진호
정승부
황수민
이창민
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070107125A priority Critical patent/KR100906308B1/ko
Publication of KR20090041556A publication Critical patent/KR20090041556A/ko
Application granted granted Critical
Publication of KR100906308B1 publication Critical patent/KR100906308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 선택적 도금법을 이용하여 기존 FCCL의 화학적 에칭법의 정밀도 제어에 있어서의 단점을 보완하여 공정이 단순하고, 미세 패턴을 갖는 고부가가치의 연성 전도성 폴리이미드 기판을 제조하는 방법에 관한 것이다. 보다 상세하게는, 연성 회로 기판의 원재료인 FCCL의 제조 후 미세 pitch와 복잡한 패터닝 공정을 무전해 도금 및 전해 도금 공정 이전에 애디티브(additive) 방식으로 구현하는 공정에 관한 것이다. 이를 위해 폴리이미드 기판 위에 감광필름을 압착한 후 구현하고자 하는 회로 형태를 포토리소그래피 공정을 이용하여 형성시키고 폴리이미드의 표면개질을 통해 무전해 도금으로 금속 시드층(seed layer)을 형성시킨다. 그 후 무전해 도금 되지 않은 부분의 감광필름을 제거한 후 일정 두께 이상의 구리층을 형성시키기 위하여 전해 도금 공정을 수행한다. 본 발명에 따른 연성 전도성 폴리이미드 기판의 제조 방법은 공정이 단순하며, 미세 패턴의 형성이 가능한 장점을 지닌다.
전도성 폴리이미드 기판, 노광 공정, 미세 배선, 무전해 도금, 전해 도금

Description

미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의 제조방법{Flexible conductive polyimide substrate with fine wiring and method for manufacturing the same}
본 발명은 전자 회로 구성에 응용되는 연성 전도성 폴리이미드 기판 및 이의 제조방법에 관한 것이다. 보다 상세하게는 표면 개질을 통한 구리 무전해도금법과 전해도금법을 이용하는 연성 인쇄회로기판(Flexible Printed Circuit Board)를 제조하는 공정에 있어 포토리소그래피(photo-lithography: FPCB) 공정을 이용하여 선택적으로 회로를 구현하여 구리 배선을 형성하는 방법에 관한 것이다.
본 발명은 연성 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법에 관한 것이다. 전도성 금속 도금 폴리이미드 기판은 연성 인쇄 회로 기판(FPCB)의 핵심 재료로서 사용되며, 기판재인 연성 동박 적층 필름(Flexible copper clad laminate: FCCL)에 구현하고자 하는 회로의 배선을 음각방식으로 노광하고 화학적 에칭을 통해 최종 회로기판을 제조하는 방식이 주로 사용된다.
일반적으로 FPCB에서 절연 필름층으로는 폴리에스테르, 폴리이미드, 액정 폴리머, 불소 수지 필름 등이 사용되나, 내열성, 치수 안정성 및 납땜성이 우수한 폴 리이미드 필름이 선호된다. 또한, 전도성 금속으로서 사용되는 금속 재료로서는 전기 저항이 낮으면서 전도도가 우수한 금, 구리 등이 사용되나, 가격면에서 유리한 구리가 주로 사용된다.
한편, FCCL 은 폴리이미드막층 및 구리 박막층으로 이루어지는데, 폴리이미드막층과 전도성 금속층의 적층 방법의 관점에서, 폴리이미드막층, 접착층 및 전도성 금속층으로 구성되는 3층 구조의 FCCL, 및 폴리이미드막층 및 전도성 금속층으로 구성되는 2층 구조의 FCCL등 크게 두 가지로 구별될 수 있다. 3층 구조의 FCCL은 폴리이미드 필름과 동박을 접착시키는 접착 공정이 핵심기술이며 2층 구조의 FCCL은 캐스팅(casting)방법, 증착(sputtering)방법, 적층(laminating)방법 등을 사용하여 제조된다. 그러나 물성적인 측면에서 3층 FCCL은 회로 완성 후의 미세 패턴 형성의 어려움, 굴곡성의 문제 등을 포함 할 뿐만 아니라, 사용되는 접착제의 낮은 내열성으로 인해 납땜과 같은 고온 절차에서 사용될 수 없는 문제점이 있다. 반면에 2층 구조의 FCCL은 내열성, 굴곡성, 치수 안정성, 흡습성에 있어 우수하여 고부가가치의 기판으로서 선호되고 있다. 특히 최근의 FCCL은 전자 기기의 소형화와 고기능화에 따라 PCB간의 접속이 증가하게 되고 이에 따라 단면 및 양면에서 다층으로 기술의 발전이 이루어져 빌드업(build-up)방식의 FPCB가 개발되어 양산되고 있는 실정이다. 특히 이러한 공정 개발에 맞추어 완제품의 다기능화, 박형화가 진행되며 FPCB의 회로 배선도 빠르게 미세 패턴화되고 있으며 제품의 회로 폭이 50 ㎛대 이하로 가공하는 기술이 개발되고 있다.
종래의 기술은 크게 3가지 방식으로 분류되는데 캐스팅(casting)방법, 증착 /도금(sputtering/plating)방법, 적층(laminating)방법으로 구분할 수 있다.
캐스팅(casting)방법은 압연 동박에 용해시킨 폴리이미드를 얇게 코팅하여 제조하는 방식이며 경제적인 제조법으로 초기 FCCL 제조에서 주도적으로 생산된 방식이지만 폴리이미드와 동박과의 접착 강도가 낮고 열충격에 취약한 단점을 가지고 있다.
적층방법은 압연된 동박에 폴리이미드를 에폭시계 접착제를 이용하여 제조하는 방식으로 현재 FCCL 시장에서 가장 큰 부분을 차지하고 있다. 그러나 적층방법으로 제조된 FCCL의 경우, 동박, 접착제, 폴리이미드 필름의 3층 구조로서 이종의 재료가 접착된 방식으로 두께를 얇게 하는데 한계가 있으며 접착 강도가 접착제에 큰 영향을 받는 등의 단점이 존재한다. 이러한 단점은 현재 경박 단소화와 3차원(3dimension)의 회로 구성 적용에 제한을 주게 되어 회로 설계에 있어 한계로 작용한다.
이러한 문제점을 개선시키는 방법으로 폴리이미드에 전도성 시드층(seed layer)을 물리, 화학적 방법으로 증착하고 경제성이 뛰어난 전기 도금 공정으로 동박을 형성시키는 증착/도금(sputtering/plating)방법이 활발히 연구되고 있다. 하지만 장치 설비비가 고가이며 균일성 및 재현성이 떨어지는 단점을 보이고 있다. 이러한 단점들을 갖는 기존의 FCCL 공정 기술을 대체하기 위해 진공 증착, 무전해도금 및 전해도금법을 이용하여 FCCL을 제조하는 공정 기술이 제안되었다.
대한민국 공개 특허 제 10-2004-0044379호는 기존의 FCCL 제조법에서 사용되는 고분자계 접착제를 사용하지 않고 폴리이미드층에 직접 금속층을 증착하여 하부 금속층을 제조하고, 전해도금을 통하여 전도성막을 제조하는 방법을 제시한다. 그러나 하부 금속층이 몰리브덴-니켈층으로 국한하였으며, 제조방법 또한 진공 증착법으로 제한되는 단점을 갖는다.
대한민국 공개 특허 제 10-2006-0077798호에서는 무전해 도금기술을 이용하여 FCCL을 제조하는 방법에 대해 제시하고 있다. 제시된 방법은 폴리이미드의 표면 개질과 무전해도금 공정을 통해 금속 시드층(seed layer)을 제조하고 전해도금 공정을 이용하여 2층 FCCL을 제조하는 방법을 제안하였다. 그러나 실제 최종 회로 구성을 위해서는 제조한 FCCL에 감광막을 압착한 후, 노광(exposure) 공정과 현상(development) 공정을 통해 구현하고자 하는 회로의 형태를 선택적으로 음각형태로 노출시키고 노출된 표면의 구리막을 화학 에칭 공정을 통해 최종 회로가 형성된 FPCB를 제조하는 공정이 필요하다.
도 1 및 도 2는 기존 공정의 무전해, 전해 도금법을 이용한 FCCL의 제작 흐름도 및 모식도이다. 도 2의 (b)와 같은 폴리이미드(10)의 표면 개질(10') 공정을 거쳐, 도 2의 (c)의 무전해도금 공정을 이용하여 전도성 금속 시드층(12)을 형성시킨다. 또한 도2의 (d)에서와 같은 전해도금 공정을 이용하여 최종 FCCL을 제조한다. 제조된 FCCL은 최종 회로 구성을 위해서 도2의 (e)에서 도시된 바와 같이 감광필름을 압착하고, 노광 및 현상 공정을 통해 도 2의 (f)외 같이 선택적으로 감광막을 제거한다. 도 2의 (g)와 같은 전해도금을 통해 형성된 구리층(16)의 화학적 에칭을 통해 노출된 부분의 구리층(16)을 제거하게 되고, 잔존하는 감광필름(14)을 제거하고 세척하여 도 2의 (h)와 같은 최종 FPCB를 제조하게 된다.
앞서 설명한 바와 같이 기존의 방식은 공정 단계가 복잡하며 화학적 에칭을 통한 구리층의 회로를 구성하므로 화학적 에칭법의 한계로 지적되는 에칭 속도 제어의 어려움과 개구부의 벽면의 요철이 발생할 수 있으며 또한 에칭 깊이나 정밀도의 제어가 어려운 단점을 가지고 있다.
본 발명은 상기의 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 미세 패턴을 가지는 고부가가치의 연성 전도성 폴리이미드 기판을 제조하는 방법을 제공하는 데에 있다.
또한, 본 발명의 다른 목적은 제조 공정을 단순화하여 경제성이 우수한 연성 전도성 폴리이미드 기판을 제조하는 방법을 제공하는 데에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에서는 미세 피치(pitch)와 복잡한 패터닝 공정을 무전해도금 및 전해도금 공정 이전에 애디티브(additive) 방식으로 구현하는 방법을 제공한다.
일구체예에서, 본 발명은 (a) 폴리이미드에 감광필름을 접착하는 단계; (b) 포토리소그래피 공정을 이용하여 감광필름을 노광 및 현상하여 구현하고자 하는 회로로 패터닝하는 단계; (c) 패터닝한 폴리이미드를 선택적으로 표면 개질하는 단계; (d) 표면 개질된 폴리이미드에 무전해도금을 이용하여 금속 시드층을 형성하는 단계; (e) 형성된 금속 시드층에 전해도금을 이용하여 구리층을 형성시키는 단계; (f) 감광필름을 제거하는 단계; 및 (g) 상기 (a)에서 (f)단계를 통해 제조된 연성 전도성 폴리이미드 기판을 세척하는 단계를 포함하는 연성 전도성 폴리이미드 기판을 제조하는 방법을 제공한다.
여기서, 폴리이미드는 이미드 링을 포함하는 화합물이며, 감광필름은 폴리이미드 단면 또는 양면으로 접착할 수 있고, 금속 시드층은 구리를 포함하는 금속이며, 무전해 도금 공정을 통해 금속 시드층이 0.2 ~ 0.5 ㎛범위로 형성되도록, 전해도금 공정을 통해 구리층이 10 ~ 50 ㎛ 범위로 형성되도록 한다. 또한 상기 (f)단계의 공정은 (e)단계와 순서를 달리할 수 있다.
본 발명의 연성 전도성 폴리이미드 기판의 제조 방법에 따르면 상용화된 연성 전도성 폴리이미드 기판뿐만 아니라 MEMS(Micro Electro Mechanical Systems)에 적용될 수 있는 부품을 제작하는 것도 가능하다. 게다가 기존의 단순 형태가 아닌 복잡한 형태로의 제작이 가능하여 고부가가치의 FPCB의 생산이 가능하다.
또한, 기존의 연성 전도성 폴리이미드 기판의 제조 공정을 단순화하여 생산 비용 절감의 효과가 있다.
본 발명은 포토리소그래피공정(photo-lithography)을 이용하여 구현하고자 하는 회로의 형태에 따라 기판을 패터닝하는 단계, 패터닝된 폴리이미드 기판의 표면을 선택적으로 개질하는 단계, 표면개질된 폴리이미드 기판 상부에 무전해 도금을 하여 금속 시드층(seed layer)을 형성시키는 단계 및 전해도금으로 수십 ㎛의 구리층을 형성시키는 FPCB의 제작법을 제공한다. 특히 포토리소그래피 공정과 폴리이미드의 표면을 선택적으로 개질하는 단계에서 미세 피치(pitch)구현을 위해 필름 형태나 액상 형태의 감광막을 도포하는 단계와 포토리소그래피 공정을 이용하여 음각형태로 노출된 폴리이미드 표면의 표면개질을 통해 선택적 도금 공정을 수행하는 단계를 포함한다. 또한 양면 FPCB제조나 다층 FPCB제조에서 표면 개질을 통한 무전해 도금 공정을 사용하여 선택적인 내층의 회로 구현을 가능하게 하는 공정을 포함한다.
폴리이미드는 화학적 구조에서 이미드 링(imide ring)을 포함한 화합물을 칭하며 두께는 제한되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3 및 도 4는 노광 공정, 무전해 도금 및 전해도금법을 이용한 FPCB의 제작 흐름도 및 모식도이다. 또한, 도 5 및 도 6는 도 3 및 도 4의 공정에서 감광필름(14) 제거 순서만을 달리한 FPCB의 제작 흐름도 및 모식도이다. 도 4 및 도 6의 (a)단계에서 보는 바와 같이, 폴리이미드(10) 위에 형성시키고자 하는 도금층보다 두꺼운 감광필름(14)을 물이나 유제를 통해 접착한다. 이때 사용하는 감광필름(14)은 양성 또는 음성 감광막의 사용이 가능하며 일반적으로 상용화된 감광필름(14)의 사용이 가능하다. 이때 35 ~ 150 ㎛의 두께의 감광필름(14)을 사용하며 폴리이미드(10)의 앞면과 뒷면에 부착하여 양면 FPCB 제작이 가능하도록 한다.
도 4 및 도 6의 (b)단계에 해당하는, 패터닝 공정은 포토리소그래피 공정을 사용한다. 구현하고자 하는 회로형태에 따라 광마스크를 감광필름(14)위에 배열한 후 일정량의 에너지를 사용하여 조광한다. 이때, 패터닝은 앞면과 뒷면이 모두 가능하며, 서로 다른 형태도 가능하다. 이는 사용하고자 하는 소자의 접합 기판의 형태에 기인하여 제조가능하다. 도 4 및 도 6의 (d)에 도시된 바와 같이, 감광필름(14)의 포토리소그래피 공정이 완료된 후 표면 개질(10')을 통해 금속 시드층(12)을 형성시키고, 전해도금을 행하여 구리층(16)을 형성시킨후 감광필름을 제거하거나(도 4), 감광필름(14)을 제거한 후에 전해 도금을 행하여 구리층(16)을 형성하는 것이 가능하다(도 6).
삭제
폴리이미드의 표면 개질을 위해서는 탈지 공정, 산성 에칭 공정, 중화 공정, 에칭 공정, 커플링 공정, 촉매 부가 공정 등을 포함하는 것이 바람직하다. 촉매 부가 공정 이외에서는 2단 수세를 하는 것이 바람직하다.
탈지 공정의 목적은 폴리이미드의 표면을 조정하며 잔존하는 유기물을 제거하며 후 공정에서 촉매의 균일한 흡착을 촉진시키는 극성을 부여하기 위해서이다. 탈지 공정은 수산화나트륨(sodium hydroxide), 나트륨 실리케이트 니트릴로트리아세트산 트리나트륨(sodium silicate nitrilotriacetic acid trisodium), 설파민산 니켈(nickel sulfamate), 3-나트륨 트리니트로 트리아세톤(3-sodium trinitro triacetone), 라우릴트리메틸암모늄 클로라이드(lauryltrimethylammonium chloride), 트리에탄올 아민(triethaol amine), 2-아미노에탄올(2-aminoethanol), 폴리옥시에틸렌 알킬 에테르(polyoxyethylene alkyl ether), 설파민산 구리 오수화물(copper sulfamate pentahydrate), 증류수 등의 혼합액을 사용하는 것이 바람직하다. 용액의 허용 농도는 30 ~ 120 ml/L의 범위이며 용액의 온도는 40 ~ 70 ℃ 범위이다. 공정시간은 3 ~ 20분의 범위에서 수행하는 것이 바람직하다.
산성 에칭 공정은 탈지 공정에서 잔존하는 성분의 중화와 폴리이미드에서 이미드 링을 개열하여 아미드(amide)기와 카르복실(carboxyl)기로 분리하기 위한 공정으로서 황산과 과황산 나트륨, 과황산 소다, 증류수 등의 혼합액을 사용하는 것이 바람직하다. 용액의 허용 농도는 50 ~ 150 ml/L 범위이며 용액의 온도는 20 ~ 50 ℃의 범위, 공정 시간은 30초 ~ 10분 범위에서 수행하는 것이 바람직하다.
커플링 공정은 개열된 이미드 링에 이온을 결합시켜 폴리이미드에 극성을 부여하는 공정으로서 황산(sulfuric acid), 염화암모늄(ammonium chloride), 염화나트륨(sodium chloride), 황산수소나트륨(sodium bisulfate), 증류수 등의 혼합 용액을 사용하는 것이 바람직하다. 용액의 허용 농도는 40 ~ 60 ml/L의 범위이며 용액의 농도는 20 ~ 30 ℃의 범위, 공정 시간은 30초 ~ 5분의 범위에서 수행하는 것이 바람직하다.
폴리이미드 표면 개질의 최후 공정으로 촉매 부가 공정은 납-주석(Pd-Sn) 콜로이드를 이미드 링에 부착시키는 공정으로서 흡착성이 우수하여야하며 동시에 부착된 주석(Sn)을 제거하여 납(Pd)을 활성화시키는 공정이다. 이때, 사용되는 용액은 염화나트륨(sodium chloride), 황산수소나트륨(sodium bisulfate), 염화암모늄(ammonium chloride), 염산(hydrogen chloride), 염화주석(stannous chloride), 염화납(palladium chloride), 황산(sulfuric acid), 증류수의 혼합 용액을 사용하는 것이 바람직하다. 용액의 허용 농도는 80 ~ 100 ml/L 범위이며, 온도는 20 ~ 30 ℃의 범위, 공정 시간은 1 ~ 5분의 범위에서 수행하는 것이 바람직하다. 이 공정이 최종 FPCB에서의 구리와 폴리이미드와의 부착력에 직접적으로 영향을 주기 때문에 공정 시간 및 농도가 중요한 변수가 된다. 이렇게 표면 개질된 폴리이미드 상부에 무전해 도금 공정을 이용하여 금속 시드층을 형성시킨다. 이때 사용되는 도금액은 황산, 포름알데히드, 황산구리(copper sulfate), 수산화나트륨(sodium hydroxide), 수산화칼륨(potassium hydroxide) 및 증류수의 혼합 용액을 사용하는 것이 바람직하다. 허용 농도는 30 ~ 90 ml/L 범위이며, 온도는 25 ~ 35 ℃의 범위, 공정 시간은 15 ~ 120분의 범위에서 수행하는 것이 바람직하다. 도 7에 무전해 도금 시간에 따른 금속 시드층으로서, 구리층의 두께에 대한 도표를 나타내었다. 도금 시간을 60분으로 행한 후에는 시간의 증가에 따른 두께의 증가율이 낮아지는 것을 확인할 수 있었다. 무전해 도금을 120분 한 후 구리층의 두께는 2.0 ㎛로 측정되었다. 무전해 도금을 15분, 30분, 45분, 60분 한 후, 구리층의 ab면을 5000배 확대하여 주사전자현미경(SEM)으로 관찰한 것을 도 8에 나타내었다. 도금 시간 증가에 따른 표면의 변화는 관찰되지 않았다.
삭제
삭제
무전해 도금 후 형성된 금속 시드층 상부에, 연속적으로 전해 도금 공정을 적용하여 FPCB에 사용하기 적합한 두께로 제조한다. 전해도금에 사용되는 도금액은 황산동(70 g/L), 황산(200 g/L), 염산(0.125 ml/L), 에틸렌글리콜(ethylene glycol), 폴리에틸렌글리콜(polyethylene glycol), 나트륨-3-메르캡토프로판 실포네이트(sodium 3-mercaptopropane silfonate) 및 증류수로 구성된다. pH 조정을 위하여 설파민산을 사용할 수 있다. 여과기를 통해 도금조의 용액을 교반하여 주며, 작업온도는 20 ~ 30 ℃범위이며 양극은 티타늄 바스켓에 볼이나 크라운 타입의 함인동이 들어간다. 하지만 상기 설명한 방법으로만 국한되는 것은 아니며 전류밀도는 0.5 ~ 4 A/dm2 범위에서 전해도금을 행한다. 도금 시간 및 전류밀도는 최종 구리층(16)의 두께에 따라 패러데이 법칙을 이용한 계산을 이용하여 결정된다.
도 9는 도금 시간을 30분으로 일정하게 제어한 후 전류밀도에 대한 두께 변화를 나타낸 그래프이다. 전류밀도 5 A/dm2인 경우에 구리층(16)의 두께가 약 16 ㎛인 것으로 측정되었다.
도 10은 전류밀도가 1, 2, 3, 4 A/dm2 인 경우의 구리층(16)의 미세조직 관찰 결과이다. 표면 조도가 전류밀도를 증가시킨 경우에 향상되는 것으로 관찰되었다.
도 11은 전류밀도를 3 A/dm2으로 일정하게 제어한 후 도금 시간에 대한 두께 변화를 나타낸 그래프이다. 도금 시간의 증가에 따라 두께가 증가하는 경향을 나타내었으며 도금 시간을 60분으로 제어한 경우에 구리층(16)의 두께가 약 20 ㎛인 것으로 측정되었다.
도 12는 도금 시간을 15분, 30분, 45분, 60분으로 증가시킨 경우의 구리층(16)의 미세조직 관찰 결과이다. 표면 조도가 도금시간이 45분의 경우 가장 우수한 표면 조도를 가지는 것으로 보여 지며 도금 시간을 더 증가시킨 경우 구리층(16)의 표면에 요철이 발생하는 것이 관찰되었다.
본 발명에 따른 연성 전도성 폴리이미드 기판의 제조방법은 연성 회로 기판의 원재료인 FCCL의 제조후에 미세 피치(pitch)와 복잡한 패터닝 공정을 구리층 형성이전에 애디티브(additive) 방식으로 구현함으로써 미세한 패턴을 갖는 고부가가치의 FPCB제조가 가능하다. 본 발명에 따른 기술은 상용화된 FPCB뿐만 아니라 미세한 형태의 MEMS(Micro Electro Mechanical Systems)에 적용될 수 있는 부품의 제조가 가능하다.
도 1은 종래의 기술의 무전해 도금법, 전해 도금법을 이용한 FCCL의 제작 흐름도이다.
도 2는 종래의 기술의 무전해 도금법, 전해 도금법을 이용한 FCCL의 제작 모식도이다.
도 3은 본 발명에 따른 노광 공정, 무전해, 전해 도금법을 이용한 FPCB의 제작 흐름도이다.
도 4는 본 발명에 따른 노광 공정, 무전해, 전해 도금법을 이용한 FPCB의 제작 모식도이다.
도 5는 도 3에서 감광필름 제거 순서만을 달리한 FPCB의 제작 흐름도이다.
도 6는 도 3에서 감광필름 제거 순서만을 달리한 FPCB의 제작 모식도이다.
도 7는 무전해 도금 시간에 따른 금속 시드층(구리층)의 두께를 측정한 결과를 나타낸 그래프이다.
도 8는 무전해 도금 시간에 따른 금속 시드층(구리층)을 50,000배 확대한 주사전자현미경(SEM) 영상이다.
도 9는 전해 도금 공정에서 전류 밀도에 따라 생성된 최종 구리층의 두께 변화를 나타낸 그래프이다.
도 10는 전해 도금 공정에서 전류 밀도에 따른 생성된 최종 구리층을 10,000배 확대한 주사전자현미경(SEM) 영상이다.
도 11는 전해 도금 공정에서 도금 시간에 따라 생성된 최종 구리층의 두께 변화를 나타낸 그래프이다.
도 12는 전해 도금 공정에서 도금 시간에 따라 생성된 최종 구리층을 10,000배 확대한 주사전자현미경(SEM) 영상이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 폴리이미드 10': 표면개질된 폴리이미드 상부
12: 금속 시드층 14: 감광필름
16: 구리층(전해도금법 사용)

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. (a) 폴리이미드에 감광필름을 접착하는 단계;
    (b) 포토리소그래피 공정을 이용하여 감광필름을 노광 및 현상하여 구현하고자 하는 회로로 패터닝하는 단계;
    (c) 패터닝한 폴리이미드를 선택적으로 표면 개질하는 단계;
    (d) 표면 개질된 폴리이미드에 무전해도금을 이용하여 금속 시드층을 형성하는 단계;
    (e) 감광필름을 제거하는 단계;
    (f) 형성된 금속 시드층에 전해도금을 이용하여 구리층을 형성시키는 단계; 및
    (g) 상기 (a)에서 (f)단계를 통해 제조된 연성 전도성 폴리이미드 기판을 세척하는 단계를 포함하는 연성 전도성 폴리이미드 기판의 제조 방법.
  7. 제 6항에 있어서, 상기 폴리이미드는 이미드 링(imid ring)을 포함하는 화합물임을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  8. 제 6항에 있어서, 상기 단계 (a)에서 감광필름은 폴리이미드 단면 또는 양면으로 접착하는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  9. 제 6항에 있어서, 상기 단계 (d)에서 금속시드층은 구리를 포함하는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  10. 제 6항에 있어서, 상기 단계 (d)에서 무전해 도금은 황산, 포름알데히드, 황산구리(copper sulfate), 수산화나트륨(sodium hydroxide), 수산화칼륨(potassium hydroxide) 및 증류수의 혼합액으로 구성된 도금액을 이용하여, 도금 시간 15 ~ 120분 동안 0.2 ~ 0.5 ㎛의 금속시드층을 형성시키는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  11. 제 6항에 있어서, 상기 단계 (f)에서 전해도금은 형성된 금속 시드층에 황산동, 황산, 염산, 에틸렌글리콜(ethylene glycol), 폴리에틸렌글리콜(polyethylene glycol), 나트륨-3-메르캡토프로판 실포네이트(sodium 3-mercaptopropane silfonate) 및 증류수로 구성된 전해도금액을 이용하며, 온도 20 ~ 30 ℃ 범위에서 함인동 양극을 사용하여 두께 10 ~ 50 ㎛의 구리층을 형성하는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  12. 제 9항에 있어서, 상기 단계 (d)에서 무전해 도금은 황산, 포름알데히드, 황산구리(copper sulfate), 수산화나트륨(sodium hydroxide), 수산화칼륨(potassium hydroxide) 및 증류수의 혼합액으로 구성된 도금액을 이용하며, 도금 시간 15 ~ 120분 동안 0.2 ~ 0.5 ㎛의 금속시드층을 형성시키는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  13. 제 6항에 있어서, 상기 단계 (c)에서 폴리이미드의 표면 개질은
    (a) 폴리이미드를 수산화나트륨(sodium hydroxide), 나트륨 실리케이트 니트릴로트리아세트산 트리나트륨(sodium silicate nitrilotriacetic acid trisodium), 설파민산 니켈(nickel sulfamate), 3-나트륨 트리니트로 트리아세톤(3-sodium trinitro triacetone), 라우릴트리메틸암모늄 클로라이드(lauryltrimethylammonium chloride), 트리에탄올 아민( triethaol amine), 2-아미노에탄올(2-aminoethanol), 폴리옥시에틸렌 알킬 에테르(polyoxyethylene alkyl ether), 설파민산 구리 오수화물(copper sulfamate pentahydrate) 및 증류수의 혼합액을 사용하여 표면 처리하는 단계;
    (b) 상기 처리된 폴리이미드 표면을 황산, 과황산 나트륨, 과황산 소다 및 증류수의 혼합액을 사용하여 에칭하는 단계;
    (c) 상기 에칭된 폴리이미드 표면을 황산(sulfuric acid), 염화암모늄(ammonium chloride), 염화나트륨(sodium chloride), 황산수소나트륨(sodium bisulfate) 및 증류수의 혼합액을 사용하여 개열된 이미드 링에 이온을 결합시켜 폴리이미드에 극성을 부여하는 단계; 및
    (d) 상기 극성이 부여된 폴리이미드 표면에 염화나트륨(sodium chloride), 황산수소나트륨(sodium bisulfate), 염화암모늄(ammonium chloride), 염산(hydrogen chloride), 염화주석(stannous chloride), 염화납(palladium chloride), 황산(sulfuric acid)및 증류수의 혼합액을 사용하여 납-주석(Pb-Sn) 콜로이드를 이미드링에 부착시키는 단계에 의해 수행됨을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  14. 제 13항에 있어서, 상기 단계 (a)에서 혼합액의 농도는 30 ~ 120 ml/L이고, 온도 40 ~ 70 ℃에서 3 ~ 20분간 표면처리를 수행하는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  15. 제 13항에 있어서, 상기 단계 (b)에서 혼합액의 농도는 50 ~ 150 ml/L이고, 온도 20 ~ 50 ℃에서 30초 ~ 10분간 에칭을 수행하는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  16. 제 13항에 있어서, 상기 단계 (c)의 단계는 농도 40 ~ 60 ml/L의 혼합액을 사용하고, 온도 20 ~ 30 ℃에서 30초 ~ 5분 동안 수행하는 것을 특징으로 하는 연 성 전도성 폴리이미드 기판의 제조 방법.
  17. 제 13항에 있어서, 상기 단계 (d)의 단계는 농도 80 ~ 100 ml/L의 혼합액을 사용하고, 온도 20 ~ 30 ℃에서 1 ~ 5분 동안 수행하는 것을 특징으로 하는 연성 전도성 폴리이미드 기판의 제조 방법.
  18. 제 6항 내지 제 17항 중 어느 하나의 방법에 의해 제조된 연성 전도성 폴리이미드 기판.
KR1020070107125A 2007-10-24 2007-10-24 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법 KR100906308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070107125A KR100906308B1 (ko) 2007-10-24 2007-10-24 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107125A KR100906308B1 (ko) 2007-10-24 2007-10-24 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법

Publications (2)

Publication Number Publication Date
KR20090041556A KR20090041556A (ko) 2009-04-29
KR100906308B1 true KR100906308B1 (ko) 2009-07-07

Family

ID=40764564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107125A KR100906308B1 (ko) 2007-10-24 2007-10-24 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법

Country Status (1)

Country Link
KR (1) KR100906308B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901697B1 (ko) * 2016-03-21 2018-11-07 삼성전기 주식회사 코일 장치의 제작 방법 및 코일 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013051A (ko) 1998-03-26 2001-02-26 마이크로메탈 테크놀로지스, 잉크 폴리머 필름 생성물상의 다층 금속화 복합체 및 방법
WO2005068185A1 (en) * 2004-01-13 2005-07-28 Ube Industries, Ltd. Polyimide-metal laminated body and polyimide circuit board
KR20070119349A (ko) 2006-06-15 2007-12-20 엘지전자 주식회사 커플링 에이전트를 포함하는 전도성 금속 도금 폴리이미드기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013051A (ko) 1998-03-26 2001-02-26 마이크로메탈 테크놀로지스, 잉크 폴리머 필름 생성물상의 다층 금속화 복합체 및 방법
WO2005068185A1 (en) * 2004-01-13 2005-07-28 Ube Industries, Ltd. Polyimide-metal laminated body and polyimide circuit board
KR20070119349A (ko) 2006-06-15 2007-12-20 엘지전자 주식회사 커플링 에이전트를 포함하는 전도성 금속 도금 폴리이미드기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090041556A (ko) 2009-04-29

Similar Documents

Publication Publication Date Title
JP5481577B1 (ja) キャリア付き銅箔
JP6403969B2 (ja) キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
CN110213895A (zh) 一种pcb线路制作方法及pcb
JP2005076091A (ja) キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔
CN103491732A (zh) 一种电路板增层结构的制造方法
CN102215640B (zh) 电路板制作方法
JP4032712B2 (ja) プリント配線板の製造方法
TW201903212A (zh) 表面處理銅箔及使用該銅箔之覆銅積層板
TW202010370A (zh) 高速電鍍方法
KR101077311B1 (ko) 연성인쇄회로기판 제조 방법
KR100906308B1 (ko) 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법
JP2014208484A (ja) キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP4137279B2 (ja) プリント配線板及びその製造方法
JP2014208909A (ja) キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP2014208481A (ja) キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
JP3928392B2 (ja) プリント配線板の製造方法
JP2007214338A (ja) 片面ポリイミド配線基板の製造方法
JP2006186059A (ja) 多層プリント配線板及びその製造方法
JP5481591B1 (ja) キャリア付き銅箔
KR20100072921A (ko) 양면 연성회로기판의 제조방법
JP2014208480A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP2014208485A (ja) キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
JP3951938B2 (ja) エッチング方法とそれを用いたプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120425

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee