KR100905980B1

KR100905980B1 - 조인트 처리를 이용하여 칩 레벨 등화를 수행하는 방법 및장치

Info

Publication number: KR100905980B1
Application number: KR1020077016304A
Authority: KR
Inventors: 카일 정-린 판; 로버트 에이 디파지오
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 2004-12-14
Filing date: 2005-11-15
Publication date: 2009-07-06
Also published as: US20060126568A1; NO20073570L; CN101292445A; CN101292445B; CA2591676A1; WO2006065428A3; EP1825610A4; EP1825610A2; MX2007006990A; US7539262B2; KR20070094002A; JP2008523767A; KR20070094033A; WO2006065428A2; JP4567749B2

Abstract

본 발명은 복수의 송신 안테나를 구비하는 송신기 및 복수의 수신 안테나를 구비하는 수신기를 이용하여, 성능 및 시스템 처리율을 향상시키기 위해 조인트 처리를 이용하여 칩 레벨 등화(CLE)를 수행하는 방법 및 장치에 관한 것이다. 채널 응답 행렬의 블록-FFT(B-FFT) 분해를 이용하여 송신 안테나들과 수신 안테나들 사이에서 조인트 채널 상관 행렬을 발생시키기 위해, 송신 안테나들과 수신 안테나들 사이에서 채널 응답 행렬이 형성된다. 각 송신 안테나로부터의 송신된 칩 시퀀스의 추정은 최소 평균 제곱 에러(MMSE)를 이용하여 발생되고, 조인트 채널 상관 행렬은 결합된다. 송신된 칩 시퀀스의 결합된 추정은 송신된 데이터를 복원하기 위해 역확산된다.

Description

조인트 처리를 이용하여 칩 레벨 등화를 수행하는 방법 및 장치{METHOD AND APPARATUS FOR PERFORMING CHIP LEVEL EQUALIZATION USING JOINT PROCESSING}

본 발명은 무선 통신 수신기에 관한 것이다. 보다 구체적으로, 본 발명은 시공간 송신 다이버시티(space-time transmit diversity; STTD), 송신 적응성 안테나를 위한 폐루프 송신 다이버시티, 및 오버 샘플링과, 조인트 처리(joint processing)를 이용하여 FFT(Fast Fourier Transform) 기반의 칩 레벨 등화(chip level equalization; CLE)를 이용하는 수신 다이버시티를 처리하는 수신기에 관한 것이다.

CLE는 고속 다운링크 패킷 액세스(High Speed Downlink Packet Access; HSDPA)와 같은 고속 데이터 전송 서비스를 위한 무선 통신 시스템에서의 개선된 수신기에 사용하기 위한 후보이다. 무선 송수신 유닛(WTRUs)에서 사용되는 것과 같은, CLE 기반의 수신기는 그들의 우수한 성능 덕분에 개선된 수신기에서 레이크 수신기(Rake receiver)보다 더 자주 사용된다.

2 이상의 수신 안테나를 이용하는 수신 다이버시티는 신호의 수신 품질을 개선함으로써 높은 성능을 제공한다. 오버 샘플링은 또한 타이밍 에러 또는 샘플링 에러에 의해 유발되는 성능 저하를 시정함으로써 수신 성능을 개선하는데 사용된 다. 또한, 송신 적응성 안테나는 페이딩에 의해 유발되는 신호 저하를 개선하는데 사용되고, 이에 의해 수신기에서의 데이터 검출 성능을 개선시키고 시스템 처리율(throughput)을 향상시킨다.

등화를 구현하는 기존의 수신기에서, 안테나에 대응하는 각각의 채널은 다른 안테나에 대응하는 다른 채널들과 독립적으로 등화된다. 그러나, 이러한 유형의 수신기는 제거되거나 상쇄될 수 없는 어느 안테나로부터 다른 안테나로의 상호 채널 간섭(mutual channel interference) 때문에 통상적으로 상당한 성능 저하를 보인다. 따라서, 상호 채널 간섭이 감소되거나 제거될 수 있는 CLE를 구현하는 수신기가 필요하다.

본 발명은 복수의 송신 안테나를 구비하는 송신기 및 복수의 수신 안테나를 구비하는 수신기를 이용하여, 성능 및 시스템 처리율을 향상시키기 위해 조인트 처리를 이용하여 칩 레벨 등화(CLE)를 수행하는 방법 및 장치에 관한 것이다. 채널 응답 행렬의 블록-FFT(B-FFT) 분해를 이용하여 송신 안테나들과 수신 안테나들 사이에서 조인트 채널 상관 행렬을 발생시키기 위해, 송신 안테나들과 수신 안테나들 사이에서 채널 응답 행렬이 형성된다. 각각의 송신 안테나로부터의 송신된 칩 시퀀스의 추정은 최소 평균 제곱 에러(MMSE)를 이용하여 발생되고, 조인트 채널 상관 행렬은 결합된다. 송신된 칩 시퀀스의 결합된 추정은 송신된 데이터를 복원하기 위해 역확산된다.

첨부 도면을 참조하여 이해될 수 있는, 예로서 주어진 이하의 바람직한 실시예의 설명으로부터 본 발명을 더욱 구체적으로 이해할 수 있을 것이다.

도 1은 본 발명에 따라 전용 물리 채널(DPCH) 송신을 위한 폐루프 모드 송신 다이버시티를 지원하는 송신기의 블록도이다.

도 2a 및 2b는 함께 합쳐서, 본 발명에 따라 2배의 칩 레이트에서 송신 및 수신 다이버시티와 함께 조인트 처리를 이용하여 B-FFT 기반의 CLE를 구현하는 수신기의 전형적인 블록도이다.

도 3은 QPSK(Quadrature Phase Shift Keying)를 위한 시공간 송신 다이버시티(space time transmit diversity; STTD) 인코딩된 데이터 시퀀스를 도시한다.

도 4는 16 QAM(Quadrature Amplitude Modulation)를 위한 STTD 인코딩된 데이터 시퀀스를 도시한다.

도 5a 및 5b는 함께 합쳐서, 본 발명에 따라 STTD에서의 조인트 처리 및 오버 샘플링을 이용한 수신 다이버시티를 이용하여 B-FFT 기반의 CLE를 구현하는 수신기의 전형적인 블록도이다.

도면을 참조하여 본 발명이 설명될 것이며, 전체에서 유사한 번호는 유사한 구성요소를 나타낸다.

이하에서, 용어 "WTRU"는 사용자 장치(user eqipment; UE), 이동국, 고정 또는 이동 가입자 유닛, 페이저(pager), 또는 무선 환경에서 동작할 수 있는 임의의 다른 종류의 장치를 포함하나, 이들에 제한되지 않는다.

본 발명의 특징부는 집적 회로(IC)에 통합되거나, 다수의 상호접속 부품을 포함하는 회로 내에 구성될 수 있다.

본 발명은 CLE 및 조인트 처리(joint processing)를 이용하여 개선된 무선 수신기를 구현하는 방법 및 장치를 제공한다. 조인트 처리는 상호 채널 간섭을 제거하거나 감소시키고, 데이터 검출 성능 및 시스템 처리율을 향상시킨다. 본 발명에 따른 조인트 처리 기반의 CLE는 송신 다이버시티 및 오버 샘플링을 이용한 수신 다이버시티를 이용한다. 오버 샘플링은 바람직하게는 2배의 칩 레이트에서 이루어지지만, 샘플링 레이트는 임의의 레이트일 수 있다. 각각의 등화기가 하나의 안테나 전용인 개별 등화기들을 이용한 수신기와 비교하면, 조인트 처리 기반의 CLE는 안테나들 사이의 상호 간섭을 고려하여, 조인트 방식을 이용하여 상호 간섭을 제거한다. 또한, 본 발명에 따른 조인트 처리 기반의 CLE는 효율적인 구현을 달성하기 위해 B-FFT 기술을 이용한다. 본 발명의 B-FFT 및 조인트 처리 기반의 CLE는, 조인트 처리를 하지 않는 종래 기술의 수신기와 비교하여 동일한 수의 FFT 동작을 갖는다.

도 1은 본 발명에 따라 전용 물리 채널(DPCH) 송신을 위한 폐루프 모드 송신 다이버시티를 지원하는 송신기(100)의 블록도이다. 폐루프 모드 송신 다이버시티에서, WTRU는 피드백 신호 메세지(feedback signaling message; FSM)을 UMTS 지상 무선 액세스 네트워크(UTRAN)로 전송하여 WTRU의 수신 전력을 최대화한다. 2개의 상이한 폐루프 모드(폐루프 모드 1 및 2)가 정의된다. 2개의 폐루프 모드의 사용은 상위 계층 시그널링(signaling)을 통해 제어된다.

도 1에 도시된 바와 같이, DPCH 데이터 시퀀스(102)(전용 물리 제어 채널(DPCCH) 데이터 시퀀스 및 전용 물리 데이터 채널(DPDCH) 데이터 시퀀스를 포함)는 승산기(106)를 통해 DPCH 데이터 시퀀스(102)를 확산 코드 및 스크램블링 코드(104)와 승산함으로써, 역확산(despread) 및 디스크램블링되어(descrambled) 확산 복소값 신호(108)를 발생시킨다. 확산 복소값 신호(108)는 승산기(110,112)에 입력되며, 각각의 승산기는 제1 안테나 특정 가중치(114) w1 및 제2 안테나 특정 가중치(116) w2 각각에 의해 확산 복소값 신호(108)를 승산한다. 가중 치(114,116)는 복소값 신호(즉, w_i=a_i+jb_i)이며, 이는 업링크 DPCCH로부터의 피드백 정보(feedback information; FBI) 메세지(120)에 기초하여 가중치 발생기(weight generator)(118)에 의해 발생된다.

도 1에서 도시된 바와 같이, 승산기(110,112)로부터 출력된 발생 신호(122,124)는 각각의 합산기(130,132)를 통해 각각의 공통 파일럿 채널(common pilot channels; CPICHs)(126,128)과 각각 합산되어, 각각의 안테나(138,140)에 의해 송신되는 송신 신호(134,136)를 발생시킨다.

가중치(114,116)는 폐루프 모드 1에서의 위상 조정과 폐루프 모드 2에서의 위상/진폭 조정에 대응한다. 폐루프 모드 1의 경우, DPCCH 내의 상이한(바람직하게는 직교(orthogonal)임) 전용 파일럿 심볼이 안테나(138,140)에 의해 송신된다. 폐루프 모드 2의 경우, DPCCH 내의 동일한 전용 파일럿 심볼이 안테나(138,140)에 의해 송신된다.

송신기(100)는 안테나(138) 및 안테나(140)로부터 송신된 CPICH 신호(126,128)를 이용하여, 도 2a 및 2b의 수신기(200)를 포함하는 WTRU의 수신 전력을 최대화하기 위해 UTRAN에서 적용되는 위상 조정을 계산한다. 각각의 타임 슬롯(time slot)에서, 수신기(200)는 안테나(140)를 위해 최적의 위상 조정

를 계산하고, 그 후 다음과 같은 2개의 가능한 값들을 갖는

로 양자화된다(quantized).

여기서,

가 0이면, 명령 '0'이 FSM_ph 필드를 이용하여 UTRAN에 전송되고,

가 π이면 명령 '1'이 FSM_ph 필드를 이용하여 UTRAN에 전송된다.

폐루프 모드 1에서 WTRU에서의 콘스텔레이션(constellation)의 로테이션 (rotation)때문에, UTRAN은 위상 조정

와 각각의 업링크 슬롯에 대한 수신 피드백 명령 사이의 맵핑(mapping)을 보여주는 표 1에 따라 수신 명령을 인터프릿(interpret)한다.

가중치(116) w₂는 그 후 다음과 같은 2개의 연속적인 슬롯을 통해 수신된 위상을 평균화(averaging)함으로써 계산된다.

여기서,

이다. 안테나 1에서, w₁은 상수이고

이다.

위상 및 진폭은 폐루프 모드 2에서 모두 조정된다. 조정은 FSM에서 수신된 명령에 기초하고, 전력 및 위상 조정 각각에 대해 표 2 및 표 3에 요약되어 있다.

안테나(138)는 k번째 채널화 코드에 대해, 가중치 계수

(112)를 이용하여 데이터 심볼을 송신하고, 안테나(140)는 가중치 계수

(116)을 이용하여 데이터 심볼을 송신한다.

수신 신호는 다음과 같이 표현될 수 있다.

여기서 H₁ 및 H₂는 제1 및 제2 (다이버시티) 송신 안테나에 각각 대응하는 채널 응답 행렬이다. 송신된 칩 시퀀스는 k번째 코드에 대해

와 같이 확산 코드 행렬 C에 의해 연계된다. 가중 복합 칩 시퀀스(weighted composite chip sequence)는

및

이다.

수학식 4는 다음과 같이 다시 나타낼 수 있다.

가중 복합 칩 시퀀스

및

는 다음과 같이 MMSE 솔루션을 이용해 복조될(demodulated) 수 있다.

벡터

는 추정된 복합 칩 시퀀스이고,

로 표현될 수 있다.

수신 다이버시티 및 오버 샘플링의 존재하에서, 채널 응답 행렬 H는 다음과 같이 나타낼 수 있다.

여기서,

및

, i=1,...,N은 홀수 및 짝수 샘플 시퀀스에 대해 각각의, i번째 수신 안테나의 채널 응답 행렬이다. 통상적으로, 수신 다이버시티에 대 해 N=2 및 2배의 칩 레이트가 사용된다. 그러나, N은 임의의 수가 될 수 있고, 샘플링 레이트도 임의의 레이트가 될 수 있다. 간략화 및 설명을 위해, 본 발명은 이하에서 N=2이고 2배의 칩 레이트 샘플링을 참고로 하여 설명될 것이다. 송신 적응형 안테나 및 2배의 칩 레이트 오버 샘플링을 이용한 수신 다이버시티(N=2)의 존재하에, 채널 응답 행렬 H는 다음과 같이 나타낼 수 있다.

여기서,

및

는 각각의, 홀수 및 짝수 샘플 시퀀스에 대해 i번째 수신 안테나 및 j번째 송신 안테나의 채널 응답 행렬이다.

추정된 데이터 심볼

및

는 등화된 복합 칩 시퀀스를 양쪽 안테나들의 가중치의 복소 공액(complex conjugate)과 승산하여, 그들을 합산하고 합산된 결과를 다음과 같이 역확산함으로써 간단히 얻어질 수 있다.

B-FFT는 조인트 처리를 달성하기 위해 사용된다.

는 i번째 수신 안테나 및 홀수 샘플 시퀀스와 송신 안테나 양자 모두를 위한 채널 응답 행렬을 나타낸다.

는 다음과 같이 표현될 수 있다.

채널 응답 행렬

는 또한 다음과 같이, 채널 계수의 항으로서 구체적으로 표현될 수 있다.

은 채널 행렬의 열의 사전 배열(pre-ordering)된 상태의 채널 계수로 표현되어, 원래 행렬을 채널 응답 행렬 H에 대한 블록 순환 행렬(block circular matrix)로 변환하고, 효율적인 B-FFT 연산을 가능하게 한다. 이와 유사하게,

,

및

는 B-FFT를 가능하게 하는 동일한 형태로 표현될 수 있다.

각각의 블록은 다음과 같이 정의된다.

는 다음과 같이 표현될 수 있다.

여기서, 각각의

는 1 x 2 크기의 행렬이다.

및

는 각각의 P x P 및 K x K 크기의 B-FFT 행렬들이다. 행렬

는 다음과 같이 확장된 방식에서 B-FFT에 의해 분해(decompose)될 수 있다.

여기서, ; 및

;

여기서, F_L은 L-포인트 FFT 행렬, I_P 및 I_K는 각각의 P 및 K 크기의 단위 행렬(identity matrix)이고,

는 크로네커 곱(Kronecker product)이다. 예컨대, L=256 또는 512, P=1 및 K=2이다. 전술한 수는 예시로서 제공된 것이고 임의의 다른 수로 구현될 수 있음을 유의해야 한다. L은 더 효율적인 구현을 위해 스케일러블(scalable)하다.

는 대각 블록들이

인 블록-대각(block-diagonal) 행렬이다.

또한, ;

; 및

이다.

송신된 데이터 시퀀스

는 다음 수학식들에 의해 구해질 수 있다.

;

; 및

.

일반적으로, x는 콜레스키 분해(Cholesky decomposition)를 이용하여 블록 단위(block by block)로 구해질 수 있다. 여기서 고려되는 블록 크기는 매우 작기 때문에(단지 2 x 2), 콜레스키 분해를 사용하지 않고서도 각각의 블록의 직접 행렬 역변환(matrix inverse)이 수행될 수 있다. 유사한 방식은 또한 시간 도메인 채널 상관 행렬

를 이용하여 개발될 수 있다.

상관 행렬 R은 다음과 같이 B-FFT에 의해 분해될 수 있다.

여기서,

는 대각 블록들이

인 블록-대각 행렬이다.

조인트 처리의 전체 해법을 전개하기 위해, 이상의 과정이

및

에 대해 수행되며, B-FFT는 송신 적응형 안테나 및 수신 다이버시티를 위해 조인트 처리를 달성하기 위해 사용된다.

조인트 처리를 이용한 2개의 송신 데이터 시퀀스의 검출된 데이터 심볼은 다음과 같다.

B-FFT를 이용한 조인트 처리의 달성은 다음과 같다.

T 및

가 다음과 같이 되도록 함으로써,

; 및

수학식 25는 다음과 같이 다시 나타낼 수 있다.

수학식 22에 의해

이다. 따라서, 수학식 28은 다음과 같이 다시 나타낼 수 있다.

미지의

가 먼저 구해진다.

가 구해지면, 다음과 같이 추정되어야 할 복합 칩 시퀀스를 획득하기 위해 역 FFT(inverse FFT)가

에 대해 수행된다.

는 다음과 같이

와 교환가능하다.

도 2a 및 2b는 함께 합쳐서, 본 발명에 따라 2배의 칩 레이트에서 2개의 송신 안테나 및 2개의 수신 안테나를 가지고 송신 및 수신 다이버시티를 이용한 조인트 처리를 이용하여 B-FFT 기반의 CLE를 구현하는 수신기(200)의 전형적인 블록도이다. 전술한 바와 같이, 임의의 수의 송신 및 수신 안테나와 임의의 샘플링 레이트가 사용될 수 있다. 이 예에서, 수신된 신호 r에 대해, 4개의 샘플 스트림 (202₁-202₄)이 2개의 수신 안테나(도시되지 않음)로부터 발생된다. 샘플 스트림

(202₁-202₄)으로부터, 홀수 및 짝수 샘플 시퀀스

(206₁-206₄)에 대한 제1 송신 안테나와 2개의 수신 안테나 사이의 채널 응답과, 홀수 및 짝수 샘플 시퀀스

(206₅-206₈)에 대한 제2 송신 안테나와 2개의 수신 안테나 사이의 채널 응답이 채널 추정기(도시되지 않음)에 의해 발생된다.

샘플 스트림(202₁-202₄)은 FFT 유닛(204₁-204₄)에 의해 처리되어, 각각 주파수 도메인 데이터로 변환된다. 채널 응답 벡터(206₁-206₈)는 FFT 유닛(208₁-208₈)에 의해 처리되어, 각각 주파수 도메인 채널 응답 벡터(210₁-210₈)를 발생시킨다. 주파수 도메인 채널 응답 벡터(210₁-210₈)의 복소 공액(214₁-214₈)은 복소 공액 유닛

(212₁-212₈)에 의해 각각 발생된다. 주파수 도메인 샘플 스트림(216₁-216₄) 및 주파수 도메인 채널 응답 벡터(210₁-210₈)의 복소 공액(214₁-214₈)은 요소별(element-wise) 승산기(218₁-218₈)에 의해 각각 승산된다. 제1 송신 안테나(220₁-220₄)에 대한 승산 결과는 결합기(222₁)에 의해 결합되고, 제2 송신 안테나(220₅-220₈)에 대한 승산 결과는 결합기(222₂)에 의해 결합된다. 결합된 결과 y⁽¹⁾, y⁽²⁾(224₁,224₂)는 수학식 20(또는 수학식 27)의 출력에 대응한다.

주파수 도메인 채널 응답 벡터(210₁-210₈) 및 노이즈 분산값(232)은 조인트 채널 상관 발생기(230)에 입력된다. 수학식 18은 주파수 도메인에서 일어나는 채널 상관 발생에 대한 발생기(230)의 함수를 나타낸다. 프로세서(240)의 함수는 선 형 시스템(linear system)을 구하기 위한 수학식 18,20,21 및 22에 의해 나타내어진다. 조인트 채널 상관 생성기(230)는 짝수 및 홀수 샘플 스트림에 대해 2개의 송신 안테나, 2개의 수신 안테나 사이의 조인트 채널 상관 행렬(234₁-234₄)을 발생시킨다. 조인트 채널 상관 행렬(234₁-234₄)은 결합기(236)에 의해 결합되고, 수학식 26에서 T에 대응하는 결합된 조인트 채널 상관 행렬(238)은 프로세서(240)에 입력된다.

프로세서(240)는 입력으로서, 결합된 조인트 채널 상관 행렬(238) 및 2개의 결합된 결과 y⁽¹⁾, y⁽²⁾(224₁,224₂)를 수신하고, 수학식 29의 2x2 선형 시스템을 구하여 송신된 칩 시퀀스의 추정을 발생시킨다. 송신된 칩 시퀀스(242₁,242₂)의 추정은

각각의 요소별 승산기(218₉ 및 218₁₀)에 의해, 복소 공액 유닛(246₁,246₂)에 의해 발생되는, 가중치 팩터(244₁,244₂)의 복소 공액(248₁,248₂)과 승산됨으로써 송신 적응형 안테나 처리를 수행한다. 2개의 승산기 출력(250₁,250₂)은 합산기(252)에 의해 소프트 결합되고(soft combined), 결합된 출력(254)은 IFFT 유닛(256)에 의해 처리되어 시간 도메인 신호(258)로 변환된다. 그 후, 시간 도메인 신호(258)는 역확산기(despreader)(260)에 의해 처리되어 데이터 심볼 추정(262)을 발생시킨다.

본 발명은 STTD를 이용하여 구현될 수 있다. STTD를 위해, 제1 안테나는

를 송신하고 제2 안테나는

를 송신하며,

및

는 STTD 인코딩된 데이터 시퀀스이다. 도 3은

및

인, QPSK에 대한 STTD 인코딩된 데이터 시퀀스를 도시한다. 도 4는

및

인, 16 QAM에 대한 STTD 인코딩된 데이터 시퀀스를 도시한다.

수신기에서 수신된 신호는 다음과 같이 표현될 수 있다.

여기서, H₁ 및 H₂는 각각 제1 및 제2 다이버시티 안테나에 대응하는 채널 응답 행렬이다. 칩 시퀀스 및 STTD 인코딩된 심볼 시퀀스는

및

와 같이 확신 코드 행렬 C에 의해 연관된다.

칩 시퀀스

및

는 다음과 같이 MMSE를 이용하여 수신기에서

복조(demodulate)될 수 있다.

수신 다이버시티 및 오버 샘플링의 존재하에, 채널 응답 행렬 H는 수학식 7로 표현될 수 있고, STTD 송신 다이버시티 및 2배의 칩 레이트 오버 샘플링을 이용한 수신 다이버시티(N=2)의 존재하에, 채널 응답 행렬 H는 수학식 8로 표현될 수 있다.

STTD 인코딩된 데이터 심볼

및

는 등화된 칩 시퀀스를

역확산(de-spreading)함으로써 간단히 얻어질 수 있다. 데이터 시퀀스

, i=0,1,2,...,7 는 STTD 인코딩된 데이터 벡터

및

양쪽에서 검출되고, STTD 디코딩 및 소프트 결합은 다음과 같이 다이버시티 이득(diversity gain)을 달성하고 성능을 개선하는데 사용된다.

여기서 기호 sign( )는 QPSK 및 16QAM과 같은, STTD 디코딩 룰(decoding rule) 및 변조 방법에 따른 부호 변화(sign change)를 나타낸다.

QPSK에 대해, STTD 디코딩은 다음과 같이 기술된다.

안테나 1:

모든 i에 대해,

안테나 2:

i=0,3인 경우,

그렇지 않은 경우(i=1,2),

16 QAM에 대해, STTD 디코딩은 다음과 같다.

안테나 1:

모든 i에 대해,

i=0,2,3,5,6,7인 경우,

그렇지 않은 경우(i=1,4)

동일한 이득의 소프트 결합을 위해, 가중 계수는

이다. 최대비율결합(Maximal Ratio Combining; MRC)을 위해, 가중 계수

, n=1,2 는 바람직하게는 다음과 같다.

B-FFT는 조인트 처리를 달성하기 위해 사용된다. 예컨대, i번째 수신 안테나 및 홀수 샘플링된 시퀀스와, 양쪽의 송신 안테나를 위한 채널 응답 행렬을 나타내는

는 다음과 같이 표현될 수 있다.

채널 응답 행렬

는 채널 계수의 항으로 수학식 11에 의해 구체적으로 표현될 수 있고, 또한 수학식 12에 의해서도 표현될 수 있다. 행렬

는 수학식 13-15에 의한 B-FFT에 의해 분해될 수 있다.

송신된 데이터 시퀀스

는 다음 수학식들에 의해 추정될 수 있다.

일반적으로, x는 콜레스키 분해를 이용하여 블록 단위(block by block)로 구해질 수 있다. 고려되는 예에서 블록 크기는 매우 작기 때문에(단지 2 x 2), 콜레스키 분해를 사용하지 않고서도 각 블록의 직접 행렬 역변환(matrix inverse)을 이용하는 솔루션이 수행될 수 있다. 유사한 방식은 또한 시간 도메인 채널 상관 행렬

를 이용하여 개발될 수 있다. 조인트 처리의 전체 해법을 전개하기 위해 동일한 과정이

및

에 대해 반복되며, B-FFT는 STTD 및 수신 다이버시티를 위해 조인트 처리를 달성하는데 사용된다.

조인트 처리를 이용한 2개의 송신 데이터 시퀀스의 검출된 데이터 심볼들은 다음과 같이 표현된다.

B-FFT를 이용한 조인트 처리의 구현은 다음과 같다.

및

를 다음과 같이 나타냄으로써,

; 및

수학식 41은 다음과 같이 다시 나타낼 수 있다.

또한,

로 함으로써, 선형 시스템은 다음과 같이 얻어진다.

미지의

를 구하고 난 후에, 다음과 같이 추정되어야 할 데이터 심볼을 획득하기 위해 역 FFT가

에 대해 수행된다.

는 다음과 같이

와 교환가능하다.

도 5a 및 5b는 함께 합쳐서, 본 발명에 따라 STTD에서의 조인트 처리 및 오버 샘플링을 이용한 수신 다이버시티를 이용하여 B-FFT 기반의 CLE를 구현하는 수신기(300)의 전형적인 블록도이다. 전술한 바와 같이, 임의의 수의 송신 및 수신 안테나와 임의의 샘플링 레이트가 사용될 수 있다. 이 예에서, 수신된 신호 r에 대해, 4개의 샘플 스트림(302₁-302₄)이 2개의 수신 안테나(도시되지 않음)로부터 발생된다. 샘플 스트림(302₁-302₄)으로부터, 홀수 및 짝수 샘플 시퀀스

(306₁-306₄)에 대한 제1 송신 안테나와 2개의 수신 안테나 사이의 채널 응답과, 홀수 및 짝수 샘플 시퀀스

(306₅-306₈)에 대한 제2 송신 안테나와 2개의 수신 안테나 사이의 채널 응답이 채널 추정기(도시되지 않음)에 의해 발생된다.

샘플 스트림(302₁-302₄)은 FFT 유닛(304₁-304₄)에 의해 처리되어, 각각 주파 수 도메인 데이터로 변환된다. 채널 응답 벡터(306₁-306₈)는 FFT 유닛(308₁-308₈)에 의해 처리되어, 각각 주파수 도메인 채널 응답 벡터(310₁-310₈)를 발생시킨다. 주파수 도메인 채널 응답 벡터(310₁-310₈)의 복소 공액(314₁-314₈)은 복소 공액 유닛 (312₁-312₈)에 의해 각각 발생된다. 주파수 도메인 샘플 스트림(316₁-316₄) 및 주파수 도메인 채널 응답 벡터(310₁-310₈)의 복소 공액(314₁-314₈)은 요소별 승산기 (318₁-318₈)에 의해 각각 승산된다. 제1 송신 안테나(320₁-320₄)에 대한 승산 결과는 결합기(322₁)에 의해 결합되고, 제2 송신 안테나(320₅-320₈)에 대한 승산 결과는 결합기(322₂)에 의해 결합된다. 결합된 결과 y⁽¹⁾, y⁽²⁾(324₁,224₂)는 수학식 48의 출력에 대응한다.

주파수 도메인 채널 응답 벡터(310₁-310₈) 및 노이즈 분산값(332)은 조인트 채널 상관 발생기(330)에 입력된다. 수학식 18은 발생기(330)의 함수를 나타낸다. 수학식 38,39 및 40는 프로세서(340)의 함수를 나타낸다. 조인트 채널 상관 생성기(330)는 짝수 및 홀수 샘플 스트림에 대해 2개의 송신 안테나, 2개의 수신 안테나 사이의 조인트 채널 상관 행렬(334₁-334₄)을 발생시킨다. 조인트 채널 상관 행렬(334₁-334₄)은 결합기(336)에 의해 결합되고, 수학식 42에서

에 대응하는 결합된 조인트 채널 상관 행렬(338)은 프로세서(340)에 입력된다.

프로세서(340)는 입력으로서, 결합된 조인트 채널 상관 행렬(338) 및 2개의 결합된 결과 y⁽¹⁾, y⁽²⁾(324₁,324₂)를 수신하고, 수학식 45의 2x2 선형 시스템을 구하여 송신된 칩 시퀀스의 추정을 발생시킨다. 등화된 칩 시퀀스(342₁,342₂)는 수학식 34에 나타난 바와 같이, STTD 디코더/소프트 결합기(350)에 의해 디코딩되고 소프트 결합된다. STTD 디코딩되고 결합된 칩 시퀀스(352)는 IFFT 유닛(354) 및 역확산기(356)에 의해 처리되어, 송신된 데이터의 추정(358)을 발생시킨다.

본 발명의 특징 및 구성요소가 특정 조합으로 설명되었지만, 각각의 특징 또는 구성요소는 바람직한 실시예의 다른 특징 및 구성요소 없이 단독으로 이용되거나, 본 발명의 실시예의 다른 특징 및 구성요소의 유무에 따라 다양한 조합으로 이용될 수 있다.

Claims

송신을 위한 복수의 안테나를 구비하는 송신기 및 수신을 위한 복수의 안테나를 구비하는 수신기를 포함하는 무선 통신 시스템에서, 수신된 신호들의 조인트 처리(joint processing)를 이용하여 칩 레벨 등화(chip level equalization; CLE)를 수행하는 방법에 있어서,

수신된 신호들로부터 샘플 시퀀스(sample sequence)를 발생시키는 단계;

상기 샘플 시퀀스로부터, 상기 복수의 송신 안테나 및 상기 복수의 수신 안테나 사이의 채널 응답 행렬(channel response matrix)을 발생시키는 단계;

상기 채널 응답 행렬의 블록 고속 푸리에 변환(block fast Fourier transform; B-FFT) 분해를 이용하여 상기 송신 안테나들 및 상기 수신 안테나들 사이의 조인트 채널 상관 행렬(joint channel correlation matrix)을 발생시키는 단계;

최소 평균 제곱 에러(minimum mean square error; MMSE) 및 상기 조인트 채널 상관 행렬을 이용하여 각각의 송신 안테나로부터 송신된 칩 시퀀스들(chip sequences)의 추정(estimate)들을 발생시키는 단계;

상기 송신 안테나들로부터 송신된 칩 시퀀스들의 상기 추정들을 결합하는 단계; 및

상기 송신된 칩 시퀀스들의 상기 결합된 추정을 역확산(despreading)하는 단계를 포함하는 CLE 수행 방법.
제1항에 있어서, 폐루프 모드 송신 다이버시티(closed loop mode transmit diversity)가 구현되는 것인 CLE 수행 방법.
제2항에 있어서,

상기 송신된 칩 시퀀스들의 상기 추정들에 가중치(weight)의 복소 공액(complex conjugate)을 승산하는 단계를 더 포함하며, 상기 가중치는 상기 폐루프 모드 송신 다이버시티를 위해 송신기에서, 송신되는 칩 시퀀스에 적용되는 것인 CLE 수행 방법.
제3항에 있어서, 상기 폐루프 모드 송신 다이버시티는 모드 1(mode 1) 또는 모드 2(mode 2) 중 하나인 것인 CLE 수행 방법.
제1항에 있어서, 송신에서 시공간 송신 다이버시티(space time transmit diversity; STTD)가 구현되는 것인 CLE 수행 방법.
제5항에 있어서, 상기 송신된 칩 시퀀스들의 상기 추정들을 STTD 디코딩(decoding)하는 단계를 더 포함하는 CLE 수행 방법.
제1항에 있어서, 상기 송신된 칩 시퀀스의 상기 추정들은 블록 단위(block by block)로 콜레스키 분해(Cholesky decomposition)를 이용함으로써 수행되는 것인 CLE 수행 방법.
제1항에 있어서, 상기 송신된 칩 시퀀스의 상기 추정들은 직접 행렬 역변환(direct matrix inversion)에 의해 수행되는 것인 CLE 수행 방법.
제1항에 있어서, 상기 수신된 신호들은 오버 샘플링되는 것인 CLE 수행 방법.
제9항에 있어서, 상기 수신된 신호들은 2배의 칩 레이트로 오버 샘플링되는 것인 CLE 수행 방법.
송신을 위한 복수의 안테나를 구비하는 송신기 및 수신을 위한 복수의 안테나를 구비하는 수신기를 포함하는 무선 통신 시스템에서, 수신된 신호들의 조인트 처리를 이용하여 칩 레벨 등화(CLE)를 수행하는 장치에 있어서,

수신된 신호들로부터 샘플 시퀀스를 발생시키는 샘플링 유닛(sampling unit);

상기 샘플 시퀀스로부터, 상기 복수의 송신 안테나 및 상기 복수의 수신 안테나 사이의 채널 응답 행렬을 발생시키는 채널 추정기(channel estimator);

블록 고속 푸리에 변환(B-FFT)을 이용하여 상기 송신 안테나들 및 상기 수신 안테나들 사이의 조인트 채널 상관 행렬을 발생시키는 조인트 채널 상관 발생기(joint channel correlation generator);

최소 평균 제곱 에러(MMSE) 및 상기 조인트 채널 상관 행렬에 기초한 B-FFT을 이용하여 각각의 송신 안테나로부터 송신된 칩 시퀀스들의 추정들을 발생시키는 처리 유닛(processing unit);

각각의 송신 안테나로부터 송신된 칩 시퀀스들의 상기 추정들을 결합하는 소프트 결합기(soft combiner);

상기 결합기로부터 결합된 추정들에 대해 역고속 푸리에 변환(inverse fast Fourier transform; IFFT)을 수행하는 IFFT 유닛; 및

상기 IFFT 유닛의 출력을 역확산하는 역확산기(despreader)를 포함하는 CLE 수행 장치.
제11항에 있어서, 상기 처리 유닛은,

상기 샘플들에 대해 고속 푸리에 변환(FFT)을 수행하는 복수의 FFT 유닛;

각각의 송신 안테나와 각각의 수신 안테나 사이의 채널 임펄스 응답들에 대해 FFT을 수행하는 복수의 FFT 유닛;

상기 채널 임펄스 응답들에 대한 FFT의 복소 공액을 발생시키는 복수의 복소 공액 발생기;

상기 샘플들에 대한 FFT 및 상기 채널 임펄스 응답들에 대한 FFT의 복소 공액을 승산하는 복수의 승산기;

상기 각각의 송신 안테나들에 대응하는 상기 승산 결과들을 결합하는 복수의 결합기; 및

상기 결합기들의 결과들 및 상기 조인트 채널 상관 행렬로부터, 각각의 송신 안테나로부터 송신된 칩 시퀀스들의 추정들을 발생시키는 프로세서를 포함하는 것인 CLE 수행 장치.
제11항에 있어서, 폐루프 모드 송신 다이버시티가 구현되는 것인 CLE 수행 장치.
제13항에 있어서,

상기 폐루프 모드 송신 다이버시티를 위해 상기 송신 안테나들에 적용되는 가중치들의 복소 공액을 발생시키는 복수의 복소 공액 발생기; 및

각 송신 안테나에 각각 대응하는 상기 송신된 칩 시퀀스의 상기 추정들에 가중치의 복소 공액을 승산하는 복수의 승산기를 더 포함하는 CLE 수행 장치.
제13항에 있어서, 상기 폐루프 모드 송신 다이버시티는 모드 1 또는 모드 2 중 하나인 것인 CLE 수행 장치.
제11항에 있어서, 송신에서 시공간 송신 다이버시티(STTD)가 구현되는 것인 CLE 수행 장치.
제16항에 있어서, 상기 송신된 칩 시퀀스들의 상기 추정들의 STTD 디코딩을 수행하는 STTD 디코더를 더 포함하는 CLE 수행 장치.
제11항에 있어서, 상기 송신된 칩 시퀀스의 상기 추정들은 블록 단위(block by block)로 콜레스키 분해를 이용함으로써 수행되는 것인 CLE 수행 장치.
제11항에 있어서, 상기 송신된 칩 시퀀스의 상기 추정들은 직접 행렬 역변환에 의해 수행되는 것인 CLE 수행 장치.
제11항에 있어서, 상기 수신된 신호들은 오버 샘플링되는 것인 CLE 수행 장치.
제20항에 있어서, 상기 수신된 신호들은 2배의 칩 레이트로 오버 샘플링되는 것인 CLE 수행 장치.
송신을 위한 복수의 안테나를 구비하는 송신기 및 수신을 위한 복수의 안테나를 구비하는 수신기를 포함하는 무선 통신 시스템에서, 수신된 신호들의 조인트 처리를 이용하여 칩 레벨 등화(CLE)를 수행하는 집적 회로(IC)에 있어서,

수신된 신호들로부터 샘플 시퀀스를 발생시키는 샘플링 유닛(sampling unit);

상기 샘플 시퀀스로부터, 상기 복수의 송신 안테나 및 상기 복수의 수신 안테나 사이의 채널 응답 행렬을 발생시키는 채널 추정기 ;

블록 고속 푸리에 변환(B-FFT)을 이용하여 상기 송신 안테나들 및 상기 수신 안테나들 사이의 조인트 채널 상관 행렬을 발생시키는 조인트 채널 상관 발생기;

최소 평균 제곱 에러(MMSE) 및 상기 조인트 채널 상관 행렬에 기초한 B-FFT을 이용하여 각각의 송신 안테나로부터 송신된 칩 시퀀스들의 추정들을 발생시키는 처리 유닛;

각각의 송신 안테나로부터 송신된 칩 시퀀스들의 상기 추정들을 결합하는 소프트 결합기;

상기 결합기로부터 결합된 추정들에 대해 역고속 푸리에 변환(IFFT)을 수행하는 IFFT 유닛; 및

상기 IFFT 유닛의 출력을 역확산하는 역확산기(despreader)를 포함하는 집적 회로.
제22항에 있어서, 상기 처리 유닛은,

상기 샘플들에 대해 고속 푸리에 변환(FFT)을 수행하는 복수의 FFT 유닛;

각각의 송신 안테나와 각각의 수신 안테나 사이의 채널 임펄스 응답들에 대해 FFT을 수행하는 복수의 FFT 유닛;

상기 채널 임펄스 응답들에 대한 FFT의 복소 공액을 발생시키는 복수의 복소 공액 발생기;

상기 샘플들에 대한 FFT 및 상기 채널 임펄스 응답들에 대한 FFT의 복소 공액을 승산하는 복수의 승산기;

상기 각각의 송신 안테나들에 대응하는 상기 승산 결과들을 결합하는 복수의 결합기; 및

상기 결합기들의 결과들 및 상기 조인트 채널 상관 행렬로부터, 각각의 송신 안테나로부터 송신된 칩 시퀀스들의 추정들을 발생시키는 프로세서를 포함하는 것인 집적 회로.
제22항에 있어서, 폐루프 모드 송신 다이버시티가 구현되는 것인 집적 회로.
제24항에 있어서,

상기 폐루프 모드 송신 다이버시티를 위해 상기 송신 안테나들에 적용되는 가중치들의 복소 공액들을 발생시키는 복수의 복소 공액 발생기; 및

각 송신 안테나에 대응하는 송신된 칩 시퀀스의 상기 추정들에 가중치의 복소 공액을 승산하는 복수의 승산기를 더 포함하는 집적 회로.
제24항에 있어서, 상기 폐루프 모드 송신 다이버시티는 모드 1 또는 모드 2 중 하나인 것인 집적 회로.
제22항에 있어서, 송신에서 시공간 송신 다이버시티(STTD)가 구현되는 것인 집적 회로.
제27항에 있어서, 상기 송신된 칩 시퀀스들의 상기 추정들의 STTD 디코딩을 수행하는 STTD 디코더를 더 포함하는 집적 회로.
제22항에 있어서, 상기 송신된 칩 시퀀스의 상기 추정들은 블록 단위(block by block)로 콜레스키 분해를 이용함으로써 수행되는 것인 집적 회로.
제22항에 있어서, 상기 송신된 칩 시퀀스의 상기 추정들은 직접 행렬 역변환에 의해 수행되는 것인 집적 회로.
제22항에 있어서, 상기 수신된 신호들은 오버 샘플링되는 것인 집적 회로.
제31항에 있어서, 상기 수신된 신호들은 2배의 칩 레이트로 오버 샘플링되는 것인 집적 회로.