KR100904827B1 - Test device of fuse - Google Patents

Test device of fuse Download PDF

Info

Publication number
KR100904827B1
KR100904827B1 KR1020070042516A KR20070042516A KR100904827B1 KR 100904827 B1 KR100904827 B1 KR 100904827B1 KR 1020070042516 A KR1020070042516 A KR 1020070042516A KR 20070042516 A KR20070042516 A KR 20070042516A KR 100904827 B1 KR100904827 B1 KR 100904827B1
Authority
KR
South Korea
Prior art keywords
fuse
test
line
connection part
current
Prior art date
Application number
KR1020070042516A
Other languages
Korean (ko)
Other versions
KR20080097537A (en
Inventor
강명일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020070042516A priority Critical patent/KR100904827B1/en
Publication of KR20080097537A publication Critical patent/KR20080097537A/en
Application granted granted Critical
Publication of KR100904827B1 publication Critical patent/KR100904827B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/74—Testing of fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시예에 따른 퓨즈 테스트 장치는 전류가 인가되는 접속부 및 기준치 이상의 전류가 인가되면 단락되는 절단부를 포함하는 퓨즈; 및 상기 접속부와 전기적으로 연결되고 테스트 전류를 인가하는 반도체 소자를 포함한다.According to an embodiment, a fuse test apparatus may include: a fuse including a connection part to which a current is applied and a cutout part shorted when a current above a reference value is applied; And a semiconductor device electrically connected to the connection part and applying a test current.

본 발명의 실시예에 의하면, 반도체 소자를 이용하여 다양한 테스트용 전압을 인가할 수 있으므로 별도의 외부 전원 장치가 필요없고, 패드의 수를 획기적으로 감소시킬 수 있다. 또한, 종래와 같이 외부전원을 변화시키면서 퓨즈를 절단하는 방식보다 테스트 효율을 높일 수 있고, 보다 신뢰성 높은 퓨즈의 특성 평가를 수행할 수 있다. 또한, 퓨즈 테스트용 기판의 사이즈를 최소화할 수 있다.According to the embodiment of the present invention, since various test voltages can be applied using the semiconductor device, a separate external power supply is not required, and the number of pads can be drastically reduced. In addition, as compared with the conventional method of cutting the fuse while changing the external power source, it is possible to increase the test efficiency, and to perform a more reliable evaluation of the characteristics of the fuse. In addition, it is possible to minimize the size of the fuse test substrate.

Description

퓨즈 테스트 장치{Test device of fuse}Test device of fuse

도 1은 반도체 소자에 사용되는 퓨즈가 테스트를 위하여 설치된 형태를 예시한 도면.1 is a diagram illustrating a fuse installed in a semiconductor device for testing.

도 2는 실시예에 따른 퓨즈 테스트 장치의 구성을 개략적으로 도시한 도면.2 is a view schematically showing the configuration of a fuse test apparatus according to the embodiment;

도 3은 실시예에 따른 퓨즈 테스트 장치의 등가 회로를 개략적으로 도시한 도면.3 schematically shows an equivalent circuit of a fuse test apparatus according to an embodiment;

도 4는 실시예에 따른 퓨즈 테스트 장치에 인가되는 테스트 전류를 측정한 그래프.Figure 4 is a graph measuring the test current applied to the fuse test apparatus according to the embodiment.

도 5는 다른 실시예에 따른 퓨즈 테스트 장치의 등가 회로를 개략적으로 도시한 도면.5 schematically illustrates an equivalent circuit of a fuse test apparatus according to another embodiment.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100: 퓨즈 110: 접속부100: fuse 110: connection

112: 제1접속부 114: 제2접속부112: first connecting portion 114: second connecting portion

120: 절단부 200: 반도체 소자120: cutting unit 200: semiconductor element

210: 폴리 영역 220: 액티브 영역210: poly region 220: active region

본 발명은 반도체 소자용 퓨즈의 테스트 장치에 관하여 개시한다.The present invention relates to a test apparatus for a fuse for a semiconductor element.

반도체 복합 소자나 메모리 소자를 구성하는 수많은 미세 셀(cell) 중에서 결함이 한 개라도 있으면 메모리로서의 제구실을 하지 못하므로 불량품으로 처리된다. 그러나, 미리 설치해둔 예비 메모리 셀을 이용하여 불량 셀을 대체함으로써 수율 향상을 이룰 수 있다.If any defect is found among the many fine cells constituting the semiconductor composite element or the memory element, it cannot be treated as a memory and thus is treated as a defective product. However, yield improvement can be achieved by replacing defective cells by using preliminary preliminary memory cells.

예비 메모리 셀을 이용하는 경우, 웨이퍼 가공 완료후 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되는 것이다. 이러한 프로그램 방식의 예로, 레이저 빔으로 퓨즈를 태워 끊어버리는 방식을 들 수 있다.In the case of using a spare memory cell, after the wafer processing is completed, a program is performed in the internal circuit to select a defective memory cell through a test and replace the corresponding address with an address signal of the spare cell. Therefore, when an address signal corresponding to a bad line is input in actual use, the selection is switched to a spare line instead. An example of such a programming method is a method of burning a fuse with a laser beam.

또한, 정교한 저항을 요구하는 로직 회로를 제작함에 있어서, 공정 환경에 따라 필요한 저항을 제작하기 어려운 경우가 있다.In addition, in fabricating logic circuits requiring sophisticated resistors, it may be difficult to produce the necessary resistors depending on the process environment.

이를 극복하기 위한 기술 중 하나로 퓨즈를 이용한 기술이 있는데, 다수의 퓨즈를 연결한 후 요구되는 저항 수치에 해당되는 연결 부위를 절단함으로써 정교한 저항을 실현할 수 있다.One technique for overcoming this problem is a technology using a fuse. By connecting a plurality of fuses and cutting a connection part corresponding to a required resistance value, sophisticated resistance can be realized.

퓨즈를 절단하기 위하여 레이저 빔을 사용하는 경우 별도의 레이저 절단 장비를 이용하여 정교한 작업을 행해야 하고, 퓨즈 위의 산화막 두께를 조절해야하는 등 공정 조건이 까다롭다는 단점이 있다.When using a laser beam to cut the fuse has a disadvantage that the process conditions are difficult, such as the need to perform a sophisticated operation using a separate laser cutting equipment, and to adjust the thickness of the oxide film on the fuse.

상기의 단점을 극복하기 위하여, 퓨즈에 기준 수치 이상의 전류를 인가함으로써 원하는 연결 부위가 스스로 절단(Blowing)되도록 하는 전기적 절단 방법이 많이 사용된다.In order to overcome the above drawbacks, many electrical cutting methods are used in which a desired connection site is blown by applying a current higher than a reference value to the fuse.

보통, 반도체 회로 사이에 전기적 연결을 위한 패드들이 존재하며, 패드들 사이에 다수의 퓨즈들이 연결된다.Usually, there are pads for electrical connection between semiconductor circuits, and a plurality of fuses are connected between the pads.

상기 퓨즈의 원하는 연결부위를 끊기 위해서는 해당 패드에 전원(Bias)을 직접적으로 인가하여야 하며, 퓨즈의 규격이 정확해야 하는 점, 정교한 전원이 인가되어야 하는 점 등의 요인을 만족해야 한다.In order to cut off the desired connection of the fuse, a power supply (Bias) must be directly applied to the corresponding pad, and the factors such as the accuracy of the fuse and the need for the sophisticated power supply must be satisfied.

따라서, 실제 반도체 소자를 제작하기 전에 퓨즈 테스트를 위한 기판이 제작되며, 이러한 기판에 다양한 전원을 인가하면서 퓨즈의 규격과 동작 성능을 테스트하게 된다.Therefore, before fabricating the actual semiconductor device, a substrate for a fuse test is manufactured, and the specification and operation performance of the fuse are tested while applying various power sources to the substrate.

도 1은 반도체 소자에 사용되는 퓨즈(10)가 테스트를 위하여 설치된 형태를 예시한 도면이다.1 is a diagram illustrating a form in which a fuse 10 used for a semiconductor device is installed for a test.

기판 상에 퓨즈(10)가 다수개로 설치되고, 각 퓨즈(10)의 양단(14)은 패드(22. 24)와 연결되어 다양한 바이어스 전압이 인가된다.A plurality of fuses 10 are installed on the substrate, and both ends 14 of each fuse 10 are connected to the pads 22 and 24 to apply various bias voltages.

상기 퓨즈의 절단 부위(12)를 단락시키기 위해서 별도의 전원 장치를 사용하게 되며, 퓨즈 양단(14)의 형태, 크기, 절단 부위(12)의 두께, 길이 등을 고려하여 다양한 전압으로 테스트가 진행된다.A separate power supply device is used to short-circuit the cut portion 12 of the fuse, and the test is performed at various voltages in consideration of the shape and size of the both ends of the fuse 14 and the thickness and length of the cut portion 12. do.

즉, 테스트를 위해서는 반도체 소자용 전원과 같은 일정한 외부 전압(VDD 1.8V 혹은 VDD 3.3V)을 이용할 수 없으며, 별도의 전원 장치를 사용해야 한다.In other words, it is impossible to use a constant external voltage (VDD 1.8V or VDD 3.3V), such as a power supply for semiconductor devices, and use a separate power supply device.

또한, 과도한 테스트용 전압을 감당하기 위한 별도의 패드(22, 24)가 퓨즈(10)의 양단(14)에 모두 구비되어야 하고, 전원 장치는 각각의 패드(22, 24)에 직렬로 연결되어야 한다.In addition, separate pads 22 and 24 to withstand excessive test voltages must be provided at both ends 14 of the fuse 10 and the power supply must be connected in series to the respective pads 22 and 24. do.

따라서, 패드(22, 24)는 "퓨즈의 개수×2"개로 구비되어야 하고, 이로 인하여 테스트 결과의 신뢰성이 저하되고, 테스트용 기판의 크기가 증가되는 문제점이 있다.Therefore, the pads 22 and 24 should be provided as "number of fuses x 2", which causes a problem that the reliability of the test result is lowered and the size of the test substrate is increased.

또한, 별도의 전원 장치를 각각의 패드(22, 24)에 연결하는 방식은 테스트 장치의 설치를 어렵게 하고 테스트 과정이 복잡해지는 문제점이 있다.In addition, the method of connecting a separate power supply device to each of the pads 22 and 24 has a problem in that the installation of the test device is difficult and the test process is complicated.

본 발명의 실시예는, 별도의 외부 전원 장치를 구비할 필요없이 반도체 소자에 이용되는 전원단과 같은 일정 전원단을 이용하여 다수개의 퓨즈를 동시에 테스트할 수 있는 퓨즈 테스트 장치를 제공한다.An embodiment of the present invention provides a fuse test apparatus capable of simultaneously testing a plurality of fuses by using a predetermined power stage such as a power stage used in a semiconductor device without having to provide a separate external power source.

또한, 본 발명의 실시예는 별도의 외부 전원 장치를 구비할 필요없이 다양한 전압을 인가하여 퓨즈를 테스트할 수 있는 퓨즈 테스트 장치를 제공한다.In addition, an embodiment of the present invention provides a fuse test apparatus that can test the fuse by applying a variety of voltages without having to provide a separate external power supply.

또한, 본 발명의 실시예는 테스트용 패드의 개수를 감소시킴으로써 테스트용 기판의 사이즈를 최소화할 수 있는 퓨즈 테스트 장치를 제공한다.In addition, an embodiment of the present invention provides a fuse test apparatus that can minimize the size of the test substrate by reducing the number of test pads.

실시예에 따른 퓨즈 테스트 장치는 전류가 인가되는 접속부 및 기준치 이상의 전류가 인가되면 단락되는 절단부를 포함하는 퓨즈; 및 상기 접속부와 전기적으로 연결되고 테스트 전류를 인가하는 반도체 소자를 포함한다.According to an embodiment, a fuse test apparatus may include: a fuse including a connection part to which a current is applied and a cutout part shorted when a current above a reference value is applied; And a semiconductor device electrically connected to the connection part and applying a test current.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 퓨즈 테스트 장치에 대하여 상세히 설명한다.Hereinafter, a fuse test apparatus according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 실시예에 따른 퓨즈 테스트 장치의 구성을 개략적으로 도시한 도면이고, 도 3은 실시예에 따른 퓨즈 테스트 장치의 등가 회로를 개략적으로 도시한 도면이며, 도 4는 실시예에 따른 퓨즈 테스트 장치에 인가되는 테스트 전류를 측정한 그래프이다.2 is a view schematically illustrating a configuration of a fuse test apparatus according to an embodiment, FIG. 3 is a diagram schematically illustrating an equivalent circuit of a fuse test apparatus according to an embodiment, and FIG. 4 is a fuse test according to an embodiment. This is a graph measuring the test current applied to the device.

도 2를 참조하면, 본 발명의 실시예에 따른 퓨즈 테스트 장치는 퓨즈(100), 반도체 소자(200)를 포함하여 이루어지며, 상기 퓨즈(100)는 접속부(110)와 절단부(120)를 포함한다.Referring to FIG. 2, a fuse test apparatus according to an exemplary embodiment of the present invention includes a fuse 100 and a semiconductor device 200, and the fuse 100 includes a connection part 110 and a cutting part 120. do.

상기 퓨즈(100)는 칩형태로 제작되는 테스트용 기판에 형성되고, 하나 이상의 개수로 형성될 수 있다.The fuse 100 is formed on a test substrate manufactured in a chip form, and may be formed in one or more numbers.

본 발명의 실시예에서 상기 퓨즈(100)는 다수개로 구비되고, 소정 거리를 두고 나란히 배열된 것으로 한다.In the embodiment of the present invention, a plurality of fuses 100 may be provided and arranged side by side at a predetermined distance.

상기 접속부(110)는 외부 전원과 연결되는 제1접속부(112)와 반도체 소자(200)와 연결되는 제2접속부(114)를 포함한다.The connection unit 110 includes a first connection unit 112 connected to an external power source and a second connection unit 114 connected to the semiconductor device 200.

상기 제1접속부(112)는 외부 전원과 연결되기 위하여 각각 전극 패드(P1)를 구비하고, 제2접속부(114)는 반도체 소자(200)와 병렬 라인을 통하여 공통으로 연결된다.The first connector 112 includes an electrode pad P1 to be connected to an external power source, and the second connector 114 is commonly connected to the semiconductor device 200 through a parallel line.

상기 절단부(120)는 기준치 이상의 전류가 인가되면 단락되는 구성부로서, 그 두께에 따라 가령, 1A 내지 2A의 전류가 인가되면 단락될 수 있다.The cutout 120 is a component that is short-circuited when a current equal to or greater than a reference value is applied. For example, the cutout 120 may be short-circuited when a current of 1A to 2A is applied.

본 발명의 실시예에 따른 퓨즈 테스트 장치는 종래와 같이 별도의 외부 전원 장치, 가령 레귤레이터와 같은 장치가 필요없다.The fuse test apparatus according to the embodiment of the present invention does not require a separate external power supply device, such as a regulator, as in the prior art.

또한, 상기 제1접속부로 공급되는 전원으로는, 일반적으로 반도체 소자에 사용되는 전원, 가령 VDD 1.8V 또는 VDD 3.3V와 같은 칩레벨 전원을 이용할 수 있다.In addition, as a power source supplied to the first connection unit, a power source generally used for a semiconductor element, for example, a chip level power source such as VDD 1.8V or VDD 3.3V may be used.

상기 퓨즈는 제품 용도에 따라 다양한 형태를 가질 수 있는데, 상기 접속부(110)는 사각형, 마름모형 등의 다각형, 원형의 형태를 가질 수 있으며, 상기 절단부(120)의 길이 및 두께 역시 상이하게 형성될 수 있다.The fuse may have various shapes according to a product use, and the connection part 110 may have a polygonal shape, a circular shape such as a rectangle, a diamond shape, and the like, and the length and thickness of the cut part 120 may also be different. Can be.

참고로, 상기 접속부(110)의 형태 역시 절단부(120)의 단락 성능에 영향을 줄 수 있다.For reference, the shape of the connection unit 110 may also affect the short circuit performance of the cutting unit 120.

한편, 상기 반도체 소자(200)는 퓨즈(100)의 제2접속부(114)와 연결되어 테스트 전류를 인가하는 기능을 수행하는데, 본 발명의 실시예에서 상기 반도체 소자(200)는 트랜지스터로 구현된다(이하, "반도체 소자(200)"를 "트랜지스터"라 지칭함).Meanwhile, the semiconductor device 200 is connected to the second connection part 114 of the fuse 100 to apply a test current. In the embodiment of the present invention, the semiconductor device 200 is implemented as a transistor. (Hereinafter, "semiconductor element 200" is referred to as "transistor").

상기 트랜지스터(200)는 한개로 구비되고, 상기 다수의 제2접속부(114)와 공통 라인을 통하여 연결된다.The transistor 200 is provided as one and connected to the plurality of second connectors 114 through a common line.

상기 트랜지스터(200)는 핑거 형태의 폴리 게이트 영역(210)과 기판 상의 액티브 영역(220)을 포함하여 이루어지며, 핑거의 개수가 조절됨으로써 퓨즈(100)에 인가되는 전류(전압)량을 유동적으로 설정할 수 있다.The transistor 200 includes a poly gate region 210 having a finger shape and an active region 220 on a substrate, and the number of fingers is controlled to flexibly change the amount of current (voltage) applied to the fuse 100. Can be set.

이와 같이 트랜지스터(200)를 핑거 형태의 폴리 게이트를 이용하여 제작하는 경우, 트랜지스터(200)의 단면적을 최소화하면서 다양한 전류를 공급할 수 있는 회 로를 구현할 수 있는 장점이 있다.As such, when the transistor 200 is fabricated using a finger-type poly gate, there is an advantage in that a circuit capable of supplying various currents can be implemented while minimizing the cross-sectional area of the transistor 200.

상기 퓨즈(100)는 폴리 퓨즈의 형태로 제작가능하며, 이러한 경우 상기 폴리 게이트 영역(210)과 동일층에서 동일한 공정을 통하여 형성될 수 있다.The fuse 100 may be manufactured in the form of a poly fuse, and in this case, the fuse 100 may be formed through the same process on the same layer as the poly gate region 210.

상기 트랜지스터(200)에 형성된 다수의 드레인 라인은 제2접속부(114)와 병렬 라인을 통하여 연결되고, 게이트 라인은 전류 인가를 제어하는 라인으로 사용된다.A plurality of drain lines formed in the transistor 200 are connected to the second connection part 114 through a parallel line, and the gate line is used as a line for controlling current application.

또한, 상기 트랜지스터(200)의 소스 라인은 그라운드 라인으로 사용되므로, 상기 게이트 라인과 소스 라인은 각각 제어 회로 및 접지단과 연결되기 위한 패드(P2, P3)를 구비한다.In addition, since the source line of the transistor 200 is used as a ground line, the gate line and the source line have pads P2 and P3 for connection with a control circuit and a ground terminal, respectively.

따라서, 퓨즈(100)의 개수를 "X"개라고 하였을 때, 패드 "P1"은 X개가 필요하고, 트랜지스터(200)의 게이트와 소스를 위한 패드 "P2", "P3"가 하나씩 필요로 되므로, 본 발명의 실시예에 의한 퓨즈 테스트 장치는 총 "X＋2"개의 패드를 구비한다.Therefore, when the number of fuses 100 is "X", X pads "P1" are required, and the pads "P2" and "P3" for the gate and the source of the transistor 200 are required one by one. The fuse test apparatus according to the embodiment of the present invention includes a total of "X + 2" pads.

반면, 종래에는 "2X"개의 패드가 필요로 되었으므로(도 1 참조), 본 발명의 실시예에 의하면 패드의 수를 절반 가량으로 감소시킬 수 있다.On the other hand, since "2X" pads are conventionally required (see FIG. 1), the number of pads can be reduced by about half according to the embodiment of the present invention.

따라서, 본 발명의 실시예에 의하면, 최소 면적의 기판 상에 많은 개수의 퓨즈를 실장할 수 있고 성능 테스트 효율을 향상시킬 수 있다.Therefore, according to the embodiment of the present invention, a large number of fuses can be mounted on a substrate having a minimum area, and performance test efficiency can be improved.

도 3을 참조하면, 저항 성분의 퓨즈(100) 및 트랜지스터(200)로 구성된 퓨즈 테스트 장치의 등가회로가 도시되어 있는데, 트랜지스터(200)의 드레인 라인은 퓨즈(100)들과 연결되어 있고, 소스 라인은 그라운드(Vss) 단자로 사용되고 있음을 알 수 있다.Referring to FIG. 3, an equivalent circuit of a fuse test apparatus including a resistor 100 and a transistor 200 of a resistive component is illustrated. A drain line of the transistor 200 is connected to the fuses 100 and a source. It can be seen that the line is used as a ground (Vss) terminal.

또한, 트랜지스터(200)의 게이트 라인은 제어 신호(Vin) 단자로 사용되고 있다.The gate line of the transistor 200 is used as a control signal Vin terminal.

도 4를 참조하면, 제1접속부(110)와 연결된 각각의 패드(P1)에 전원(Vdd)이 인가된 상태("A", "C" 구간)에서, 트랜지스터(200)의 게이트와 연결된 패드(P2)에 제어 신호(Vin)가 인가되면("B" 구간), 테스트 전류가 퓨즈(100)로 흐르게 된다.Referring to FIG. 4, in a state where power Vdd is applied to each pad P1 connected to the first connection unit 110 (“A” and “C” periods), the pad connected to the gate of the transistor 200. When the control signal Vin is applied to the P2 ("B" section), the test current flows to the fuse 100.

따라서, 본 발명의 실시예에 의하면, 종래와 같이 별도의 외부 전원 장치를 각 퓨즈 별로 연결하고 개별적으로 테스트할 필요가 없으며, 단지 트랜지스터(200)에 제어신호를 인가함으로써 다수개 퓨즈의 성능을 동시에 테스트할 수 있다.Therefore, according to the embodiment of the present invention, there is no need to connect a separate external power supply device for each fuse and test them individually as in the related art, and simultaneously apply the control signal to the transistor 200 to simultaneously perform the performance of a plurality of fuses. You can test it.

도 5는 다른 실시예에 따른 퓨즈 테스트 장치의 등가 회로를 개략적으로 도시한 도면이다.FIG. 5 schematically illustrates an equivalent circuit of a fuse test apparatus according to another exemplary embodiment.

도 5에 도시된 다른 실시예에 따른 퓨즈 테스트 장치가 전술한 실시예와 상이한 점은, 트랜지스터(400)가 다수개로 구비되고, 퓨즈(300)와 쌍을 이루어 하나씩 연결된 점이다.The fuse test apparatus according to another exemplary embodiment illustrated in FIG. 5 is different from the aforementioned exemplary embodiment in that a plurality of transistors 400 are provided and connected to each other in pairs with the fuse 300.

상기 트랜지스터(400)등의 소스 라인은 공통 접지단(Vss)과 병렬로 연결되고, 드레인 라인은 해당 퓨즈(300)와 직렬로 연결된다.A source line such as the transistor 400 is connected in parallel with the common ground terminal Vss, and a drain line is connected in series with the corresponding fuse 300.

또한, 상기 트랜지스터(400)의 게이트 라인은 제어신호(Vin)를 인가받기 위한 패드와 병렬로 연결되므로, 다른 실시예에 의한 퓨즈 테스트 장치 역시 "X＋2"개의 패드만이 필요로 된다.In addition, since the gate line of the transistor 400 is connected in parallel with the pad for receiving the control signal Vin, only "X + 2" pads are needed in the fuse test apparatus according to another embodiment.

상기 트랜지스터(400)는 전술한 실시예와 같이 핑거 형태의 폴리 게이트를 이용하여 구현되며, 각 트랜지스터(400)는 핑거 형태를 달리하여 설계되므로 서로 상이한 전류를 인가할 수 있다.As described above, the transistor 400 is implemented using a poly gate in the form of a finger, and since each transistor 400 is designed with a different finger, it may apply different currents.

따라서, 본 발명의 다른 실시예에 의하면 하나의 테스트 기판 상에서 보다 다양한 성능 테스트를 실시할 수 있는 장점이 있다.Therefore, according to another embodiment of the present invention, there is an advantage in that a variety of performance tests can be performed on one test substrate.

그 외에, 다른 실시예의 기본 연결 구성 및 동작 방식은 전술한 실시예와 동일하므로 반복되는 설명은 생략하기로 한다.In addition, since the basic connection configuration and operation method of the other embodiment are the same as the above-described embodiment, repeated description will be omitted.

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described above with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains may have an abnormality within the scope not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not illustrated. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

본 발명의 실시예에 따른 퓨즈 테스트 장치에 의하면, 반도체 소자를 이용하여 다양한 테스트용 전압을 인가할 수 있으므로 별도의 외부 전원 장치가 필요없고, 패드의 수를 획기적으로 감소시킬 수 있다.According to the fuse test apparatus according to the exemplary embodiment of the present invention, since various test voltages may be applied using a semiconductor device, a separate external power supply is not required, and the number of pads may be drastically reduced.

또한, 본 발명의 실시예에 의하면, 종래와 같이 외부전원을 변화시키면서 퓨즈를 절단하는 방식보다 테스트 효율을 높일 수 있고, 보다 신뢰성 높은 퓨즈의 특성 평가를 수행할 수 있다.In addition, according to the embodiment of the present invention, it is possible to improve the test efficiency, and to evaluate the characteristics of the fuse more reliable than the conventional method of cutting the fuse while changing the external power source.

또한, 본 발명의 실시예에 의하면, 퓨즈 테스트용 기판의 사이즈를 최소화할 수 있다.In addition, according to the embodiment of the present invention, it is possible to minimize the size of the fuse test substrate.

Claims (9)

핑거 형태의 폴리 게이트를 포함하여 이루어지고, 상기 핑거의 개수가 조절됨으로써 수치조정된 테스트 전류를 인가하는 반도체 소자; 및A semiconductor device including a poly gate having a finger shape and applying a test current numerically adjusted by adjusting the number of the fingers; And 외부 전원과 연결되는 제1 접속부 및 상기 반도체 소자와 공통 라인을 통하여 연결되는 제2 접속부를 포함하며 상기 테스트 전류가 인가되는 접속부와, 상기 제1 접속부 및 상기 제2 접속부 사이에 연결된 금속 라인 형태로서 기준치 이상의 전류가 인가되면 태워져 단락되는 절단부를 포함하는 다수의 퓨즈를 포함하는 퓨즈 테스트 장치.A first connection part connected to an external power source and a second connection part connected to the semiconductor element through a common line, and a connection part to which the test current is applied and a metal line connected between the first connection part and the second connection part. A fuse test apparatus including a plurality of fuses including a cutout that is burned and shorted when a current higher than a reference value is applied. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 접속부는The method of claim 1, wherein the connection portion 원형, 다각형 중 하나 이상의 형태를 이루는 것을 특징으로 하는 퓨즈 테스트 장치.A fuse test device comprising at least one of a circle and a polygon. 제1항에 있어서, 상기 절단부는According to claim 1, wherein the cutting portion 하나 이상의 두께 수치를 가지는 것을 특징으로 하는 퓨즈 테스트 장치.A fuse test device, characterized in that it has one or more thickness values. 제1항에 있어서, 상기 반도체 소자의The semiconductor device of claim 1, wherein the semiconductor device is 게이트 라인은 전류 인가를 제어하는 라인으로 사용되고,The gate line is used as a line for controlling the application of current, 소스 라인은 그라운드 라인으로 사용되며,The source line is used as the ground line 드레인 라인은 상기 접속부와의 연결 라인으로 사용되는 것을 특징으로 하는 퓨즈 테스트 장치.And a drain line is used as a connection line with the connection part. 삭제delete
KR1020070042516A 2007-05-02 2007-05-02 Test device of fuse KR100904827B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070042516A KR100904827B1 (en) 2007-05-02 2007-05-02 Test device of fuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042516A KR100904827B1 (en) 2007-05-02 2007-05-02 Test device of fuse

Publications (2)

Publication Number Publication Date
KR20080097537A KR20080097537A (en) 2008-11-06
KR100904827B1 true KR100904827B1 (en) 2009-06-25

Family

ID=40285320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042516A KR100904827B1 (en) 2007-05-02 2007-05-02 Test device of fuse

Country Status (1)

Country Link
KR (1) KR100904827B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200493139Y1 (en) 2019-12-30 2021-02-05 주식회사 한국가스기술공사 Fuse tester

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953349B1 (en) * 2008-05-30 2010-04-20 주식회사 동부하이텍 semiconductor device for fuse test
KR102133356B1 (en) 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 Semiconductor device and operation method for the same
KR101607146B1 (en) * 2014-08-26 2016-04-11 주식회사 지니틱스 Method for testing battery protection circuit and device for the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061113A (en) * 2001-01-12 2002-07-22 가부시끼가이샤 도시바 Semiconductor device
KR20070081640A (en) * 2006-02-13 2007-08-17 삼성전자주식회사 Semiconductor device and method for fabricating the same
KR20080014601A (en) * 2006-08-11 2008-02-14 가부시끼가이샤 르네사스 테크놀로지 Semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061113A (en) * 2001-01-12 2002-07-22 가부시끼가이샤 도시바 Semiconductor device
KR20070081640A (en) * 2006-02-13 2007-08-17 삼성전자주식회사 Semiconductor device and method for fabricating the same
KR20080014601A (en) * 2006-08-11 2008-02-14 가부시끼가이샤 르네사스 테크놀로지 Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200493139Y1 (en) 2019-12-30 2021-02-05 주식회사 한국가스기술공사 Fuse tester

Also Published As

Publication number Publication date
KR20080097537A (en) 2008-11-06

Similar Documents

Publication Publication Date Title
KR100466984B1 (en) Integrated circuit chip having test element group circuit and method of test the same
US7910922B2 (en) Semiconductor integrated circuit device and manufacture thereof
JPS63217821A (en) Semiconductor integrated circuit
US20110075500A1 (en) Semiconductor memory device and a method of controlling a semiconductor memory device
JP3689154B2 (en) Electronic circuit manufacturing method, semiconductor material wafer, and integrated circuit
JP2000011684A (en) Input protective circuit, antifuse address detection circuit and semiconductor integrated-circuit device
KR100904827B1 (en) Test device of fuse
JP4727796B2 (en) Semiconductor integrated circuit
KR100856318B1 (en) Fuse for semiconductor device
KR100673002B1 (en) EFUSE circuit using leakage current path of transistor
US7759226B1 (en) Electrical fuse with sacrificial contact
US6218724B1 (en) Thin film transistor used in semiconductor memory for achieving reduction in power consumption
US6346820B1 (en) Characteristics evaluation circuit for semiconductor wafer and its evaluation method
CN107068655B (en) IC with fail-safe fuse on field dielectric
US9287000B1 (en) Three terminal fuse with FinFET
JP2003152087A (en) Laser trimmed fuse detecting device for semiconductor integrated circuit and its method
JP2015225990A (en) Semiconductor device and evaluation method of the same
KR100821834B1 (en) Test pattern with poly-silicon fuse
JP2597828B2 (en) Semiconductor memory device
US6288965B1 (en) Reference voltage generating circuit, semiconductor memory device and burn-in method therefor
JPH09199672A (en) Semiconductor integrated circuit device and method of inspection
KR100953349B1 (en) semiconductor device for fuse test
KR20100099886A (en) Parallel anti fuse
KR20090051370A (en) Semiconductor device for fuse test
KR20020072915A (en) Repair circuit of semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee