KR100904736B1 - Internal Voltage Generating Circuit - Google Patents

Internal Voltage Generating Circuit Download PDF

Info

Publication number
KR100904736B1
KR100904736B1 KR1020070131311A KR20070131311A KR100904736B1 KR 100904736 B1 KR100904736 B1 KR 100904736B1 KR 1020070131311 A KR1020070131311 A KR 1020070131311A KR 20070131311 A KR20070131311 A KR 20070131311A KR 100904736 B1 KR100904736 B1 KR 100904736B1
Authority
KR
South Korea
Prior art keywords
voltage
driving
internal voltage
drive
internal
Prior art date
Application number
KR1020070131311A
Other languages
Korean (ko)
Other versions
KR20090063809A (en
Inventor
권태우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070131311A priority Critical patent/KR100904736B1/en
Publication of KR20090063809A publication Critical patent/KR20090063809A/en
Application granted granted Critical
Publication of KR100904736B1 publication Critical patent/KR100904736B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 전원전압으로 내부전압을 구동하는 내부전압 생성부; 외부전압을 전압 분배하여 제1 가변전압 및 제2 가변전압을 생성하는 가변전압 생성부; 및 상기 제1 가변전압과 상기 제2 가변전압을 비교하여 상기 내부전압 생성부의 구동능력을 조절하는 구동제어신호를 생성하는 제1 비교부를 포함하는 내부전압 생성회로를 제공한다.The present invention provides an internal voltage generator for driving an internal voltage with a power supply voltage; A variable voltage generator configured to divide the external voltage to generate a first variable voltage and a second variable voltage; And a first comparator configured to compare the first variable voltage and the second variable voltage to generate a drive control signal for adjusting a driving capability of the internal voltage generator.

외부전압, 내부전압, 구동제어신호, 변동폭 External voltage, internal voltage, drive control signal, fluctuation range

Description

내부전압 생성회로{Internal Voltage Generating Circuit}Internal Voltage Generating Circuit

본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 구체적으로는 외부전압의 레벨에 따라 내부전압의 전류 구동 능력을 조절함으로써 높은 외부전압의 레벨에서 구동되는 내부전압의 변동폭을 감소시켜 내부전압을 안정적으로 공급할 수 있도록 한 내부전압 생성회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device. More particularly, the present invention relates to a semiconductor memory device, and more specifically, to adjust the current driving capability of the internal voltage according to the level of the external voltage, thereby reducing the fluctuation range of the internal voltage driven at the high external voltage level, thereby stably supplying the internal voltage. The present invention relates to an internal voltage generation circuit.

통상적으로 메모리 장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(Vcore), 워드라인을 구동하거나 오버드라이빙 시에 사용되는 고전압(Vpp), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.In general, a memory device receives a power supply voltage VDD and a ground voltage VSS from an external source and generates and uses an internal voltage for internal operation. The voltages required for the internal operation of the memory device include the core voltage (Vcore) supplied to the memory core region, the high voltage (Vpp) used for driving word lines or overdriving, and the bulk voltage of the NMOS transistor in the core region. There is a back bias voltage VBB supplied thereto.

여기서 코어전압(Vcore)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 고전압(Vpp)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(Vpp)과 백바이어스전 압(VBB)을 공급하기 위해서는 각각 고전압(Vpp)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.Here, the core voltage Vcore may be supplied by reducing the power supply voltage VDD inputted from the outside to a predetermined level, but the high voltage Vpp has a voltage higher than the power supply voltage VDD input from the outside, and the back bias is performed. Since the voltage VBB maintains a voltage lower than the ground voltage VSS input from the outside, in order to supply the high voltage Vpp and the back bias voltage VBB, the high voltage Vpp and the back bias voltage (VBB) are respectively provided. There is a need for a charge pump circuit that supplies charge for VBB).

도 1은 종래기술에 따른 내부전압 생성회로의 구성을 도시한 것이다.1 illustrates a configuration of an internal voltage generation circuit according to the prior art.

도시된 바와 같이, 종래기술에 따른 내부전압 생성회로는 액티브 신호(act_en)에 응답하여, 내부전압(VINT_OLD)을 전압 분배하여 분배전압(VA)을 생성하는 전압 분배부(10)와, 분배전압(VA)을 기준전압(VREFC)과 비교하여 구동신호(CON1)를 생성하는 비교부(120)와, 구동신호(CON1)에 응답하여 내부전압(VINT_OLD)을 외부전압(VDD)으로 구동하는 구동부(14)로 구성된다.As shown in the drawing, the internal voltage generation circuit according to the related art may divide the internal voltage VINT_OLD in response to the active signal act_en, and generate a divided voltage VA, and the divided voltage. A comparator 120 generating the driving signal CON1 by comparing VA to the reference voltage VREFC, and a driving unit driving the internal voltage VINT_OLD to the external voltage VDD in response to the driving signal CON1. It consists of 14.

이와 같이, 구성된 종래 내부전압 발생회로의 동작을 구체적으로 설명한다.In this way, the operation of the conventional internal voltage generation circuit constructed as follows will be described in detail.

반도체 장치가 액티브 동작모드로 진입하는 경우 하이레벨로 인에이블된 액티브 신호(act_en)에 응답하여 내부전압(VINT_OLD)을 구동한다. 즉, 하이레벨로 인에이블된 액티브 신호(act_en)는 비교부(120)의 NMOS 트랜지스터(NM13)를 턴온시키고, 구동부(14)의 PMOS 트랜지스터(PM17)를 턴오프시킨다. NMOS 트랜지스터(NM13)가 턴온되면 비교부(120)는 인에이블되어 분배전압(VA)과 기준전압(VREFC)을 차등증폭하여 구동신호(CON1)를 생성한다.When the semiconductor device enters the active operation mode, the internal voltage VINT_OLD is driven in response to the active signal act_en enabled to the high level. That is, the active signal act_en enabled to the high level turns on the NMOS transistor NM13 of the comparator 120, and turns off the PMOS transistor PM17 of the driver 14. When the NMOS transistor NM13 is turned on, the comparator 120 is enabled to differentially amplify the distribution voltage VA and the reference voltage VREFC to generate the driving signal CON1.

분배전압(VA)이 기준전압(VREFC)보다 낮은 레벨인 경우 NMOS 트랜지스터(NM12)의 턴온 정도가 NMOS 트랜지스터(NM11)의 턴온 정도보다 상대적으로 작아짐으로써, 노드(nd12)는 하이레벨이 되어, PMOS 트랜지스터(PM16)를 턴오프시킨다. 이에 따라, 노드(nd14)에서 출력되는 구동신호(CON1)는 로우레벨로 인에이블되어 PMOS 트랜지스터(PM18, PM19)를 턴온시켜 외부전압(VDD)으로 내부전압(VINT_OLD)을 구동한다. 내부전압(VINT_OLD)의 구동은 분배전압(VA)의 레벨이 기준전압(VREFC)의 레벨과 동등해질 때까지 계속된다.When the distribution voltage VA is at a level lower than the reference voltage VREFC, the turn-on degree of the NMOS transistor NM12 becomes relatively smaller than the turn-on degree of the NMOS transistor NM11, whereby the node nd12 becomes a high level and the PMOS The transistor PM16 is turned off. Accordingly, the driving signal CON1 output from the node nd14 is enabled at a low level to turn on the PMOS transistors PM18 and PM19 to drive the internal voltage VINT_OLD with the external voltage VDD. The driving of the internal voltage VINT_OLD is continued until the level of the distribution voltage VA becomes equal to the level of the reference voltage VREFC.

구동되는 내부전압은 외부전압(VDD)으로부터 생성되므로, 외부전압(VDD)의 레벨에 의존한다. 즉, 외부전압(VDD)의 레벨이 낮은 경우에는 내부전압(VINT_OLD)의 구동력이 떨어지며, 외부전압(VDD)의 레벨이 높은 경우에는 피크노이즈(peak noise)에 의해 내부전압(VINT_OLD)의 변동폭(fluctuation)이 증가하는 현상이 발생한다.The driven internal voltage is generated from the external voltage VDD and thus depends on the level of the external voltage VDD. That is, when the level of the external voltage VDD is low, the driving force of the internal voltage VINT_OLD falls, and when the level of the external voltage VDD is high, the fluctuation range of the internal voltage VINT_OLD due to peak noise ( An increase in fluctuation occurs.

따라서, 본 발명은 외부전압의 레벨에 따라 내부전압의 전류 구동 능력을 조절함으로써, 높은 외부전압의 레벨에서 구동되는 내부전압의 변동폭을 감소시켜 내부전압을 안정적으로 공급할 수 있도록 한 내부전압 생성회로를 개시한다.Accordingly, the present invention provides an internal voltage generation circuit which adjusts the current driving capability of the internal voltage according to the level of the external voltage, thereby reducing the fluctuation range of the internal voltage driven at the high external voltage level and stably supplying the internal voltage. It starts.

이를 위해 본 발명은 전원전압으로 내부전압을 구동하는 내부전압 생성부; 및 외부전압의 레벨에 따라 구동제어신호를 생성하여 상기 내부전압 생성부의 구동능력을 조절하는 구동신호 생성부를 포함하는 내부전압 생성회로를 제공한다.To this end, the present invention is an internal voltage generation unit for driving the internal voltage to the power supply voltage; And a drive signal generator for generating a drive control signal according to the level of the external voltage to adjust the driving capability of the internal voltage generator.

본 발명에 있어서, 상기 내부전압 생성부는 내부전압을 전압 분배하여 분배전압을 생성하는 전압 분배부; 상기 분배전압과 기준전압을 비교하여 구동신호를 생성하는 비교부; 및 상기 구동신호에 응답하여 상기 내부전압을 구동하는 제1 구동부를 포함하는 것이 바람직하다.In the present invention, the internal voltage generation unit voltage division unit for generating a divided voltage by voltage-dividing the internal voltage; A comparator configured to generate a driving signal by comparing the divided voltage with a reference voltage; And a first driver configured to drive the internal voltage in response to the drive signal.

본 발명에 있어서, 상기 내부전압 생성부는 상기 구동제어신호에 응답하여 상기 내부전압을 구동하는 제2 구동부를 포함하는 것이 바람직하다.In the present invention, the internal voltage generation unit preferably includes a second driver for driving the internal voltage in response to the drive control signal.

본 발명에 있어서, 상기 제1 구동부는 외부전압과 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자를 포함하는 것이 바람직하다.In the present invention, it is preferable that the first driving part includes a driving element connected between an output terminal of an external voltage and an internal voltage and driven in response to the driving signal.

본 발명에 있어서, 상기 제2 구동부는 제1 노드와 상기 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자; 및 외부전압과 상기 제1 노드 사이에 연결되어, 상기 구동제어신호에 응답하여 상기 구동소자의 구동력을 조절하는 구동력 조절소자를 포함하는 것이 바람직하다.In the present invention, the second driving unit is connected between the first node and the output terminal of the internal voltage, the driving element for driving in response to the drive signal; And a driving force adjusting element connected between an external voltage and the first node to adjust the driving force of the driving element in response to the driving control signal.

본 발명에 있어서, 상기 구동소자 및 상기 구동력 조절소자는 PMOS 트랜지스터인 것을 특징으로 한다.In the present invention, the driving element and the driving force adjusting element are characterized in that the PMOS transistor.

본 발명에 있어서, 상기 구동제어신호의 레벨 변화폭은 상기 구동신호의 레벨 변화폭보다 작게 설정되는 것을 특징으로 한다.In the present invention, the level change width of the drive control signal is set smaller than the level change width of the drive signal.

본 발명에 있어서, 상기 구동신호 생성부는 외부전압을 전압 분배하여 제1 가변전압 및 제2 가변전압을 생성하는 가변전압 생성부; 및 상기 제1 가변전압과 상기 제2 가변전압을 비교하여 상기 구동제어신호를 생성하는 비교부를 포함하는 것이 바람직하다.The driving signal generation unit may include: a variable voltage generation unit configured to generate a first variable voltage and a second variable voltage by voltage-dividing an external voltage; And a comparing unit configured to generate the driving control signal by comparing the first variable voltage and the second variable voltage.

본 발명에 있어서, 상기 구동제어신호의 레벨은 외부전압의 레벨에 비례하여 증가하는 것을 특징으로 한다.In the present invention, the level of the drive control signal is increased in proportion to the level of the external voltage.

또한, 본 발명은 외부전압의 레벨에 따라 구동제어신호를 생성하는 구동신호 생성부; 및 상기 구동제어신호에 따라 내부전압을 조절하는 구동부를 포함하는 내부전압 생성회로를 제공한다.In addition, the present invention includes a drive signal generation unit for generating a drive control signal according to the level of the external voltage; And it provides an internal voltage generation circuit including a drive unit for adjusting the internal voltage in accordance with the drive control signal.

본 발명에 있어서, 상기 내부전압을 전압 분배하여 분배전압을 생성하는 전압 분배부; 및 상기 분배전압과 기준전압을 비교하여 구동신호를 생성하는 비교부를 포함하는 것이 바람직하다.In the present invention, the voltage divider for generating a divided voltage by voltage-dividing the internal voltage; And a comparator configured to generate the driving signal by comparing the divided voltage and the reference voltage.

본 발명에 있어서, 상기 구동신호 생성부는 외부전압을 전압 분배하여 제1 가변전압 및 제2 가변전압을 생성하는 가변전압 생성부; 및 상기 제1 가변전압과 상기 제2 가변전압을 비교하여 상기 구동제어신호를 생성하는 비교부를 포함하는 것이 바람직하다.The driving signal generation unit may include: a variable voltage generation unit configured to generate a first variable voltage and a second variable voltage by voltage-dividing an external voltage; And a comparing unit configured to generate the driving control signal by comparing the first variable voltage and the second variable voltage.

본 발명에 있어서, 상기 구동제어신호의 레벨은 외부전압의 레벨에 비례하여 증가하는 것을 특징으로 한다.In the present invention, the level of the drive control signal is increased in proportion to the level of the external voltage.

본 발명에 있어서, 상기 구동부는 상기 구동신호에 응답하여 상기 내부전압을 구동하는 제1 구동부; 및 상기 구동제어신호에 응답하여 상기 내부전압을 구동하는 제2 구동부를 포함하는 것이 바람직하다.The driving unit may include: a first driving unit driving the internal voltage in response to the driving signal; And a second driver configured to drive the internal voltage in response to the drive control signal.

본 발명에 있어서, 상기 비교부는 상기 기준전압이 상기 분배전압보다 이하인 경우 인에이블되는 상기 구동신호를 생성하는 것이 바람직하다.In the present invention, it is preferable that the comparison unit generates the driving signal enabled when the reference voltage is less than the division voltage.

본 발명에 있어서, 상기 제1 구동부는 외부전압과 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자를 포함하는 것이 바람직하다.In the present invention, it is preferable that the first driving part includes a driving element connected between an output terminal of an external voltage and an internal voltage and driven in response to the driving signal.

본 발명에 있어서, 상기 제2 구동부는 제1 노드와 상기 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자; 및 외부전압과 상기 제1 노드 사이에 연결되어, 상기 구동제어신호에 응답하여 상기 구동소자의 구동력을 조절하는 구동력 조절소자를 포함하는 것이 바람직하다.In the present invention, the second driving unit is connected between the first node and the output terminal of the internal voltage, the driving element for driving in response to the drive signal; And a driving force adjusting element connected between an external voltage and the first node to adjust the driving force of the driving element in response to the driving control signal.

본 발명에 있어서, 상기 구동소자 및 상기 구동력 조절소자는 PMOS 트랜지스터인 것을 특징으로 한다.In the present invention, the driving element and the driving force adjusting element are characterized in that the PMOS transistor.

본 발명에 있어서, 상기 구동제어신호의 레벨 변화폭은 상기 구동신호의 레벨 변화폭보다 작게 설정되는 것을 특징으로 한다.In the present invention, the level change width of the drive control signal is set smaller than the level change width of the drive signal.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited by these examples.

도 2는 본 발명의 일실시예에 따른 내부전압 생성회로의 구성을 도시한 블럭도이고, 도 3은 도 2의 상세 회로도이다.FIG. 2 is a block diagram showing the configuration of an internal voltage generation circuit according to an embodiment of the present invention, and FIG. 3 is a detailed circuit diagram of FIG.

도 2에 도시된 바와 같이, 본 실시예에 따른 내부전압 생성회로는 내부전압(VINT_NEW)을 전압 분배하여 분배전압(VB)을 생성하는 전압 분배부(20)와, 액티브 신호(act_en)에 응답하여 분배전압(VB)과 기준전압(VREFC)을 비교하여 제1 구동신호(CON2)를 생성하는 제1 비교부(220)와, 제1 구동신호(CON2)에 응답하여 내부전압(VINT_NEW)을 구동하는 제1 구동부(24)와, 외부전압(VDD)으로부터 제2 구동신호(VDDCON)를 생성하는 구동신호 생성부(26)와, 제1 구동신호(CON2) 및 제2 구동신 호(VDDCON)에 응답하여 내부전압(VINT_NEW)을 구동하는 제2 구동부(28)로 구성된다. 이때, 구동신호 생성부(26)는 외부전압(VDD)을 전압 분배하여 제1 가변전압(DDH) 및 제2 가변전압(DDL)을 생성하는 가변전압 생성부(260)와, 제1 가변전압(DDH) 및 제2 가변전압(DDL)을 비교하여 제2 구동신호(VDDCON)를 생성하는 제2 비교부(262)를 포함한다.As shown in FIG. 2, the internal voltage generation circuit according to the present embodiment responds to the voltage divider 20 and the active signal act_en that divide the internal voltage VINT_NEW to generate a divided voltage VB. The first comparison unit 220 generates the first driving signal CON2 by comparing the distribution voltage VB with the reference voltage VREFC, and internal voltage VINT_NEW in response to the first driving signal CON2. The first driver 24 to drive, the drive signal generator 26 to generate the second drive signal VDDCON from the external voltage VDD, the first drive signal CON2 and the second drive signal VDDCON. The second driver 28 drives the internal voltage VINT_NEW in response to. In this case, the driving signal generator 26 divides the external voltage VDD into voltages to generate the first variable voltage DDH and the second variable voltage DDL, and the first variable voltage. The second comparator 262 generates a second driving signal VDDCON by comparing the DDH and the second variable voltage DDL.

도 3을 참고하면, 전압 분배부(20)는 노드(nd21)와 노드(nd22) 사이에 연결되어 노드(nd21)의 신호에 응답하여 턴온되는 NMOS 트랜지스터(NM26)와, 노드(nd22)와 노드(nd23) 사이에 연결되어 노드(nd22)의 신호에 응답하여 턴온되는 NMOS 트랜지스터(NM27)와, 노드(nd23)와 접지단(VSS) 사이에 연결되어 액티브 신호(act_en)에 응답하여 턴온되는 NMOS 트랜지스터(NM28)로 구성된다. NMOS 트랜지스터(NM26), NMOS 트랜지스터(NM27) 및 NMOS 트랜지스터(NM28)는 턴온 저항값에 의해 내부전압(VINT_NEW)을 전압 분배하여 분배전압(VB)을 생성한다. 실시예에 따라서는 NMOS 트랜지스터(NM26), NMOS 트랜지스터(NM27) 및 NMOS 트랜지스터(NM28)를 저항소자로 구성할 수도 있다.Referring to FIG. 3, the voltage divider 20 is connected between a node nd21 and a node nd22 and turned on in response to a signal of the node nd21, and a node nd22 and a node. an NMOS transistor NM27 connected between (nd23) and turned on in response to a signal of a node nd22, and an NMOS connected between the node nd23 and a ground terminal VSS and turned on in response to an active signal act_en It consists of a transistor NM28. The NMOS transistor NM26, the NMOS transistor NM27, and the NMOS transistor NM28 generate a voltage division by dividing the internal voltage VINT_NEW by the turn-on resistance. According to the exemplary embodiment, the NMOS transistor NM26, the NMOS transistor NM27, and the NMOS transistor NM28 may be configured as resistance elements.

도 3을 참고하면, 제1 비교부(220)는 차등증폭회로로 구성되며 액티브 신호(act_en)에 응답하여 동작한다. 즉, 제1 비교부(220)는 기준전압(VREFC)을 입력받는 NMOS 트랜지스터(NM20)와, 분배전압(VB)을 입력받는 NMOS 트랜지스터(NM21)와, 전류미러를 형성하는 PMOS 트랜지스터(PM22, PM23)와, 노드(nd24)와 접지단(VSS) 사이에 연결되어 액티브 신호(act_en)에 응답하여 턴온되는 NMOS 트랜지스터(NM22)로 구성된다. 제1 비교부(220)는 하이레벨의 액티브 신호(act_en)가 입력 되는 경우 차등증폭 동작을 수행하며, 분배전압(VB)이 기준전압(VREFC)보다 높은 레벨인 경우 하이레벨의 제1 구동신호(CON2)를 생성하고, 분배전압(VB)이 기준전압(VREFC)보다 낮은 레벨인 경우 로우레벨의 제1 구동신호(CON2)를 생성한다.Referring to FIG. 3, the first comparator 220 is configured as a differential amplifier circuit and operates in response to an active signal act_en. That is, the first comparator 220 includes an NMOS transistor NM20 that receives a reference voltage VREFC, an NMOS transistor NM21 that receives a distribution voltage VB, and a PMOS transistor PM22 that forms a current mirror. And an NMOS transistor NM22 connected between the node nd24 and the ground terminal VSS and turned on in response to the active signal act_en. The first comparator 220 performs a differential amplification operation when the high level active signal act_en is input, and when the distribution voltage VB is higher than the reference voltage VREFC, the first driving signal at the high level. When the distribution voltage VB is lower than the reference voltage VREFC, the first driving signal CON2 having the low level is generated.

도 3을 참고하면, 제1 구동부(24)는 외부전압단(VDD)과 노드(nd25) 사이에 연결되어 액티브 신호(act_en)에 응답하여 턴온되는 PMOS 트랜지스터(PM26)와, 외부전압단(VDD)과 노드(nd21) 사이에 연결되어 제1 구동신호(CON2)에 응답하여 턴온되는 PMOS 트랜지스터(PM27)로 구성된다. PMOS 트랜지스터(PM26)가 턴오프되는 경우 내부전압(VINT_NEW)을 구동하는 PMOS 트랜지스터(PM27)가 동작한다.Referring to FIG. 3, the first driver 24 is connected between the external voltage terminal VDD and the node nd25 and turned on in response to the active signal act_en, and the external voltage terminal VDD. And a PMOS transistor PM27 connected between the node nd21 and turned on in response to the first driving signal CON2. When the PMOS transistor PM26 is turned off, the PMOS transistor PM27 driving the internal voltage VINT_NEW is operated.

도 3을 참고하면, 구동신호 생성부(26)는 외부전압(VDD)을 전압 분배하여 제1 가변전압(DDH) 및 제2 가변전압(DDL)을 생성하는 가변전압 생성부(260)와, 제1 가변전압(DDH) 및 제2 가변전압(DDL)을 비교하여 제2 구동신호(VDDCON)를 생성하는 제2 비교부(262)를 포함한다.Referring to FIG. 3, the driving signal generator 26 may include a variable voltage generator 260 that divides an external voltage VDD to generate a first variable voltage DDH and a second variable voltage DDL; The second comparator 262 generates a second driving signal VDDCON by comparing the first variable voltage DDH and the second variable voltage DDL.

가변전압 생성부(260)는 외부전압단(VDD)과 노드(nd31) 사이에 연결된 제1 저항(R1)과, 노드(nd31)와 노드(nd32) 사이에 연결된 제2 저항(R2)과, 노드(nd32)와 접지단(VSS) 사이에 연결된 제3 저항(R3)으로 구성된다. 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)의 저항값의 비에 의해 전압 분배된 제1 가변전압(DDH)은 노드(nd31)로 출력되고, 제2 가변전압(DDL)은 노드(nd32)로 출력된다.The variable voltage generator 260 may include a first resistor R1 connected between the external voltage terminal VDD and the node nd31, a second resistor R2 connected between the node nd31 and the node nd32, The third resistor R3 is connected between the node nd32 and the ground terminal VSS. The first variable voltage DDH divided by the ratio of the resistance values of the first resistor R1, the second resistor R2, and the third resistor R3 is output to the node nd31 and the second variable voltage. DDL is output to the node nd32.

제2 비교부(262)는 차등증폭회로로 구성되며 액티브 신호(act_en)에 응답하여 동작한다. 즉, 제2 비교부(262)는 제1 가변전압(DDH)을 입력받는 NMOS 트랜지스터(NM30)와, 제2 가변전압(DDL)을 입력받는 NMOS 트랜지스터(NM31)와, 전류미러를 형성하는 PMOS 트랜지스터(PM30, PM31, PM32, PM33)와, 노드(nd33)와 접지단(VSS) 사이에 연결되어 액티브 신호(act_en)에 응답하여 턴온되는 NMOS 트랜지스터(NM32)로 구성된다. 제2 비교부(262)는 하이레벨의 액티브 신호(act_en)가 입력되는 경우 차등증폭 동작을 수행한다.The second comparator 262 is configured as a differential amplifier and operates in response to the active signal act_en. That is, the second comparator 262 includes an NMOS transistor NM30 that receives the first variable voltage DDH, an NMOS transistor NM31 that receives the second variable voltage DDL, and a PMOS that forms a current mirror. The transistors PM30, PM31, PM32, and PM33 and the NMOS transistor NM32 connected between the node nd33 and the ground terminal VSS are turned on in response to the active signal act_en. The second comparator 262 performs a differential amplification operation when a high level active signal act_en is input.

제1 가변전압(DDH)의 레벨이 제2 가변전압(DDL)의 레벨보다 높으므로, 제2 비교부(262)가 생성하는 제2 구동신호(VDDCON)는 로우레벨이다. 제2 구동신호(VDDCON)의 레벨은 외부전압(VDD)의 레벨에 따라 증가한다. 이때, 제2 구동신호(VDDCON)의 레벨 변화폭은 제1 구동신호(CON2)의 레벨 변화폭보다 작게 설정되는 것이 바람직하다.Since the level of the first variable voltage DDH is higher than the level of the second variable voltage DDL, the second driving signal VDDCON generated by the second comparator 262 is at a low level. The level of the second driving signal VDDCON increases with the level of the external voltage VDD. In this case, the level change width of the second driving signal VDDCON may be set smaller than the level change width of the first driving signal CON2.

도 3을 참고하면, 제2 구동부(28)는 외부전압단(VDD)과 노드(nd26) 사이에 연결되어 제2 구동신호(VDDCON)에 응답하여 턴온되는 PMOS 트랜지스터(PM28)와, 노드(nd26)와 노드(nd21) 사이에 연결되어 제1 구동신호(CON2)에 응답하여 턴온되는 PMOS 트랜지스터(PM29)로 구성된다. PMOS 트랜지스터(PM28)는 내부전압(VINT_NEW)을 구동하는 PMOS 트랜지스터(PM29)의 구동력을 조절한다.Referring to FIG. 3, the second driver 28 is connected between the external voltage terminal VDD and the node nd26 and turned on in response to the second driving signal VDDCON, and the node nd26. ) And a PMOS transistor PM29 connected between the node nd21 and turned on in response to the first driving signal CON2. The PMOS transistor PM28 adjusts the driving force of the PMOS transistor PM29 that drives the internal voltage VINT_NEW.

이와 같이 구성된 내부전압 생성회로의 동작을 도 3을 참고하여 설명하면 다음과 같다.The operation of the internal voltage generation circuit configured as described above will be described with reference to FIG. 3.

반도체 장치가 액티브 동작모드로 진입하는 경우에 액티브 신호(act_en)는 하이레벨로 인에이블된다. 하이레벨의 액티브 신호(act_en)는 제1 비교부(220)의 NMOS 트랜지스터(NM22)를 턴온시키고, 제1 구동부(24)의 PMOS 트랜지스터(PM26)를 턴오프시킨다. 따라서, 제1 비교부(220)는 전압 분배부(20)를 통해 생성된 분배전압(VB)과 기준전압(VREF)을 차등증폭하여 제1 구동신호(CON2)를 생성한다. 제1 구동신호(CON2)는 분배전압(VB)이 기준전압(VREFC)보다 높은 레벨인 경우 하이레벨로 생성되고, 분배전압(VB)이 기준전압(VREFC)보다 낮은 레벨인 경우 로우레벨로 생성된다.When the semiconductor device enters the active operation mode, the active signal act_en is enabled to a high level. The high level active signal act_en turns on the NMOS transistor NM22 of the first comparator 220 and turns off the PMOS transistor PM26 of the first driver 24. Accordingly, the first comparator 220 differentially amplifies the divided voltage VB and the reference voltage VREF generated through the voltage divider 20 to generate the first driving signal CON2. The first driving signal CON2 is generated at a high level when the distribution voltage VB is higher than the reference voltage VREFC, and is generated at a low level when the distribution voltage VB is lower than the reference voltage VREFC. do.

제1 구동신호(CON2)는 PMOS 트랜지스터(PM27)에 인가되어 외부전압(VDD)으로 내부전압(VINT_NEW)을 구동한다. 즉, 분배전압(VB)이 기준전압(VREFC)보다 낮은 레벨인 경우 생성된 로우레벨의 제1 구동신호(CON2)에 의해 PMOS 트랜지스터(PM27)가 턴온되어 외부전압(VDD)으로부터 전하가 내부전압(VINT_NEW)으로 공급된다. 즉, 내부전압(VINT_NEW)의 구동은 분배전압(VB)의 레벨이 기준전압(VREFC)의 레벨과 동등해질 때까지 외부전압(VDD)으로부터 전하를 공급받는다.The first driving signal CON2 is applied to the PMOS transistor PM27 to drive the internal voltage VINT_NEW with the external voltage VDD. That is, when the distribution voltage VB is lower than the reference voltage VREFC, the PMOS transistor PM27 is turned on by the generated low level first driving signal CON2 so that charges from the external voltage VDD are turned on. Supplied as (VINT_NEW). That is, the driving of the internal voltage VINT_NEW receives electric charge from the external voltage VDD until the level of the distribution voltage VB becomes equal to the level of the reference voltage VREFC.

이와 같이 구동되는 내부전압(VINT_NEW)은 외부전압(VDD)으로부터 생성되므로 외부전압(VDD)의 레벨에 의존한다. 특히, 높은 외부전압(VDD)의 레벨에서는 구동되는 내부전압(VINT_NEW)의 변동폭이 증가하는 현상이 발생한다.The internal voltage VINT_NEW driven as described above is generated from the external voltage VDD and thus depends on the level of the external voltage VDD. In particular, a phenomenon in which the variation range of the driven internal voltage VINT_NEW increases at the level of the high external voltage VDD.

그러나, 본 실시예에 따른 내부전압 생성회로는 구동신호 생성부(26)와 제2 구동부(28)를 구비하여 낮은 외부전압(VDD)의 레벨에서는 내부전압(VINT_NEW)의 구동력을 증가시키고, 높은 외부전압(VDD)의 레벨에서는 구동되는 내부전압(VINT_NEW)의 변동폭을 감소시키고 있다.However, the internal voltage generation circuit according to the present embodiment includes a driving signal generator 26 and a second driver 28 to increase the driving force of the internal voltage VINT_NEW at a low external voltage level VDD and to increase the driving force. At the level of the external voltage VDD, the fluctuation range of the driven internal voltage VINT_NEW is reduced.

이하, 구동신호 생성부(26)와 제2 구동부(28)의 동작을 도 4를 참고하여 구체적으로 살펴본다.Hereinafter, operations of the driving signal generator 26 and the second driver 28 will be described in detail with reference to FIG. 4.

우선, 구동신호 생성부(26)의 가변전압 생성부(260)는 노드(nd31)로

Figure 112007090217673-pat00001
인 제1 가변전압(DDH)과 노드(nd32)로
Figure 112007090217673-pat00002
인 제2 가변전압(DDL)을 생성한다. 제1 가변전압(DDH)의 레벨은 제2 가변전압(DDL)의 레벨보다 높으며, 제1 가변전압(DDH)과 제2 가변전압(DDL)은 외부전압(VDD)의 레벨에 따라 증가한다.First, the variable voltage generator 260 of the driving signal generator 26 goes to the node nd31.
Figure 112007090217673-pat00001
To the first variable voltage DDH and the node nd32
Figure 112007090217673-pat00002
A second variable voltage DDL is generated. The level of the first variable voltage DDH is higher than that of the second variable voltage DDL, and the first variable voltage DDH and the second variable voltage DDL increase in accordance with the level of the external voltage VDD.

다음으로, 제2 비교부(262)는 제1 가변전압(DDH)과 제2 가변전압(DDL)을 입력받아 제2 구동신호(VDDCON)를 생성한다. 도 4에 도시된 바와 같이 제2 구동신호(VDDCON)는 외부전압(VDD)의 레벨에 따라 그 레벨이 증가한다.Next, the second comparator 262 receives the first variable voltage DDH and the second variable voltage DDL to generate a second driving signal VDDCON. As shown in FIG. 4, the level of the second driving signal VDDCON increases with the level of the external voltage VDD.

제2 구동신호(VDDCON)를 인가받는 제2 구동부(28)의 PMOS 트랜지터(PM28)는 PMOS 트랜지터(PM29)의 구동력을 조절한다.The PMOS transistor PM28 of the second driver 28 receiving the second driving signal VDDCON adjusts the driving force of the PMOS transistor PM29.

이와 같은 구동력 조절은 외부전압(VDD)의 레벨에 따라 다르다. 즉, 낮은 외부전압(VDD)의 레벨에서는 제2 구동신호(VDDCON)의 레벨이 낮아 PMOS 트랜지터(PM28)의 턴온 정도가 상대적으로 커지므로, PMOS 트랜지터(PM29)의 구동력 역시 커진다.Such driving force adjustment depends on the level of the external voltage VDD. That is, at the level of the low external voltage VDD, the level of the second driving signal VDDCON is low, so that the turn-on degree of the PMOS transistor PM28 becomes relatively large, so that the driving force of the PMOS transistor PM29 also increases.

반면, 높은 외부전압(VDD)의 레벨에서는 제2 구동신호(VDDCON)의 레벨이 높아 PMOS 트랜지터(PM28)의 턴온 정도가 상대적으로 작아므로, PMOS 트랜지터(PM29)의 구동력 역시 작아진다.On the other hand, since the level of the second driving signal VDDCON is high at the level of the high external voltage VDD, the turn-on degree of the PMOS transistor PM28 is relatively small, so that the driving force of the PMOS transistor PM29 is also reduced.

이상 살펴본 바와 같이, 본 실시예의 구동신호 생성부(26)는 외부전압(VDD) 의 레벨이 증가할수록 레벨이 증가하는 제2 구동신호(VDDCON)를 생성하고, 제2 구동신호(VDDCON)에 의해 제2 구동부(28)의 구동력을 조절한다. 즉, 낮은 외부전압(VDD)의 레벨에서는 제2 구동부(28)의 구동력을 증가시키고, 높은 외부전압(VDD)의 레벨에서는 제2 구동부(28)의 구동력을 감소시킨다.As described above, the driving signal generator 26 of the present exemplary embodiment generates the second driving signal VDDCON whose level increases as the level of the external voltage VDD increases, and generates the second driving signal VDDCON by the second driving signal VDDCON. The driving force of the second drive unit 28 is adjusted. That is, the driving force of the second driver 28 is increased at the level of the low external voltage VDD, and the driving force of the second driver 28 is decreased at the level of the high external voltage VDD.

이에 따라, 본 실시예에서 생성되는 내부전압(VINT_NEW)은 높은 외부전압(VDD)의 레벨에서 외부전압(VDD)에 대한 의존성이 약해진다. 따라서, 높은 외부전압(VDD)의 레벨에서는 내부전압(VINT_NEW)에서 발생되는 변동폭이 감소된다.Accordingly, the internal voltage VINT_NEW generated in the present embodiment is weakly dependent on the external voltage VDD at the level of the high external voltage VDD. Therefore, the fluctuation range generated at the internal voltage VINT_NEW is reduced at the level of the high external voltage VDD.

도 4를 참조하면, 다양한 외부전압의 레벨(예를 들어, VDD=1.6V, 1.8V, 2.0V)에서 생성되는 내부전압(VINT_NEW)의 변동폭(fluctuation)은 종래의 내부전압 생성회로에서 생성되는 내부전압(VINT_OLD)의 변동폭에 비해 감소되는 것을 확인할 수 있다.Referring to FIG. 4, fluctuation of the internal voltage VINT_NEW generated at various levels of external voltages (eg, VDD = 1.6V, 1.8V, 2.0V) is generated in a conventional internal voltage generation circuit. It can be seen that the voltage decreases compared to the fluctuation range of the internal voltage VINT_OLD.

이와 같이, 본 실시예에서 생성된 내부전압(VINT_NEW)의 변동폭은 종래에 비해 감소되므로 외부전압(VDD)의 레벨 변화에 따라 내부전압 공급의 안정성을 확보하여 신뢰성을 증가시킬 수 있다.As described above, since the fluctuation range of the internal voltage VINT_NEW generated in the present embodiment is reduced as compared with the related art, the stability of the internal voltage supply can be secured by increasing the level of the external voltage VDD, thereby increasing reliability.

도 1은 종래기술에 따른 내부전압 생성회로의 구성을 도시한 것이다.1 illustrates a configuration of an internal voltage generation circuit according to the prior art.

도 2는 본 발명의 일실시예에 따른 내부전압 생성회로의 구성을 도시한 블럭도이다.2 is a block diagram showing a configuration of an internal voltage generation circuit according to an embodiment of the present invention.

도 3은 도 2에 도시된 내부전압 생성회로의 상세 회로도이다.FIG. 3 is a detailed circuit diagram of the internal voltage generation circuit shown in FIG. 2.

도 4는 외부전압의 레벨에 따라 생성되는 내부전압의 파형을 보여주는 도면이다.4 is a view illustrating waveforms of internal voltages generated according to levels of external voltages.

Claims (19)

전원전압으로 내부전압을 구동하는 내부전압 생성부;An internal voltage generator for driving an internal voltage with a power supply voltage; 외부전압을 전압 분배하여 제1 가변전압 및 제2 가변전압을 생성하는 가변전압 생성부; 및A variable voltage generator configured to divide the external voltage to generate a first variable voltage and a second variable voltage; And 상기 제1 가변전압과 상기 제2 가변전압을 비교하여 상기 내부전압 생성부의 구동능력을 조절하는 구동제어신호를 생성하는 제1 비교부를 포함하는 내부전압 생성회로.And a first comparator configured to compare the first variable voltage and the second variable voltage to generate a driving control signal for adjusting a driving capability of the internal voltage generator. 제1 항에 있어서, 상기 내부전압 생성부는The method of claim 1, wherein the internal voltage generation unit 내부전압을 전압 분배하여 분배전압을 생성하는 전압 분배부;A voltage divider configured to divide the internal voltage to generate a divided voltage; 상기 분배전압과 기준전압을 비교하여 구동신호를 생성하는 제2 비교부; 및A second comparator configured to generate a driving signal by comparing the divided voltage with a reference voltage; And 상기 구동신호에 응답하여 상기 내부전압을 구동하는 제1 구동부를 포함하는 내부전압 생성회로.And a first driver configured to drive the internal voltage in response to the drive signal. 제2 항에 있어서, 상기 내부전압 생성부는The method of claim 2, wherein the internal voltage generation unit 상기 구동제어신호에 응답하여 상기 내부전압을 구동하는 제2 구동부를 포함하는 내부전압 생성회로.And a second driver configured to drive the internal voltage in response to the drive control signal. 제2 항에 있어서, 상기 제1 구동부는The method of claim 2, wherein the first driving unit 외부전압과 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자를 포함하는 내부전압 생성회로.And a driving device connected between an output terminal of an external voltage and an internal voltage to drive in response to the driving signal. 제3 항에 있어서, 상기 제2 구동부는The method of claim 3, wherein the second drive unit 제1 노드와 상기 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자; 및A driving element connected between a first node and an output terminal of the internal voltage and driving in response to the driving signal; And 외부전압과 상기 제1 노드 사이에 연결되어, 상기 구동제어신호에 응답하여 상기 구동소자의 구동력을 조절하는 구동력 조절소자를 포함하는 내부전압 생성회로.And a driving force adjusting element connected between an external voltage and the first node to adjust a driving force of the driving element in response to the driving control signal. 제5 항에 있어서, 상기 구동소자 및 상기 구동력 조절소자는 PMOS 트랜지스터인 내부전압 생성회로.The internal voltage generation circuit of claim 5, wherein the driving device and the driving force adjusting device are PMOS transistors. 제5 항에 있어서, 상기 구동제어신호의 레벨 변화폭은 상기 구동신호의 레벨 변화폭보다 작게 설정되는 것을 특징으로 하는 내부전압 생성회로.6. The internal voltage generation circuit according to claim 5, wherein the level change width of the drive control signal is set smaller than the level change width of the drive signal. 삭제delete 제1 항에 있어서, 상기 구동제어신호의 레벨은 외부전압의 레벨에 비례하여 증가하는 것을 특징으로 하는 내부전압 생성회로.The internal voltage generation circuit according to claim 1, wherein the level of the driving control signal increases in proportion to the level of an external voltage. 외부전압을 전압 분배하여 제1 가변전압 및 제2 가변전압을 생성하는 가변전압 생성부;A variable voltage generator configured to divide the external voltage to generate a first variable voltage and a second variable voltage; 상기 제1 가변전압과 상기 제2 가변전압을 비교하여 구동제어신호를 생성하는 비교부; 및A comparator configured to generate a driving control signal by comparing the first variable voltage and the second variable voltage; And 상기 구동제어신호에 따라 내부전압을 조절하는 구동부를 포함하는 내부전압 생성회로.An internal voltage generation circuit including a driving unit to adjust an internal voltage according to the driving control signal. 삭제delete 삭제delete 제10 항에 있어서, 상기 구동제어신호의 레벨은 외부전압의 레벨에 비례하여 증가하는 것을 특징으로 하는 내부전압 생성회로.The internal voltage generation circuit of claim 10, wherein the level of the driving control signal increases in proportion to the level of an external voltage. 제10 항에 있어서, 상기 구동부는The method of claim 10, wherein the driving unit 구동신호에 응답하여 상기 내부전압을 구동하는 제1 구동부; 및A first driver configured to drive the internal voltage in response to a drive signal; And 상기 구동제어신호에 응답하여 상기 내부전압을 구동하는 제2 구동부를 포함하는 내부전압 생성회로.And a second driver configured to drive the internal voltage in response to the drive control signal. 삭제delete 제14 항에 있어서, 상기 제1 구동부는The method of claim 14, wherein the first driving unit 외부전압과 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자를 포함하는 내부전압 생성회로.And a driving device connected between an output terminal of an external voltage and an internal voltage to drive in response to the driving signal. 제14 항에 있어서, 상기 제2 구동부는The method of claim 14, wherein the second drive unit 제1 노드와 상기 내부전압의 출력단 사이에 연결되어, 상기 구동신호에 응답하여 구동하는 구동소자; 및A driving element connected between a first node and an output terminal of the internal voltage and driving in response to the driving signal; And 외부전압과 상기 제1 노드 사이에 연결되어, 상기 구동제어신호에 응답하여 상기 구동소자의 구동력을 조절하는 구동력 조절소자를 포함하는 내부전압 생성회로.And a driving force adjusting element connected between an external voltage and the first node to adjust a driving force of the driving element in response to the driving control signal. 제17 항에 있어서, 상기 구동소자 및 상기 구동력 조절소자는 PMOS 트랜지스터인 내부전압 생성회로.18. The internal voltage generation circuit according to claim 17, wherein the driving element and the driving force adjusting element are PMOS transistors. 제17 항에 있어서, 상기 구동제어신호의 레벨 변화폭은 상기 구동신호의 레벨 변화폭보다 작게 설정되는 것을 특징으로 하는 내부전압 생성회로.18. The internal voltage generation circuit according to claim 17, wherein the level change width of the drive control signal is set smaller than the level change width of the drive signal.
KR1020070131311A 2007-12-14 2007-12-14 Internal Voltage Generating Circuit KR100904736B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070131311A KR100904736B1 (en) 2007-12-14 2007-12-14 Internal Voltage Generating Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070131311A KR100904736B1 (en) 2007-12-14 2007-12-14 Internal Voltage Generating Circuit

Publications (2)

Publication Number Publication Date
KR20090063809A KR20090063809A (en) 2009-06-18
KR100904736B1 true KR100904736B1 (en) 2009-06-26

Family

ID=40992704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131311A KR100904736B1 (en) 2007-12-14 2007-12-14 Internal Voltage Generating Circuit

Country Status (1)

Country Link
KR (1) KR100904736B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071081A (en) * 2012-12-03 2014-06-11 에스케이하이닉스 주식회사 Semiconductor apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097024A (en) * 2002-06-18 2003-12-31 삼성전자주식회사 Internal voltage generating circuit capable for use of array of supplying stable output voltage regardless of external input voltage
KR20060031027A (en) * 2004-10-07 2006-04-12 주식회사 하이닉스반도체 Core voltage generator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097024A (en) * 2002-06-18 2003-12-31 삼성전자주식회사 Internal voltage generating circuit capable for use of array of supplying stable output voltage regardless of external input voltage
KR20060031027A (en) * 2004-10-07 2006-04-12 주식회사 하이닉스반도체 Core voltage generator

Also Published As

Publication number Publication date
KR20090063809A (en) 2009-06-18

Similar Documents

Publication Publication Date Title
US5747974A (en) Internal supply voltage generating circuit for semiconductor memory device
TW556210B (en) Negative voltage generator for a semiconductor memory device
US20020084830A1 (en) Pumping voltage regulation circuit
US7427890B2 (en) Charge pump regulator with multiple control options
US6300820B1 (en) Voltage regulated charge pump
US8129962B2 (en) Low dropout voltage regulator with clamping
US20030197546A1 (en) Negative voltage generator for a semiconductor memory device
JP5535447B2 (en) Power supply voltage step-down circuit, semiconductor device, and power supply voltage circuit
KR100762873B1 (en) An internal voltage generator
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
KR100904736B1 (en) Internal Voltage Generating Circuit
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
KR20050011275A (en) Circuit for generating internal voltage
KR100889312B1 (en) Circuit and method for detecting threshold voltage of semiconductor device, internal voltage generating circuit using the same
KR20100129991A (en) Vbb level sensor apparatus of semiconductor memory apparatus
KR100748459B1 (en) Vbb level sensing apparatus of semiconductor memory
US8582385B2 (en) Semiconductor memory device
KR100904733B1 (en) Threshold Voltage Control Circuit and Internal Voltage Generation Circuit using the same
KR20080098572A (en) Internal source voltage generator of semiconductor memory device
TWI390531B (en) A semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes
KR20010059032A (en) Internal voltage generating device
KR20150018736A (en) High voltage generator
US20080231350A1 (en) Internal voltage generating circuit for use in a semiconductor device
KR100720221B1 (en) Voltage generator
KR20110047802A (en) Internal voltage generating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee