KR100904060B1 - 화상표시시스템의 풀 컬러 컨트롤러 구현 방법 - Google Patents

화상표시시스템의 풀 컬러 컨트롤러 구현 방법 Download PDF

Info

Publication number
KR100904060B1
KR100904060B1 KR1020070107246A KR20070107246A KR100904060B1 KR 100904060 B1 KR100904060 B1 KR 100904060B1 KR 1020070107246 A KR1020070107246 A KR 1020070107246A KR 20070107246 A KR20070107246 A KR 20070107246A KR 100904060 B1 KR100904060 B1 KR 100904060B1
Authority
KR
South Korea
Prior art keywords
data
fractional
section
integer
bits
Prior art date
Application number
KR1020070107246A
Other languages
English (en)
Other versions
KR20090041633A (ko
Inventor
김정엽
박원철
김현태
윤경재
Original Assignee
(주)윌넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)윌넷 filed Critical (주)윌넷
Priority to KR1020070107246A priority Critical patent/KR100904060B1/ko
Publication of KR20090041633A publication Critical patent/KR20090041633A/ko
Application granted granted Critical
Publication of KR100904060B1 publication Critical patent/KR100904060B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 엘이디나 램프를 사용하는 전광판 즉, 화상표시시스템에 있어서, 한 픽셀의 밝기를 정수구간과 소수구간으로 나눔으로써 정수구간에 해당하는 데이터가 소수구간만큼의 분해능을 가짐에 따라 간단한 방식으로 색 계조수를 증가시킬수 있음과 동시에 래치클럭수를 현저하게 줄일 수 있는 화상표시시스템의 풀컬러 컨트롤러 구현 방법에 관한 것이다.
본 발명에서는, 입력데이터가 감마보정을 거친 후 출력비트를 통해 출력되는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법에 있어서, 상기 출력비트를 기 설정된 기준값에 의해 정수구간비트와 소수구간비트로 구분하는 단계와; 감마보정된 입력데이터를 소수구간비트수의 2의 지수승으로 나누어 몫은 정수구간 데이터로, 나머지는 소수구간 데이터로 구분시키는 단계와; 상기 정수구간 데이터에 따라, 래치클럭과 출력 인에이블 신호를 발생시켜 영상을 출력시키는 단계와; 상기 소수구간 데이터에 따라, 래치클럭과 출력 인에이블 신호를 발생시켜 영상을 출력시키는 단계;로 이루어진 화상표시시스템의 풀 컬러 컨트롤러 구현 방법을 제공한다.
전광판, LED, 영상데이터, 정수구간, 소수구간, 래치클럭절감

Description

화상표시시스템의 풀 컬러 컨트롤러 구현 방법{Method for realizing full color controler of projection system}
본 발명은 엘이디나 램프를 사용하는 전광판 즉, 화상표시시스템에 있어서, 한 픽셀의 밝기를 정수구간과 소수구간으로 나눔으로써 정수구간에 해당하는 데이터가 소수구간만큼의 분해능을 가짐에 따라 간단한 방식으로 색 계조수를 증가시킬수 있음과 동시에 래치클럭수를 현저하게 줄일 수 있는 화상표시시스템의 풀컬러 컨트롤러 구현 방법에 관한 것이다.
일반적으로 전광판은 각종의 정보를 가시적인 상태로 표시하기 위한 시스템으로서, 광고상업용, 경기장용, 멀티비전용, 교통신호용, 정보 및 메시지 전달용으로 널리 사용되고 있다. 상기 전광판은 디스플레이용으로 사용되는 수단이나 소자로 초기에는 전구를 많이 사용하였고, 전구의 사용 전력량을 감안하여 형광등을 주로 많이 사용하였다. 그러나 전구와 형광등과 같은 수단의 경우에는 그 크기를 줄이는데 한계가 있어 영상을 표시하기에는 부적합한 면이 있었다. 그래서 최근에는 CRT(음극선관)등을 사용하고 있으나, CRT의 대형화에 대한 한계로 현재는 대부분이 엘이디로 소자가 변경 및 전환되어 사용되고 있다.
일반적인 엘이디 표시장치는 적색(Red: R), 녹색(Green: G), 청색(Blue: B)의 빛을 사용하여 영상을 표현한다. 예를 들어, 각 색별로 8비트(bit)의 색 데이터를 사용한다고 가정하면, 8비트로 표현할 수 있는 색의 종류는 2의 8제곱, 즉 256가지이므로, 각 색별로 256단계의 색을 표현할 수 있으며, 3원의 색을 혼합하면 256(R)*256(G)*256(B)=16,777,216가지의 색을 조합해 낼 수 있다.
그러나 일반적으로 전압에 따른 엘이디의 광투과 특성은 선형성을 갖지 않는다. 따라서 입력된 영상데이터에 대한 표시 휘도(brightness)가 비선형적으로 나타나게 된다. 즉, PC에서 일정한 값의 영상데이터를 입력하여도 출력된 영상데이터는 입력된 영상데이터와 다르게 출력되거나 전광판에 표시되는 영상의 화질이 달라지게 된다. 따라서, 각 조건별로 최적의 화질이 제공될 수 있도록 감마 보정을 수행하게 된다.
감마보정은 일반적으로 복수개의 감마전압들을 발생시키고, 발생된 복수개의 감마전압을 더욱 세분화된 전압 레벨을 갖는 계조전압들을 발생시킨다. 따라서 엘이디 표시장치는 감마 특성을 이용하여 화면의 대비 및 밝기를 조정시킬 수 있다.
감마는 데이터의 출력값 대 입력값을 나타내는 라인의 경사도를 의미하며, 출력값은 입력값의1 /γ로 표시된다. 예를 들어, 감마값이 1.0이면 입출력에 변화가 없고, 감마값이 0.0보다 크고 1.0보다 작으면 영상이 흐려지고, 감마값이 1.0보다 크면 영상이 밝아지게 된다. 감마보정값은 아래에 서술한 공식으로 구해질 수 있다.
Figure 112007076196617-pat00001
여기에서, Step n은 0~입력최대치까지 단계적으로 증가하는 정수 값으로, 각각의 감마보정값을 입력 최소치부터 입력 최대치까지 단계(Step)별로 나누어 계산하기 위한 것이며, Factor는 감마의 기울기 정도를 나타내는 값으로, 흔히 2.25~3.50까지의 감마값을 사용한다.
상기 감마 계산 공식에 의하여 입력되는 비트수와 출력코자 하는 비트수, 그리고 감마 기울기 Factor만을 넣어주면 연산장치에서 실수연산을 하여 어떤 감마값이든 넣을 수 있다. 도 1은 출력비트수와 입력비트수가 각각 8bit이고 감마기울기는 3.0일 경우 상기 감마 계산 공식에 의해 도출된 감마보정값을 테이블로 작성하여 나타낸 도면이다.
그러나 도 1에 도시된 바와 같이, 50이하의 낮은 단계의 데이터 값들을 감마 계산 공식에 의하여 출력 데이터로 변환할 경우 0 또는 1이라는 낮은값으로 바뀌게 되어 어두운 색의 표현이 어려워져서 화질이 낮아지게 된다. 이러한 문제점을 해결하기 위하여 출력비트를 높여서 낮은 데이터값에 대해서도 색 데이터를 증가시켜 처리한다. 예를 들어, 10비트의 색 데이터 즉, 2의 10제곱인 1,024계조를 사용하는 경우가 늘고 있으며, 더 나아가 12비트로 4,096단계, 14비트로 16,384단계까지 계조수를 늘리는 경우도 있다. 도 2는 출력비트를 10비트와 12비트로 증가시킴으로서 색 데이터를 증가시켜 감마 계산 공식에 의해 도출된 감마보정값을 테이블로 작성하여 나타낸 도면이다.
그러나 출력비트를 높이기 위해서는 영상소스로부터 제어장치로 비트수가 확대되어 입력되어야 한다. 예를 들어, 8비트의 영상데이터가 입력되어 12비트의 감마보정을 거칠 경우 12비트로 증가된 출력데이터를 엘이디 표시 모듈로 출력해야 한다. 따라서 총 4096(R)*4096(G)*4096(B)=68,719,476,736번의 래치클럭과 68,719,476,736번의 일정한 크기의 펄스폭을 가지는 아웃 인에이블 신호를 필요로 하게 된다. 이는 현실적으로는 불가능한 제어구조이며, 전광판의 데이터 리플레이스 레이트가 현저하게 떨어짐으로써 영상의 갱신이 늦어지고 전광판의 깜빡임이 심해진다. 또한 색 데이터를 증가시켜서 화질을 개선하고자 할 때에는 매우 높은 주파수의 클럭이 필요하게 되며, 이는 구동 IC회로의 발열증가, 전자파 및 노이즈 등을 발생시키는 원인이 되므로 안정적인 동작을 위해서는 클럭신호의 횟수를 줄이는 방법이 필요하다.
본 발명은 상기의 문제점을 해결하고자 제안된 것으로서, 엘이디나 램프를 사용하는 전광판 즉, 화상표시시스템에 있어서, 간단한 방식으로 색 계조수를 증가시킬수 있음과 동시에 래치클럭수를 줄일 수 있는 화상표시시스템의 풀컬러 컨트롤러 구현 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 입력데이터가 감마보정을 거친 후 출력비트를 통해 출력되는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법에 있어서, 상기 출력비트를 기 설정된 기준값에 의해 정수구간비트와 소수구간비트로 구분하는 단계와, 감마보정된 입력데이터를 소수구간비트수의 2의 지수승으로 나누어 몫은 정수구간 데이터로, 나머지는 소수구간 데이터로 구분시키는 단계와, 상기 정수구간 데이터에 따라, 래치클럭과 출력 인에이블 신호를 발생시켜 영상을 출력시키는 단계와, 상기 소수구간 데이터에 따라, 래치클럭과 출력 인에이블 신호를 발생시켜 영상을 출력시키는 단계로 이루어진 화상표시시스템의 풀 컬러 컨트롤러 구현 방법을 제공한다.
본 발명은, 한 픽셀의 밝기를 정수구간과 소수구간으로 나눔으로써 정수구간에 해당하는 데이터가 소수구간만큼의 분해능을 가짐에 따라 간단한 방식으로 색 계조수를 증가시킬수 있음과 동시에 래치클럭수를 현저하게 줄일 수 있으며, 간단 한 하드웨어 구조로 기존 방식보다 더 많은 LED모듈을 구현시킬 수 있다. 또한 비트확대에 따른 래치클럭 증가 문제를 완화시켜 기술적 난이도 극복 및 원가 절감 효과를 얻을 수 있다.
이하, 본 발명의 바람직한 실시 예를 첨부도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따라 색 계조수를 늘리는 방법을 나타낸 도면이다. 여기서는 8비트의 영상데이터를 12비트의 감마를 적용하여 본 발명에 따른 색 계조수를 늘리는 방법을 설명하기로 한다.
먼저 출력비트를 기 설정된 기준값에 의해 정수구간비트와 소수구간비트로 나눈다. 즉, 출력비트 중 상위비트부터 기준값 갯수만큼 정수구간비트가 되고 나머지 비트는 소수구간비트가 된다. 예를 들어 도 3과 같이 확대하고자 하는 출력비트가 12비트이고 기준값이 상위 8비트일 경우, 출력비트의 상위 8비트는 정수구간비트가 되고, 나머지 4비트는 소수구간비트가 된다.
이때 정수구간은 소수구간의 상위단위로써, 정수구간데이터의 1은 소수구간비트수의 2의 지수승 배에 해당된다고 볼 수 있다. 즉, 정수구간의 한클럭의 펄스폭이 1일때, 소수구간 한클럭의 펄스폭은 1/16이 된다. 따라서 정수구간에서 표현할 수 있는 데이터가 소수구간에서 표현할 수 있는 데이터 수만큼 확대됨으로써 적은 비트수로도 표현할 수 있는 데이터의 크기가 훨씬 커지게 된다. 예를 들어, 출력비트가 12비트이고 기준값이 상위 8비트일 경우, 출력비트의 상위 8비트는 정수 구간비트가 되고, 하위 4비트는 소수구간의 비트가 되며, 상위 8비트는 소수구간만큼인 4비트 만큼 증가되어 출력이 가능해지므로, 28×24인 212만큼의 색 계조수가 늘어나게 된다.
따라서 8비트의 영상데이터가 12비트의 감마보정을 거쳐 확대된 출력데이터를 가지게 되어도 정수구간 데이터의 1은 소수구간 데이터에 비해 소수구간비트수의 2의 지수승 배에 해당되므로 12비트로 확대된 출력데이터를 출력할 수 있게 된다. 예를 들어, 도 4와 같이 12비트로 감마보정된 영상데이터가 입력되고, 기준값이 상위 8비트일 경우, 정수구간비트는 8비트가, 소수구간비트는 4비트가 되며, 감마보정된 영상데이터를 소수구간 4비트의 2의 지수승인 16으로 나누어 나온 결과인 몫은 정수구간의 데이터가 되고 나머지값이 소수구간의 데이터가 된다. 즉, 12비트로 감마보정된 영상데이터 821이 입력될 경우 소수구간비트수인 4비트의 2의 지수승인 16으로 나누면 몫인 51이 정수구간의 데이터가 되고 나머지 값인 5는 소수구간의 데이터가 된다.
또한, 소수구간의 데이터는 정수구간 데이터의 소수구간비트수의 2의 지수승분의 1에 해당하는 데이터이므로 LED 구동시 소수구간데이터 출력은 정수구간데이터 출력과 달라져야 한다. 즉, 정수구간에서는 기존의 방법과 같이 출력 인에이블 신호가 일정한 펄스폭을 가지게 되지만, 소수구간일 경우 소수구간의 출력 인에이블 신호는 정수구간의 출력 인에이블 신호가 가지는 펄스폭의 소수구간비트수의 2의 지수승분의 1만큼 쪼개어 출력된다.
그러나 소수구간의 출력 인에이블 신호의 펄스폭이 소수구간비트수의 2의 지수승분의 1만큼으로 쪼개어진 펄스폭을 갖기 위해서는 소수구간의 출력 인에이블 신호가 매번 다른 펄스폭으로 변조되어 출력되어야 하는 문제점이 발생한다. 이를 방지하기 위해 소수구간의 출력 인에이블 신호는 각각의 소수구간 비트별로 소수구간비트수분의 2의 지수승으로 증가되는 고정 펄스폭을 가진다. 예를 들어 도 5와 같이, 4비트의 소수구간을 가질 경우 첫번째 비트의 클럭은 2의 4승분의 2의 0승인 16분의 1, 두번째 비트의 클럭은 2의 4승분의 2의 1승인 16분의 2, 세번째 비트의 클럭은 2의 4승분의 2의 2승인 16분의 4, 네번째 비트의 클럭은 2의 4승분의 2의 3승인 16분의 8로 고정된 펄스폭을 갖도록 한다.
도 6은 본 발명의 일실시예에 따른 화상표시시스템의 풀 컬러 컨트롤러 구현 방법에 관한 플로차트이다.
먼저, 시프트 레지스터에서는 감마보정된 RGB 영상데이터를 공급받고 시프트클럭에 동기하여 레지스터에 각각 시프트시키게 된다(S310). 이때 출력비트는 사전에 기 설정된 기준값에 의해 정수구간비트와 소수구간비트로 구분되어 있으며, 시프트 레지스터에 시프트된 영상데이터는 상기 설정된 기준값에 의해 나뉘어진 소수구간비트수에 의해 정수구간데이터와 소수구간데이터로 나뉜다(S320). 즉, 영상데이터 중 소수구간비트수의 2의 지수승으로 나눈 몫이 정수구간의 데이터가 되고 나머지값이 소수구간의 데이터가 된다. 예를 들어, 12비트로 감마보정된 영상데이터가 입력되고, 기준값이 상위 8비트일 경우, 정수수간비트는 8비트이며, 소수구간비 트는 4비트이다. 따라서, 감마보정된 영상데이터를 소수구간비트수인 4비트의 2의 지수승인 16으로 나누어 나온 몫은 정수구간의 데이터가 되고 나머지값이 소수구간의 데이터가 된다. 즉, 12비트로 감마보정된 영상데이터 821이 입력될 경우 소수구간 4비트의 2의 지수승인 16으로 나눈 몫인 51이 정수구간의 데이터가 되고 나머지 값인 5는 소수구간의 데이터가 된다.
이어서 상기 시프트 레지스터에 시프트 된 영상데이터를 정수구간 데이터와 소수구간 데이터별로 래치와 출력 인에이블 신호를 출력시킨다. 우선 영상데이터 중 정수구간 데이터일 경우(S330), 2진수로 변환하고, 상기 시프트 레지스터에 라인별로 시프트된 RGB 영상데이터를 래치신호에 의해 순차적으로 래치시키게 된다(S340). 상기 래치신호는 정수구간의 이진화된 영상데이터 비트에 따라 래치클럭이 생성되며, 예를 들어 12비트의 영상데이터가 입력되고, 기준값이 상위 8비트일 경우, 정수구간인 상위 8비트는 2의 8승인 255번(0은 제외)의 래치클럭을 출력하게 된다.
이어서 상기 래치클럭에 따라 출력 인에이블 신호를 발생시키고(S350), 각 해당 LED를 구동하게 된다(S360). 이때 출력 인에이블 신호에 의거하여 각 번지의 화소별로 데이터값에 따라 LED를 온오프시키는데, 정수구간에서는 기존의 방법과 같이 데이터 값이 1이면 해당 LED를 온시키고, 0이면 오프시킨다. 예를 들어 정수구간의 데이터가 51을 가질 경우, 0부터 50까지 래치클럭엔 출력 인에이블 신호를 온시키고, 51부터 255까지는 오프시킨다.
이어서 영상데이터중 소수구간 데이터일 경우(S330), 소수구간에 해당되는 데이터를 래치신호에 의해 순차적으로 래치시키게 된다(S370). 상기 래치신호는 소수구간의 2진화 영상데이터 비트에 따라 래치클럭이 생성되며, 예를 들어 12비트의 영상데이터가 입력되고, 기준값이 상위 8비트일 경우, 소수구간인 하위 4비트는 2의 4승인 15번(0은 제외)의 래치클럭을 출력하게 된다.
그러나 소수구간의 데이터의 1은 정수구간의 데이터의 소수구간비트수의 2의 지수승분의 1에 해당하는 데이터이므로 LED 구동시 소수구간 데이터 출력은 정수구간의 데이터 출력과 달라져야 한다. 즉, 정수구간에서는 기존의 방법과 같이 출력 인에이블 신호가 일정한 펄스폭을 가지게 되지만, 소수구간일 경우 소수구간의 출력 인에이블 신호는 정수구간의 출력 인에이블 신호가 가지는 펄스폭의 소수구간비트수의 2의 지수승분의 1만큼 쪼개어 출력된다(S380).
또한, 소수구간의 출력 인에이블 신호는 각각의 소수구간 비트별로 소수구간비트수분의 2의 지수승으로 증가되는 고정된 펄스폭을 가진다. 이와 함께 소수구간의 래치클럭도 고정된 펄스폭에 맞춰 소수구간비트수만큼의 래치클럭만 필요하게 된다. 즉, 소수구간 첫번째 비트의 클럭 펄스폭은 20/2N, 소수구간 두번째 비트의 클럭 펄스폭은 21/2N, 소수구간 N번째 비트의 클럭 펄스폭은 2N-1/2N의 고정된 펄스폭을 가지게 된다.
예를들어, 12비트로 감마보정된 영상데이터 821을 출력시키고자 할 경우, 정수구간비트가 8비트이고 소수구간비트가 4비트라고 한다면, 정수구간의 데이터는 51이되고, 소수구간의 데이터는 5가 된다. 정수구간의 데이터는 정수구간비트인 8 비트를 이용하여 51을 출력시키지만, 소수구간의 데이터인 5는 소수구간비트 중 첫번째비트의 클럭 펄스폭인 1/16과, 세번째비트의 클럭 펄스폭인 4/16을 이용하여 소수구간데이터인 5/16를 출력할 수 있게 되며, 소수구간의 래치는 4번만 필요하게 된다.
도 7은 본 발명의 일실시예에 따른 LED 도트 매트릭스 구동 시스템을 설명하기 위한 타이밍 차트이다. 본 발명에서는 4개의 모듈을 가로로만 연결했을 때를 기준으로 설명하였다.
도 7에 도시된 바와 같이, 시프트 레지스터에 12비트로 감마보정된 영상데이터가 입력되면, 상기 영상데이터를 기준값에 의거하여 정수구간비트와 소수구간비트로 나눈다. 본 발명의 실시예에서는 8비트의 정수구간비트와 4비트의 소수구간비트로 나누었으며 이에 따라 영상데이터는 16으로 나눈 결과의 몫인 정수구간 데이터와 나머지인 소수구간 데이터로 나뉘어지게 된다.
이어서 정수구간데이터는 기존의 방식과 동일하게 2의 8승에 따른 영상데이터를 래치클럭과 출력 인에이블 신호를 거쳐 LED 표시모듈에 출력한다. 상기 래치클럭은 2의 8승에 따라 0을 제외한 225번의 래치클럭이 발생하며, 출력 인에이블 신호는 0부터 254번의 출력펄스가 발생된다.
이어서 소수구간데이터의 출력은 4비트인 4번의 래치클럭과 첫번째비트 클럭의 펄스폭 1/16, 두번째비트 클럭의 펄스폭 2/16, 세번째비트 클럭의 펄스폭 4/16, 네번째비트 클럭의 펄스폭 8/16으로 고정된 출력펄스가 발생된다.
따라서, 8비트의 영상데이터가 12비트로 감마보정되었을 경우 기존에 2의 12승인 4095(0은 제외)번의 래치클럭이 필요했으나, 본 발명에서는 정수구간의 2의 8승인 255번과 소수구간의 4비트인 4번인 총 259번의 래치클럭만이 필요하게 된다. 이에 따라, LED 디스플레이 되기 위한 데이터 로드 시간이 빨라지면서 리플레쉬 레이트(Refresh Rate)가 높아져 효율적인 LED 구동을 실현할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백하다 할 것이다.
본 발명의 장치와 방법을 실제 이용하면, 간단한 하드웨어 구조로 기존 방식보다 더 많은 LED모듈을 구현시킬 수 있다. 본 발명의 방법과 장치는 범용적이며, 비트 확대에 따른 클럭 신호의 주파수 증가문제를 완화시켜 기술적 난이도 극복 및 원가 절감 효과를 얻을 수 있다.
도 1은 8비트의 영상데이터를 감마 계산 공식에 의해 도출된 감마보정값을 테이블로 작성하여 나타낸 도면이다.
도 2는 10비트와 12비트 및 14비트의 영상데이터를 감마 계산 공식에 의해 도출된 감마보정값을 테이블로 작성하여 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 색 계조수를 늘리는 방법을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 출력데이터를 정수구간과 소수구간으로 나눈 예를 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 소수구간 출력 인에이블 신호 펄스폭의 예를 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 화상표시시스템의 풀 컬러 컨트롤러 구현 방법에 관한 플로차트이다.
도 7은 본 발명의 일실시예에 따른 LED 도트 매트릭스 구동 시스템을 설명하기 위한 타이밍 차트이다.

Claims (5)

  1. 입력데이터가 감마보정을 거친 후 출력비트를 통해 출력되는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법에 있어서,
    상기 출력비트를 기 설정된 기준값에 의해 정수구간비트와 소수구간비트로 구분하는 단계와; 감마보정된 입력데이터를 소수구간비트수의 2의 지수승으로 나누어 몫은 정수구간 데이터로, 나머지는 소수구간 데이터로 구분시키는 단계와; 상기 정수구간 데이터에 따라, 래치클럭과 출력 인에이블 신호를 발생시켜 영상을 출력시키는 단계와; 상기 소수구간 데이터에 따라, 래치클럭과 출력 인에이블 신호를 발생시켜서 영상을 출력하는 단계로 이루어지되,
    상기 소수구간데이터에 따른 출력 인에이블 신호를 발생시키는 단계는, 소수구간 첫번째비트의 클럭 펄스폭은 20/2N, 소수구간 두번째비트의 클럭 펄스폭은 21/2N, N번째비트의 클럭 펄스폭은 2N-1/2N으로 고정 출력 인에이블 신호를 발생시키는 것을 특징으로 하는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법.
  2. 제 1항에 있어서,
    상기 정수구간 한클럭의 펄스폭은 소수구간 한클럭의 펄스폭의 소수구간비트수의 2의 지수승배인것을 특징으로 하는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법.
  3. 제 1항에 있어서,
    상기 출력비트를 정수구간비트와 소수구간비트로 구분하는 단계는,
    기 설정된 기준값에 의해 상위비트부터 기준값 갯수만큼 정수구간비트가 되는 것을 특징으로 하는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법.
  4. 삭제
  5. 제 1항에 있어서,
    정수구간데이터 출력 후 소수구간데이터를 출력시키는 것을 추가로 포함하는 것을 특징으로 하는 화상표시시스템의 풀 컬러 컨트롤러 구현 방법.
KR1020070107246A 2007-10-24 2007-10-24 화상표시시스템의 풀 컬러 컨트롤러 구현 방법 KR100904060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070107246A KR100904060B1 (ko) 2007-10-24 2007-10-24 화상표시시스템의 풀 컬러 컨트롤러 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107246A KR100904060B1 (ko) 2007-10-24 2007-10-24 화상표시시스템의 풀 컬러 컨트롤러 구현 방법

Publications (2)

Publication Number Publication Date
KR20090041633A KR20090041633A (ko) 2009-04-29
KR100904060B1 true KR100904060B1 (ko) 2009-06-23

Family

ID=40764630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107246A KR100904060B1 (ko) 2007-10-24 2007-10-24 화상표시시스템의 풀 컬러 컨트롤러 구현 방법

Country Status (1)

Country Link
KR (1) KR100904060B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113822A (ko) * 2005-04-26 2006-11-03 엘지전자 주식회사 유기전계발광 표시장치의 라인로드 보상장치 및 보상방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113822A (ko) * 2005-04-26 2006-11-03 엘지전자 주식회사 유기전계발광 표시장치의 라인로드 보상장치 및 보상방법

Also Published As

Publication number Publication date
KR20090041633A (ko) 2009-04-29

Similar Documents

Publication Publication Date Title
US11295657B2 (en) Method and system for switched display of grayscale of multi-line scan led
KR100758295B1 (ko) 감마 보정 장치 및 이를 구비한 디스플레이 장치 그리고그것의 감마 보정 방법
KR101318081B1 (ko) 액정표시장치와 그 구동방법
KR102353218B1 (ko) 표시 장치 및 그것의 구동 방법
US6646654B2 (en) Modulation circuit, image display using the same, and modulation method
CN103165089B (zh) 定时控制器、具有定时控制器的液晶显示设备及驱动方法
JP5430950B2 (ja) 画像表示装置
WO2010073909A1 (ja) 画像処理装置及び画像表示装置
KR101811425B1 (ko) GIS(Grey Image Scale)를 활용한 플리커 저감 LED 전광판 제어장치 및 제어방법
US20030184508A1 (en) Liquid crystal display and driving method thereof
JP2005292804A (ja) 制御装置及び画像表示装置
US11335249B1 (en) Light-emitting panel and brightness adjustment method, and display device
TW201935454A (zh) 顯示裝置及背光控制方法
KR20200088696A (ko) 엘이디 디스플레이 드라이버 ic 및 이를 이용한 엘이디 디스플레이의 휘도 조절 방법
KR102486272B1 (ko) 표시 장치 및 이를 구동하기 위한 방법
KR102435875B1 (ko) 하이 다이내믹 레인지 영상 신호 처리를 위한 구동 회로 및 그것을 포함하는 표시 장치
CN113808550B (zh) 可应用于在显示模块中进行亮度增强的设备
KR101686119B1 (ko) 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판
US20110123129A1 (en) Error diffusion method and liquid crystal display using the same
JP2006195306A (ja) 発光素子の駆動方法、発光素子の駆動装置、表示装置
KR101900206B1 (ko) Led 전광판의 휘도 불균형 보정을 위한 적응적 휘도 및 색상 제어장치 및 제어방법
KR100904060B1 (ko) 화상표시시스템의 풀 컬러 컨트롤러 구현 방법
KR101481072B1 (ko) 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템
KR101517392B1 (ko) 표시 장치 및 이의 구동 방법
KR20050111433A (ko) 전광판용 엘이디 모듈의 제어 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130614

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 8