KR100902587B1 - 플래쉬 셀의 슬로우 소거 실패 개선 방법 - Google Patents

플래쉬 셀의 슬로우 소거 실패 개선 방법 Download PDF

Info

Publication number
KR100902587B1
KR100902587B1 KR1020070062700A KR20070062700A KR100902587B1 KR 100902587 B1 KR100902587 B1 KR 100902587B1 KR 1020070062700 A KR1020070062700 A KR 1020070062700A KR 20070062700 A KR20070062700 A KR 20070062700A KR 100902587 B1 KR100902587 B1 KR 100902587B1
Authority
KR
South Korea
Prior art keywords
precleaning
failure
slow erase
flash cell
slow
Prior art date
Application number
KR1020070062700A
Other languages
English (en)
Other versions
KR20080113794A (ko
Inventor
박경우
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070062700A priority Critical patent/KR100902587B1/ko
Publication of KR20080113794A publication Critical patent/KR20080113794A/ko
Application granted granted Critical
Publication of KR100902587B1 publication Critical patent/KR100902587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자에 있어서, 특히 플래쉬 셀의 슬로우 소거시에 실패의 발생 확률 감소시키기 위한 플래쉬 셀의 슬로우 소거 실패 개선 방법에 관한 것으로, 슬로우 소거 실패(Slow Erase Fail)를 감소시키는 요소를 조절함과 동시에 또한 관련 공정 조건을 조절하여 플래쉬 메모리의 수율 증가 및 신뢰성을 확보할 수 있도록, 산화막의 두께 조절, 금속의 불순도 감소 및/또는 노치 얼라인(notch align)을 이용하여 슬로우 소거 실패를 감소시켜 주는 발명이다.
플래쉬 메모리, 프로그래밍, 소거, 슬로우 소거 실패

Description

플래쉬 셀의 슬로우 소거 실패 개선 방법{method of improving slow erase fail in flash cell}
도 1a는 일반적인 플래쉬 셀에서의 핫 캐리어(Hot carrier) 주입을 나타낸 도면이고, 도 1b는 프로그래밍 시 에너지 레벨을 나타낸 그래프이며, 도 1c는 프로그래밍 시 셀의 문턱전압(Vth)의 변화를 나타낸 그래프.
도 2a는 일반적인 플래쉬 셀에서의 터널링(tunneling)을 나타낸 도면이다. 그리고, 도 2b는 소거 시 에너지 레벨을 나타낸 그래프이며, 도 2c는 소거 시 셀의 문턱전압(Vth)의 변화를 나타낸 그래프.
도 3a는 슬로우 소거 실패가 발생한 셀을 나타낸 도면이고, 도 3b는 정상적인 셀을 나타낸 도면.
도 4는 슬로우 소거 실패 관련 워터 마크 테스트 결과 분석을 나타낸 도면.
도 5a는 이소프로필알코올(IPA) 건조 방식을 나타낸 개략도이고, 도 5b는 두 웨이퍼 사이의 메니스커스 커브(meniscus curve)를 나타낸 개략도.
도 6a와 도 6b는 플래쉬 셀의 노치 얼라인(Notch Align)을 이용할 때, 활성영역(Active Area)과 소자분리막(STI)의 방향을 나타낸 도면.
도 7a 및 도 7b는 메니스커스 커브(Meniscus Curve)의 변화를 나타낸 도면.
도 8은 프리클리닝 장비들 DWS233와 DWS305에서 스크린 산화 프리클리 닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 모두 진행했을 때의 수율(Yield)과 슬로우 소거 실패를 나타낸 그래프.
도 9는 본 발명에서 순환 펌프의 교체 후에 Al 오염도 변화를 나타낸 그래프.
도 10a와 도 10b는 플래쉬 셀의 한 로트(LOT)에서 각 웨이퍼를 노치 기준 90도 회전시킨 경우와 180도 회전시킨 경우로 분리하여, 수율(Yield)과 슬로우 소거 실패 결과를 나타낸 그래프.
도 11은 노치 얼라인(Notch Align)을 이용하여 건조 공정을 실시할 때, 플래쉬 셀의 하나의 로트(LOT)의 각 180도 회전과 90도 회전 적용 시에 전체적인 소거 실패 발생률을 나타낸 그래프.
본 발명은 반도체 소자에 관한 것으로, 특히 플래쉬 셀의 슬로우 소거시에 실패의 발생 확률 감소시키기 위한 플래쉬 셀의 슬로우 소거 실패 개선 방법에 관한 것이다.
플래시 메모리(Flash Memory)는 전원을 끄면 데이터를 상실하는 DRAM, SRAM과는 달리 전원을 끊어도 데이터가 없어지지 않는 메모리다. 이는 전원이 끊겨도 저장된 데이터를 보존하는 롬(ROM)의 장점과 정보의 입출력이 자유로운 램(RAM)의 장점을 모두 지니고 있어 비휘발성 메모리라고 불린다.
플래쉬 메모리(Flash Memory)는 다른 소자와 달리 컨트롤 게이트(Control Gate), 산화막-질화막-산화막(ONO), 플로팅 게이트(Floating Gate), 그리고 터널 산화막(Tunnel Oxide)으로 이루어진 특별한 적층 구조를 사용한다.
상기한 적층 구조는 플래쉬 메모리가 비휘발성 메모리의 특징을 가지도록 해주는 원동력이라 할 수 있다. 비휘발성의 성질을 가질 수 있게 만드는 것이 터널 산화막-플로팅 게이트-ONO의 독특한 구조이다.
그 중 터널 산화막(Tunnel Oxide)은 데이터를 기입하는 프로그래밍 (Programming)과 데이터를 제거하는 소거(Erase)의 동작, 그리고 폴리(Poly)에 대전된 전하를 유지시키는 기능 등의 여러 측면에서 중요한 역할을 담당한다.
상기한 구조하에서 플래쉬 메모리의 동작원리와 프로그래밍과 소거 메커니즘에 대해 이하 설명한다.
도 1a는 일반적인 플래쉬 셀에서의 핫 캐리어(Hot carrier) 주입을 나타낸 도면이다. 그리고, 도 1b는 프로그래밍 시 에너지 레벨을 나타낸 그래프이며, 도 1c는 프로그래밍 시 셀의 문턱전압(Vth)의 변화를 나타낸 그래프이다.
도 1a에 도시된 플래쉬 셀은 컨트롤 게이트(Control Gate)(4), 산화막-질화막-산화막(ONO)(3), 플로팅 게이트(Floating Gate)(2), 그리고 터널 산화막(Tunnel Oxide)(1)이 적층된다.
프로그래밍의 메커니즘은 도 1a에 도시된 핫 캐리어 주입 원리를 이용한다.
일반적인 트랜지스터와 마찬가지로 컨트롤 게이트(4)에 문턱전압(Threshold Voltage) 이상의 전압이 인가되면, 소오스(Source)와 드레인(Drain) 사이에 전자가 이동할 수 있는 채널이 형성된다.
그 상태에서 드레인(Drain)에 바이어스 전압(Bias Voltage)를 걸어 주면 연결된 채널을 통해서 전자의 흐름(5)이 생긴다.
이때, 채널을 형성시키는 과정에서 컨트롤 게이트에 강한 전압(예로써, 9V)을 인가하면, 그 강한 전압으로부터 생기는 전기장으로 인하여 채널을 통해 소오스에서 드레인으로 이동을 하던 주 캐리어(Major Carrier)인 전자들 중의 일부 전자가 터널 산화막(Tunnel Oxide)(1)을 통과하여 플로팅 게이트(Floating Gate)(2)에 모이게 된다. 즉, 핫 캐리어의 주입 현상이 발생한다.
이와 같이, 전자들이 터널 산화막(Tunnel Oxide)(1)을 통과하여 플로팅 게이트(2)에 모이는 메커니즘이 프로그래밍이다.
핫 캐리어 주입(Hot Carrier Injection)은 도 1b에 도시된 에너지 레벨을 통해 확인된다.
컨트롤 게이트(4)와 드레인(Drain)의 강한 전압으로 인하여 채널을 이동하는 전자 중 일부가 양측면의 실리콘산화막 베리어(SiO2 Barrier)를 통과할 수 있을 만큼의 에너지를 가진다.
그 결과 핫 캐리어(Hot Carrier)들이 터널 산화막(Tunnel Oxide)(1)을 통과하여 플로팅 게이트(Floating Gate)(2)에 모일 수 있게 되는 것이다.
소수의 전자만이 주입되는 이유는 모든 전자들이 같은 에너지를 갖고 있지 않기 때문이다. 따라서 충분한 에너지를 가지지 못한 대부분의 전자들은 채널을 통해서 소오스에서 드레인으로 이동을 하게 되고 높은 에너지를 가지는 소수의 핫 캐리어들만이 주입된다.
도 2a는 일반적인 플래쉬 셀에서의 터널링(tunneling)을 나타낸 도면이다. 그리고, 도 2b는 소거 시 에너지 레벨을 나타낸 그래프이며, 도 2c는 소거 시 셀의 문턱전압(Vth)의 변화를 나타낸 그래프이다.
전술된 것처럼, 프로그램된 상태는 전자들이 플로팅 게이트(Floating Gate)(2)에 모여있는 상태를 말한다.
만일 이 상태에서 게이트, 드레인, 소오스의 전압들을 플로팅(Floating)시키면, 전자들은 상부의 ONO층(3)과 하부의 터널 산화막(Tunnel Oxide)(1)을 이동할 수 있는 에너지원을 잃게 되어 플로팅 게이트(2)에 잔류한다.
소거(Erase)란, 상기와 같이 전자들이 플로팅 게이트(2)에 잔류한 상태일 때, 컨트롤 게이트(4)와 바디(Body)에 각각 네거티브(Negative)와 포지티브(Positive) 전압을 가하여, 터널링(Tunneling) 현상을 통해 전자들을 플로팅 게이트(2)에서 기판으로 전자들을 이동시키는 것이다.
도 2b에 도시된 바와 같이, 에너지 레벨 측면에서 고려하면 핫 캐리어 주입에 의해 플로팅 게이트(2)에 모인 전자들은 전압을 제거해 주면 양쪽의 실리콘산화막(SiO2)에 의해 가로막혀 이동을 하지 못한다. 그리고 그대로 플로팅 게이트(2)에 모여있게 된다. 이때, 컨트롤 게이트(4)와 바디(Body)에 네거티드(Negative)와 포지티브(Positive) 전압을 인가하면, 터널링 산화막(1)을 넘어가기에 충분한 에너지 를 가지지 못한 전자들이 에너지 베리어를 통과하는 터널링 현상이 일어난다.
상기의 터널링(Tunneling) 효과를 통해서 플로팅 게이트(2)에서 기판(Substrate)으로 전자를 이동시키는 것을 소거라고 한다.
한편, 슬로우 소거 실패(Slow Erase Fail)란, 프로그래밍(Programming) 상태에서 소거(Erasing) 상태로 변화할 때 발생하는 것으로, 파티클(Particle) 등 여러 가지 요인으로 인하여 섹터(Sector) 내의 특정 셀에서만 소거 속도가 느려지는 현상이다.
보통 슬로우 소거 실패는 정상적인 셀들 보다 더 큰 두께의 산화막을 사용하는 셀들에서 발생할 가능성이 많았다. 도 3a는 슬로우 소거 실패가 발생한 셀을 나타낸 도면이고, 도 3b는 정상적인 셀을 나타낸 도면이다.
[식 1]
Figure 112007046227822-pat00001
한편, 상기한 식 1을 보면, 문턱전압(Threshold Voltage)과 산화막 두께 사이의 관계를 알 수 있다.
문턱전압은 Cox(터널 산화막의 캐패시턴스)와 반비례 관계이다. 또한 Cox는 다시 터널 산화막의 두께와 반비례의 관계가 있다. 그러므로, ΔVth(문턱전압의 변화)는 ΔTox(산화막 두께)와 비례 관계가 성립한다.
즉, 산화막 두께(Tox)는 문턱전압(Vth)을 변화시키고, 그 산화막 두께로 인 해 증가된 문턱전압(Vth)으로 인하여 프로그래밍 상태에서 소거 상태로 변화할 때 일부 셀에서 슬로우 소거 실패가 발생한다는 것이다.
또한, 관점을 바꾸어 산화막 두께(Tox)와 전자의 이동 간의 관계를 보면, 슬로우 소거 실패(Slow Erase Fail)에 대해 더 명확하게 알 수 있다.
소거 원리는 전술한 바와 같이 터널링 효과이다.
그런데 터널링이 잘 되기 위한 조건 중의 하나는 포텐셜 베리어(potential Barrier)의 두께가 얇아야 한다는 것이다. 그런데, 오히려 증가하는 산화막 두께(Tox)는 베리어를 넓게 만들게 한다. 즉, 전자가 두꺼워진 산화막을 터널링하는데 이전보다 많은 시간이 필요할 것이다. 이는 소거 속도를 느려지게 하거나 일부 셀에서는 아예 소거가 이루어지지 못하고 소거 실패되는 결과를 유발한다.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 플래쉬 셀에서 발생되는 슬로우 소거 실패를 감소시켜 플래쉬 셀의 성능을 개선하도록 해주는 방법을 제공하는데 있다.
본 발명의 또다른 목적은 산화막의 두께 조절, 금속의 불순도 감소 및/또는 노치 얼라인(notch align)을 이용하여 슬로우 소거 실패를 감소시킴으로써 플래쉬 셀의 성능을 개선하도록 해주는 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 플래쉬 셀의 슬로우 소거 실패 개선 방법의 일 특징은, 산화막 형성 이후에 상기 산화막의 두께를 일정하기 조절하기 위한 플래쉬 셀의 슬로우 소거 실패 개선 방법으로써, 상기 산화막의 형성 이후에 플래쉬 셀에 노치 얼라인(notch align)을 이용하면서 웨이퍼 상승에 의한 건조 공정을 실시하되, 상기 건조 공정 시에 상기 플래쉬 셀의 로트에서 각 웨이퍼를 노치 기준 90도 회전시키는 단계와, 상기 노치 얼라인에 의해 90도 회전됨에 따른 노치 방향에서 프리클리닝을 실시하는 단계로 이루어지는 것이다.
바람직하게, 상기 선 공정은 상기 노치 얼라인을 적용한 건조 공정이다. 여기서, 상기 건조 공정 시에 상기 플래쉬 셀의 로트에서 각 웨이퍼를 노치 기준 90도 회전시킨다.
바람직하게, 상기 프리클리닝은 스크린 산화 프리클리닝(Screen Oxidation Precleaning) 및/또는 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 포함한다.
상기 프리클리닝을 위한 장비의 금속 불순도를 감소시키는 단계를 더 포함한다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
본 발명에서는 플래쉬 셀에서의 슬로우 소거 실패(Slow Erase Fail)에 영향을 주는 요소와 공정에 관해 분석하고, 그 분석 결과로부터 터널 산화막(Tunnel Oxide)을 변화시키는 요소 등 실패 원인들을 일정하게 조절하여 슬로우 소거 실패(Slow Erase Fail)를 감소시킨다. 예로써, 금속의 불순도를 감소시키거나 노치 얼라인(notch align)을 이용하여 슬로우 소거 실패를 감소시킨다.
슬로우 소거 실패는 주로 산화막 두께(Tox)가 비정상적으로 높은 셀에서 주로 발생한다.
그런데, 산화막 두께(Tox)를 비정상적으로 높게 만들 수 있는 가장 민감하게 관련된 공정은 스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning)이고, 그 공정들에 영향을 줄 수 있는 변수들로는 금속 물질 오염이다. 특히, Al의 오염(Contamination)이다.
다음 표 1은 프리클리닝 장비별로 금속 불순도를 나타낸 것이다.
분석 항목 금속 불순도(Metal Impurity)
원소 Na Al Cr Fe Ni Cu Zn
스펙 20 5 - 10 10 10 -
1st DBHs DWS233 DHF 0.42 2.88 <0.02 0.10 <0.02 <0.02 <0.02
DWS305 DHF 0.03 <0.02 <0.02 <0.02 <0.02 <0.02 <0.02
2nd FECT DWS233 DHF 0.43 2.78 <0.02 0.100 <0.02 <0.02 <0.02
DWS305 DHF <0.02 <0.02 <0.02 <0.02 <0.02 <0.02 <0.02
상기 표 1에서 언급된 DWS233과 DWS305는 프리클리닝 장비이다.
상기 표 1을 보면, 한 장비에서 Al 불순물이 함유되어 있음을 알 수 있다.
Al의 함유량이 산화막 두께 및 소거 실패에 영향을 주는 요소이며, 본 발명에서는 그 Al 불순도를 줄여서 슬로우 소거 실패를 감소시킨다.
일단 Al의 불순도가 산화막 두께(Tox)에 미치는 영향에 대해 이하 설명한다.
[식 2]
2SiO2 + 8H- + 8e- = 2Si + 4H2O
2Al3 + 6e- = 2Al (희석불산(dHF)을 이용한 세정 진행 시 전기음성도 차이에 의해 SiO2가 Al에 전자를 빼앗김)
O3 + 2H+ + 2e- = O2 + H2O
[식 3]
3O3 + 6H+ + 6e- = 3O2 + 3H2O
2Al = 2Al3+ + 6e- (Al 역시 성장(COM)때 공급된 전기 음성도가 더 큰 O3에 전자를 빼앗김)
[식 4]
3Si + 3O2 = 3SiO2 (남아 있던 Si가 O2와 결합하여 SiO2를 형성하게 됨)
[식 5]
SiO2 + H2O = H2SiO3
먼저 희석불산(dHF)을 이용한 세정을 진행하는 과정에서 Si 보다 전기 음성도가 더 큰 Al 이온은 Si로부터 전자를 빼앗아 웨이퍼 표면이 오염된다(식 2 참조).
식 2에 보인, 첫 번째 반응으로부터 나온 8개의 전자 중 일부는 Al 이온과 결합하고 일부의 전자는 O3 및 수소 원자와 함께 반응하여 O2와 H2O를 만든다.
그후 성장(COM)을 진행하는 도중에 Al은 자신보다 더 큰 전기 음성도를 가진 O3에 전자를 빼앗기는 반응이 일어난다(식 3 참조). 여기서 나온 전자들은 O3와 결합하여 O2와 H2O를 형성시킨다.
상기한 반응들에 의해 생긴 O2는 Si와 반응하여 산화막(SiO2)을 형성한다(식 4 참조).
식 4에서 형성된 SiO2는 H2O와 반응하여 H2SiO3로 형성되고, 그 후 건조과정을 거치면 수분이 증발되어 H2SiO3만 잔류한다. 그 H2SiO3성분이 워터 마크(Water Mark)이다.
이렇게 형성된 워터 마크는 국소적으로 산화막의 두께를 증가시킨다.
도 4는 슬로우 소거 실패 관련 워터 마크 테스트 결과 분석을 나타낸 도면이다.
도 4에서 워터 마크가 형성될 시의 산화막의 두께가 증가됨을 알 수 있다. 보다 상세하게, 일반 위치(normal position)에 비해 워터 마크 위치(Water Mark Position)의 두께가 증가됨을 알 수 있다.
프리클리닝(Precleaning) 장비들로써 DWS231, DWS232, DWS233, DWS304, DWS305 등을 이용하여 스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(Tunnel Oxidation Precleaning)을 여러 가지 조합으로 진행한다. 표 2를 참조한다.
만약 DWS233 때문에 소거 실패 문제가 발생하면, DWS233가 포함된 조건에서 실패 발생률이 크게 나타난다.
반면 DWS305에서 진행을 했을 경우에는 실패 발생률이 비교적 안정적인 값을 갖는다.
다음은 노치 얼라인(Notch Align)을 이용하여 건조 조건을 강화하는 과정에 대해 설명한다.
Al 불순도 감소를 통해 소거 실패 현상을 해결하는 것이 장비 내적인 방안이라면, 다음의 건조 조건을 강화하는 것은 외적인 방안이다.
터널 산화막(Tunnel Oxide)의 두께에 영향을 주는 공정으로 터널 산화 프리클리닝(tunnel oxidation precleaning) 공정을 분석한다.
본 발명에서는 터널 산화 프리클리닝(tunnel oxidation precleaning) 공정 중에도 완벽한 건조 공정을 이루어, 산화막의 두께를 일정하게 조절한다. 이와 같이 산화막을 두께를 일정하게 조절하기 위해, 본 발명에서는 노치 얼라인(Notch Align)을 추가로 이용한다.
현재 사용하는 건조 방식은, 도 5a에 도시된 바와 같은, 웨이퍼 상승에 의한 이소프로필알코올(IPA) 건조 방식이다.
도 5a는 IPA 건조 방식을 나타낸 개략도이고, 도 5b는 두 웨이퍼 사이의 메니스커스 커브(meniscus curve)를 나타낸 개략도이다.
상기한 IPA 건조 방식은 웨이퍼를 DI 웨이퍼(DIW)에 담겨진 상태에서 서서히 끌어올리는 방법으로 DI 웨이퍼와 IPA와의 표면장력 차이를 이용하여 건조 효과를 극대화한 방식이다.
두 장의 웨이퍼들이 대면한 상태에서 서서히 끌어 올려질 때 모세관 현상에 의해 두 웨이퍼 사이에 DI 웨이퍼가 도 5b와 같이 메니스커스 커브(Meniscus Curve)를 그리며 따라 올라온다.
이때, 생성된 메니스커스 커브(Meniscus Curve)가 깨어지지 않고 웨이퍼가 끝까지 끌어 올려졌을 때 건조 효과가 극대화된다.
한편, 도 6a와 도 6b는 플래쉬 셀의 노치 얼라인(Notch Align)을 이용할 때, 활성영역(Active Area)과 소자분리막(STI)의 방향을 나타낸 도면이다.
도 6a는 활성영역이 장비와 수평 로딩(Parallel Loading) 노치 기준 180도 회전시킨 경우를 나타낸 것이고, 도 6b는 활성영역이 장비와 수직 로딩(Vertical Loading) 노치 기준 90도 회전시킨 경우를 나타낸 것이다.
전술한 바와 같이, IPA 건조 방식의 핵심은 대면된 두 웨이퍼 사이의 메니스커스 커브(Meniscus Curve)를 최대한 유지하는 것이다.
만약 수평 로딩(Parallel Loading)된 상태로 웨이퍼가 서서히 끌어올려 진다면 메니스커스 커브(Meniscus Curve)에 변화가 생긴다.
도 7들에 도시된 바와 같이. 소자분리막(STI)끼리 마주 본 곳에서의 커브의 크기와 디봇(divot: 소자분리막과 활성영역 사이의 디봇)끼리 마주 본 곳에서의 커브 크기는 차이가 있을 것이다. 이러한 커브 크기의 변화로 인하여 커브 끝에서 물의 응집력이 깨지게 된다. 도 7a 및 도 7b는 메니스커스 커브(Meniscus Curve)의 변화를 나타낸 도면이다.
그 결과 활성영역(AA) / 소자분리막(STI) / 디봇(Divot) 등에 DI 웨이퍼가 미세하게 남아 있는다. 이는 터널 산화막(Tunnel Oxide)의 두께에 영향을 준다.
그러나, 수직 로딩(Vertical Loading)된 상태에서는 상황이 다르다. 소자분리막(STI)끼리 마주 본 곳에서의 커브와 활성영역끼리 혹은 디봇(Divot)끼리 마주 본 곳에서의 커브 크기는 서로 분명히 다르다.
그러나 서서히 끌어올려지는 과정에서 소자분리막(STI) 사이의 커브 크기는 계속 그 크기를 유지한다. 마찬가지로 활성영역 사이의 커브 크기와, 디봇(Divot) 사이에서 커브 크기는 각각의 크기를 유지한 채 건조를 종료한다. 이것은 웨이퍼가 끌어 올리는 과정에서 수평 로딩(Parallel Loading)에서는 소자분리막(STI)과 디봇(Divot), 활성영역 사이를 거치는 과정에서 커브의 크기 변화가 생기는 반면에, 수직 로딩(Vertical Loading)에서는 처음에 커브를 형성할 때 크기 차이는 있을지라도 끌어 올려지는 과정에서 커브의 크기 변화가 없다는 것이다.
요약하면, 수직 로딩(Vertical Loading) 시에는 메니스커스 커브(Meniscus Curve)가 깨지지 않게 되고 그대로 유지되어 건조 효과의 극대화를 이룬다.
노치 얼라인(Notch Align)을 적용하였을 때, 하나의 로트(LOT)를 두 그룹으로 분리하고 각각 180도 회전과 90도 회전 하에서 프리클리닝을 진행한다. 여기서, 90도 회전 하에서는 소거 실패 발생률이 낮게 나올 수 있다.
본 발명에서 Al 불순도(Impurity)를 감소 시켰을 때, 스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning) 장비별 슬로우 소거 실패 발생률을 비교한다. [표 2 참조]
섹션 스크린-터널 총(웨이퍼 베이스) 소거 (기준5%이상) 발생률(%) 총(로트 베이스) 소거 (기준5%이상) 발생률(%)
A DWS231-DWS233 351 7 1.99 51 3 5.88
B DWS232-DWS233 435 13 2.99 67 9 13.43
C DWS233-DWS233 343 31 9.04 54 12 22.22
D DWS304-DWS233 12 0 0.00 2 0 0.00
E DWS305-DWS233 33 0 0.00 3 0 0.00
F DWS231-DWS305 173 0 0.00 26 0 0.00
G DWS232-DWS305 171 0 0.00 26 0 0.00
H DWS233-DWS305 7 0 0.00 1 0 0.00
I DWS304-DWS305 28 0 0.00 4 0 0.00
J DWS305-DWS305 196 0 0.00 27 0 0.00
상기한 프리클리닝 장비 조합 중에 DWS233이 포함된 조합에서 소거 실패 발생률이 높은 것을 확인할 수 있다.
DWS233에서 스크린 산화 프리클리닝(Screen Oxidation Precleaning)만 진행하였을 경우에는 소거 실패 발생률이 없다. 반면에 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 DWS233에서 진행하였을 경우에는 높은 소거 실패 발생률이 나타난다. 그러므로, 터널 산화 프리클리닝(tunnel Oxidation Precleaning) 공정이 좀더 중요하게 영향을 주는 공정이다.
반면에, Al 불순도가 낮은 DWS305에서 상기한 두 프리클리닝 공정을 진행했을 때, 소거 실패 발생률이 0%가 나온다. 이로부터 Al의 불순물 함유량이 터널 산화막의 두께에 영향을 주는 것을 알 수 있다.
도 8은 프리클리닝 장비들 DWS233와 DWS305에서 스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 모두 진행했을 때의 수율(Yield)과 슬로우 소거 실패를 나타낸 그래프이다.
도 8에 보인 바와 같이, DWS233에서 두 프리클리닝 공정들을 모두 진행했을 때가 DWS305에서 진행하였을 때보다 수율과 슬로우 소거 실패 발생률 면에서 최악의 결과를 나타내고 있다.
도 8에서 DWS233에서 두 프리클리닝 공정들을 모두 진행했을 때 슬로우 소거 실패 발생률은 최대 9.7%이나, DWS305에서 두 프리클리닝 공정들을 모두 진행했을 때 슬로우 소거 실패 발생률은 최대 1.0%이다.
상기에서 알 수 있듯이, 금속 불순도는 슬로우 소거 실패 발생률에 영향을 준다.
그에 따라, 본 발명에서는 Al 불순도(Impurity)의 원인을 분석하고, 그에 대한 해결 방안을 제시한다.
스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning)은 100:1의 희석불산(dHF)을 사용한다.
이때 100:1의 농도 조절은 장비 내 불산(HF) 믹싱 탱크에서 실시된다. 각 화학 탱크(Chemical Tank)에서 화학물(Chemical)을 공급하고, 불산(HF) 믹싱 탱크에서 농도를 조절한다. 그런데 그 농도 조절 과정에서 정확한 농도 조절을 위해 순환 펌프(Circulation Pump)를 사용한다.
소거 실패가 많이 발생한 DWS233과 정상적인 DWS305를 분석한 결과로부터, 순환 펌프(Circulation Pump)의 구성요소 중 고정 물질(Stationary Material)이 DWS233은 알루미나 세라믹(Alumina Ceramic)이고, 반면에 DWS305에서는 순환 펌프를 사용하지 않는 것을 알 수 있다.
이로부터, DWS233에서 높은 Al 불순도를 가지는 이유는 순환 펌프일 수 있다. 따라서, 본 발명에서는 알루미나 세라믹(Al Ceramic)을 사용하는 순환 펌프 대신 SiC를 고정 물질(Stationary Material)로 사용하는 펌프를 사용한다. 그로써, 불순도를 개선한다.
도 9는 본 발명에서 순환 펌프의 교체 후에 Al 오염도 변화를 나타낸 그래프로써, 순환 펌프를 교체한 후에 DWS233에서의 Al 오염도 변화를 나타낸 차트이다.
도 9에서 보인 바와 같이, 순환 펌프 교체 후 DWS233의 Al 오염도 수준이 DWS305 수준으로 떨어진다. 이와 같이 본 발명에서는 특정 장비(DWS233)의 순환 펌프를 교체함으로써 프리클리닝 공정 시 슬로우 소거 실패 발생률도 개선한다. 즉, 슬로우 소거 실패 발생률이 높은 프리클리닝 장비(예로써, DWS233)에서 순환 펌프를 교체하여 Al 불순도를 감소시킴으로써, 그 장비의 슬로우 소거 실패 발생률을 개선시킨다.
다음은 본 발명에서 노치 얼라인(Notch Align)을 적용할 시에 수율(Yield)과 결함(Defect=슬로우 소거 실패)을 측정하고, 그 결과로부터 슬로우 소거 실패를 감소시키는 과정을 설명한다.
도 10a와 도 10b는 플래쉬 셀의 한 로트(LOT)에서 각 웨이퍼를 노치 기준 90도 회전시킨 경우와 180도 회전시킨 경우로 분리하여, 수율(Yield)과 슬로우 소거 실패 결과를 나타낸 그래프이다. 도 10a는 DWS305 장비에서 노치 얼라인 적용 시 수율과 소거 실패 결과를 나타낸 것이고, 도 10b는 DWS233 장비에서 노치 얼라인 적용시 수율과 소거 실패 결과를 나타낸 것이다.
도 10a에서와 같이, 90도 회전시킨 경우에는 웨이퍼별로 차이는 있지만 대략 75~85%의 수율을 나타낸다. 그리고 슬로우 소거 실패 발생률은 20%를 기준으로 상하로 분포된다.
반면에, 180도 회전시킨 경우에는 수율이 65%~45% 사이이고, 소거 실패 발생률은 40~70% 사이의 결과를 나타낸다.
상기한 결과로부터, 활성영역(AA)/소자분리막(STI) 영역의 방향이 건조 결과에 영향을 미치는 것을 알 수 있다.
도 10에서 알 수 있듯이, DWS233 역시 DWS305의 결과와 유사하게 90도 회전 적용 시에 수율과 소거 실패에 강하다(도 10b 참조).
그에 따라, 본 발명에서는 사용되는 장비에 상관없이 모든 장비에서 90도 회전 하에서 프리클리닝을 진행한다. 그로써, 소거 실패 발생률을 낮춘다.
도 11은 노치 얼라인(Notch Align)을 이용하여 건조 공정을 실시할 때, 플래쉬 셀의 하나의 로트(LOT)의 각 180도 회전과 90도 회전 적용 시에 전체적인 소거 실패 발생률을 나타낸 것이다.
도 11에서 보인 바와 같이, 전체적으로 90도 적용 시가 180도 적용 시보다 전체적인 소거 실패 발생률이 감소한다.
플래쉬 셀에 상기와 같은 노치 얼라인(Notch Align)을 적용한다면, 슬로우 소거 실패 발생률은 물론 수율(Yield)에서도 유리한 결과를 가져온다.
일 예로써, 본 발명에서는 스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 진행하는 장비인 DWS233이나 DWS305에 얼라인너(Aligner)를 장착한다.
그러나, DWS233이나 DWS305에는 얼라인너(Aligner)가 현재 구비되지 않았기 때문에, 별도의 예로써, 본 발명에서는 프리클리닝 공정에서 얼라인(Align)을 적용하는 대신 셀을 제조하기 위한 전체 공정을 진행하는 장비에서 얼라인너(Aligner)를 구비하여 온(On) 시킬 수 있다. 그러면, 상기한 두 프리클리닝(Precleaning) 공정들에서 얼라인너를 온 시키는 것과 동일한 효과를 발휘한다.
이상의 본 발명에서는 스크린 산화 프리클리닝(Screen Oxidation Precleaning)과 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 진행하기 이전에 노치 얼라인을 적용하여, 원하는 노치 방향에서 프리클리닝을 진행한다.
그러한 노치 얼라인을 적용할 선행 공정으로는 스크린 산화 프리클리닝(Screen Oxidation Precleaning) 전에 PAD SIN SH 공정에서 또는 터널 산화 프리클리닝(tunnel Oxidation Precleaning) 전에 VPI SH 공정에 노치 얼라인을 적용한다.
상기 PAD SIN SH 공정은 PAD 질화물 스트립 후 실시되는 클리닝 공정으로, 하드 마스크나 CMP의 최종에 사용되었던 질화물을 제거하는 공정이다.
또한 상기 VPI SH 공정은 VPI 주입 공정을 거친 후에 실시되는 클리닝 공정이다.
본 발명에서는 플래쉬 셀에 대한 프리클리닝 공정 이전에 노치 얼라인을 적용하므로써, 슬로우 소거 실패 발생률을 감소시키며, 또한 그러한 소거 실패 개선으로 인해 수율(yield)도 개선시켜 준다.
정리하면, 본 발명에서는 플래쉬 셀의 슬로우 소거 실패 발생률을 감소시키기 위해 터널 산화막(Tunnel Oxide)의 두께를 조절하고, 또한 금속 불순도를 조절한다. 상기 금속 불순도는 터널 산화막의 두께와 관계하며, 금속 불순도가 터널 산화막의 두께 증가에 영향을 미친다. 따라서, 본 발명에서는 금속 불순도의 원인을 해결하여 궁극적으로 슬로우 소거 실패 발생률을 개선한다. 즉, 금속 불순도를 개선하기 위해, 본 발명에서는 금속 오염도를 낮춘다.
또한 본 발명에서는 소거 실패 발생률을 낮추기 위해, 노치 얼라인(Notch Align)을 적용한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.
이상의 본 발명에 의하면, 슬로우 소거 실패(Slow Erase Fail)를 감소시키는 요소를 조절하고, 또한 관련 공정 조건을 조절하여 플래쉬 메모리의 수율 증가 및 신뢰성을 확보할 수 있다.
본 발명에서는 플래쉬 셀의 슬로우 소거 실패 발생률을 감소시키기 위해 터널 산화막(Tunnel Oxide)의 두께를 조절하고, 또한 금속 불순도를 조절한다. 또한 본 발명에서 상기 금속 불순도는 터널 산화막의 두께와 관계하며, 금속 불순도가 터널 산화막의 두께 증가에 영향을 미친다. 따라서, 본 발명에서는 금속 불순도의 원인을 해결하여 궁극적으로 슬로우 소거 실패 발생률을 개선할 수 있다. 즉, 금속 물질 오염도를 낮추어 금속 불순도를 개선한다. 또한 본 발명에서는 소거 실패 발생률을 낮추기 위해, 노치 얼라인(Notch Align)을 더 적용한다.
상기와 같이 본 발명에서는 플래쉬 셀에 노치 얼라인을 더 적용하므로써, 슬로우 소거 실패 발생률을 더 감소시키며, 또한 그러한 소거 실패 개선으로 인해 수율(yield)도 더 개선시켜 준다.

Claims (6)

  1. 산화막 형성 이후에 상기 산화막의 두께를 일정하기 조절하기 위한 플래쉬 셀의 슬로우 소거 실패 개선 방법에 있어서,
    상기 산화막의 형성 이후에 플래쉬 셀에 노치 얼라인(notch align)을 이용하면서 웨이퍼 상승에 의한 건조 공정을 실시하되, 상기 건조 공정 시에 상기 플래쉬 셀의 로트에서 각 웨이퍼를 노치 기준 90도 회전시키는 단계; 그리고
    상기 노치 얼라인에 의해 90도 회전됨에 따른 노치 방향에서 프리클리닝을 실시하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 셀의 슬로우 소거 실패 개선 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 프리클리닝은 스크린 산화 프리클리닝(Screen Oxidation Precleaning)을 포함하는 것을 특징으로 플래쉬 셀의 슬로우 소거 실패 개선 방법.
  5. 제 1 항에 있어서, 상기 프리클리닝을 위한 장비의 금속 불순도를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 플래쉬 셀의 슬로우 소거 실패 개선 방 법.
  6. 제 1 항에 있어서, 상기 프리클리닝은 터널 산화 프리클리닝(tunnel Oxidation Precleaning)을 포함하는 것을 특징으로 플래쉬 셀의 슬로우 소거 실패 개선 방법.
KR1020070062700A 2007-06-26 2007-06-26 플래쉬 셀의 슬로우 소거 실패 개선 방법 KR100902587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070062700A KR100902587B1 (ko) 2007-06-26 2007-06-26 플래쉬 셀의 슬로우 소거 실패 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062700A KR100902587B1 (ko) 2007-06-26 2007-06-26 플래쉬 셀의 슬로우 소거 실패 개선 방법

Publications (2)

Publication Number Publication Date
KR20080113794A KR20080113794A (ko) 2008-12-31
KR100902587B1 true KR100902587B1 (ko) 2009-06-11

Family

ID=40370998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062700A KR100902587B1 (ko) 2007-06-26 2007-06-26 플래쉬 셀의 슬로우 소거 실패 개선 방법

Country Status (1)

Country Link
KR (1) KR100902587B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9733864B2 (en) 2014-01-21 2017-08-15 Samsung Electronics Co., Ltd. Memory system including nonvolatile memory device and erase method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041566A (ko) * 1997-11-22 1999-06-15 구본준 웨이퍼 세정시의 이물제거방법
KR20030089326A (ko) * 2002-05-17 2003-11-21 삼성전자주식회사 웨이퍼 플랫존 경사면 세정 방법, 세정 장치 및 세정기능을 포함한 웨이퍼 가장자리 노광 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041566A (ko) * 1997-11-22 1999-06-15 구본준 웨이퍼 세정시의 이물제거방법
KR20030089326A (ko) * 2002-05-17 2003-11-21 삼성전자주식회사 웨이퍼 플랫존 경사면 세정 방법, 세정 장치 및 세정기능을 포함한 웨이퍼 가장자리 노광 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9733864B2 (en) 2014-01-21 2017-08-15 Samsung Electronics Co., Ltd. Memory system including nonvolatile memory device and erase method thereof

Also Published As

Publication number Publication date
KR20080113794A (ko) 2008-12-31

Similar Documents

Publication Publication Date Title
KR100755410B1 (ko) 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법
US7166513B2 (en) Manufacturing method a flash memory cell array
US7259984B2 (en) Multibit metal nanocrystal memories and fabrication
US20040108537A1 (en) Scalable nano-transistor and memory using back-side trapping
TWI413261B (zh) 半導體裝置
JP2010541296A (ja) メモリセル、電子システム、メモリセルの形成方法、およびメモリセルのプログラミング方法
CN104282761A (zh) 垂直沟道存储器及其制造方法与应用其的操作方法
US7928503B2 (en) Memory cells
US7057940B2 (en) Flash memory cell, flash memory cell array and manufacturing method thereof
US6828623B1 (en) Floating gate memory device with homogeneous oxynitride tunneling dielectric
US20070210368A1 (en) Gate structure and method of forming the gate structure, semiconductor device having the gate structure and method of manufacturing the semiconductor device
US8372712B2 (en) Memory device and method of manufacturing the same
KR100902587B1 (ko) 플래쉬 셀의 슬로우 소거 실패 개선 방법
US7202128B1 (en) Method of forming a memory device having improved erase speed
US10164073B2 (en) Apparatus and method for memory device
JP4316605B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JPH05206412A (ja) 半導体メモリー装置およびその作製方法
US20120261740A1 (en) Flash memory and method for fabricating the same
US7358138B2 (en) Method of manufacturing flash memory device
KR100594384B1 (ko) 비휘발성 메모리 소자
KR100567350B1 (ko) 비휘발성 메모리 소자의 제조방법
KR100657151B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP4224000B2 (ja) 半導体装置の製造方法
JP2003218245A (ja) 不揮発性半導体メモリ装置の製造方法
Shi et al. Silicon nanocrystal memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee