KR100901691B1 - Network communication system of mesh-star mixing on-chip and communication method thereof - Google Patents
Network communication system of mesh-star mixing on-chip and communication method thereof Download PDFInfo
- Publication number
- KR100901691B1 KR100901691B1 KR1020070125100A KR20070125100A KR100901691B1 KR 100901691 B1 KR100901691 B1 KR 100901691B1 KR 1020070125100 A KR1020070125100 A KR 1020070125100A KR 20070125100 A KR20070125100 A KR 20070125100A KR 100901691 B1 KR100901691 B1 KR 100901691B1
- Authority
- KR
- South Korea
- Prior art keywords
- star
- packet
- mesh
- switch
- network
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 SoC(System On the Chip) 시스템의 통신 구조에 관한 것으로, 특히 최대의 통신 병렬성과 최소의 통신 지연 시간을 보장하는 스타 네트워크와 네트워크 확장성 및 통신 경로상의 이종 통신 요구들 간의 통신 자원 경합에 대한 회피성이 매우 우수한 2차원 메쉬 네트워크를 혼합하여 대형 SoC 시스템의 통신 구조를 제공하도록 하는 메쉬-스타 혼합 온칩 네트워크 통신 시스템 및 그의 통신 방법에 관한 것이다. The present invention relates to a communication structure of a system on the chip (SoC) system, in particular, a communication resource contention between heterogeneous communication requests on a network and network scalability and communication path that guarantees maximum communication parallelism and minimum communication delay time. The present invention relates to a mesh-star mixed on-chip network communication system and a communication method thereof, which provide a communication structure of a large SoC system by mixing a two-dimensional mesh network having very good avoidance.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2005-S-077-03, 과제명: 온칩 네트워크 기반 SoC Platform 개발].The present invention is derived from the research conducted as part of the IT source technology development of the Ministry of Information and Communication and the Ministry of Information and Communication Research and Development.
SoC 설계 방식은 다품종 시스템용 SoC 개발을 단기간에 할 수 있는 플랫폼 중심 설계가 중시되고 있는데, 이때에는 프로세서와 함께 데이터 통신 구조가 설계의 핵심이 된다. SoC design methodology is focused on platform-oriented design that enables short-term development of SoCs for multi-type systems. In this case, the data communication structure together with the processor is the core of the design.
그러나 SoC에 집적되는 소자의 수가 증가함에 따라 각 구성 모듈들 간에 송수신되는 데이터의 양이 급속히 늘어나고 있어, 이를 위한 데이터 통신 구조의 설계는 더욱 어려워지고 있다. However, as the number of devices integrated in the SoC increases, the amount of data transmitted and received between each component module is rapidly increasing, making the design of the data communication structure more difficult.
현재 내장형 시스템에서 널리 쓰이고 있는 멀티 레이어 AMBA(Multi-layer Advanced Microcontroller Bus Architecture), 실리콘 백프레인(Silicon Backplane)등의 온칩 버스는 데이터 대역폭 및 확장성의 제약, 소모 전력의 과다, 다양한 인터페이스 요구로 인한 빈약한 재사용성(reusability)등으로 인하여 대량 데이터 통신이 요구되는 멀티미디어 등의 응용에 있어서 큰 성능 제약의 요인이 되고 있다. On-chip buses, such as the multi-layer Advanced Microcontroller Bus Architecture (AMBA) and Silicon Backplane, which are widely used in embedded systems, are limited by data bandwidth and scalability limitations, excessive power consumption, and various interface requirements. Due to reusability, it is a factor of great performance limitation in applications such as multimedia, which requires a large amount of data communication.
따라서 다양한 프로세서 코어, 메모리, IP 등을 하나의 칩에 집적할 수 있는 SoC 설계를 위해서는 확장성과 재사용성을 갖는 온칩 통신 구조가 요구되었다.Therefore, the SoC design that can integrate various processor cores, memory, IP, etc. on a single chip requires an on-chip communication structure that is scalable and reusable.
이러한 요구에 따라 출연한 것이 컴퓨터 네트워크 기술을 온칩으로 응용한 온칩 네트워크이다. 이러한 온칩 네트워크의 예로는 스타(Star), 2차원 메쉬(Mesh), 하이퍼큐브(Hypercube), 트리(Tree), 토러스(Torus) 등이 있으며, 응용분야의 데이터 트래픽에 따라서 적절한 네트워크 구조가 선택된다. It is on-chip network that applied computer network technology on chip in response to these demands. Examples of such on-chip networks include stars, two-dimensional meshes, hypercubes, trees, and toruss, and an appropriate network structure is selected according to data traffic of an application field. .
그러나 기존의 온칩 네트워크의 경우, 응용 설계의 지역적 통신 특성을 반영하기보다는 가장 통신량이 많은 코어들을 기준으로 통일된 통신 구조로 설계하여야 전체 시스템의 성능을 보장할 수 있기 때문에, 비교적 통신량이 많지 않은 코어들에도 과도한 통신 자원이 할당되는 결과가 초래되어 통신 구조가 비효율적인 단점이 있다. However, in the case of the existing on-chip network, it is necessary to design a unified communication structure based on the most communication cores rather than reflecting the local communication characteristics of the application design, so that the performance of the entire system can be guaranteed. In this case, too much communication resources are allocated, resulting in an inefficient communication structure.
또한 온칩 네트워크에서 최대로 데이터 대역폭을 높이기 위해서는 스위칭의 기본이 되는 크로스바 스위치의 동작 속도를 최대로 하여야 하나, 그러한 경우 동작 클럭 주파수의 증가에 따라 소모 전력이 급격히 증가하게 되어 이동 통신 환경에는 적용하기가 현실적으로 어려운 문제가 있다. In addition, in order to maximize the data bandwidth in the on-chip network, the operating speed of the crossbar switch, which is the basis of the switching, should be maximized, but in this case, power consumption increases rapidly with the increase of the operating clock frequency. There is a difficult problem in reality.
이를 해결하기 위해서는 크로스바 스위치의 동작 클럭 주파수는 낮추고, 최적의 토폴로지를 갖도록 통신 구조를 설계하여 정해진 소모 전력 내에서 원하는 데이터 대역폭을 얻을 수 있는 온칩 네트워크 통신 구조가 필요하다.In order to solve this problem, an on-chip network communication structure is required that can lower the operating clock frequency of the crossbar switch and design the communication structure to have an optimal topology to obtain a desired data bandwidth within a predetermined power consumption.
도1은 종래의 기술에 따른 스타형 온칩 네트워크의 토폴로지를 도시한 도면이다. 1 is a diagram illustrating a topology of a star type on-chip network according to the related art.
도1에 도시된 바와 같이, 스타형 온칩 네트워크는 하나의 스타 스위치(SS)에 모든 IP 코어(SIP)가 연결되는 구조를 가진다. As shown in FIG. 1, the star type on-chip network has a structure in which all IP cores (SIP) are connected to one star switch (SS).
이에 스타 스위치(SS)에 연결된 모든 IP 코어(SIP)는 동시에 통신이 가능하여, 최대의 통신 병렬성과 최소의 지연 시간을 가진다. Accordingly, all IP cores (SIP) connected to the star switch (SS) can communicate at the same time, and have the maximum communication parallelism and the minimum delay time.
또한 IP 코어들(SIP)간의 통신 지연시간의 예측도 가능하여 통신 QoS(Quality of Service)를 보장할 수 있고, 이에 따라 IP 코어들(SIP)간의 통신의 지연시간이 매우 중요한 실시간(Real-Time) SoC 설계에 적합하다. In addition, it is possible to predict the communication delay time between the IP cores (SIP) to ensure the communication quality of service (QoS), and thus real-time where the delay time of communication between the IP cores (SIP) is very important. Suitable for SoC design.
그러나 하나의 스타 스위치(SS)에 연결 가능한 IP 코어의 개수가 제한되므로, 도1의 스타형 온칩 네트워크 구조는 확장성에 큰 문제가 있다. However, since the number of IP cores that can be connected to one star switch SS is limited, the star type on-chip network structure of FIG. 1 has a big problem in scalability.
도2는 종래의 기술에 따른 메쉬형 온칩 네트워크의 토폴로지를 도시한 도면이다. 2 is a diagram illustrating a topology of a mesh type on-chip network according to the related art.
도2에 도시된 바와 같이, 메쉬형 온칩 네트워크는 서로가 연결되는 다수개의 메쉬 스위치(MS) 각각에 하나의 IP 코어(MIP)가 연결되는 구조를 가진다. As shown in FIG. 2, a mesh type on-chip network has a structure in which one IP core MIP is connected to each of a plurality of mesh switches MS connected to each other.
이에 메쉬형 온칩 네트워크의 경우, 메쉬 스위치(MS)의 개수를 증가시킴으로 연결 가능한 IP 코어(MIP) 또한 무한대로 증가시킬 수 있어 확장성이 매우 좋은 장점을 가진다.In the case of the mesh type on-chip network, by increasing the number of mesh switches (MS), the connectable IP core (MIP) can also be increased indefinitely, which has the advantage of very good scalability.
그러나 IP 코어(MIP) 간의 기본적인 통신 지연 시간이 상대적으로 길고 많은 개수의 메쉬 스위치(MS)가 필요하며, 또한 통신 지연시간의 예측도 어려운 단점이 있다.However, the basic communication delay time between IP cores (MIP) is relatively long, a large number of mesh switches (MSs) are required, and the communication delay time is difficult to predict.
한편, MPEG4, H.264, HDTV 등과 같이 응용 목적이 정해진 SoC 의 경우, 다양한 기능 및 통신 패턴의 IP 코어들로 구성 되어있지만 IP 코어들 간의 통신 패턴은 설계 단계에서 예측 가능한 일관성을 갖는다. On the other hand, in case of SoC with application purpose such as MPEG4, H.264, HDTV, etc., it is composed of IP cores with various functions and communication patterns, but the communication patterns between IP cores have predictable consistency at the design stage.
즉, 설계 초기 단계에서 정적 혹은 동적 방법(프로파일링)으로 코어들 간의 통신 패턴을 분석하여 설계 각 부분의 국지적 통신 특성을 잘 반영할 수 있는 최적의 이종 다중 통신 구조로 설계할 경우 면적, 성능 및 전력 소모 면에서 훨씬 우수한 통신 구조를 설계할 수 있다.In other words, by analyzing the communication pattern between cores in the initial stage of design by static or dynamic method (profiling), it is possible to design the area, performance and The communication structure can be designed much better in terms of power consumption.
상기 멀티미디어 SoC 설계들의 프로파일링 결과 80% 이상의 IP 코어가 4개 이하의 다른 IP 코어들과의 통신을 수행한다. As a result of profiling the multimedia SoC designs, more than 80% of the IP cores communicate with up to four other IP cores.
이는 대부분의 설계에서 대량의 통신은 지역적으로 발생되며, 이러한 지역적 통신 요구를 최대의 성능으로 가능하게 해주어야 전체적인 시스템의 성능 효율도 극대화시켜 줄 수 있음을 의미한다. This means that in most designs, a large amount of communication occurs locally, and by enabling these local communication needs at maximum performance, the overall system's performance efficiency can be maximized.
이를 위해서는 지역적 통신 요구에 가장 적합한 통신 구조를 도입하여 지역적 통신 구조를 만들고, 이들 다양한 지역적 통신 구조들을 기본 단위로 하는 대규모 시스템을 용이하게 설계할 수 있는 확장성 높은 전역적 통신 구조를 결합한 혼합 통신 구조가 요구된다.To this end, a hybrid communication structure combining a highly scalable global communication structure that can easily design a large-scale system based on a variety of regional communication structures by introducing a communication structure that best suits local communication needs. Is required.
본 발명에서는 상기와 같은 요구 사항을 충족시켜주기 위해, 스타 네트워크와 메쉬 네트워크의 장점을 모두 가지며, SoC 설계의 통신 특성에 최적화가 가능하고 최소 통신 지연 시간의 확장성 있는 이중 계층 구조의 온칩 네트워크 통신 구조를 제안하고자 한다. In order to satisfy the above requirements, the present invention has the advantages of both a star network and a mesh network, and can be optimized for communication characteristics of an SoC design, and is a dual-layer on-chip network communication having a minimum communication delay time. I would like to propose a structure.
즉, 통신 구조 전체가 하나의 동일한 토폴로지의 온칩 네트워크로 구현된 것이 아니라, 전체적으로는 2차원 메쉬 구조의 토폴로지와 통신 프로토콜로, 지역적으로는 스타 구조의 토폴로지와 프로토콜로 구현된 계층적 통신 구조를 가지는 메쉬-스타 혼합 온칩 네트워크 통신 시스템 및 그의 통신 방법을 제안하고 자한다. That is, the entire communication structure is not implemented as an on-chip network of one identical topology, but as a whole, it has a hierarchical communication structure implemented with a topology and a communication protocol of a two-dimensional mesh structure and a star topology and a protocol. We propose a mesh-star mixed on-chip network communication system and a communication method thereof.
본 발명의 일 측면에 따르면 상기와 같은 문제점을 해결하기 위한 수단으로써, 스타 네트워크를 형성하며 소스 라우팅 방식에 따라 스타 IP 코어의 패킷을 스위칭하는 스타 스위치; 메쉬 네트워크를 형성하며 X-Y 라우팅 방식에 따라 메쉬 IP 코어의 패킷을 스위칭하는 메쉬 스위치; 및 상기 스타 스위치와 상기 메쉬 스위치 사이에 연결되어, 상기 스타 스위치로부터 전송되는 패킷에는 상기 X-Y 라우팅 방식에 따른 라우팅 정보를 삽입한 후 상기 메쉬 스위치로 전달하고, 상기 메쉬 스위치로부터 전송되는 패킷에는 상기 소스 라우팅 방식에 따른 라우팅 정보를 삽입한 후 상기 스타 스위치로 전달하는 브리지를 포함하는 메쉬-스타 혼합 온칩 네트워크 시스템을 제공한다. According to an aspect of the present invention as a means for solving the above problems, a star switch to form a star network and switching the packet of the star IP core according to the source routing scheme; A mesh switch forming a mesh network and switching packets of the mesh IP core according to an X-Y routing scheme; And a connection between the star switch and the mesh switch, inserts routing information according to the XY routing scheme into a packet transmitted from the star switch, and transfers the routing information to the mesh switch. Provided is a mesh-star mixed on-chip network system including a bridge which inserts routing information according to a routing scheme and then transfers the routing information to the star switch.
이때, 상기 패킷은 소스 라우팅 정보, (X,Y) 좌표 정보, 패킷의 종류(Read/Write), 패킷 크기 정보 중 적어도 하나 이상이 수록되는 헤더 필드; 목적지 주소가 수록되는 주소 필드; 데이터가 수록되는 다수개의 데이터 필드를 포함하며, 상기 헤더 필드, 상기 주소 필드 및 상기 다수개의 데이터 필드 각각은 플릿 단위에 해당하는 크기를 가지는 것을 특징으로 한다. The packet may include a header field including at least one of source routing information, (X, Y) coordinate information, type of packet (Read / Write), and packet size information; An address field containing a destination address; And a plurality of data fields in which data is stored, wherein each of the header field, the address field, and the plurality of data fields has a size corresponding to a fleet unit.
그리고 상기 브리지는 상이한 브리지, 상기 스타 IP 코어, 상기 스타 스위치, 상기 메쉬 IP 코어 및 상기 메쉬 스위치 각각에 대한 소스 라우팅 정보와 (X,Y) 좌표 정보를 관리하는 라우팅 테이블; 상기 스타 스위치로부터 패킷이 전송되면, 상기 패킷에 대응되는 (X,Y) 좌표 정보를 상기 라우팅 테이블로부터 획득하여 상기 패킷에 추가한 후 전달하는 스타/메쉬 컨버터; 및 상기 메쉬 스위치로부터 패킷이 전송되면, 상기 패킷에 대응되는 소스 라우팅 정보를 상기 라우팅 테이블로부터 획득하여 상기 패킷에 추가한 후 전달하는 메쉬/스타 컨버터를 포함한다. And the bridge comprises: a routing table for managing source routing information and (X, Y) coordinate information for each of the different bridges, the star IP core, the star switch, the mesh IP core, and the mesh switch; A star / mesh converter which, when the packet is transmitted from the star switch, obtains (X, Y) coordinate information corresponding to the packet from the routing table, adds it to the packet, and then transfers the packet; And a mesh / star converter which, when the packet is transmitted from the mesh switch, obtains source routing information corresponding to the packet from the routing table, adds it to the packet, and then transfers the packet.
그리고 이때의 상기 스타 스위치는 두 개 이상의 브리지에 연결되거나 자신과 상이한 스타 스위치와 연결될 수 있는 것을 특징으로 한다. In this case, the star switch may be connected to two or more bridges or may be connected to a star switch different from itself.
본 발명의 일 측면에 따르면 상기와 같은 문제점을 해결하기 위한 수단으로써, 스타 네트워크로부터 전송되는 패킷에는 (X, Y)좌표 정보를 삽입한 후 메쉬 네트워크로 전송하고, 상기 메쉬 네트워크는 상기 (X, Y)좌표 정보를 이용하여 목적지 IP 코어로 상기 패킷을 전달하는 스타/메쉬 전송 단계; 및 상기 메쉬 네트워크로부터 전송되는 패킷에는 소스 라우팅 정보를 삽입한 후 상기 스타 네트워크로 전송하고, 상기 스타 네트워크는 상기 소스 라우팅 정보를 통해 목적지 IP 코어로 상 기 패킷을 전달하는 메쉬/스타 전송 단계를 포함하는 메쉬-스타 혼합 온칩 네트워크 통신 방법을 제공한다. According to an aspect of the present invention as a means for solving the above problems, the (X, Y) coordinate information is inserted into the packet transmitted from the star network and transmitted to the mesh network, the mesh network is the (X, Y) star / mesh transmission step of delivering the packet to a destination IP core using coordinate information; And inserting source routing information into the packet transmitted from the mesh network and transmitting the source routing information to the star network, wherein the star network transmits the packet to a destination IP core through the source routing information. It provides a mesh-star mixed on-chip network communication method.
그리고 상기 스타/메쉬 전송 단계는 스타 IP 코어로부터 소스 라우팅 정보가 삽입된 패킷이 전송되면, 스타 스위치는 소스 라우팅 방식에 따라 상기 패킷을 스위칭하는 단계; 상기 스타 스위치로부터 전송되는 패킷을 수신한 브리지는 상기 패킷의 목적지 주소에 대응되는 (X,Y) 좌표 정보를 획득하여 상기 패킷에 삽입하는 단계; 및 상기 메쉬 스위치는 상기 패킷에 삽입된 (X, Y)좌표 정보를 이용하여 상기 패킷을 전달하는 단계를 포함한다. The star / mesh transmission step may include: when the packet in which source routing information is inserted is transmitted from a star IP core, the star switch switching the packet according to a source routing scheme; Receiving a packet transmitted from the star switch, acquiring (X, Y) coordinate information corresponding to a destination address of the packet and inserting the packet into the packet; And transmitting the packet by using the (X, Y) coordinate information inserted into the packet.
그리고 상기 메쉬/스타 전송 단계는 메쉬 IP 코어로부터 (X,Y) 좌표 정보가 삽입된 패킷이 전송되면, 메쉬 스위치는 상기 (X, Y)좌표 정보를 이용하여 상기 패킷을 스위칭하는 단계; 상기 메쉬 스위치로부터 전송되는 패킷을 수신한 브리지는 상기 패킷의 목적지 주소에 대응되는 소스 라우팅 정보를 획득하여 상기 패킷에 삽입하는 단계; 및 상기 스타 스위치는 상기 패킷에 삽입된 소스 라우팅 정보를 이용하여 상기 패킷을 전달하는 단계를 포함한다. The mesh / star transmission may include: when a packet including (X, Y) coordinate information is inserted from a mesh IP core, a mesh switch switching the packet using the (X, Y) coordinate information; Receiving a packet transmitted from the mesh switch, acquiring and inserting source routing information corresponding to a destination address of the packet into the packet; And the star switch forwards the packet using the source routing information inserted into the packet.
이와 같이 본 발명에서는 SoC설계의 통신 특성에 최적화된 다층 구조의 온칩 통신 구조를 합성하는 네트워크 시스템 및 그의 통신 방법을 제안한다. As such, the present invention proposes a network system and a communication method for synthesizing a multi-layered on-chip communication structure optimized for communication characteristics of SoC design.
이에 본 발명에서는 네트워크 시스템 전체가 하나의 온칩 네트워크로 구현된 것이 아니라, 각 부분별로는 스타 온칩 네트워크로 연결하고 이들을 다시 메쉬 네트워크로 연결하여 계층적 통신 구조를 가지도록 한다. Therefore, in the present invention, the entire network system is not implemented as one on-chip network, but each part is connected to a star on chip network and these are connected to a mesh network to have a hierarchical communication structure.
그 결과, 기존의 온칩 네트워크 방식과 대비하여 통신 성능은 최대 20% 이상 향상되었으며, 면적은 최대 1/3까지 감소되는 효과를 얻을 수 있다. As a result, the communication performance is improved by up to 20% or more compared with the existing on-chip network method, and the area can be reduced by up to 1/3.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, in describing in detail the operating principle of the preferred embodiment of the present invention, if it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.In addition, the same reference numerals are used for parts having similar functions and functions throughout the drawings.
도3a 내지 도3c는 본 발명의 실시예들에 따른 메쉬-스타 혼합 온칩 네트워크의 토폴로지를 도시한 도면이다. 3A to 3C illustrate a topology of a mesh-star mixed on chip network according to embodiments of the present invention.
먼저, 도3a의 토폴로지는 매쉬 네트워크에 스타 네트워크를 연결한 구조로, 매쉬 네트워크를 구성하는 메쉬 스위치(MS)에 IP 코어(MIP) 뿐 만 아니라 스타 네트워크를 구성하는 스타 스위치(SS)가 연결될 수 있다. First, the topology of FIG. 3A is a structure in which a star network is connected to a mesh network, and not only an IP core (MIP) but also a star switch (SS) constituting a star network may be connected to a mesh switch (MS) constituting a mesh network. have.
이는 IP 코어의 크기가 커서 메쉬 네트워크상에서 하나의 메쉬 스위치에 할당된 타일에 하나의 IP 코어밖에 들어갈 수 없거나, 모든 IP 코어들과의 통신량이 많아서 하나의 스타 네트워크에 연결하기 어려운 IP 코어가 존재하는 경우에 적합한 토폴로지 이다. This is because the IP core is so large that only one IP core can fit in a tile assigned to one mesh switch in the mesh network, or there is an IP core that is difficult to connect to one star network due to high communication with all IP cores. It is a suitable topology.
그리고 도3b의 토폴로지는 스타 네트워크에 추가의 메쉬 스위치와의 통신 링 크를 할당한 구조로, 하나의 스타 스위치(SS)가 두 개 이상의 메쉬 스위치(MS)와 공통 연결될 수 있다. 3B is a structure in which a communication link with an additional mesh switch is allocated to a star network, and one star switch SS may be commonly connected to two or more mesh switches MS.
이는 하나의 스타 네트워크로부터 외부로의 통신량이 많거나, 여러 통신이 동시에 발생하여 하나의 외부 링크로 부족한 스타 네트워크가 존재하는 경우에 적합한 토폴로지이다. This is a suitable topology when there is a large amount of communication from one star network to the outside, or when there is a star network lacking one external link due to multiple communication occurring simultaneously.
또한, 도3c의 토폴로지는 스타 스위치들 간에 통신 링크가 직접 연결된 구조로, 하나의 스타 스위치(SS)가 메쉬 스위치(MS) 뿐 만 아니라 자신과 상이한 스타 네트워크를 구성하는 스타 스위치(SS)와도 직접 연결될 수 있다. In addition, the topology of FIG. 3c is a structure in which a communication link is directly connected between star switches, in which one star switch SS is directly connected not only to the mesh switch MS but also to the star switch SS forming a different star network from the star switch SS. Can be connected.
이는 인접한 스타 네트워크들 간에 통신량이 많은 경우에 적합한 토폴로지로, 메쉬 네트워크를 통하지 않고 스타 네트워크 상호간에 직접 연결된 통신 링크를 통해 통신을 수행함으로써 통신 지연 시간을 감소시켜 준다. This is a suitable topology when there is a large amount of communication between adjacent star networks, and reduces communication delay time by performing communication through a communication link directly connected between star networks without a mesh network.
도4는 본 발명의 메쉬-스타 혼합 온칩 네트워크를 통해 송수신되는 패킷의 구조를 도시한 도면이다. 4 is a diagram illustrating the structure of a packet transmitted and received through the mesh-star mixed on-chip network of the present invention.
본 발명의 메쉬-스타 혼합 온칩 네트워크는 패킷 스위칭 네트워크(Packet Switching Network)를 지원하며, 스타 네트워크와 메쉬 네트워크간의 효율적인 상호 통신을 위하여 동일한 패킷 포맷을 사용한다. The mesh-star mixed on-chip network of the present invention supports a packet switching network, and uses the same packet format for efficient mutual communication between the star network and the mesh network.
모든 패킷은 통신 링크를 통하여 한 클럭에 보낼 수 있는 크기인 플릿(Flit) 단위로 나뉘어 송수신되며, 플릿의 크기는 통상 통신 하드웨어가 차지하는 면적과 성능의 트레이드오프(trade-off)에 따라 결정된다. 본 발명에서는 설명의 편이를 위해 32비트로 설계한다고 가정한다. All packets are transmitted and received in flits, which are the sizes that can be sent in one clock over the communication link, and the size of the flits is usually determined by the trade-off of the area and performance occupied by the communication hardware. In the present invention, it is assumed that the design is 32 bits for ease of explanation.
그리고 패킷은 헤더 필드, 주소 필드, 데이터 필드로 구성되어 있으며, 헤더 필드에는 소스 라우팅 정보, (X,Y) 좌표 정보, 패킷의 종류(Read/Write), 패킷 크기 정보가 수록된다. The packet consists of a header field, an address field, and a data field. The header field contains source routing information, (X, Y) coordinate information, packet type (Read / Write), and packet size information.
이때, 소스 라우팅 정보는 스타 네트워크에서 사용하는 소스 라우팅 방식에 따라 정의된 라우팅 정보이고, (X,Y) 좌표 정보는 메쉬 네트워크에서 사용하는 X-Y 라우팅 방식에 따라 정의된 라우팅 정보이다. In this case, the source routing information is routing information defined according to the source routing method used in the star network, and the (X, Y) coordinate information is routing information defined according to the X-Y routing method used in the mesh network.
즉, 스타 네트워크에서는 소스 라우팅 방식에 따라 정의된 라우팅 정보를 이용하여 상기 패킷을 전달하고, 메쉬 네트워크에서는 X-Y 라우팅 방식에 따라 정의된 라우팅 정보를 이용하여 상기 패킷을 전달할 수 있도록, 본 발명에서는 두 가지 종류의 라우팅 정보 모두를 저장할 수 있도록 지원한다. That is, in the present invention, the star network may deliver the packet using routing information defined according to the source routing scheme, and the mesh network may deliver the packet using routing information defined according to the XY routing scheme. It supports storing all kinds of routing information.
이때, 소스 라우팅 방식은 패킷이 생성되는 네트워크 인터페이스에서 패킷의 목적지까지의 경로를 결정하고 경로상의 각 스위치들에서 통과해야 할 입출력 포트들의 정보를 패킷의 헤더 부분에 실어서 보내는 것으로, 라우팅 정보 계산을 위하여 필요한 하드웨어를 최소화시킨다. 이에 스타 스위치(SS)는 입력 포트로 유입되는 각 패킷의 헤더 부분에서 해당 스위치의 라우팅 정보인 출력 포트 번호를 추출하여 그 패킷을 해당 출력 포트로 보낸다. 이때 헤더에는 4단까지의 소스 라우팅 정보를 저장할 수 있으며, 최대 4단의 스타 네트워크를 통하여 패킷을 전송할 수 있다. At this time, the source routing method determines the path from the network interface where the packet is generated to the destination of the packet and sends information of input / output ports to pass through each switch on the path in the header part of the packet. Minimize the required hardware. The star switch (SS) extracts the output port number, which is routing information of the corresponding switch, from the header portion of each packet flowing into the input port and sends the packet to the corresponding output port. In this case, up to 4 levels of source routing information may be stored in the header, and packets may be transmitted through up to 4 levels of star networks.
그리고 X-Y 라우팅 방식은 패킷의 목적지 스위치의 X좌표와 같은 X 좌표 값을 갖는 스위치까지 X축 방향으로 먼저 패킷을 보낸 후, 다시 Y축 방향으로 목적지 스위치의 Y좌표 값의 스위치까지 경로를 설정하는 것으로, 하드웨어 비용이 적고 성능이 매우 우수한 특징을 가진다. 이에 메쉬 스위치(MS)는 패킷 헤더에 저장된 (X,Y) 좌표에 따라 X-Y 라우팅 알고리즘을 적용하여 최적의 경로를 계산하고, 계산된 경로에 따라 패킷을 목적지 메쉬 스위치 또는 목적지 IP 코어로 스위칭한다.In the XY routing method, the packet is first sent to the switch having the same X coordinate value as the X coordinate of the destination switch of the packet in the X axis direction, and then the path is set to the switch of the Y coordinate value of the destination switch in the Y axis direction. It has low hardware cost and very good performance. Accordingly, the mesh switch MS calculates an optimal path by applying an X-Y routing algorithm according to the (X, Y) coordinates stored in the packet header, and switches the packet to the destination mesh switch or the destination IP core according to the calculated path.
주소 필드는 32비트 크기로 패킷의 목적지의 주소를 저장하고, 다수개의 데이터 필드 각각은 32비트 크기로 N개의 데이터를 저장하며 이러한 데이터 필드의 크기는 헤더 필드의 패킷 크기 정보에 명기되어 있다.The address field stores the address of the packet's destination in 32-bit size, and each of the plurality of data fields stores N data in 32-bit size. The size of the data field is specified in the packet size information of the header field.
도5는 본 발명의 바람직한 일 실시예에 따른 메쉬-스타 혼합 온칩 네트워크 시스템을 도시한 도면으로, 이는 도3a에서와 같이 매쉬 네트워크에 스타 네트워크가 연결되는 토폴로지를 형성하도록 한다. 5 is a diagram illustrating a mesh-star mixed on-chip network system according to an exemplary embodiment of the present invention, which forms a topology in which a star network is connected to a mesh network as in FIG. 3a.
도5를 참조하면, 메쉬-스타 혼합 온칩 네트워크의 통신 시스템은 스타 네트워크(10-1,10-2)를 형성하는 스타 스위치(11-1,11-2), 스타 스위치(11-1,11-2) 각각에 연결된 다수의 스타 IP 코어(12-1~12-23), 메쉬 네트워크(20)를 형성하는 다수의 메쉬 스위치(21-1~21-4), 각 메쉬 스위치(21-4)에 하나씩 연결되는 메쉬 IP 코어(22-3,22-4), 스타 네트워크(10-1,10-2)와 메쉬 네트워크(20)간을 연결하는 적어도 하나의 브리지(40-1,40-2)를 구비한다. Referring to FIG. 5, a communication system of a mesh-star mixed on-chip network includes star switches 11-1 and 11-2 and star switches 11-1 and 11 that form star networks 10-1 and 10-2. 2) a plurality of star IP cores 12-1 to 12-23 connected to each other, a plurality of mesh switches 21-1 to 21-4 forming a
이하, 각 구성요소의 기능을 살펴보면 다음과 같다. Hereinafter, the function of each component will be described.
각 스타 스위치(11-1)는 자신에 연결된 스타 IP 코어(12-11,12-12) 또는 브리지(40-1)로부터 패킷이 전송되면, 이를 소스 라우팅 방식에 따라 분석하여 패킷의 전송 경로를 확인한 후 해당 경로로 입력된 패킷을 전달한다.When each star switch 11-1 transmits a packet from a star IP core 12-11, 12-12 or a bridge 40-1 connected thereto, the star switch 11-1 analyzes the packet transmission path according to the source routing method. After checking, it forwards the packet entered to the path.
각 스타 IP 코어(12-11)는 MNI(Master Network Interface) 및 SNI(Slave Network Interface)와 같은 네트워크 인터페이스(미도시)를 통해 제어 신호와 데이터를 패킷화하여 플릿(flit) 단위로 통신하며, 상기 패킷의 라우팅 정보를 소스 라우팅 방식에 따라 설정하도록 한다. Each star IP core 12-11 packetizes control signals and data through a network interface (not shown) such as a master network interface (MNI) and a slave network interface (SNI), and communicates in a fleet unit. The routing information of the packet is set according to the source routing method.
이때, MNI는 프로세서 및 DMAC(Direct Memory Access Controller) 등과 같은 마스터 코어에 연결되는 네트워크 인터페이스로서 네트워크에 통신 트랜잭션을 요구하고, SNI는 메모리 등과 같은 슬레이브 코어에 연결되는 인터페이스로서 마스터 코어로부터의 통신 요구에 서비스를 제공한다. At this time, the MNI is a network interface connected to a master core such as a processor and a direct memory access controller (DMAC) and requests a communication transaction to the network, and the SNI is an interface connected to a slave core such as a memory and the like. Provide service.
각 메쉬 스위치(21-1)는 상이한 메쉬 스위치(21-1), 자신에 연결된 메쉬 IP 코어(22-3) 또는 브리지(40-1)로부터 패킷이 전송되면, 이를 X-Y 라우팅 방식에 따라 분석하여 패킷의 전송 경로를 확인한 후 해당 경로로 입력된 패킷을 전달한다.Each mesh switch 21-1, when a packet is transmitted from a different mesh switch 21-1, a mesh IP core 22-3 or a bridge 40-1 connected thereto, analyzes the packet according to the XY routing method. After checking the transmission path of the packet, deliver the packet entered to the path.
각 메쉬 IP 코어(22-3)는 상기의 스타 IP 코어(12-11)와 같이 MNI 및 SNI와 같은 네트워크 인터페이스 통해 제어 신호와 데이터를 패킷화하여 플릿(flit) 단위로 통신하되, 상기 패킷의 라우팅 정보를 X-Y 라우팅 방식에 따라 설정하도록 한다. Each mesh IP core 22-3 packetizes control signals and data through a network interface such as MNI and SNI like the star IP core 12-11, and communicates in a fleet unit. Set the routing information according to the XY routing method.
각 브리지(40-1)는 스타 네트워크와 메쉬 네트워크를 연결하여 주는 인터페이스 모듈로서, 도6에서 도시된 바와 같이 스타/메쉬 컨버터(41), 메쉬/스타 컨버터(42), 및 라우팅 테이블(43)로 구성되며, 각각의 컨버터(41,42)는 패킷을 전송할 네트워크의 라우팅 정보를 상기 패킷에 추가시켜 준다. Each bridge 40-1 is an interface module for connecting a star network and a mesh network. As illustrated in FIG. 6, a star /
더욱 상세하게는, 스타/메쉬 컨버터(41)는 스타 네트워크(10-1)로부터 새로 운 패킷이 전송되면, 패킷의 목적지 주소에 대응되는 메쉬 네트워크상에의 (X,Y) 좌표 정보를 라우팅 테이블(43)에서 검색 및 획득하여 패킷 헤더에 삽입한 후 메쉬 네트워크(20)로 전달한다. More specifically, when a new packet is transmitted from the star network 10-1, the star /
메쉬/스타 컨버터(42)는 메쉬 네트워크(20)로부터 패킷이 전송되면, 메쉬 네트워크(20)로부터 전송되는 패킷의 목적지 주소로부터 해당 브리지에 연결되어 있는 스타 네트워크상에서 목적지 IP 코어까지의 소스 라우팅 정보를 라우팅 테이블(43)에서 검색 및 획득한다. 그리고 획득된 정보를 통해 패킷 헤더 내 소스 라우팅 정보를 추가 저장하거나 갱신한 후, 해당 스타 네트워크(10-1)로 전달한다. When the packet is transmitted from the
만약, 메쉬 IP 코어(22-3)에 의해 패킷이 생성된 후 메쉬 네트워크(20)를 거쳐 패킷이 전송되었으면 패킷 헤더에는 (X,Y) 좌표 정보만이 저장되어 있으므로, 메쉬/스타 컨버터(42)는 패킷 헤더에 소스 라우팅 정보를 추가적으로 저장한다. If the packet is transmitted through the
반면, 스타 IP 코어(예를 들어, 12-11)에 의해 패킷이 생성된 후 스타 네트워크(10-1) 및 메쉬 네트워크(20)를 모두 거쳐 패킷이 전송되었으면 패킷 헤더에는 (X,Y) 좌표 정보 뿐 만 아니라 소스 라우팅 정보도 저장되어 있으므로, 메쉬/스타 컨버터(42)는 기저장된 소스 라우팅 정보를 삭제하고 자신이 획득한 소스 라우팅 정보를 저장한다. 즉, 기존의 소스 라우팅 정보를 패킷이 전송될 네트워크에 사용할 소스 라우팅 정보로 갱신하도록 한다. On the other hand, if the packet is transmitted through both the star network 10-1 and the
라우팅 테이블(43)은 메쉬-스타 혼합 온칩 네트워크 내에 위치하는 모든 통신 자원(브리지, 스타 IP 코어 및 스위치, 그리고 메쉬 IP 코어 및 스위치)의 소스 라우팅 정보와 (X,Y) 좌표 정보를 획득하여 저장한다. The routing table 43 acquires and stores source routing information and (X, Y) coordinate information of all communication resources (bridges, star IP cores and switches, and mesh IP cores and switches) located in the mesh-star mixed on-chip network. do.
상기의 설명에서는 스타 스위치 및 메쉬 스위치를 서로 분리하여 구성하고 상이한 라우팅 방식을 통해 패킷을 스위칭하도록 하였는데, 이러한 스타 스위치 및 메쉬 스위치는 필요한 경우 도7에서와 같이 하나의 장치로 구성되어 스타 스위치로써의 기능과 메쉬 스위치로써의 기능을 동시에 수행하도록 할 수도 있다. In the above description, the star switch and the mesh switch are separated from each other and the packets are switched through different routing schemes. The star switch and the mesh switch are configured as one device as shown in FIG. You can also perform the function and the function as a mesh switch at the same time.
도7은 본 발명의 일실시예에 따른 통합 스위치의 구성을 도시한 도면이다. 7 is a diagram illustrating a configuration of an integrated switch according to an embodiment of the present invention.
도7을 참조하면, 통합 스위치(50)는 n개의 입력 포트 각각을 제어하는 n개의 입력부(51-1~51-n), m개의 출력 포트 각각을 제어하는 m개의 아비터(arbiter)(52-1~52-m) 및 n × m개의 크로스바 패브릭(crossbar fabric)(53)을 구비한다. Referring to FIG. 7, the
각 입력부(51-1)는 자신이 관리하는 입력 포트를 통해 입력되는 패킷을 소스 라우팅 알고리즘 및 X-Y 라우팅 알고리즘을 통해 분석하여 해당 패킷을 출력할 출력 포트를 파악한 후, 파악된 출력 포트로 해당 패킷을 출력하기를 요청한다. Each input unit 51-1 analyzes the packet input through the input port managed by the source port through the source routing algorithm and the XY routing algorithm to determine the output port for outputting the packet, and then identifies the packet with the identified output port. Request to print.
즉, 패킷 헤더 내에 소스 라우팅 정보만이 저장되어 있으면 소스 라우팅 알고리즘을 통해 입력 패킷을 출력할 출력 포트 번호를 파악하고, 패킷 헤더 내에 (X,Y)좌표 만이 저장되어 있으면 X-Y 라우팅 알고리즘을 통해 입력 패킷을 출력할 출력 포트 번호를 파악하되, 브리지로부터 패킷이 전송되고 패킷 헤더 내에 소스 라우팅 정보 및 (X,Y)좌표가 동시에 저장되어 있으면 소스 라우팅 알고리즘을 통해 입력 패킷을 출력할 출력 포트 번호를 파악한다. 그러고 나서, 파악된 출력 포트를 제어하는 아비터(52-1~52-m)로 자신의 식별자와 패킷의 우선순위 정보를 포함하는 입력 요청 신호(request)를 보낸다. That is, if only the source routing information is stored in the packet header, the output port number to output the input packet is determined through the source routing algorithm. If the packet is transmitted from the bridge and the source routing information and (X, Y) coordinates are stored in the packet header at the same time, the source routing algorithm determines the output port number to output the input packet. . Then, it sends an input request signal including its identifier and packet priority information to the arbiters 52-1 to 52-m controlling the identified output ports.
각 아비터(52-1)는 자신이 관리하는 출력 포트를 사용하고자 하는 여러 입력 요청 신호(request)들 중에서 가장 우선순위가 높은 신호를 하나 선택하고, 이를 발생한 입력부에서 출력 포트로의 통신 경로를 연결하도록 하는 제어 신호를 발생하여 크로스바 패브릭(53)에 전송한다. 그리고 이와 함께 해당 입력부에 승인 신호(grant)를 전송하여, 승인 신호(grant)를 수신한 입력부가 크로스바 패브릭(53) 내에 설정된 통신 경로를 통하여 패킷을 전송할 수 있도록 한다. Each arbiter 52-1 selects a signal having the highest priority among several input request signals that intend to use the output port managed by the arbiter 52-1, and connects the communication path from the input unit where the input port is generated to the output port. Generates a control signal to be transmitted to the crossbar fabric (53). In addition, by transmitting a grant signal to the corresponding input unit, the input unit receiving the grant signal can transmit a packet through a communication path set in the
크로스바 패브릭(53)은 아비터(52-1~52-m)로부터 전송되는 제어 신호에 응답하여 입력부(또는 입력 포트)와 출력 포트간의 통신 경로를 설정한다. The
도8은 본 발명의 메쉬-스타 혼합 온칩 네트워크 시스템이 스타 IP 코어의 패킷을 전송하는 동작을 설명하기 위한 도면이다. 8 is a diagram for explaining an operation of transmitting a packet of a star IP core by a mesh-star mixed on-chip network system according to the present invention.
먼저, 스타 네트워크(10-1)에 위치하는 스타 IP 코어(12-11)가 목적지 IP 코어의 소스 라우팅 정보를 패킷 헤더에 수록한 후, 도4와 같은 구조를 가지는 패킷을 생성하여 스타 스위치(11-1)로 전송한다(S101).First, the star IP core 12-11 located in the star network 10-1 includes source routing information of a destination IP core in a packet header, and then generates a packet having a structure as shown in FIG. 11-1) (S101).
스타 스위치(11-1)는 스타 IP 코어(12-11)로부터 전송되는 패킷을 소스 라우팅 방식에 따라 분석한다(S102).The star switch 11-1 analyzes the packet transmitted from the star IP core 12-11 according to the source routing method (S102).
분석 결과, 목적지 IP 코어가 자신의 네트워크 내에 위치하는 스타 IP 코어(예를 들어, 12-12)이면 상기 패킷을 해당 스타 IP 코어(12-12)가 연결된 출력 포트로 출력한다(S103). 반면에 목적지 IP 코어가 상이한 스타 네트워크(10-2)에 위치하는 스타 IP 코어(12-21)이거나 메쉬 네트워크(20)에 위치하는 메쉬 IP 코어(22-3)이면, 스타 스위치(11-1)는 상기 패킷을 브리지(40-1)가 연결된 출력 포트 로 출력한다(S104). As a result of analysis, if the destination IP core is a star IP core (eg, 12-12) located in its network, the packet is output to an output port to which the corresponding star IP core 12-12 is connected (S103). On the other hand, if the destination IP core is the star IP core 12-21 located in the different star network 10-2 or the mesh IP core 22-3 located in the
브리지(40-1)는 스타 스위치(11-1)로부터 전송되는 패킷의 주소 필드로부터 목적지 주소를 파악한 후, 이에 대응되는 (X,Y) 좌표 정보를 상기 패킷의 헤더에 추가 저장한 후(S105) 자신에 연결된 메쉬 스위치(21-1)로 전달한다(S106). After the bridge 40-1 grasps the destination address from the address field of the packet transmitted from the star switch 11-1, additionally stores (X, Y) coordinate information corresponding thereto in the header of the packet (S105). ) It is transmitted to the mesh switch 21-1 connected to it (S106).
메쉬 스위치(21-1)는 브리지(40-1)로부터 전달되는 패킷을 X-Y 라우팅 방식에 따라 분석하여 다음단의 메쉬 스위치(21-2 또는 21-3)를 파악하고(S107), 파악된 메쉬 스위치(21-2 또는 21-3)로 이를 전달한다(S108, S110). The mesh switch 21-1 analyzes the packet transmitted from the bridge 40-1 according to the XY routing method to identify the next mesh switch 21-2 or 21-3 (S107). It transfers this to the switch 21-2 or 21-3 (S108, S110).
그러면 다음단의 메쉬 스위치(21-2 또는 21-3)는 수신한 패킷을 X-Y 다시 라우팅 방식에 따라 분석하여 자신에 연결된 메쉬 IP 코어(22-3)에 전달하거나(S109), 해당 패킷을 자신에 연결된 브리지(40-2)에 전달하여 준다(S111). Then, the next mesh switch 21-2 or 21-3 analyzes the received packet according to the XY rerouting method and delivers the received packet to the mesh IP core 22-3 connected thereto (S109), or transmits the corresponding packet to itself. It is transmitted to the bridge 40-2 connected to (S111).
만약, 브리지(40-2)가 패킷을 수신하였으면, 브리지(40-2)는 패킷의 주소 필드에 저장된 목적지 주소로부터 자신에서부터 목적지 IP 코어(12-21)까지의 소스 라우팅 정보를 파악하여 패킷 헤더의 소스 라우팅 정보를 갱신한 후(S112), 자신에 연결되어 있는 스타 스위치(11-2)로 해당 패킷을 전달한다(S113). If the bridge 40-2 receives the packet, the bridge 40-2 grasps the source routing information from itself to the destination IP core 12-21 from the destination address stored in the address field of the packet to determine the packet header. After updating the source routing information of (S112), the packet is forwarded to the star switch 11-2 connected thereto (S113).
이에 스타 스위치(11-2)는 브리지(40-2)에 의해 갱신된 소스 라우팅 정보에 따라 패킷을 목적지 IP 코어로 전달해준다. The star switch 11-2 forwards the packet to the destination IP core according to the source routing information updated by the bridge 40-2.
이와 같이 본 발명의 메쉬-스타 혼합 온칩 네트워크 시스템은 메쉬 네트워크에 스타 네트워크를 연결하여, 서로 상이한 네트워크에 위치하는 IP 코어들끼리 서로 통신할 수 있도록 지원한다. As described above, the mesh-star mixed on-chip network system of the present invention connects a star network to a mesh network so that IP cores located in different networks can communicate with each other.
도9는 본 발명의 메쉬-스타 혼합 온칩 네트워크 시스템이 메쉬 IP 코어의 패 킷을 전송하는 동작을 설명하기 위한 도면이다. 9 is a diagram for explaining an operation of transmitting a packet of a mesh IP core in a mesh-star mixed on-chip network system according to the present invention.
먼저, 메쉬 IP 코어(22-3)가 목적지 IP 코어의 (X,Y) 좌표 정보를 패킷 헤더에 수록한 후, 도4와 같은 구조를 가지는 패킷을 생성하여 메쉬 스위치(21-3)로 전송한다(S201).First, the mesh IP core 22-3 includes (X, Y) coordinate information of the destination IP core in a packet header, and then generates a packet having a structure as shown in FIG. 4 and transmits the packet to the mesh switch 21-3. (S201).
메쉬 스위치(21-3)는 메쉬 IP 코어(22-3)로부터 전송되는 패킷을 X,Y라우팅 방에 따라 분석하여(즉, 상기 (X,Y) 좌표 정보를 분석하여) 다음단위 메쉬 스위치(21-3)를 파악하고(S202), 해당 메쉬 스위치(21-3)로 전달한다(S203). The mesh switch 21-3 analyzes the packet transmitted from the mesh IP core 22-3 according to the X and Y routing room (that is, by analyzing the (X, Y) coordinate information) and then the next unit mesh switch ( 21-3) is identified (S202), and transferred to the mesh switch 21-3 (S203).
그러면 다음단의 메쉬 스위치(21-1)는 수신한 패킷을 X-Y 다시 라우팅 방식에 따라 분석하여 자신에 연결된 브리지(40-1)에 전달한다(S204). Then, the mesh switch 21-1 of the next stage analyzes the received packet according to the X-Y rerouting method and transfers the received packet to the bridge 40-1 connected to the packet (S204).
브리지(40-1)는 메쉬 스위치(21-1)로부터 전송되는 패킷의 주소 필드에 저장된 목적지 주소로부터 자신에서부터 목적지 IP 코어(12-21)까지의 소스 라우팅 정보를 파악하여 패킷 헤더의 소스 라우팅 정보를 추가 저장한 후(S112), 자신에 연결되어 있는 스타 스위치(11-1)로 해당 패킷을 전달한다(S113). The bridge 40-1 grasps the source routing information from itself to the destination IP core 12-21 from the destination address stored in the address field of the packet transmitted from the mesh switch 21-1, and thus source routing information of the packet header. After the additional storage (S112), and transmits the packet to the star switch (11-1) connected to it (S113).
이에 스타 스위치(11-1)는 브리지(40-1)에 의해 추가 저장된 소스 라우팅 정보에 따라 패킷을 목적지 IP 코어인 스타 IP 코어(12-11)로 전달해준다. The star switch 11-1 transfers the packet to the star IP core 12-11, which is a destination IP core, according to the source routing information additionally stored by the bridge 40-1.
이와 같이 본 발명의 메쉬-스타 혼합 온칩 네트워크 시스템은 메쉬 네트워크에 스타 네트워크를 연결하여, 서로 상이한 네트워크에 위치하는 IP 코어들끼리 서로 통신할 수 있도록 지원한다. As described above, the mesh-star mixed on-chip network system of the present invention connects a star network to a mesh network so that IP cores located in different networks can communicate with each other.
특히, 본 발명의 일 실시예에 따른 메쉬-스타 혼합 온칩 네트워크 시스템은 하나의 메쉬 스위치에 하나의 메쉬 IP 코어를 할당하므로, 크기가 너무 크거나 모 든 IP 코어들과의 통신량이 많아서 하나의 스타 네트워크에 연결하기 어려운 IP 코어가 존재하는 경우에 적합하다. In particular, since the mesh-star mixed on-chip network system according to an embodiment of the present invention allocates one mesh IP core to one mesh switch, the size of the mesh-star mixed on-chip network system is too large or the amount of communication with all the IP cores is high. It is suitable when there is an IP core that is difficult to connect to the network.
그리고 필요한 경우에는 도10에서와 같이 하나의 스타 스위치에 두 개 이상의 브리지를 연결함으로써 도3b와 같은 토폴로지를 형성하고, 이에 따라 하나의 스타 네트워크에 보다 많은 매쉬 스위치를 할당할 수 있다. 즉, 특정 스타 네트워크의 통신 용량을 증대시켜 줄 수 있다. If necessary, as shown in FIG. 10, two or more bridges may be connected to one star switch to form a topology as shown in FIG. 3B, and thus more mesh switches may be allocated to one star network. That is, it is possible to increase the communication capacity of a particular star network.
또한 도11에서와 같이 소정개의 스타 스위치 간을 직접 연결함으로써 도3c와 같은 토폴로지를 형성하고, 이에 따라 서로 통신량이 많이 스타 네트워크들이 메쉬 네트워크를 거치지 않고 직접 통신할 수 있도록 한다. 즉, 스타 네트워크간의 통신 지연을 줄여 줄 수 있다. In addition, as shown in FIG. 11, a predetermined star switch is directly connected to form a topology as shown in FIG. 3C. Accordingly, a large amount of communication with each other enables star networks to communicate directly without passing through a mesh network. In other words, communication delay between star networks can be reduced.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those skilled in the art.
도1은 종래의 기술에 따른 스타형 온칩 네트워크의 토폴로지를 도시한 도면, 1 is a diagram illustrating a topology of a star type on-chip network according to the prior art;
도2는 종래의 기술에 따른 메쉬형 온칩 네트워크의 토폴로지를 도시한 도면, 2 is a diagram illustrating a topology of a mesh type on-chip network according to the prior art;
도3a 내지 도3c는 본 발명의 실시예들에 따른 메쉬-스타 혼합 온칩 네트워크의 토폴로지를 도시한 도면, 3A to 3C illustrate a topology of a mesh-star mixed on chip network according to embodiments of the present invention;
도4는 본 발명의 메쉬-스타 혼합 온칩 네트워크를 통해 송수신되는 패킷의 구조를 도시한 도면, 4 is a diagram showing the structure of a packet transmitted and received via the mesh-star mixed on-chip network of the present invention;
도5는 본 발명의 바람직한 일 실시예에 따른 메쉬-스타 혼합 온칩 네트워크 시스템을 도시한 도면, 5 illustrates a mesh-star mixed on-chip network system according to an embodiment of the present invention;
도6은 본 발명의 일실시예에 따른 브리지의 구성을 도시한 도면, 6 is a view showing the configuration of a bridge according to an embodiment of the present invention;
도7은 본 발명의 일실시예에 따른 통합 스위치의 구성을 도시한 도면, 7 is a view showing the configuration of an integrated switch according to an embodiment of the present invention;
도8은 본 발명의 메쉬-스타 혼합 온칩 네트워크 시스템이 스타 IP 코어의 패킷을 전송하는 동작을 설명하기 위한 도면, 8 is a diagram for explaining an operation of transmitting a packet of a star IP core by a mesh-star mixed on-chip network system according to the present invention;
도9는 본 발명의 메쉬-스타 혼합 온칩 네트워크 시스템이 메쉬 IP 코어의 패킷을 전송하는 동작을 설명하기 위한 도면, 9 is a view for explaining an operation of transmitting a packet of a mesh IP core in a mesh-star mixed on-chip network system of the present invention;
도10은 본 발명의 바람직한 다른 실시예에 따른 메쉬-스타 혼합 온칩 네트워크 시스템을 도시한 도면, 그리고 10 illustrates a mesh-star mixed on-chip network system according to another preferred embodiment of the present invention; and
도11은 본 발명의 바람직한 또 다른 실시예에 따른 메쉬-스타 혼합 온칩 네트워크 시스템을 도시한 도면이다. 11 illustrates a mesh-star mixed on-chip network system according to another preferred embodiment of the present invention.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070125100A KR100901691B1 (en) | 2007-12-04 | 2007-12-04 | Network communication system of mesh-star mixing on-chip and communication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070125100A KR100901691B1 (en) | 2007-12-04 | 2007-12-04 | Network communication system of mesh-star mixing on-chip and communication method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100901691B1 true KR100901691B1 (en) | 2009-06-08 |
Family
ID=40982461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070125100A KR100901691B1 (en) | 2007-12-04 | 2007-12-04 | Network communication system of mesh-star mixing on-chip and communication method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100901691B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101077539B1 (en) * | 2009-08-18 | 2011-10-28 | 한국과학기술원 | Network on chip and network on chip systems |
KR101220481B1 (en) | 2011-06-21 | 2013-01-21 | 성균관대학교산학협력단 | Networks on chip system and method of routing thereof |
KR101465420B1 (en) * | 2013-10-08 | 2014-11-27 | 성균관대학교산학협력단 | Network on chip and method for routing the network on chip |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050103205A (en) * | 2003-01-24 | 2005-10-27 | 코코 커뮤니케이션즈 코포레이션 | Method and apparatus for secure communications and resource sharing between anonymous non-trusting parties with no central administration cross reference to related applications |
-
2007
- 2007-12-04 KR KR1020070125100A patent/KR100901691B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050103205A (en) * | 2003-01-24 | 2005-10-27 | 코코 커뮤니케이션즈 코포레이션 | Method and apparatus for secure communications and resource sharing between anonymous non-trusting parties with no central administration cross reference to related applications |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101077539B1 (en) * | 2009-08-18 | 2011-10-28 | 한국과학기술원 | Network on chip and network on chip systems |
KR101220481B1 (en) | 2011-06-21 | 2013-01-21 | 성균관대학교산학협력단 | Networks on chip system and method of routing thereof |
KR101465420B1 (en) * | 2013-10-08 | 2014-11-27 | 성균관대학교산학협력단 | Network on chip and method for routing the network on chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7594052B2 (en) | Integrated circuit and method of communication service mapping | |
Schoeberl et al. | A statically scheduled time-division-multiplexed network-on-chip for real-time systems | |
Goossens et al. | Networks on silicon: Combining best-effort and guaranteed services | |
JP4756158B2 (en) | Communication resource allocation electronic device and method | |
Leroy et al. | Spatial division multiplexing: a novel approach for guaranteed throughput on NoCs | |
JP2009502080A (en) | Electronic device and communication resource allocation method | |
JP2006502642A (en) | Integrated circuit and method for establishing a transaction | |
CN104158738A (en) | Network-on-chip router with low buffer area and routing method | |
JP5552196B2 (en) | RELAY DEVICE, RELAY DEVICE CONTROL METHOD, AND COMPUTER PROGRAM | |
CN103580890A (en) | Reconfigurable on-chip network structure and configuration method thereof | |
Liu et al. | Interconnect intellectual property for Network-on-Chip (NoC) | |
US20110286422A1 (en) | Electronic device and method of communication resource allocation | |
US20080123666A1 (en) | Electronic Device And Method Of Communication Resource Allocation | |
KR100901691B1 (en) | Network communication system of mesh-star mixing on-chip and communication method thereof | |
Liu et al. | MultiCS: Circuit switched NoC with multiple sub-networks and sub-channels | |
JP5488589B2 (en) | Router device, semiconductor integrated circuit device, routing method and program | |
CN101069434B (en) | Data processing system and method for converting and synchronising data traffic | |
KR20130066401A (en) | Chip multi processor and router for chip multi processor | |
Wang et al. | Flexible and efficient QoS provisioning in AXI4-based network-on-chip architecture | |
Talwar et al. | Traffic engineered NoC for streaming applications | |
US20070245044A1 (en) | System of interconnections for external functional blocks on a chip provided with a single configurable communication protocol | |
WO2006048826A1 (en) | Integrated circuit and method for data transfer in a network on chip environment | |
Satish et al. | Comparative performance analysis of routing topology for noc architecture | |
KR20150102538A (en) | SoC Communication Network | |
Moadeli et al. | Quarc: A novel network-on-chip architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130527 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140529 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |