KR100901055B1 - Method for Manufacturing Image Sensor - Google Patents

Method for Manufacturing Image Sensor Download PDF

Info

Publication number
KR100901055B1
KR100901055B1 KR1020070121253A KR20070121253A KR100901055B1 KR 100901055 B1 KR100901055 B1 KR 100901055B1 KR 1020070121253 A KR1020070121253 A KR 1020070121253A KR 20070121253 A KR20070121253 A KR 20070121253A KR 100901055 B1 KR100901055 B1 KR 100901055B1
Authority
KR
South Korea
Prior art keywords
lower electrode
image sensor
forming
photodiode
photoresist pattern
Prior art date
Application number
KR1020070121253A
Other languages
Korean (ko)
Other versions
KR20090054543A (en
Inventor
신종훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070121253A priority Critical patent/KR100901055B1/en
Publication of KR20090054543A publication Critical patent/KR20090054543A/en
Application granted granted Critical
Publication of KR100901055B1 publication Critical patent/KR100901055B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서의 제조방법은 기판에 회로(circuitry)를 형성하는 단계; 상기 회로 상측에 배선을 형성하는 단계; 상기 배선 상에 하부전극용 금속을 형성하는 단계; 상기 하부전극용 금속상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 상기 하부전극용 금속을 선택적으로 식각하여 하부전극을 형성하는 단계; 상기 하부전극 상에 잔존하는 감광막 패턴을 케미컬 옥사이드(chemical oxide)로 제거하는 단계; 및 상기 하부전극 상에 포토다이오드를 형성하는 단계;를 포함하는 것을 특징으로 한다.Method of manufacturing an image sensor according to the embodiment comprises the steps of forming a circuit (circuitry) on the substrate; Forming a wiring on the circuit; Forming a metal for a lower electrode on the wiring; Forming a photoresist pattern on the lower electrode metal; Selectively etching the lower electrode metal using the photoresist pattern as an etching mask to form a lower electrode; Removing the photoresist pattern remaining on the lower electrode with chemical oxide; And forming a photodiode on the lower electrode.

이미지센서, 포토다이오드, 하부전극 Image sensor, photodiode, lower electrode

Description

이미지센서의 제조방법{Method for Manufacturing Image Sensor}Method for Manufacturing Image Sensor

실시예는 이미지센서에 관한 것이다. Embodiments relate to an image sensor.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is largely a charge coupled device (CCD) and a CMOS (Complementary Metal Oxide Silicon) image sensor. It is divided into (Image Sensor) (CIS).

씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.In the CMOS image sensor, a photo diode and a MOS transistor are formed in a unit pixel to sequentially detect an electrical signal of each unit pixel in a switching manner to implement an image.

종래기술에 의한 CIS소자는 빛 신호를 받아서 전기 신호로 바꾸어 주는 포토다이오드(Photo Diode) 영역과, 이 전기 신호를 처리하는 트랜지스터 영역으로 구분할 수 있다.The CIS device according to the related art can be divided into a photo diode region for receiving a light signal and converting the light signal into an electrical signal, and a transistor region for processing the electrical signal.

그런데, 종래기술에 따른 씨모스 이미지센서는 포토다이오드가 트랜지스터와 수평으로 배치되는 구조이다.However, the CMOS image sensor according to the related art has a structure in which a photodiode is horizontally disposed with a transistor.

물론, 종래기술에 의한 수평형의 씨모스 이미지센서에 의해 CCD 이미지센서 의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형의 씨모스 이미지센서에는 여전히 문제점들이 있다.Of course, although the disadvantages of the CCD image sensor are solved by the horizontal CMOS image sensor according to the prior art, there is still a problem in the horizontal CMOS image sensor according to the prior art.

즉, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터가 기판상에 상호 수평으로 인접하여 제조된다. 이에 따라, 포토다이오드를 위한 추가적인 영역이 요구되며, 이에 의해 필팩터(fill factor) 영역을 감소시키고 또한 레졀류션(Resolution)의 가능성을 제한하는 문제가 있다.That is, according to the horizontal CMOS image sensor of the prior art, a photodiode and a transistor are manufactured to be adjacent to each other horizontally on a substrate. Accordingly, an additional area for the photodiode is required, thereby reducing the fill factor area and limiting the possibility of resolution.

또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 졍션(shallow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 졍션(shallow junction)이 적절하지 않을 수 있다.In addition, according to the horizontal CMOS image sensor according to the prior art there is a problem that it is very difficult to achieve optimization for the process of manufacturing the photodiode and the transistor at the same time. That is, in a fast transistor process, a shallow junction is required for low sheet resistance, but such shallow junction may not be appropriate for a photodiode.

또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지센서에 부가되면서 단위화소의 크기가 이미지센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 포토다이오드를 위한 면적이 픽셀사이즈를 유지하기 위해 감소되야한다. 그런데, 픽셀사이즈가 증가되면 이미지센서의 레졀류션(Resolution)이 감소하게되며, 또한, 포토다이오드의 면적이 감소되면 이미지센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.In addition, according to the horizontal CMOS image sensor according to the prior art, the size of the unit pixel is increased to maintain the sensor sensitivity of the image sensor as additional on-chip functions are added to the image sensor. The area for the photodiode must be reduced to maintain the pixel size. However, when the pixel size is increased, the resolution of the image sensor is reduced, and when the area of the photodiode is reduced, the sensor sensitivity of the image sensor is reduced.

실시예는 회로(circuitry)와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.Embodiments provide an image sensor and a method of manufacturing the same that can provide a new integration of a circuit and a photodiode.

또한, 실시예는 회로 상측에 존재하는 포토다이오드에 대한 하부전극의 어텍이 없는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, the embodiment is to provide an image sensor without the attack of the lower electrode for the photodiode present on the circuit and a manufacturing method thereof.

또한, 실시예는 픽셀간의 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, embodiments provide an image sensor and a method of manufacturing the same that can prevent cross talk between pixels.

또한, 실시예는 레졀류션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, the embodiment is to provide an image sensor and a method of manufacturing the same that can be improved with the resolution (Resolution) and sensor sensitivity (sensitivity).

또한, 실시예는 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, the embodiment is to provide an image sensor and a manufacturing method thereof that can prevent the defect in the photodiode while employing a vertical photodiode.

실시예에 따른 이미지센서는 기판에 형성된 회로(circuitry); 상기 회로 상측에 형성된 배선; 상기 배선 상에 형성된 하부전극; 상기 하부전극의 측면에 형성된 옥사이드; 및 상기 하부전극 상에 형성된 포토다이오드;를 포함하는 것을 특징으로 한다.The image sensor according to the embodiment includes a circuit (circuitry) formed on the substrate; Wiring formed above the circuit; A lower electrode formed on the wiring; An oxide formed on the side of the lower electrode; And a photodiode formed on the lower electrode.

또한, 실시예에 따른 이미지센서의 제조방법은 기판에 회로(circuitry)를 형성하는 단계; 상기 회로 상측에 배선을 형성하는 단계; 상기 배선 상에 하부전극용 금속을 형성하는 단계; 상기 하부전극용 금속상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 상기 하부전극용 금속을 선택적으로 식각하여 하부전극을 형성하는 단계; 상기 하부전극 상에 잔존하는 감광막 패턴을 케미컬 옥사이드(chemical oxide)로 제거하는 단계; 및 상기 하부전극 상에 포토다이오드를 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the manufacturing method of the image sensor according to the embodiment comprises the steps of forming a circuit (circuitry) on the substrate; Forming a wiring on the circuit; Forming a metal for a lower electrode on the wiring; Forming a photoresist pattern on the lower electrode metal; Selectively etching the lower electrode metal using the photoresist pattern as an etching mask to form a lower electrode; Removing the photoresist pattern remaining on the lower electrode with chemical oxide; And forming a photodiode on the lower electrode.

실시예에 따른 이미지센서 및 그 제조방법에 의하면, 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, it is possible to provide a vertical integration of the transistor circuit (circuitry) and the photodiode.

또한, 실시예에 의하면 회로 상측에 존재하는 포토다이오드에 대한 하부전극 패턴 후 감광막 패턴을 제거할 때 케미컬 옥사이드(Chemical Oxide)를 사용하여 하부전극에 어택없이 감광막 패턴을 제거할 수 있다.In addition, according to the embodiment, when the photoresist pattern is removed after the lower electrode pattern of the photodiode on the upper side of the circuit, the photoresist pattern may be removed without attack on the lower electrode by using chemical oxide.

또한, 실시예에 의하면 하부전극 측면에 옥사이드가 존재함으로써 픽셀간의 크로스토크를 방지할 수 있다.In addition, according to the embodiment, the presence of oxide on the lower electrode side prevents crosstalk between pixels.

또한, 실시예에 의하면 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, according to the embodiment, the fill factor can be approached to 100% by vertical integration of the transistor circuit and the photodiode.

또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.Further, according to the embodiment, it is possible to provide higher sensitivity at the same pixel size by vertical integration than in the prior art.

또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.In addition, according to the embodiment it is possible to reduce the process cost for the same resolution (Resolution) than the prior art.

또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소 없이 보다 복잡한 회로(circuitry)를 구현할 수 있다.In addition, according to the exemplary embodiment, each unit pixel may implement a more complicated circuit without reducing the sensitivity.

또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.In addition, the additional on-chip circuitry that can be integrated by the embodiment can increase the performance of the image sensor and further reduce the size and manufacturing cost of the device.

또한, 실시예에 의하면 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있다.Further, according to the embodiment, it is possible to prevent defects in the photodiode while employing a vertical photodiode.

이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an image sensor and a method of manufacturing the same according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.In the description of the embodiments, where it is described as being formed "on / under" of each layer, it is understood that the phase is formed directly or indirectly through another layer. It includes everything.

실시예의 설명에 있어서 씨모스이미지센서(CIS)에 대한 구조의 도면을 이용하여 설명하나, 본 발명은 씨모스이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 채용되는 모든 이미지센서에 적용이 가능하다.In the description of the embodiment will be described with reference to the structure of the CMOS image sensor (CIS), the present invention is not limited to the CMOS image sensor, it is applied to all image sensors employing a photodiode, such as CCD image sensor This is possible.

(실시예)(Example)

도 1은 실시예에 따른 이미지센서의 단면도이다.1 is a cross-sectional view of an image sensor according to an embodiment.

실시예에 따른 이미지센서는 기판(미도시)에 형성된 회로(circuitry)(미도시); 상기 회로 상측에 형성된 배선(145); 상기 배선(145) 상에 형성된 하부전극(150); 상기 하부전극(150)의 측면에 형성된 옥사이드(160); 상기 하부전극(150) 상에 형성된 진성층(180); 상기 진성층(180) 상에 형성된 제2 도전형 전도층(190); 및 상기 제2 도전형 전도층(190) 상에 형성된 상부전극(197);을 포함할 수 있다.An image sensor according to an embodiment includes a circuit (not shown) formed on a substrate (not shown); A wiring 145 formed above the circuit; A lower electrode 150 formed on the wiring 145; An oxide 160 formed on a side surface of the lower electrode 150; An intrinsic layer 180 formed on the lower electrode 150; A second conductivity type conductive layer 190 formed on the intrinsic layer 180; And an upper electrode 197 formed on the second conductivity type conductive layer 190.

실시예에서 포토다이오드(195)는 진성층(180)과 제2 도전형 전도층(190)을 포함할 수 있다.In an embodiment, the photodiode 195 may include an intrinsic layer 180 and a second conductivity type conductive layer 190.

또한, 실시예에서 포토다이오드(195)는 상기 하부전극(150)과 진성층(180) 사이에 형성된 제1 도전형 전도층(170)을 더 포함할 수 있다.In addition, in the embodiment, the photodiode 195 may further include a first conductivity type conductive layer 170 formed between the lower electrode 150 and the intrinsic layer 180.

상기 배선(145)은 기판상의 층간절연층(120)에 형성되며 메탈(130)과 플러그(140)를 포함할 수 있다. The wiring 145 is formed on the interlayer insulating layer 120 on the substrate and may include a metal 130 and a plug 140.

실시예에 따른 이미지센서에 의하면, 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor according to the embodiment, it is possible to provide a vertical integration of the transistor circuit (circuitry) and the photodiode.

또한, 실시예에 의하면 회로 상측에 존재하는 포토다이오드(195)에 대한 하부전극(150) 패턴 후 감광막 패턴을 제거할 때 케미컬 옥사이드(Chemical Oxide)를 사용하여 하부전극(150) 측면에 옥사이드(160)를 형성함으로써 하부전극(150)에 어택없이 감광막 패턴을 제거할 수 있다.In addition, according to the exemplary embodiment, when the photoresist pattern is removed after the lower electrode 150 pattern for the photodiode 195 existing above the circuit, the oxide 160 is disposed on the side surface of the lower electrode 150 using chemical oxide. ), The photoresist pattern may be removed without attacking the lower electrode 150.

또한, 실시예에 의하면 하부전극(150) 측면에 옥사이드(160)가 존재함으로써 픽셀간의 크로스토크를 방지할 수 있다.In addition, according to the exemplary embodiment, the oxide 160 is present on the side of the lower electrode 150 to prevent crosstalk between pixels.

도 2 내지 도 6을 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.A method of manufacturing an image sensor according to an embodiment will be described with reference to FIGS. 2 to 6.

우선, 도 2와 같이 기판(미도시)에 회로(circuitry)(미도시)를 형성하고, 상기 회로 상측에 배선(145)을 형성한다. 배선(145)은 메탈(130)과 플러그(140)를 포함할 수 있다. 플러그(140)는 텅스텐(W)으로 형성할 수 있으나 이에 한정되는 것은 아니다.First, a circuit (not shown) is formed on a substrate (not shown) as shown in FIG. 2, and a wiring 145 is formed above the circuit. The wiring 145 may include a metal 130 and a plug 140. The plug 140 may be formed of tungsten (W), but is not limited thereto.

이후, 상기 배선(145) 상에 하부전극용 금속(150a)을 형성한다. 예를 들어, 상기 하부전극용 금속(150a)은 금속, 합금 또는 실리사이드를 포함한 다양한 전도성 물질로 형성할 수 있다. 예를 들어, 상기 하부전극용 금속(150a)은 알루미늄, 구리, 코발트 등으로 형성할 수 있다.Thereafter, a lower electrode metal 150a is formed on the wiring 145. For example, the lower electrode metal 150a may be formed of various conductive materials including metals, alloys, or silicides. For example, the lower electrode metal 150a may be formed of aluminum, copper, cobalt, or the like.

이후, 상기 하부전극용 금속(150a)상에 감광막 패턴(210)을 형성한다. 예를 들어, 상기 감광막 패턴(210)은 상기 배선(145) 상측에 존재할 수 있다.Thereafter, a photoresist pattern 210 is formed on the lower electrode metal 150a. For example, the photoresist pattern 210 may be present on the wiring 145.

다음으로, 도 3과 같이 상기 감광막 패턴(210)을 식각마스크로 상기 하부전극용 금속(150a)을 선택적으로 식각하여 하부전극(150)을 형성한다. 예를 들어, 반응이온성식각(RIE) 등에 의해 식각을 진행하여 하부전극(150)을 형성할 수 있으나 식각방법이 이에 한정되는 것은 아니다.Next, as shown in FIG. 3, the lower electrode metal 150a is selectively etched using the photoresist pattern 210 as an etch mask to form the lower electrode 150. For example, although the lower electrode 150 may be formed by etching by reactive ion etching (RIE), the etching method is not limited thereto.

이때, 도 3과 같이 상기 하부전극(150) 상에 잔존하는 감광막 패턴(210a)이 남게 된다.In this case, the photoresist pattern 210a remaining on the lower electrode 150 remains as shown in FIG. 3.

실시예에서는 도 4와 같이, 상기 잔존하는 감광막 패턴(210a)을 케미컬 옥사이드(chemical oxide)로 제거할 수 있다. 즉, 실시예에서는 잔존하는 감광막 패턴(210a)을 제거하면서 하부전극(150)에 어택(attack)을 주지 않기 위해서 오존수(O3 water)를 사용할 수 있다.In an embodiment, as illustrated in FIG. 4, the remaining photoresist layer pattern 210a may be removed by chemical oxide. That is, in the embodiment, ozone water (O 3 water) may be used to remove the remaining photoresist pattern 210a and not to attack the lower electrode 150.

예를 들어, 오존수(O3 water)는 카본(carbon)으로 구성되어 있는 잔존하는 감광막 패턴(210a)을 제거를 한다. For example, ozone water (O 3 water) removes the remaining photoresist pattern 210a formed of carbon.

이때, 도 5와 같이 오존수는 하부전극(150) 상에 있는 잔존하는 감광막 패턴(201a)을 제거를 하면서 하부전극(150) 측벽에는 옥사이드(oxide)(160)를 얇게(thin)하게 형성을 하기 때문에 하부전극(150)은 어택(attack)을 받지 않는다. 예를 들어, 하부전극(150) 측벽에는 약 10~20Å의 옥사이드(oxide)(160)가 형성될 수 있다.At this time, as shown in FIG. 5, the ozone water removes the remaining photoresist pattern 201a on the lower electrode 150 and forms a thin oxide 160 on the sidewall of the lower electrode 150. Therefore, the lower electrode 150 does not receive an attack. For example, an oxide 160 of about 10 to about 20 kW may be formed on the sidewall of the lower electrode 150.

이렇게 하여 오존수(O3 Water)로 잔존하는 감광막 패턴(210a)을 제거하면서 하부전극(150)에 어택(attack)을 방지하면서 하부전극(150)을 패턴(pattern) 할 수 있다.In this way, the lower electrode 150 may be patterned while removing the photoresist pattern 210a remaining in ozone water (O 3 Water) while preventing attack on the lower electrode 150.

예를 들어, 오존수(O3 water)를 이용한 케미컬옥사이드(chemical oxide)의 공정조건은 single type의 장비(equipment)에 대해서는 장당 30~60sec 공정시간(process time), bath type 장비는 약 600~1200sec의 공정시간이 소요되고, 유량(flow rate)는 약 1~2ℓ/min, 오존농도(O3 concentration)는 약 5~10ppm이고, RPM은 single type 장비일 경우 약 400~600rpm일 수 있다. 이러한 공정조건을 통해 오존수(O3 Water)로 잔존하는 감광막 패턴(210a)을 제거하면서 하부전극(150)에 어택(attack)을 방지하면서 하부전극(150)을 패턴(pattern) 할 수 있다.For example, the process condition of chemical oxide using ozone water (O 3 water) is 30 ~ 60sec process time per sheet for single type equipment, and 600 ~ 1200sec for bath type equipment. The process takes time, the flow rate (flow rate) is about 1 ~ 2ℓ / min, ozone concentration (O 3 concentration) is about 5 ~ 10ppm, RPM may be about 400 ~ 600rpm when the single type equipment. Through such process conditions, the lower electrode 150 may be patterned while preventing attack on the lower electrode 150 while removing the photoresist pattern 210a remaining in ozone water (O 3 Water).

다음으로, 도 6과 같이 상기 하부전극(150) 상에 제1 도전형 전도층(170)을 형성한다. 한편, 경우에 따라서는 상기 제1 도전형 전도층(170)이 형성되지 않고 이후의 공정이 진행될 수도 있다. 상기 제1 도전형 전도층(170)은 실시예에서 채용하는 PIN 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(170) 은 N 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다. Next, as shown in FIG. 6, a first conductivity type conductive layer 170 is formed on the lower electrode 150. In some cases, the first conductive type conductive layer 170 may not be formed and subsequent processes may be performed. The first conductivity type conductive layer 170 may serve as the N layer of the PIN diode employed in the embodiment. That is, the first conductivity type conductive layer 170 may be an N type conductivity type conductive layer, but is not limited thereto.

상기 제1 도전형 전도층(170)은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 상기 제1 도전형 전도층(170)은 비정질 실리콘에 게르마늄, 탄소, 질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다.The first conductivity type conductive layer 170 may be formed using N-doped amorphous silicon, but is not limited thereto. That is, the first conductivity type conductive layer 170 is a-Si: H, a-SiGe: H, a-SiC, a-SiN: H a- by adding germanium, carbon, nitrogen or oxygen to amorphous silicon. SiO: H or the like.

이후, 상기 제1 도전형 전도층(170) 상에 진성층(intrinsic layer)(180)을 형성한다. 상기 진성층(180)은 실시예에서 채용하는 PIN 다이오드의 I층의 역할을 할 수 있다.Thereafter, an intrinsic layer 180 is formed on the first conductivity type conductive layer 170. The intrinsic layer 180 may serve as the I layer of the PIN diode employed in the embodiment.

상기 진성층(180)은 비정질 실리콘(amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층(180)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층(180)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.The intrinsic layer 180 may be formed using amorphous silicon. The intrinsic layer 180 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the intrinsic layer 180 may be formed of amorphous silicon by PECVD using silane gas (SiH 4 ).

이후, 상기 진성층(180) 상에 제2 도전형 전도층(190)을 형성한다. 상기 제2 도전형 전도층(190)은 상기 진성층(180)의 형성과 연속공정으로 형성될 수 있다. 상기 제2 도전형 전도층(190)은 실시예에서 채용하는 PIN 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 제2 도전형 전도층(190)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.Thereafter, a second conductivity type conductive layer 190 is formed on the intrinsic layer 180. The second conductivity type conductive layer 190 may be formed in a continuous process with the formation of the intrinsic layer 180. The second conductivity type conductive layer 190 may serve as the P layer of the PIN diode employed in the embodiment. That is, the second conductive conductive layer 190 may be a P type conductive conductive layer, but is not limited thereto.

상기 제2 도전형 전도층(190)은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 전도층(190)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예 를 들어, 상기 제2 도전형 전도층(190)은 실란가스(SiH4)에 보론 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.The second conductivity type conductive layer 190 may be formed using P-doped amorphous silicon, but is not limited thereto. The second conductivity type conductive layer 190 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the second conductivity type conductive layer 190 may be formed of amorphous silicon by PECVD by mixing boron or the like with silane gas (SiH 4 ).

이후, 상기 제2 도전형 전도층(190) 상에 상부전극(197)을 형성한다. 상기 상부전극(197)은 빛의 투과성이 높고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(197)은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다.Thereafter, an upper electrode 197 is formed on the second conductivity type conductive layer 190. The upper electrode 197 may be formed as a transparent electrode having high light transmittance and high conductivity. For example, the upper electrode 197 may be formed of indium tin oxide (ITO) or cardium tin oxide (CTO).

실시예에 따른 이미지센서 및 그 제조방법에 의하면, 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, it is possible to provide a vertical integration of the transistor circuit (circuitry) and the photodiode.

또한, 실시예에 의하면 회로 상측에 존재하는 포토다이오드에 대한 하부전극 패턴 후 감광막 패턴을 제거할 때 케미컬 옥사이드(Chemical Oxide)를 사용하여 하부전극에 어택없이 감광막 패턴을 제거할 수 있다.In addition, according to the embodiment, when the photoresist pattern is removed after the lower electrode pattern of the photodiode on the upper side of the circuit, the photoresist pattern may be removed without attack on the lower electrode by using chemical oxide.

또한, 실시예에 의하면 하부전극 측면에 옥사이드가 존재함으로써 픽셀간의 크로스토크를 방지할 수 있다.In addition, according to the embodiment, the presence of oxide on the lower electrode side prevents crosstalk between pixels.

또한, 실시예에 의하면 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, according to the embodiment, the fill factor can be approached to 100% by vertical integration of the transistor circuit and the photodiode.

또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.Further, according to the embodiment, it is possible to provide higher sensitivity at the same pixel size by vertical integration than in the prior art.

또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.In addition, according to the embodiment it is possible to reduce the process cost for the same resolution (Resolution) than the prior art.

또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소 없 이 보다 복잡한 회로(circuitry)를 구현할 수 있다.In addition, according to the exemplary embodiment, each unit pixel may implement a more complicated circuit without reducing the sensitivity.

또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.In addition, the additional on-chip circuitry that can be integrated by the embodiment can increase the performance of the image sensor and further reduce the size and manufacturing cost of the device.

또한, 실시예에 의하면 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있다.Further, according to the embodiment, it is possible to prevent defects in the photodiode while employing a vertical photodiode.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.The present invention is not limited to the described embodiments and drawings, and various other embodiments are possible within the scope of the claims.

도 1은 실시예에 따른 이미지센서의 단면도.1 is a cross-sectional view of an image sensor according to an embodiment.

도 2 내지 도 6은 실시예에 따른 이미지센서의 제조방법의 공정단면도.2 to 6 are process cross-sectional views of a manufacturing method of an image sensor according to an embodiment.

Claims (5)

기판에 회로(circuitry)를 형성하는 단계;Forming a circuit in the substrate; 상기 회로 상측에 배선을 형성하는 단계;Forming a wiring on the circuit; 상기 배선 상에 하부전극용 금속을 형성하는 단계;Forming a metal for a lower electrode on the wiring; 상기 하부전극용 금속상에 감광막 패턴을 형성하는 단계;Forming a photoresist pattern on the lower electrode metal; 상기 감광막 패턴을 식각마스크로 상기 하부전극용 금속을 선택적으로 식각하여 하부전극을 형성하는 단계;Selectively etching the lower electrode metal using the photoresist pattern as an etching mask to form a lower electrode; 상기 하부전극 상에 잔존하는 감광막 패턴을 케미컬 옥사이드(chemical oxide)로 제거하는 단계; 및Removing the photoresist pattern remaining on the lower electrode with chemical oxide; And 상기 하부전극 상에 포토다이오드를 형성하는 단계;를 포함하며,Forming a photodiode on the lower electrode; 상기 하부전극 상에 잔존하는 감광막 패턴을 케미컬 옥사이드(chemical oxide)제거하는 단계에서, 상기 하부전극 측면에 옥사이드가 형성되는 것을 특징으로 하는 이미지센서의 제조방법.And removing a chemical oxide from the photoresist pattern remaining on the lower electrode, wherein an oxide is formed on a side of the lower electrode. 제1 항에 있어서,According to claim 1, 상기 포토다이오드를 형성하는 단계는, Forming the photodiode, 상기 하부전극 상에 진성층을 형성하는 단계; 및Forming an intrinsic layer on the lower electrode; And 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.And forming a second conductive type conductive layer on the intrinsic layer. 제1 항 또는 제2 항에 있어서,The method according to claim 1 or 2, 상기 케미컬 옥사이드는 오존수(O3 water)인 것을 특징으로 하는 이미지센서의 제조방법.The chemical oxide is ozone water (O 3 water) manufacturing method of the image sensor, characterized in that. 삭제delete 제3 항에 있어서,The method of claim 3, wherein 상기 오존수(O3 water)를 이용한 케미컬옥사이드(chemical oxide)의 공정조건은 싱글타입(single type)의 장비(equipment)에 대해서는 장당 30~60sec 공정시간(process time), 배쓰타입(bath type) 장비는 600~1200sec의 공정시간이 소요되고, 각각의 장비에 대해 유량(flow rate)는 1~2ℓ/min, 오존농도(O3 concentration)는 5~10ppm인 것을 특징으로 하는 이미지센서의 제조방법.Process conditions of the chemical oxide (chemical oxide) using the ozone water (O 3 water) is 30 ~ 60sec process time, bath type (bath type) equipment per sheet for a single type (equipment) It takes 600 ~ 1200sec process time, the flow rate (flow rate) for each equipment (flow rate) is 1 ~ 2ℓ / min, ozone concentration (O 3 concentration) is a manufacturing method of the image sensor, characterized in that 5 ~ 10ppm.
KR1020070121253A 2007-11-27 2007-11-27 Method for Manufacturing Image Sensor KR100901055B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121253A KR100901055B1 (en) 2007-11-27 2007-11-27 Method for Manufacturing Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121253A KR100901055B1 (en) 2007-11-27 2007-11-27 Method for Manufacturing Image Sensor

Publications (2)

Publication Number Publication Date
KR20090054543A KR20090054543A (en) 2009-06-01
KR100901055B1 true KR100901055B1 (en) 2009-06-04

Family

ID=40986471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121253A KR100901055B1 (en) 2007-11-27 2007-11-27 Method for Manufacturing Image Sensor

Country Status (1)

Country Link
KR (1) KR100901055B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076978A (en) * 2003-02-27 2004-09-04 삼성전자주식회사 Method for manufacturing capacitor with multi-stepped wet treatment to surface of electrode
JP2004342912A (en) * 2003-05-16 2004-12-02 Fuji Photo Film Co Ltd Solid state imaging element and its manufacturing method
KR20050117674A (en) * 2004-06-11 2005-12-15 이상윤 3-dimensional solid-state image sensor and method of making the same
JP2006278690A (en) 2005-03-29 2006-10-12 Fuji Photo Film Co Ltd Solid-state image pickup element and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076978A (en) * 2003-02-27 2004-09-04 삼성전자주식회사 Method for manufacturing capacitor with multi-stepped wet treatment to surface of electrode
JP2004342912A (en) * 2003-05-16 2004-12-02 Fuji Photo Film Co Ltd Solid state imaging element and its manufacturing method
KR20050117674A (en) * 2004-06-11 2005-12-15 이상윤 3-dimensional solid-state image sensor and method of making the same
JP2006278690A (en) 2005-03-29 2006-10-12 Fuji Photo Film Co Ltd Solid-state image pickup element and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090054543A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
KR100871981B1 (en) Image sensor and method for manufacturing thereof
KR100851756B1 (en) Image sensor and method for manufacturing therof
KR100935771B1 (en) Image Sensor and Method for Manufacturing Thereof
US7755158B2 (en) Image sensor and method for manufacturing thereof
KR100913019B1 (en) Image Sensor and Method for Manufacturing Thereof
US7812350B2 (en) Image sensor and method for manufacturing the same
KR100843965B1 (en) Image sensor and method for manufacturing thereof
KR100881276B1 (en) Image sensor and method for manufacturing thereof
KR100922935B1 (en) Image Sensor and Method for Manufacturing thereof
US20080230864A1 (en) Image Sensor and Method for Manufacturing the Same
US7989858B2 (en) Image sensor and method of fabricating the same
KR20080101188A (en) Image sensor and method for manufacturing thereof
KR100901055B1 (en) Method for Manufacturing Image Sensor
KR20090046170A (en) Image sensor and method for manufacturing thereof
US20090166628A1 (en) Image sensor and method for manufacturing the same
KR100849824B1 (en) Image sensor and method for manufacturing thereof
US20080258189A1 (en) Image Sensor and Method of Manufacturing the Same
KR20080083971A (en) Image sensor and method for manufacturing thereof
KR100904828B1 (en) Image Sensor and Method for Manufacturing thereof
KR100905595B1 (en) Method for Manufacturing An Image Sensor
KR100959451B1 (en) Image Sensor and Method for Manufacturing thereof
KR100936106B1 (en) Mathod for Manufacturing of Image Sensor
KR100861644B1 (en) Image sensor and method for manufacturing the same
KR100851759B1 (en) Image sensor and method for manufacturing thereof
KR100898477B1 (en) Image Sensor and Method for Manufacturing Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee