KR100959451B1 - Image Sensor and Method for Manufacturing thereof - Google Patents

Image Sensor and Method for Manufacturing thereof Download PDF

Info

Publication number
KR100959451B1
KR100959451B1 KR1020070139367A KR20070139367A KR100959451B1 KR 100959451 B1 KR100959451 B1 KR 100959451B1 KR 1020070139367 A KR1020070139367 A KR 1020070139367A KR 20070139367 A KR20070139367 A KR 20070139367A KR 100959451 B1 KR100959451 B1 KR 100959451B1
Authority
KR
South Korea
Prior art keywords
layer
image sensor
wiring
photodiode
conductivity type
Prior art date
Application number
KR1020070139367A
Other languages
Korean (ko)
Other versions
KR20090071152A (en
Inventor
이선찬
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139367A priority Critical patent/KR100959451B1/en
Publication of KR20090071152A publication Critical patent/KR20090071152A/en
Application granted granted Critical
Publication of KR100959451B1 publication Critical patent/KR100959451B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Abstract

실시예에 따른 이미지센서는 배선을 포함하는 회로(circuitry)가 형성된 기판; 상기 배선을 노출시키면서 상기 회로 상측의 기판상에 형성된 하부 차광층; 상기 노출된 배선 상에 형성된 하부 전극; 상기 하부 전극 상에 형성된 진성층(intrinsic layer); 및 상기 진성층 상에 형성된 제2 도전형 전도층;을 포함하는 것을 특징으로 한다.An image sensor according to an embodiment includes a substrate on which a circuit including a wiring is formed; A lower light shielding layer formed on the substrate above the circuit while exposing the wiring; A lower electrode formed on the exposed wiring; An intrinsic layer formed on the lower electrode; And a second conductivity type conductive layer formed on the intrinsic layer.

이미지센서, 포토다이오드 Image sensor, photodiode

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing thereof}Image sensor and method for manufacturing

실시예는 이미지센서 및 그 제조방법에 관한 것이다. Embodiments relate to an image sensor and a manufacturing method thereof.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is largely a charge coupled device (CCD) and a CMOS (Complementary Metal Oxide Silicon) image sensor. It is divided into (Image Sensor) (CIS).

씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.In the CMOS image sensor, a photo diode and a MOS transistor are formed in a unit pixel to sequentially detect an electrical signal of each unit pixel in a switching manner to implement an image.

한편, 종래기술에 따른 씨모스 이미지센서는 포토다이오드가 트랜지스터와 수평으로 배치되는 구조이다.Meanwhile, the CMOS image sensor according to the related art has a structure in which a photodiode is horizontally disposed with a transistor.

물론, 종래기술에 의한 수평형의 씨모스 이미지센서에 의해 CCD 이미지센서의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형의 씨모스 이미지센서에는 여전히 문제점들이 있다.Of course, although the disadvantages of the CCD image sensor are solved by the horizontal CMOS image sensor according to the prior art, there are still problems in the horizontal CMOS image sensor according to the prior art.

즉, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터가 기판상에 상호 수평으로 인접하여 제조된다. 이에 따라, 포토다이오드를 위한 추가적인 영역이 요구되며, 이에 의해 필팩터(fill factor) 영역을 감소시키고 또한 레졀류션(Resolution)의 가능성을 제한하는 문제가 있다.That is, according to the horizontal CMOS image sensor of the prior art, a photodiode and a transistor are manufactured to be adjacent to each other horizontally on a substrate. Accordingly, an additional area for the photodiode is required, thereby reducing the fill factor area and limiting the possibility of resolution.

또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 졍션(shallow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 졍션(shallow junction)이 적절하지 않을 수 있다.In addition, according to the horizontal CMOS image sensor according to the prior art there is a problem that it is very difficult to achieve optimization for the process of manufacturing the photodiode and the transistor at the same time. That is, in a fast transistor process, a shallow junction is required for low sheet resistance, but such shallow junction may not be appropriate for a photodiode.

또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지센서에 부가되면서 단위화소의 크기가 이미지센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 포토다이오드를 위한 면적이 픽셀사이즈를 유지하기 위해 감소되야한다. 그런데, 픽셀사이즈가 증가되면 이미지센서의 레졀류션(Resolution)이 감소하게되며, 또한, 포토다이오드의 면적이 감소되면 이미지센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.In addition, according to the horizontal CMOS image sensor according to the prior art, the size of the unit pixel is increased to maintain the sensor sensitivity of the image sensor as additional on-chip functions are added to the image sensor. The area for the photodiode must be reduced to maintain the pixel size. However, when the pixel size is increased, the resolution of the image sensor is reduced, and when the area of the photodiode is reduced, the sensor sensitivity of the image sensor is reduced.

실시예는 회로(circuitry)와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.Embodiments provide an image sensor and a method of manufacturing the same that can provide a new integration of a circuit and a photodiode.

또한, 실시예는 포토다이오드로 들어가는 빛의 양을 증가시킬 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, the embodiment is to provide an image sensor and a method of manufacturing the same that can increase the amount of light entering the photodiode.

또한, 실시예는 레졀류션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, the embodiment is to provide an image sensor and a method of manufacturing the same that can be improved with the resolution (Resolution) and sensor sensitivity (sensitivity).

또한, 실시예는 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.In addition, the embodiment is to provide an image sensor and a manufacturing method thereof that can prevent the defect in the photodiode while employing a vertical photodiode.

실시예에 따른 이미지센서는 배선을 포함하는 회로(circuitry)가 형성된 기판; 상기 배선을 노출시키면서 상기 회로 상측의 기판상에 형성된 하부 차광층; 상기 노출된 배선 상에 형성된 하부 전극; 상기 하부 전극 상에 형성된 진성층(intrinsic layer); 및 상기 진성층 상에 형성된 제2 도전형 전도층;을 포함하는 것을 특징으로 한다.An image sensor according to an embodiment includes a substrate on which a circuit including a wiring is formed; A lower light shielding layer formed on the substrate above the circuit while exposing the wiring; A lower electrode formed on the exposed wiring; An intrinsic layer formed on the lower electrode; And a second conductivity type conductive layer formed on the intrinsic layer.

또한, 실시예에 따른 이미지센서의 제조방법은 기판에 배선을 포함하는 회로(circuitry)를 형성하는 단계; 상기 배선을 노출시키면서 상기 기판상에 하부 차광층을 형성하는 단계; 상기 배선과 전기적으로 연결되는 하부 전극을 형성하는 단계; 상기 하부 전극 상에 진성층(intrinsic layer)을 형성하는 단계; 및 상기 진성 층 상에 제2 도전형 전도층을 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the manufacturing method of the image sensor according to the embodiment comprises the steps of forming a circuit (circuitry) including a wiring on the substrate; Forming a lower light blocking layer on the substrate while exposing the wiring; Forming a lower electrode electrically connected to the wiring; Forming an intrinsic layer on the lower electrode; And forming a second conductivity type conductive layer on the intrinsic layer.

실시예에 따른 이미지센서 및 그 제조방법에 의하면 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, it is possible to provide a vertical integration of a circuit and a photodiode.

실시예에 의하면 포토다이오드의 하면 또는 측면에 차광막을 형성함으로써 포토다이오드로 들어가는 빛의 양을 증가시켜 이미지센서의 이미지성능을 향상시킬 수 있다.According to the embodiment, by forming a light shielding film on the lower surface or the side of the photodiode, the amount of light entering the photodiode may be increased to improve the image performance of the image sensor.

또한, 실시예에 의하면 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, according to the embodiment, the fill factor may be approached to 100% by vertical integration of the circuit and the photodiode.

또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.Further, according to the embodiment, it is possible to provide higher sensitivity at the same pixel size by vertical integration than in the prior art.

또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.In addition, according to the embodiment it is possible to reduce the process cost for the same resolution (Resolution) than the prior art.

또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소 없이 보다 복잡한 회로(circuitry)를 구현할 수 있다.In addition, according to the exemplary embodiment, each unit pixel may implement a more complicated circuit without reducing the sensitivity.

또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.In addition, the additional on-chip circuitry that can be integrated by the embodiment can increase the performance of the image sensor and further reduce the size and manufacturing cost of the device.

이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an image sensor and a method of manufacturing the same according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.In the description of the embodiments, where it is described as being formed "on / under" of each layer, it is understood that the phase is formed directly or indirectly through another layer. It includes everything.

본 발명은 씨모스이미지센서에 한정되는 것이 아니며, 포토다이오드가 필요한 이미지센서에 적용이 가능하다.The present invention is not limited to the CMOS image sensor, and may be applied to an image sensor requiring a photodiode.

(실시예)(Example)

도 1은 실시예에 따른 이미지센서의 단면도이다.1 is a cross-sectional view of an image sensor according to an embodiment.

실시예에 따른 이미지센서는 배선(150)을 포함하는 회로(circuitry)(미도시)가 형성된 기판(100); 상기 배선(150)을 노출시키면서 상기 회로 상측의 기판상에 형성된 하부 차광층(170); 상기 노출된 배선(150) 상에 형성된 하부 전극(210); 상기 하부 전극(210) 상에 형성된 진성층(intrinsic layer)(223); 및 상기 진성층(223) 상에 형성된 제2 도전형 전도층(225);을 포함하는 것을 특징으로 한다.The image sensor according to the embodiment includes a substrate 100 having a circuit (not shown) including a wiring 150; A lower light shielding layer 170 formed on the substrate above the circuit while exposing the wiring 150; A lower electrode 210 formed on the exposed wiring 150; An intrinsic layer 223 formed on the lower electrode 210; And a second conductivity type conductive layer 225 formed on the intrinsic layer 223.

실시예는 상기 진성층(223)과 제2 도전형 전도층(225)의 측면에 형성된 측면 차광층(270)을 더 포함할 수 있다.The embodiment may further include a side light shielding layer 270 formed on side surfaces of the intrinsic layer 223 and the second conductivity type conductive layer 225.

실시예에서 상기 하부 차광층(170)과 측면 차광층(270)은 Al2O3로 형성할 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the lower light blocking layer 170 and the side light blocking layer 270 may be formed of Al 2 O 3 , but are not limited thereto.

실시예는 상기 배선(150)과 진성층(223) 사이에 형성된 제1 도전형 전도층(221)을 더 포함할 수 있다.The embodiment may further include a first conductivity type conductive layer 221 formed between the wiring 150 and the intrinsic layer 223.

실시예에 따른 이미지센서에 의하면 회로(circuitry)와 포토다이오드의 수직 형 집적을 제공할 수 있다.According to the image sensor according to the embodiment, it is possible to provide vertical integration of a circuit and a photodiode.

실시예에 의하면 포토다이오드의 하면 또는 측면에 차광막을 형성함으로써 포토다이오드로 들어가는 빛의 양을 증가시켜 이미지센서의 이미지성능을 향상시킬 수 있다.According to the embodiment, by forming a light shielding film on the lower surface or the side of the photodiode, the amount of light entering the photodiode may be increased to improve the image performance of the image sensor.

이하, 도 2 내지 도 4를 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.Hereinafter, a manufacturing method of an image sensor according to an embodiment will be described with reference to FIGS. 2 to 4.

우선, 도 2와 같이 기판(100)에 배선(150)을 포함하는 회로(circuitry)(미도시)를 형성한다. 상기 배선(150)(도 3 참조)은 탑메탈(153)과 플러그(미도시)를 포함할 수 있다.First, as shown in FIG. 2, a circuit (not shown) including the wiring 150 is formed on the substrate 100. The wiring 150 (see FIG. 3) may include a top metal 153 and a plug (not shown).

이후, 상기 배선(150) 상에 하부 차광층(170)을 형성한다. 예를 들어, 탑메탈(153) 형성공정 후 추가적으로 제2 층간절연층(161)을 형성하고,상기 제2 층간절연층(161) 상에 하부 차광층(170)을 형성한다. 예를 들어, 상기 하부 차광층(170)은 Al2O3로 형성할 수 있으나 이에 한정되는 것은 아니다.Thereafter, a lower light blocking layer 170 is formed on the wiring 150. For example, a second interlayer insulating layer 161 is additionally formed after the top metal 153 is formed, and a lower light blocking layer 170 is formed on the second interlayer insulating layer 161. For example, the lower light blocking layer 170 may be formed of Al 2 O 3 , but is not limited thereto.

다음으로, 도 3과 같이 상기 하부 차광층(170)과 제1 층간절연층(161)을 선택적으로 식각하여 상기 탑메탈(153)을 노출하는 비아홀(미도시)을 형성한다. 이후, 상기 비아홀을 메우는 탑플러그(154c)를 형성한다.Next, as shown in FIG. 3, the lower light blocking layer 170 and the first interlayer insulating layer 161 are selectively etched to form via holes (not shown) exposing the top metal 153. Thereafter, a top plug 154c filling the via hole is formed.

다음으로, 도 4와 같이 상기 배선(150)과 전기적으로 연결되는 하부 전극(210)을 형성한다. 예를 들어, 상기 탑플러그(154c) 상에 하부 전극(210)을 Cr 등으로 형성할 수 있으나 이에 한정되는 것은 아니다.Next, as shown in FIG. 4, a lower electrode 210 electrically connected to the wiring 150 is formed. For example, the lower electrode 210 may be formed of Cr on the top plug 154c, but is not limited thereto.

이후, 상기 하부 전극(210) 상에 포토다이오드(220)를 비정질층으로 형성한 다.Thereafter, the photodiode 220 is formed as an amorphous layer on the lower electrode 210.

예를 들어, 상기 하부 전극(210) 상에 제1 도전형 전도층(221)을 형성한다. 한편, 경우에 따라서는 상기 제1 도전형 전도층(221)이 형성되지 않고 이후의 공정이 진행될 수도 있다. 상기 제1 도전형 전도층(221)은 실시예에서 채용하는 PIN 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(221)은 N 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다. For example, a first conductivity type conductive layer 221 is formed on the lower electrode 210. In some cases, the first conductive type conductive layer 221 may not be formed and subsequent processes may be performed. The first conductivity type conductive layer 221 may serve as the N layer of the PIN diode employed in the embodiment. That is, the first conductivity type conductive layer 221 may be an N type conductivity type conductive layer, but is not limited thereto.

상기 제1 도전형 전도층(221)은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.The first conductivity type conductive layer 221 may be formed using N-doped amorphous silicon, but is not limited thereto.

즉, 상기 제1 도전형 전도층(221)은 비정질 실리콘에 게르마늄, 탄소, 질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다.That is, the first conductivity type conductive layer 221 is a-Si: H, a-SiGe: H, a-SiC, a-SiN: H a- by adding germanium, carbon, nitrogen or oxygen to amorphous silicon. SiO: H or the like.

상기 제1 도전형 전도층(221)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제1 도전형 전도층(221)은 실란가스(SiH4)에 PH3, P2H5 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.The first conductivity type conductive layer 221 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the first conductivity type conductive layer 221 may be formed of amorphous silicon by PECVD by mixing PH 3 , P 2 H 5, and the like with silane gas (SiH 4 ).

이후, 상기 제1 도전형 전도층(221) 상에 진성층(intrinsic layer)(223)을 형성한다. 상기 진성층(223)은 본 발명의 실시예에서 채용하는 PIN 다이오드의 I층의 역할을 할 수 있다.Thereafter, an intrinsic layer 223 is formed on the first conductivity type conductive layer 221. The intrinsic layer 223 may serve as the I layer of the PIN diode employed in the embodiment of the present invention.

상기 진성층(223)은 비정질 실리콘(amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층(223)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층(223)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.The intrinsic layer 223 may be formed using amorphous silicon. The intrinsic layer 223 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the intrinsic layer 223 may be formed of amorphous silicon by PECVD using silane gas (SiH 4 ).

그 후, 상기 진성층(223) 상에 제2 도전형 전도층(225)을 형성한다. 상기 제2 도전형 전도층(225)은 상기 진성층(223)의 형성과 연속공정으로 형성될 수 있다. 상기 제2 도전형 전도층(225)은 실시예에서 채용하는 PIN 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 제2 도전형 전도층(225)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다. Thereafter, a second conductivity type conductive layer 225 is formed on the intrinsic layer 223. The second conductivity type conductive layer 225 may be formed in a continuous process with the formation of the intrinsic layer 223. The second conductivity type conductive layer 225 may serve as the P layer of the PIN diode employed in the embodiment. That is, the second conductivity type conductive layer 225 may be a P type conductivity type conductive layer, but is not limited thereto.

상기 제2 도전형 전도층(225)은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.The second conductivity type conductive layer 225 may be formed using P-doped amorphous silicon, but is not limited thereto.

상기 제2 도전형 전도층(225)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층(225)은 실란가스(SiH4)에 보론 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.The second conductivity type conductive layer 225 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the second conductivity type conductive layer 225 may be formed of amorphous silicon by PECVD by mixing boron or the like with silane gas (SiH 4 ).

상기 제2 도전형 전도층(225) 상에 상부전극(240)을 형성할 수 있다. 예를 들어, 상기 상부전극(240)은 빛의 투과성이 높고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(240)은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다. An upper electrode 240 may be formed on the second conductive conductive layer 225. For example, the upper electrode 240 may be formed of a transparent electrode having high light transmittance and high conductivity. For example, the upper electrode 240 may be formed of indium tin oxide (ITO) or cardium tin oxide (CTO).

실시예는 포토다이오드(220)의 측면에 측면 차광층(270)을 형성하는 단계를 더 포함할 수 있다.The embodiment may further include forming a side light shielding layer 270 on the side of the photodiode 220.

예를 들어, 상기 포토다이오드(220) 또는 상기 상부 전극(240) 까지 완성 된 상태에서 픽셀의 경계에 갭(미도시)을 형성하고, 상기 갭을 메우는 측면 차광층(270)을 형성할 수 있다. 예를 들어, 상기 측면 차광층(270)은 Al2O3일 수 있으나 이에 한정되는 것은 아니다. 실시예에 의하면 포토다이오드의 하면 또는 측면에 차광막을 형성함으로써 포토다이오드로 들어가는 빛(L)을 포토다이오드 내로 반사시켜 포토다이오드 내로 들어 오는 빛의 양을 증가시켜 이미지센서의 이미지성능을 향상시킬 수 있다.For example, in a state in which the photodiode 220 or the upper electrode 240 is completed, a gap (not shown) may be formed at the boundary of the pixel, and a side light shielding layer 270 may be formed to fill the gap. . For example, the side light shielding layer 270 may be Al 2 O 3 , but is not limited thereto. According to the embodiment, by forming a light shielding film on the lower surface or the side of the photodiode, light L entering the photodiode may be reflected into the photodiode to increase the amount of light entering the photodiode, thereby improving image performance of the image sensor. .

이후, 패시베이션층(250), 컬러필터(260) 등을 형성할 수 있다.Thereafter, the passivation layer 250, the color filter 260, and the like may be formed.

실시예에 따른 이미지센서 및 그 제조방법에 의하면 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, it is possible to provide a vertical integration of a circuit and a photodiode.

실시예에 의하면 포토다이오드의 하면 또는 측면에 차광막을 형성함으로써 포토다이오드로 들어가는 빛(L)을 포토다이오드 내로 반사시켜 포토다이오드 내로 들어 오는 빛의 양을 증가시켜 이미지센서의 이미지성능을 향상시킬 수 있다.According to the embodiment, by forming a light shielding film on the lower surface or the side of the photodiode, light L entering the photodiode may be reflected into the photodiode to increase the amount of light entering the photodiode, thereby improving image performance of the image sensor. .

또한, 실시예에 의하면 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, according to the embodiment, the fill factor may be approached to 100% by vertical integration of the circuit and the photodiode.

또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.Further, according to the embodiment, it is possible to provide higher sensitivity at the same pixel size by vertical integration than in the prior art.

또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.In addition, according to the embodiment it is possible to reduce the process cost for the same resolution (Resolution) than the prior art.

또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소 없이 보다 복잡한 회로(circuitry)를 구현할 수 있다.In addition, according to the exemplary embodiment, each unit pixel may implement a more complicated circuit without reducing the sensitivity.

또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.In addition, the additional on-chip circuitry that can be integrated by the embodiment can increase the performance of the image sensor and further reduce the size and manufacturing cost of the device.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.The present invention is not limited to the described embodiments and drawings, and various other embodiments are possible within the scope of the claims.

도 1은 실시예에 따른 이미지센서의 단면도.1 is a cross-sectional view of an image sensor according to an embodiment.

도 2 내지 도 4는 실시예에 따른 이미지센서의 제조방법의 공정단면도.2 to 4 are process cross-sectional views of a manufacturing method of an image sensor according to an embodiment.

Claims (6)

배선을 포함하는 회로(circuitry)가 형성된 기판;A substrate on which a circuit including wiring is formed; 상기 배선을 노출시키면서 상기 회로 상측의 기판상에 형성된 하부 차광층;A lower light shielding layer formed on the substrate above the circuit while exposing the wiring; 상기 노출된 배선 상에 형성된 하부 전극;A lower electrode formed on the exposed wiring; 상기 하부 전극 상에 형성된 진성층(intrinsic layer);An intrinsic layer formed on the lower electrode; 상기 진성층 상에 형성된 제2 도전형 전도층; 및A second conductivity type conductive layer formed on the intrinsic layer; And 상기 진성층과 제2 도전형 전도층의 측면에 형성된 측면 차광층을 포함하며,A side light shielding layer formed on side surfaces of the intrinsic layer and the second conductivity type conductive layer, 상기 하부 차광층은 상기 배선의 양측에 형성되는 것을 특징으로 하는 이미지센서.The lower light blocking layer is formed on both sides of the wiring image sensor. 삭제delete 제1 항에 있어서,According to claim 1, 상기 하부 차광층과 상기 측면 차광층은 Al2O3인 것을 특징으로 하는 이미지센서.And the lower light blocking layer and the side light blocking layer are Al 2 O 3 . 기판에 배선을 포함하는 회로(circuitry)를 형성하는 단계;Forming a circuit comprising a wiring on the substrate; 상기 배선을 노출시키면서 상기 기판상에 하부 차광층을 형성하는 단계;Forming a lower light blocking layer on the substrate while exposing the wiring; 상기 배선과 전기적으로 연결되는 하부 전극을 형성하는 단계;Forming a lower electrode electrically connected to the wiring; 상기 하부 전극 상에 진성층(intrinsic layer)을 형성하는 단계;Forming an intrinsic layer on the lower electrode; 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계; 및Forming a second conductivity type conductive layer on the intrinsic layer; And 상기 진성층과 제2 도전형 전도층의 측면에 측면 차광층을 형성하는 단계;를 포함하며,And forming a side light shielding layer on side surfaces of the intrinsic layer and the second conductivity type conductive layer. 상기 하부 차광층은 상기 배선의 양측에 형성되는 것을 것을 특징으로 하는 이미지센서의 제조방법.The lower light blocking layer is formed on both sides of the wiring manufacturing method of the image sensor. 삭제delete 제4 항에 있어서,5. The method of claim 4, 상기 하부 차광층과 상기 측면 차광층은 Al2O3인 것을 특징으로 하는 이미지센서의 제조방법.The lower light blocking layer and the side light shielding layer is a manufacturing method of the image sensor, characterized in that Al 2 O 3 .
KR1020070139367A 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing thereof KR100959451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139367A KR100959451B1 (en) 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139367A KR100959451B1 (en) 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20090071152A KR20090071152A (en) 2009-07-01
KR100959451B1 true KR100959451B1 (en) 2010-05-25

Family

ID=41322593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139367A KR100959451B1 (en) 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100959451B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156488A (en) * 1998-11-18 2000-06-06 Agilent Technol Inc High-performance image sensor array
KR20020048717A (en) * 2000-12-18 2002-06-24 박종섭 Image sensor having reflection layer in semiconductor substrate and method for fabricating the same
KR20060027662A (en) * 2004-09-23 2006-03-28 삼성전자주식회사 Image sensor and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156488A (en) * 1998-11-18 2000-06-06 Agilent Technol Inc High-performance image sensor array
KR20020048717A (en) * 2000-12-18 2002-06-24 박종섭 Image sensor having reflection layer in semiconductor substrate and method for fabricating the same
KR20060027662A (en) * 2004-09-23 2006-03-28 삼성전자주식회사 Image sensor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090071152A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100871981B1 (en) Image sensor and method for manufacturing thereof
KR100851756B1 (en) Image sensor and method for manufacturing therof
KR100894391B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100882467B1 (en) Image sensor and method for manufacturing thereof
KR100935771B1 (en) Image Sensor and Method for Manufacturing Thereof
KR101002121B1 (en) Image Sensor and Method for Manufacturing thereof
KR100882469B1 (en) Image sensor and method for manufacturing thereof
US7812350B2 (en) Image sensor and method for manufacturing the same
KR100843965B1 (en) Image sensor and method for manufacturing thereof
KR20100052615A (en) Image sensor and method for manufacturign thesame
KR100922935B1 (en) Image Sensor and Method for Manufacturing thereof
KR100872990B1 (en) Image Sensor and Method for Fabrication of the Same
KR100866255B1 (en) Image sensor and method for manufacturing thereof
KR100997312B1 (en) Image Sensor and Method for Manufactruingg thereof
KR100959451B1 (en) Image Sensor and Method for Manufacturing thereof
KR20080101188A (en) Image sensor and method for manufacturing thereof
US20090166628A1 (en) Image sensor and method for manufacturing the same
KR100863361B1 (en) Image sensor and method for manufacturing thereof
KR100871973B1 (en) Image Sensor and Method for Manufacturing thereof
KR20090046170A (en) Image sensor and method for manufacturing thereof
KR100882468B1 (en) Image sensor and method for manufacturing thereof
KR100849824B1 (en) Image sensor and method for manufacturing thereof
KR20080101301A (en) Image sensor and method for manufacturing thereof
KR20080083971A (en) Image sensor and method for manufacturing thereof
KR100904828B1 (en) Image Sensor and Method for Manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee