KR100900547B1 - 액정 표시 장치의 구동 장치 - Google Patents

액정 표시 장치의 구동 장치 Download PDF

Info

Publication number
KR100900547B1
KR100900547B1 KR1020030000755A KR20030000755A KR100900547B1 KR 100900547 B1 KR100900547 B1 KR 100900547B1 KR 1020030000755 A KR1020030000755 A KR 1020030000755A KR 20030000755 A KR20030000755 A KR 20030000755A KR 100900547 B1 KR100900547 B1 KR 100900547B1
Authority
KR
South Korea
Prior art keywords
signal
clock
liquid crystal
crystal display
gate
Prior art date
Application number
KR1020030000755A
Other languages
English (en)
Other versions
KR20040063365A (ko
Inventor
한웅
윤원봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030000755A priority Critical patent/KR100900547B1/ko
Publication of KR20040063365A publication Critical patent/KR20040063365A/ko
Application granted granted Critical
Publication of KR100900547B1 publication Critical patent/KR100900547B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치의 구동 장치에 관한 것으로서, 2×1 반전 구동시 특히 플리커가 심하게 나타나는 현상을 해소하는 액정 표시 장치의 구동 장치에 관한 것이다.
이러한 플리커는 수직 동기 신호의 블랭크 구간에 클록 및 데이터가 존재하지 않음으로 인해서 나타나는 현상이다.
본 발명에 따른 실시예는 신호 제어부와 데이터 구동부 사이에 클록 보상 회로를 구비한다. 클록 보상 회로는 신호 제어부로부터의 입력 클록과 블랭크 제어 신호를 반전시킨 2개의 신호를 AND 게이트에서 처리한 후 그 처리한 신호와 신호 제어부에서 블랭크 구간에서 클록이 존재하지 않는 원래의 신호를 OR 게이트에서 처리한 후 데이터 구동부로 보내어 블랭크 구간에도 클록을 임의로 넣어 줌으로써 2×1 반전 구동시 문제가 되었던 상단 혹은 전체적인 가로줄 무늬를 제거한다.
Figure R1020030000755
플리커, 신호제어부, 클록보상회로, 데이터구동부, 반전구동, 액정표시장치, 블랭크구간, 수직동기신호

Description

액정 표시 장치의 구동 장치 {DRIVING DEVICE OF LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이다.
도 2는 본 발명의 한 실시예에 따른 한 화소의 등가 회로이다.
도 3은 본 발명의 한 실시예에 따른 클록 보상 회로의 블록도이다.
도 4는 도 3에 도시한 회로에서 각 부분의 출력 파형도이다.
본 발명은 액정 표시 장치의 구동 장치에 관한 것이다.
일반적인 액정 표시 장치는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 액정 표시 장치는 휴대가 간편한 평판 표시 장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.
한편, 액정 표시 장치에서는 액정의 열화 방지와 직류 스트레스를 방지하기 위하여 여러 가지 반전 구동을 하고 있는데, 도트 반전, 라인 반전 등이 그 예이다.
또한, 액정 표시 장치는 외부로부터 클록 신호, 수평 동기 신호, 수직 동기 신호, 데이터 인에이블 신호 등 여러 신호를 제공받는다. 이 중 수직 동기 신호는 일정 시간 로우(low)인 구간을 두어 유효 데이터를 전송하는 구간과 그렇지 않은 구간으로 나눈다. 유효 데이터가 전송되지 않는 구간인 로우 구간을 통상 수직 블랭크 구간(vertical blank interval)이라 하며 음극선관 구동 방식에서의 수직 귀선 소거 구간에 해당하는 시간이며, 수직 동기 신호가 하이인 구간을 수평 표시 구간이라 하며 유효 데이터가 전송되는 시간이다.
한편, 수직 블랭크 구간에서는 클록 및 데이터가 존재하지 않는다. 반전 제어 신호(RVS)를 포함한 여러 제어 신호는 계속해서 신호 제어부로부터 데이터 구동부내로 공급이 되지만 클록이 존재하지 않으므로 데이터 구동부는 동작하지 않는 상태가 된다. 이 때, 클록 및 데이터가 동시에 데이터 구동부 내로 공급이 되는 경우, 로우 상태에 있던 클록 및 데이터가 수평 표시 구간의 시작 시점에서 동시에 상승하면서 데이터 구동부에 무리한 부하가 가해지고 이로 인해 화면의 상단 또는 전체적으로 약 4줄 간격으로 가로줄 무늬가 발생한다. 특히, 2×1 반전인 경우에 이러한 현상이 심각하다.
1 도트 반전의 경우에는 하나의 화소마다 반전이 되고 2×1 도트 반전은 상하로 위치한 인접한 2개 게이트선의 화소 단위로 반전이 된다. 1 도트 반전의 경 우에는 반전 시간이 짧아 데이터 구동부에 크게 무리가 생기지 않지만, 2×1 도트 반전의 경우에는 상대적으로 로우 시간이 길어지고 이 상태에서 데이터 및 클록을 모두 상승시키려면 무리한 부하가 데이터 구동부에 가해지고 액정이 제대로 구동되지 않는 부분이 생기면서 가로줄이 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 가로줄 무늬를 제거하는 액정 표시 장치의 구동 장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 장치는
외부로부터 입력 제어 신호 및 제1 클록 신호를 받아 출력 제어 신호, 블랭크 제어 신호 및 제2 클록 신호를 생성하고 영상 신호와 함께 출력하는 신호 제어부, 상기 신호 제어부의 제어에 따라 상기 제1 클록 신호, 상기 블랭크 제어 신호 및 상기 제2 클록 신호에 기초하여 제3 클록 신호를 생성하는 클록 보상 회로, 그리고 상기 제3 클록 신호 및 상기 출력 제어 신호에 따라 상기 영상 신호에 해당하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 인가하는 데이터 구동부
를 포함한다. 여기서, 상기 클록 보상 회로는 상기 신호 제어부에서 출력되는 상기 블랭크 제어 신호를 반전시키는 인버터, 상기 블랭크 제어 신호의 반전 신호와 상기 제1 클록 신호를 논리곱하는 AND 게이트, 그리고 상기 AND 게이트의 출력과 상기 신호 제어부에서 출력되는 제2 클록 신호를 논리합하여 상기 제3 클록을 생성하는 OR 게이트를 포함한다.
이때, 상기 블랭크 제어 신호는 미리 설정된 블랭크 구간을 가지며, 상기 제1 클록 신호의 일부는 외부로부터 상기 신호 제어부로 입력되고 일부는 상기 클록 보상 회로로 입력될 수 있다.
또한, 상기 액정 표시 장치는 2×1 반전 구동을 하는 것일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참조하여 본 발명의 한 실시예를 따른 액정 표시 장치의 구동 장치를 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-D m)에 연결되어 있 으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)에 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.
유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 2에서 색 필터(230)는 상부 표시판(200)의 해당 영역에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
액정 분자들은 화소 전극(190)과 공통 전극(270)이 생성하는 전기장의 변화 에 따라 그 배열을 바꾸고 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 정극성(+), 부극성(-)의 계조 전압(V+, V-)을 생성한다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 계조 전압 생성부(800)로부터의 계조 전압(V+, V-)을 선택하여 데이터 신호로서 화소에 인가한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 제공한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 내보낸다. 또한, 본 발명의 한 실시예에 따르면, 블랭크 제어 신호(BCS)와 출력 클록 신호(CLK_O)를 클록 보상 회로(700)에 공급한다.
게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.
데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 계조 전압을 생성하여 데이터 구동부(500)에 인가한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다.
하나의 게이트선(G1-Gn)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(Q)가 턴 온되어 있는 동안[이 기간을 "1H" 또는 "1 수평 주기(horizontal period)"이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(400)는 각 데이터 전압을 해당 데이터선(D1-Dm)에 공급한다. 데이터선(D1-Dm )에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다.
클록 보상 회로(700)는 신호 제어부(600)로부터 클록 신호(MCLK, CLK_O) 및 블랭크 제어 신호(BCS)를 받아 처리한 후 데이터 구동부(500)에 공급한다.
그러면, 클록 보상 회로(700)의 구조와 동작에 대하여 좀 더 살펴본다.
도 3은 본 발명의 한 실시예에 따른 클록 보상 회로를 도시한 도면이고, 도 4는 도 3에 도시한 클록 보상 회로의 각 부분의 출력 파형이다.
도시한 바와 같이, 본 발명의 한 실시예에 따른 클록 보상 회로(700)는 인버터(710), AND 게이트(730) 및 OR 게이트(750)를 포함한다.
인버터(710)는 신호 제어부(600)에 연결되어 블랭크 제어 신호(BCS)를 인가받으며, AND 게이트(730)는 인버터(710) 및 신호 제어부(600)에 연결되어 인버터(710)에서 처리한 출력과 메인 클록(MCLK)을 입력으로 갖는다. OR 게이트(750)는 신호 제어부(600)와 AND 게이트(730)와 게이트 구동부(500)에 연결되어 있다.
그러면, 클록 보상 회로(700)의 동작에 대하여 설명한다.
인버터(710)는 신호 제어부(600)로부터의 블랭크 제어 신호(blank control signal, BCS)를 반전시켜 AND 게이트(730)에 인가한다.
블랭크 제어 신호(BCS)는 신호 제어부(600)에서 미리 설정하여 발생시키는 신호로서 소정의 블랭크 구간을 가지며 해상도에 따라 블랭크 구간의 값이 다르다. 예를 들면, XGA급 정도의 해상도의 경우에는 32H 정도의 블랭크 구간을 두며 그 이상의 해상도의 경우에는 또한 더 늘어나도록 한다. 앞에 든 예에서, 블랭크 구간은 6H이지만 백 포치(back porch)와 프런트 포치(front porch)를 고려하여 32H를 갖는 블랭크 구간을 둔다. 통상 VESA(video electronics standards association) 표준은 XGA인 경우 프런트 포치는 2H를, 백 포치는 24H를 정하고 있다. 넓은 의미에서 이들 포치도 또한 블랭크 구간에 속하는 것이므로 모두 포함할 수 있도록 블랭크 제어 신호의 블랭크 구간을 가능한 넓게 설정한다.
AND 게이트(730)는 블랭크 제어 신호(BCS)를 반전시킨 신호와 메인 클록(MCLK)을 2개의 입력으로 가지며 도 4에 도시한 파형(S_AND)을 출력한다.
OR 게이트(750)는 AND 게이트의 출력과 출력 클록(CLK_O)을 2개의 입력으로 가지며 도 4에 도시한 파형(CLK_C)을 출력하여 데이터 구동부(500)에 공급한다. 출력 클록(CLK_O)은 신호 제어부(600)에서 출력되는 원래의 클록으로서 수직 블랭크 구간에는 클록이 존재하지 않음을 볼 수 있다.
이렇게 하면, 수직 블랭크 구간에 존재하지 않던 클록을 넣어 주게 되어 2×1 도트 반전 구동시 문제가 되었던 가로줄 무늬가 사라진다. 이는 데이터와 클록이 동시에 로우에서 하이로 되면서 가해지던 부하가 하나 줄어듦으로써 생기는 자연스러운 현상으로 볼 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
전술한 바와 같이, 수직 블랭크 구간에는 클록 및 데이터가 존재하지 않음으로 인하여 가로줄 무늬가 발생한다. 신호 제어부와 데이터 구동부 사이에 클록 보상 회로를 삽입하여 수직 블랭크 구간에도 클록을 넣어줌으로써 가로줄 무늬가 발생하는 현상을 없앨 수 있다.

Claims (5)

  1. 복수의 화소를 포함하는 액정 표시 장치의 구동 장치로서,
    외부로부터 입력 제어 신호 및 제1 클록 신호를 받아 출력 제어 신호, 블랭크 제어 신호 및 제2 클록 신호를 생성하고 영상 신호와 함께 출력하는 신호 제어부,
    상기 신호 제어부의 제어에 따라 상기 제1 클록 신호, 상기 블랭크 제어 신호 및 상기 제2 클록 신호에 기초하여 제3 클록 신호를 생성하는 클록 보상 회로, 그리고
    상기 제3 클록 신호 및 상기 출력 제어 신호에 따라 상기 영상 신호에 해당하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 인가하는 데이터 구동부
    를 포함하는 액정 표시 장치의 구동 장치.
  2. 제1항에서,
    상기 클록 보상 회로는
    상기 신호 제어부에서 출력되는 상기 블랭크 제어 신호를 반전시키는 인버터,
    상기 블랭크 제어 신호의 반전 신호와 상기 제1 클록 신호를 논리곱하는 AND 게이트, 그리고
    상기 AND 게이트의 출력과 상기 신호 제어부에서 출력되는 제2 클록 신호를 논리합하여 상기 제3 클록을 생성하는 OR 게이트
    를 포함하는 액정 표시 장치의 구동 장치.
  3. 제1항에서,
    상기 블랭크 제어 신호는 미리 설정된 블랭크 구간을 갖는 액정 표시 장치의 구동 장치.
  4. 제1항에서,
    상기 제1 클록 신호의 일부는 외부로부터 상기 신호 제어부로 입력되고 일부는 상기 클록 보상 회로로 입력되는 액정 표시 장치의 구동 장치.
  5. 제1항에서,
    상기 액정 표시 장치는 2×1 반전 구동을 하는 액정 표시 장치의 구동 장치.
KR1020030000755A 2003-01-07 2003-01-07 액정 표시 장치의 구동 장치 KR100900547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030000755A KR100900547B1 (ko) 2003-01-07 2003-01-07 액정 표시 장치의 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030000755A KR100900547B1 (ko) 2003-01-07 2003-01-07 액정 표시 장치의 구동 장치

Publications (2)

Publication Number Publication Date
KR20040063365A KR20040063365A (ko) 2004-07-14
KR100900547B1 true KR100900547B1 (ko) 2009-06-02

Family

ID=37354286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030000755A KR100900547B1 (ko) 2003-01-07 2003-01-07 액정 표시 장치의 구동 장치

Country Status (1)

Country Link
KR (1) KR100900547B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101712202B1 (ko) * 2010-07-07 2017-03-03 엘지디스플레이 주식회사 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070356A (ko) * 1998-02-19 1999-09-15 윤종용 액정표시장치의 계조선택장치
KR20040001688A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040063364A (ko) * 2003-01-07 2004-07-14 삼성전자주식회사 액정 표시 장치의 구동 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070356A (ko) * 1998-02-19 1999-09-15 윤종용 액정표시장치의 계조선택장치
KR20040001688A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040063364A (ko) * 2003-01-07 2004-07-14 삼성전자주식회사 액정 표시 장치의 구동 장치 및 방법

Also Published As

Publication number Publication date
KR20040063365A (ko) 2004-07-14

Similar Documents

Publication Publication Date Title
US8581823B2 (en) Liquid crystal display device and driving method thereof
KR101182490B1 (ko) 액정표시장치 및 그 구동방법
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
KR102605050B1 (ko) 표시 장치의 구동 방법
KR102402766B1 (ko) 저속 구동 모드로 영상을 출력하는 방법 및 이를 구현하는 표시장치
US20080117158A1 (en) Liquid crystal display device and method of driving the same
US20150015564A1 (en) Display device
KR20130039077A (ko) 표시 장치
KR20070109109A (ko) 홀드 타입의 디스플레이 패널 구동 장치 및 방법
JP2006267525A (ja) 表示装置用駆動装置および表示装置用駆動方法
JP2004325808A (ja) 液晶表示装置およびその駆動方法
KR101712015B1 (ko) 횡전계형 액정표시장치 및 그 구동방법
JP2007041591A (ja) 表示装置
KR20130032161A (ko) 디스플레이 패널 구동 방법 및 이를 적용한 디스플레이 장치
US20060132422A1 (en) Method of driving liquid crystal display and liquid crystal display
JP2004240428A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
US10466555B2 (en) LCD device
KR20100030173A (ko) 액정표시장치
KR100900547B1 (ko) 액정 표시 장치의 구동 장치
KR20150076442A (ko) 액정표시장치
KR100973807B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100853215B1 (ko) 액정 표시 장치
KR20050046143A (ko) 액정표시장치의 구동방법
KR100980022B1 (ko) 액정 표시 장치의 구동 방법
KR102560740B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee