KR100895828B1 - Method for forming trench - Google Patents
Method for forming trench Download PDFInfo
- Publication number
- KR100895828B1 KR100895828B1 KR1020020084377A KR20020084377A KR100895828B1 KR 100895828 B1 KR100895828 B1 KR 100895828B1 KR 1020020084377 A KR1020020084377 A KR 1020020084377A KR 20020084377 A KR20020084377 A KR 20020084377A KR 100895828 B1 KR100895828 B1 KR 100895828B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- etching
- film
- photoresist pattern
- pad nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 229920000642 polymer Polymers 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 239000000126 substance Substances 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 트렌치의 상단 부분을 라운딩(rounding)시킬 수 있는 트렌치 형성 방법에 관해 개시한 것으로서, 소자의 격리영역이 정의된 실리콘기판을 제공하는 단계와, 상기 실리콘기판 상에 패드 산화막, 패드 질화막 및 반사방지막을 차례로 형성하는 단계와, 상기 반사방지막 위에 트렌치영역이 정의된 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하고 상기 반사방지막을 식각하고, 상기 기판의 실리콘에 대해 상기 패드 질화막의 선택비가 1이하인 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬을 사용하여 상기 패드질화막을 식각하며, 상기 패드산화막 및 실리콘기판을 식각하여 소정두께까지 식각하여 측면 프로파일이 버티컬한 제 1트렌치를 형성하는 단계와, 상기 패드 질화막을 과도 식각하여 상기 감광막 패턴, 잔류된 반사방지막, 패드 질화막, 패드 산화막 및 기판 측면에 측벽 형상의 다량의 폴리머를 발생시키면서 동시에 상기 제 1트렌치 하부가 식각되어 일정 각도를 가진 제 2트렌치를 형성하는 단계와, 상기 폴리머를 마스크로 하여 상기 제 2트렌치의 하부를 식각하여 최종의 라운딩처리된 제 3트렌치를 형성하는 단계와, 상기 감광막 패턴, 반사방지막 및 폴리머를 각각 제거하는 단계를 포함한다.The present invention relates to a trench forming method capable of rounding an upper portion of a trench, the method comprising: providing a silicon substrate having an isolation region defined therein, a pad oxide film, a pad nitride film, and a pad oxide film on the silicon substrate; Forming an anti-reflection film in sequence, forming a photoresist pattern in which a trench region is defined on the anti-reflection film, etching the anti-reflection film using the photoresist pattern as a mask, and etching the pad nitride film with respect to silicon of the substrate. The pad nitride layer is etched using the chemicals of CHxFy (x≥0, y> 0) / Ar, He, and Ne / O2 having a selectivity of less than 1, and the pad oxide layer and the silicon substrate are etched to a predetermined thickness. Forming a first trench having a vertical side profile, and excessively etching the pad nitride layer to form the photoresist pattern and the remaining reflection chamber. Generating a plurality of sidewall-shaped polymers on the sidewalls of the film, the pad nitride film, the pad oxide film, and the substrate while simultaneously etching the lower portion of the first trench to form a second trench having a predetermined angle; Etching the lower portion of the second trench to form a final rounded third trench, and removing the photoresist pattern, the antireflection film, and the polymer, respectively.
Description
도 1a 내지 도 1e는 본 발명에 따른 트렌치 형성 방법을 설명하기 위한 공정단면도.1A to 1E are cross-sectional views illustrating a trench forming method according to the present invention.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 트렌치(trench)의 상단 부분을 라운딩(rounding)시킬 수 있는 트렌치 형성 방법에 관한 것이다.BACKGROUND OF THE
현재 0.145㎛급의 소자에서 소자 분리는 STI(Shallow Trench Isolation) 공정을 이용한다. 상기 STI 공정을 진행할 때, 스트레스(stress) 완화 및 게이트 산화막의 두께가 얇아지는 현상을 방지하기 위해 트렌치 상단 부분을 라운딩처리한다. 이때, 상기 라운딩 처리 공정 시, 라운딩 길이(length)를 너무 크게 하거나 각도를 크게 주게 되면 곡률이 작게 되며, 패드 질화막이 트렌치 상단부에 걸쳐지는 현상이 발생된다. 이와는 반대로, 라운딩 길이를 너무 작게 하면 라운딩 역할을 제대로 수행하지 못하게 된다.Currently, device isolation is performed using a shallow trench isolation (STI) process in 0.145µm devices. When the STI process is performed, the upper portion of the trench is rounded to prevent stress and to reduce the thickness of the gate oxide layer. At this time, in the rounding process, if the rounding length is too large or the angle is increased, the curvature becomes small, and the pad nitride film is spread over the upper end of the trench. On the contrary, if the rounding length is made too small, the rounding role may not function properly.
종래 기술에 따른 트렌치 형성 방법은 다음과 같다. The trench formation method according to the prior art is as follows.
먼저, 반도체 기판 상에 패드 산화막 및 패드 질화막을 차례로 형성한 다음, 상기 패드 질화막 위에 트렌치 형성영역을 노출시키는 감광막 패턴을 형성한다. 이어, 상기 감광막 패턴을 마스크로 하여 패드 질화막, 패드 산화막 및 기판의 소정 깊이까지 식각한다. 이때, 상기 식각 공정에서, 감광막 패턴, 식각된 패드 질화막 및 패드 산화막 측면에는 측벽 형상의 폴리머가 다량 발생된다. 다시, 폴리머를 마스크로 기판을 식각함으로서, 상단 부분이 라운딩된 트렌치를 형성한다.First, a pad oxide film and a pad nitride film are sequentially formed on a semiconductor substrate, and then a photoresist pattern is formed on the pad nitride film to expose a trench formation region. Subsequently, the photoresist layer is etched to a predetermined depth of the pad nitride film, the pad oxide film, and the substrate. At this time, in the etching process, a large amount of sidewall-shaped polymer is generated on the photoresist pattern, the etched pad nitride film, and the pad oxide film. Again, by etching the substrate with the polymer mask, the top portion forms a rounded trench.
그러나, 종래의 기술에서는 트렌치의 상단 부분의 라운딩 길이를 제어하는 데 한계가 있으며, 또한, 트렌치 형성을 위한 식각 공정 시, 폴리머가 웨이퍼 전면에 균일하게 형성시키는 데에는 기술적인 어려움이 있었다.However, in the prior art, there is a limitation in controlling the rounding length of the upper portion of the trench, and there is also a technical difficulty in uniformly forming the polymer on the entire surface of the wafer during the etching process for forming the trench.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 트렌치의 상단 부분을 안정적으로 라운딩처리할 수 있는 트렌치 형성 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide a trench forming method capable of stably rounding an upper portion of a trench.
상기 목적을 달성하기 위한 본 발명에 따른 트렌치 형성 방법은 소자의 격리영역이 정의된 실리콘기판을 제공하는 단계와, 상기 실리콘기판 상에 패드 산화막, 패드 질화막 및 반사방지막을 차례로 형성하는 단계와, 상기 반사방지막 위에 트렌치영역이 정의된 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하고 상기 반사방지막을 식각하고, 상기 기판의 실리콘에 대해 상기 패드 질화막의 선택비가 1이하인 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬을 사용하여 상기 패드질화막을 식각하며, 상기 패드산화막 및 기판을 식각하여 소정두께까지 식각하여 측면 프로파일이 버티컬한 제 1트렌치를 형성하는 단계와, 상기 패드 질화막을 과도 식각하여 상기 감광막 패턴, 잔류된 반사방지막, 패드 질화막, 패드 산화막 및 기판 측면에 측벽 형상의 다량의 폴리머를 발생시키면서 동시에 상기 제 1트렌치 하부가 식각되어 일정 각도를 가진 제 2트렌치를 형성하는 단계와, 상기 폴리머를 마스크로 하여 상기 제 2트렌치의 하부를 식각하여 최종의 라운딩처리된 제 3트렌치를 형성하는 단계와, 상기 감광막 패턴, 반사방지막 및 폴리머를 각각 제거하는 단계를 포함한다.The trench forming method according to the present invention for achieving the above object comprises the steps of providing a silicon substrate in which the isolation region of the device is defined, the step of sequentially forming a pad oxide film, a pad nitride film and an anti-reflection film on the silicon substrate, Forming a photoresist pattern in which a trench region is defined on the antireflection film, etching the antireflection film using the photoresist pattern as a mask, and selecting the pad nitride film with respect to silicon of the substrate with a selectivity of CHxFy (x≥0, The pad nitride layer is etched using the chemicals of y> 0) / Ar, He and Ne / O2, and the pad oxide layer and the substrate are etched to etch to a predetermined thickness to form a first trench having a vertical side profile. And etching the pad nitride film excessively to the photoresist pattern, the remaining antireflection film, the pad nitride film, the pad oxide film, and the side surface of the substrate. While generating a large amount of polymer in the form of a wall, the lower portion of the first trench is etched to form a second trench having a predetermined angle, and the lower portion of the second trench is etched using the polymer as a mask for the final rounding treatment. Forming a third trench, and removing the photoresist pattern, the antireflection film, and the polymer, respectively.
상기 제 1트렌치는 상기 실리콘기판 표면에 대해 80°이상의 각도를 갖는 것이 바람직하다.Preferably, the first trench has an angle of 80 ° or more with respect to the silicon substrate surface.
삭제delete
상기 패드 질화막 및 트렌치 식각 공정은 동일한 하이브리드 식각장비에서 인-시튜로 진행하는 것이 바람직하다.The pad nitride film and the trench etching process may be performed in-situ in the same hybrid etching apparatus.
상기 패드 질화막 및 트렌치 식각 공정은 서로 다른 식각장비에서 엑스-시튜로 진행하는 것이 바람직하다.The pad nitride film and the trench etching process may be performed in an X-situ in different etching equipment.
상기 제 2트렌치는 상기 실리콘 기판 표면에서 50∼400Å 두께로 형성하며, 상기 실리콘기판 표면에 대해 60°이하의 각도를 갖는 것이 바람직하다.Preferably, the second trench is formed to a thickness of 50 to 400 mm on the surface of the silicon substrate and has an angle of 60 ° or less with respect to the surface of the silicon substrate.
삭제delete
상기 제 3트렌치 식각 공정 이전에, HBr/Cl2 혼합 케미컬 또는 HBr/NF3/He/O2 혼합 케미컬을 공급하여 상기 폴리머의 패시베이션을 강화하는 것이 바람직하다.Prior to the third trench etching process, it is preferable to supply HBr / Cl 2 mixed chemical or HBr /
상기 제 3트렌치 식각 공정에서, Cl2 케미컬, 또는, HBr/NF3/Cl2/O2 혼합 케미컬을 공급하는 것이 바람직하다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 트렌치 형성 방법은 소자의 격리영역이 정의된 실리콘기판을 제공하는 단계와, 상기 실리콘기판 상에 패드 산화막, 패드 질화막 및 반사방지막을 차례로 형성하는 단계와, 상기 반사방지막 위에 트렌치영역이 정의된 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하고 상기 반사방지막을 식각하고, 상기 패드질화막을 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬을 사용하여 식각하며, 상기 패드산화막 및 실리콘기판을 식각하여 소정두께까지 식각하여 측면 프로파일이 버티컬한 제 1트렌치를 형성하는 단계와, 상기 패드 질화막을 과도 식각하여 상기 감광막 패턴, 잔류된 반사방지막, 패드 질화막, 패드 산화막 및 기판 측면에 측벽 형상의 다량의 폴리머를 발생시키면서 동시에 상기 제 1트렌치 하부가 식각되어 일정 각도를 가진 제 2트렌치를 형성하는 단계와, 상기 폴리머를 마스크로 하여 상기 제 2트렌치의 하부를 식각하여 최종의 라운딩처리된 제 3트렌치를 형성하는 단계와, 상기 감광막 패턴, 반사방지막 및 폴리머를 각각 제거하는 단계를 포함한다.
상기 제 1트렌치는 상기 실리콘기판 표면에 대해 80°이상의 각도를 갖는 것이 바람직하다.
상기 제 2트렌치는 상기 실리콘기판 표면에 대해 60°이하의 각도를 갖는 것이 바람직하다.
상기 제 3트렌치 식각 공정 이전에, HBr/Cl2 혼합 케미컬, 또는, HBr/NF3/He/O2 혼합 케미컬을 공급하여 상기 폴리머의 패시베이션을 강화하는 것이 바람직하다.
상기 제 3트렌치 식각 공정에서, Cl2 케미컬, 또는, HBr/NF3/Cl2/O2 혼합 케미컬을 공급하는 것이 바람직하다.
아울러, 상기 목적을 달성하기 위한 본 발명에 따른 트렌치 형성 방법은, 소자의 격리영역이 정의된 실리콘기판을 제공하는 단계와, 상기 기판 상에 패드 산화막, 패드 질화막 및 반사방지막을 차례로 형성하는 단계와, 상기 반사방지막 위에 트렌치영역이 정의된 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하고 상기 반사방지막, 패드질화막, 패드산화막 및 기판을 식각하여 소정두께까지 식각하여 측면 프로파일이 버티컬한 제 1트렌치를 형성하는 단계와, 상기 패드 질화막을 실리콘에 대한 상기 패드 질화막의 선택비가 1.5이상인 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬로 과도 식각하여 상기 감광막 패턴, 잔류된 반사방지막, 패드 질화막, 패드 산화막 및 기판 측면에 측벽 형상의 다량의 폴리머를 발생시키면서 동시에 상기 제 1트렌치 하부가 식각되어 일정 각도를 가진 제 2트렌치를 형성하는 단계와, 상기 폴리머를 마스크로 하여 상기 제 2트렌치의 하부를 식각하여 최종의 라운딩처리된 제 3트렌치를 형성하는 단계와, 상기 감광막 패턴, 반사방지막 및 폴리머를 각각 제거하는 단계를 포함한다.In the third trench etching process, it is preferable to supply Cl2 chemical or HBr / NF3 / Cl2 / O2 mixed chemical.
In addition, the trench forming method according to the present invention for achieving the above object comprises the steps of providing a silicon substrate in which the isolation region of the device is defined, the step of sequentially forming a pad oxide film, a pad nitride film and an anti-reflection film on the silicon substrate; And forming a photoresist pattern having a trench region defined on the antireflection layer, etching the antireflection layer using the photoresist pattern as a mask, and etching the pad nitride layer as CHxFy (x≥0, y> 0) / Ar, He. And etching the pad oxide film and the silicon substrate to a predetermined thickness by etching the pad oxide film and the silicon substrate to form a first trench having a vertical side profile, and over-etching the pad nitride film. The photoresist pattern, the anti-reflection film, the pad nitride film, the pad oxide film, and the sidewall-like polymers are formed on the side surfaces of the substrate simultaneously. Etching the lower portion of the first trench to form a second trench having a predetermined angle; etching the lower portion of the second trench using the polymer as a mask to form a final rounded third trench; Removing the photoresist pattern, the antireflection film, and the polymer, respectively.
Preferably, the first trench has an angle of 80 ° or more with respect to the silicon substrate surface.
Preferably, the second trench has an angle of 60 ° or less with respect to the silicon substrate surface.
Prior to the third trench etching process, it is preferable to supply HBr / Cl 2 mixed chemicals or HBr /
In the third trench etching process, it is preferable to supply Cl2 chemical or HBr / NF3 / Cl2 / O2 mixed chemical.
In addition, the trench forming method according to the present invention for achieving the above object comprises the steps of providing a silicon substrate in which the isolation region of the device is defined, the step of sequentially forming a pad oxide film, a pad nitride film and an antireflection film on the substrate; And forming a photoresist pattern having a trench region defined on the antireflection layer, etching the antireflection layer, pad nitride layer, pad oxide layer, and substrate by using the photoresist pattern as a mask and etching the substrate to a predetermined thickness. Forming a trench and over-etching the pad nitride layer with a chemical of CHxFy (x≥0, y> 0) / Ar, He and Ne / O2 with a selectivity ratio of the pad nitride layer to silicon of 1.5 or more The photoresist pattern, the anti-reflection film, the pad nitride film, the pad oxide film, and the sidewall-like polymers are formed on the side surfaces of the substrate simultaneously. Etching the lower portion of the first trench to form a second trench having a predetermined angle; etching the lower portion of the second trench using the polymer as a mask to form a final rounded third trench; Removing the photoresist pattern, the antireflection film, and the polymer, respectively.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1e는 본 발명에 따른 트렌치 형성 방법을 설명하기 위한 공정단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a trench according to the present invention.
본 발명의 일실시예에 따른 트렌치 형성 방법은, 도 1a에 도시된 바와 같이, 먼저 소자영역(Ⅱ)과 격리영역(Ⅰ)이 정의된 실리콘기판(1) 전면에 완충 역할을 하는 실리콘 산화막(3)과 산화를 억제하는 실리콘 질화막(5)을 차례로 형성한다.In the trench forming method according to the exemplary embodiment of the present invention, as shown in FIG. 1A, a silicon oxide film having a buffer function on the entire surface of the
이어서, 상기 실리콘 질화막(5) 상에 반사방지막(7)을 형성하고 나서, 상기 반사방지막(7) 위에 감광막(photoresist)을 도포한 후, 노광 및 현상하여 격리영역(Ⅰ)을 노출시키는 감광막 패턴(9)을 형성한다. Subsequently, after forming an
그 다음, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(9)을 식각마스크로 하여 상기 반사방지막, 실리콘 질화막, 실리콘 산화막 및 기판의 소정까지 식각하여 제 1트렌치(t1)를 형성한다. 이때, 상기 식각 공정은 기판의 실리콘 성분에 대해 상기 패드 질화막의 선택비가 1이하인 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬을 사용함으로서, 측면 프로파일(profile)이 버티컬(vertical)한 제 1트렌치(t1)을 형성한다. 상기 제 1트렌치(t1)는 상기 기판 표면에 대해 80°이상의 각도를 가진다.Next, as shown in FIG. 1B, the first trench t1 is formed by etching the anti-reflection film, the silicon nitride film, the silicon oxide film, and the substrate using the
또는, 상기 반사방지막을 식각할 때, 기판의 실리콘 성분에 대해 낮은 선택비의 케미컬을 사용하여 실리콘 질화막 식각 공정없이 바로 기판을 식각함으로서, 상기 실리콘 질화막 식각 공정을 생략할 수 있다. 상기 케미컬로는 실리콘에 대해 실리콘 질화막의 선택비가 1이하인 CHxFy(x≥0, y>0)/불활성 가스/O2의 혼합 가스를 사용한다. 상기 불활성 가스로는 Ar, He 또는 Ne 를 이용할 수 있다. Alternatively, when etching the anti-reflection film, the silicon nitride film etching process may be omitted by directly etching the substrate without using the silicon nitride film etching process by using a chemical having a low selectivity with respect to the silicon component of the substrate. As the chemical, a mixed gas of CHxFy (x ≧ 0, y> 0) / inert gas / O2 in which the selectivity of the silicon nitride film with respect to silicon is 1 or less is used. Ar, He or Ne may be used as the inert gas.
한편, 실리콘 질화막 식각 공정과 트렌치 식각 공정은 동일한 하이브리드(hybrid) 식각장비(etcher)에서 인-시튜(in-situ)로 진행하거나, 다른 식각장비에서 엑스-시튜(ex-situ)로 진행한다.Meanwhile, the silicon nitride film etching process and the trench etching process may be performed in-situ in the same hybrid etching equipment or ex-situ in another etching equipment.
이 후, 도 1c에 도시된 바와 같이, 실리콘 질화막을 과도 식각함으로서, 감광막 패턴, 식각된 반사방지막, 실리콘 질화막, 실리콘 산화막 및 기판의 측면에 측벽 형상의 폴리머(11)가 다량 발생되며, 상기 폴리머(11)가 식각 마스크로 작용하여 제 1트렌치 하부가 식각되어 일정 각도를 가진 제 2트렌치(t2)를 형성한다. 이때, 상기 제 2트렌치(t2)는 상기 기판 표면에서 50∼400Å 두께로 형성하며, 상기 기판 표면에 대해 60°이하의 각도를 가진다. 또한, 상기 패드 질화막을 과도 식각하는 공정은, 실리콘에 대한 상기 패드 질화막의 선택비가 1.5이상인 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬을 사용한다. Subsequently, as shown in FIG. 1C, by excessively etching the silicon nitride film, a large amount of sidewall-
이어, 도 1d에 도시된 바와 같이, 상기 제 3트렌치 식각 공정 이전에, 먼저, HBr/Cl2 혼합 케미컬 또는 HBr/NF3/He/O2 혼합 케미컬을 공급하여 상기 폴리머(11) 패시베이션을 강화한다. 그 다음, Cl2 케미컬 또는 HBr/NF3/Cl2/O2 혼합 케미컬을 공급하면서 상기 패시베이션된 폴리머(12)를 마스크로 하여 제 2트렌치 하부를 식각하여 최종의 라운드진 제 3트렌치(t3)를 형성한다.Then, as shown in FIG. 1D, before the third trench etching process, first, an HBr / Cl 2 mixed chemical or an HBr /
이 후, 도 1e에 도시된 바와 같이, 상기 감광막 패턴 및 반사방지막을 제거하고 나서, 상기 결과의 기판 전면에 세정 공정을 실시하여 폴리머를 제거한다.Thereafter, as shown in FIG. 1E, the photoresist pattern and the antireflection film are removed, and then a cleaning process is performed on the entire surface of the resultant substrate to remove the polymer.
본 발명에 따르면, 측벽 형상의 폴리머가 발생되는 실리콘 질화막 과도 식각 공정에서, 기판의 일부를 식각하여 트렌치를 형성하고 나서, 상기 폴리머를 마스크로 하여 상기 트렌치 하부를 식각하여 일정 각도로 라운딩된 최종의 트렌치를 형성한다. According to the present invention, in the silicon nitride film transient etching process in which the sidewall-shaped polymer is generated, a portion of the substrate is etched to form a trench, and then the lower portion of the trench is etched by using the polymer as a mask and rounded at a predetermined angle. Form a trench.
이상에서와 같이, 본 발명은 측벽 형상의 폴리머가 발생되는 실리콘 질화막 과도 식각 공정에서 기판의 일부를 식각하여 트렌치를 형성하고 나서, 상기 폴리머를 마스크로 하여 트렌치 하부를 식각하여 일정 각도로 라운딩된 최종의 트렌치를 형성함으로써, 트렌치의 상단 부분에 2중의 슬로프를 형성하며, 라운딩 길이를 안정적으로 제어 가능하다.As described above, the present invention forms a trench by etching a part of the substrate in the silicon nitride film transient etching process in which the sidewall-shaped polymer is generated, and then etching the lower portion of the trench by using the polymer as a mask, and then rounding the film at a predetermined angle. By forming the trench, a double slope is formed in the upper portion of the trench, and the rounding length can be stably controlled.
또한, 본 발명은 트렌치 형성을 위한 식각 공정 시, 실리콘에 대한 상기 패드 질화막의 선택비가 1.5이상인 CHxFy(x≥0,y>0)/Ar,He 및 Ne 중 어느 하나/O2의 케미컬을 사용함으로써, 폴리머가 웨이퍼에 균일하게 형성된다.In addition, the present invention by using the chemical of any one of CHxFy (x≥0, y> 0) / Ar, He and Ne / O2 of the selectivity of the pad nitride film to silicon in the etching process for forming the trench The polymer is uniformly formed on the wafer.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084377A KR100895828B1 (en) | 2002-12-26 | 2002-12-26 | Method for forming trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084377A KR100895828B1 (en) | 2002-12-26 | 2002-12-26 | Method for forming trench |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040057611A KR20040057611A (en) | 2004-07-02 |
| KR100895828B1 true KR100895828B1 (en) | 2009-05-06 |
Family
ID=37350174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020084377A KR100895828B1 (en) | 2002-12-26 | 2002-12-26 | Method for forming trench |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100895828B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609234B1 (en) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | Method for forming shallow trench isolation of bottom antireflective coating |
| KR100843047B1 (en) * | 2006-12-04 | 2008-07-01 | 주식회사 하이닉스반도체 | Method of forming a isolation structure in a semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057941A (en) * | 1997-12-30 | 1999-07-15 | 김영환 | Method of forming device isolation film in semiconductor device |
| KR20000061225A (en) * | 1999-03-24 | 2000-10-16 | 김영환 | Method for fabricating trench of semiconductor device |
| KR20010064072A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | A method for forming trench for releasing stress concentration in bottom side of trench |
| JP2001244325A (en) | 2000-02-28 | 2001-09-07 | Denso Corp | Method for manufacturing semiconductor device and insulating gate type of power element |
-
2002
- 2002-12-26 KR KR1020020084377A patent/KR100895828B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057941A (en) * | 1997-12-30 | 1999-07-15 | 김영환 | Method of forming device isolation film in semiconductor device |
| KR20000061225A (en) * | 1999-03-24 | 2000-10-16 | 김영환 | Method for fabricating trench of semiconductor device |
| KR20010064072A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | A method for forming trench for releasing stress concentration in bottom side of trench |
| JP2001244325A (en) | 2000-02-28 | 2001-09-07 | Denso Corp | Method for manufacturing semiconductor device and insulating gate type of power element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040057611A (en) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843226A (en) | Etch process for single crystal silicon | |
| US6759340B2 (en) | Method of etching a trench in a silicon-on-insulator (SOI) structure | |
| US20020019140A1 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US20020132486A1 (en) | Nitride open etch process based on trifluoromethane and sulfur hexafluoride | |
| US7807574B2 (en) | Etching method using hard mask in semiconductor device | |
| KR20110011571A (en) | Plasma etch method to reduce micro-loading | |
| US20070148979A1 (en) | Method for fabricating semiconductor device having top round recess pattern | |
| US7041573B2 (en) | Method for fabricating semiconductor device having trench isolation | |
| US7199059B2 (en) | Method for removing polymer as etching residue | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| KR100549204B1 (en) | Method for anisotropically etching silicon | |
| KR100895828B1 (en) | Method for forming trench | |
| KR100876170B1 (en) | Semiconductor device manufacturing method | |
| US20050042837A1 (en) | Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same | |
| US20070004105A1 (en) | Method for fabricating semiconductor device | |
| KR19990055775A (en) | Device isolation method of semiconductor device using trench | |
| KR980012064A (en) | A monocrystalline silicon etching method | |
| KR20040050112A (en) | Method of manufacturing a semiconductor device | |
| KR100701687B1 (en) | Method for etching gate electrodes | |
| KR100480919B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100607760B1 (en) | Method for cleanning etching chamber of semiconductor device | |
| US6833315B1 (en) | Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits | |
| KR100505423B1 (en) | method for forming word line | |
| KR20010005085A (en) | A method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |