KR100894624B1 - Fabric type semiconductor device package, installing and manufacturing method thereof - Google Patents

Fabric type semiconductor device package, installing and manufacturing method thereof Download PDF

Info

Publication number
KR100894624B1
KR100894624B1 KR1020080002949A KR20080002949A KR100894624B1 KR 100894624 B1 KR100894624 B1 KR 100894624B1 KR 1020080002949 A KR1020080002949 A KR 1020080002949A KR 20080002949 A KR20080002949 A KR 20080002949A KR 100894624 B1 KR100894624 B1 KR 100894624B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
circuit board
printed circuit
fabric
device package
Prior art date
Application number
KR1020080002949A
Other languages
Korean (ko)
Other versions
KR20080093856A (en
Inventor
유회준
김용상
김혜정
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to DE102008011187A priority Critical patent/DE102008011187A1/en
Priority to JP2008043931A priority patent/JP4813506B2/en
Priority to US12/037,203 priority patent/US7638885B2/en
Publication of KR20080093856A publication Critical patent/KR20080093856A/en
Application granted granted Critical
Publication of KR100894624B1 publication Critical patent/KR100894624B1/en
Priority to JP2011148235A priority patent/JP2011205134A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

본 발명은 직물형 반도체 소자 패키지 등에 관한 것이다.The present invention relates to a woven semiconductor device package and the like.

본 발명에 따른 직물형 반도체 소자 패키지는 직물과 직물상에 전도성 물질을 패터닝하여 형성된 리드(Lead)부를 포함하는 직물형 인쇄회로기판, 전극부가 직물형 인쇄회로기판의 리드부에 본딩된 반도체 소자 및 직물형 인쇄회로기판과 반도체 소자를 밀봉하는 몰딩부를 포함한다.Fabric type semiconductor device package according to the present invention is a fabric type printed circuit board including a lead (Lead) formed by patterning the conductive material on the fabric and the fabric, a semiconductor device bonded to the lead portion of the fabric printed circuit board; It includes a molding for sealing the fabric printed circuit board and the semiconductor device.

본 발명에 따른 직물형 반도체 소자 패키지는 직물로 형성된 직물형 인쇄회로기판을 이용함으로써 이물감이 최소화될 수 있다. 또한, 직물형 반도체 소자 패키지가 용이하게 설치될 수 있다. 또한, 직물형 반도체 소자 패키지의 생산성이 향상될 수 있다.In the fabric type semiconductor device package according to the present invention, foreign matters can be minimized by using a fabric type printed circuit board formed of fabric. In addition, the fabric type semiconductor device package can be easily installed. In addition, the productivity of the woven semiconductor device package can be improved.

Description

직물형 반도체 소자 패키지와 그 설치방법 및 제조방법{FABRIC TYPE SEMICONDUCTOR DEVICE PACKAGE, INSTALLING AND MANUFACTURING METHOD THEREOF}Fabric type semiconductor device package, its installation method and manufacturing method {FABRIC TYPE SEMICONDUCTOR DEVICE PACKAGE, INSTALLING AND MANUFACTURING METHOD THEREOF}

본 발명은 직물형 반도체 소자 패키지, 그 제조방법 및 설치방법에 관한 것이다.The present invention relates to a fabric type semiconductor device package, a method for manufacturing the same, and a method for installing the same.

최근 들어 일상생활에 필요한 각종 디지털 장치와 기능을 의복 내에 통합시켜 입는 컴퓨터, 즉 착용식 컴퓨터(Wearable Computer)에 대한 관심이 높아지고 있다. 현재는 컴퓨터의 각 부품들을 분산하여 의복 내에 배치하는 수준이다. 그러나, 휴대기기의 소형화, 다기능화 및 전도성 섬유의 개발 등이 이루어짐에 따라 사용자가 인지하지 못하는 상태에서 의복의 형태로 컴퓨터의 기능을 제공하는 착용식 컴퓨터가 실현될 전망이다. Recently, the interest in the wearable computer (Wearable Computer) that integrates a variety of digital devices and functions necessary for everyday life in the clothing is increasing. Currently, the components of a computer are distributed and placed in clothing. However, as miniaturization of portable devices, multifunctionalization, and development of conductive fibers are made, a wearable computer that provides functions of a computer in the form of a garment without a user's knowledge is expected to be realized.

이러한 상황에서 기존의 반도체 패키징 및 인쇄 회로 기판 제조 방식은 휴대기기를 소형화하는 것과 휴대기기를 의복 내에 삽입했을 경우 이물감을 최소화하는 것에 한계가 있다. 이에 따라, 액정 표시 모듈을 위한 연성회로기판 등이 개발되어 있으나 의복에 삽입하여 착용하기에는 여전히 불편하다. 또한, 원단 또는 직물에 전도성 섬유를 사용하여 전기 배선을 구현할 경우 전도성 섬유의 끝단과 반도체 패 키지를 수작업으로 일일이 납땜하여 연결해야 하기 때문에 자동화가 어렵고 생산성이 저하되는 문제점이 있다. Under these circumstances, conventional semiconductor packaging and printed circuit board manufacturing methods have limitations in miniaturizing portable devices and minimizing foreign object feeling when the portable devices are inserted into clothing. Accordingly, flexible circuit boards for liquid crystal display modules have been developed, but it is still inconvenient to insert them into clothing. In addition, when implementing electrical wiring using a conductive fiber in the fabric or fabric, the end of the conductive fiber and the semiconductor package must be soldered by hand one by one, there is a problem that automation is difficult and productivity is reduced.

본 발명이 이루고자 하는 기술적 과제는 의복 내에서의 이물감이 최소화되고, 생산성이 향상될 수 있는 직물형 반도체 소자 패키지, 직물형 반도체 소자 패키지의 설치방법 및 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a fabricated semiconductor device package, an installation method, and a manufacturing method of the fabricated semiconductor device package in which foreign matter in clothing is minimized and productivity may be improved.

본 발명에 따른 직물형 반도체 소자 패키지직물과 직물상에 전도성 물질을 패터닝하여 형성된 리드(Lead)부를 포함하는 직물형 인쇄회로기판, 전극부가 직물형 인쇄회로기판의 리드부에 본딩된 반도체 소자 및 직물형 인쇄회로기판과 반도체 소자를 밀봉하는 몰딩부를 포함한다.Fabric type semiconductor device package according to the present invention fabric and printed circuit board comprising a lead (Lead) formed by patterning a conductive material on the fabric, a semiconductor device and the electrode bonded to the lead portion of the fabric printed circuit board It includes a molding for sealing the printed circuit board and the semiconductor device.

반도체 소자의 전극부 및 직물형 인쇄회로기판의 리드부는 와이어를 통하여 와이어 본딩된 것이 바람직하다.It is preferable that the electrode portion of the semiconductor element and the lead portion of the woven printed circuit board are wire bonded through a wire.

직물형 인쇄회로기판은 리드부상에 형성된 금속판을 더 포함하고, 반도체 소자의 전극부 및 직물형 인쇄회로기판의 금속판은 와이어를 통하여 와이어 본딩된 것이 바람직하다.The fabricated printed circuit board further includes a metal plate formed on the lead portion, and the electrode portion of the semiconductor element and the metal plate of the fabricated printed circuit board are wire bonded through a wire.

반도체 소자의 전극부 또는 직물형 인쇄회로기판의 리드부에 별도의 돌출부가 형성되며, 반도체 소자의 전극부와 직물형 인쇄회로기판의 리드부는 돌출부를 통하여 플립칩 본딩된 것이 바람직하다.A separate protrusion is formed on the electrode portion of the semiconductor element or the lead portion of the fabricated printed circuit board, and the electrode portion of the semiconductor element and the lead portion of the fabricated printed circuit board are flip chip bonded through the protrusion.

반도체 소자는 반도체 칩, 수동 소자 및 집적회로 칩셋(IC Chipset) 중에서 하나 이상을 포함하는 것이 바람직하다.The semiconductor device preferably includes at least one of a semiconductor chip, a passive device, and an integrated circuit chipset.

직물형 인쇄회로기판에는 비아 홀(via hole)이 형성되어 있고, 몰딩부는 비아 홀과 직물형 인쇄회로기판의 상부 및 하부에 형성되고, 직물형 인쇄회로기판의 상부에 형성된 몰딩영역과 직물형 인쇄회로기판의 하부에 형성된 몰딩영역은 비아 홀에 형성된 몰딩영역에 의해 서로 연결된 것이 바람직하다.Via-holes are formed in the fabricated printed circuit board, and the molding part is formed in the upper and lower portions of the via-hole and the fabricated printed circuit board, and the molding region and the fabricated printing formed on the upper portion of the fabricated printed circuit board. The molding regions formed under the circuit board are preferably connected to each other by the molding regions formed in the via holes.

본 발명에 따른 직물형 반도체 소자 패키지의 설치방법은 전도성 섬유를 이용하여 직물형 인쇄회로기판을 의복에 박음질함으로써 직물형 반도체 소자 패키지가 의복에 설치하는 단계를 포함한다.The installation method of the woven semiconductor device package according to the present invention includes the step of installing the woven semiconductor device package to the garment by stitching the woven printed circuit board to the garment using conductive fibers.

직물형 반도체 소자 패키지의 설치단계는 의복에 박음질된 전도성 섬유의 전도체가 일부 노출되도록 칼 또는 레이져를 이용하여 전도성 섬유의 코팅막을 제거하는 단계 및 노출된 전도체 및 직물형 인쇄회로기판의 리드부를 전도성 접착제를 이용하여 접착하는 단계를 포함하는 것이 바람직하다.The step of installing the fabric type semiconductor device package includes removing the coating layer of the conductive fiber by using a knife or a laser so that the conductor of the conductive fiber sewn onto the garment is partially exposed, and the lead portion of the exposed conductor and the printed circuit board. It is preferable to include the step of bonding using.

직물형 반도체 소자 패키지의 설치단계는 반도체 소자가 본딩된 직물형 인쇄회로기판의 리드부 및 별도의 직물형 인쇄회로기판의 리드패턴을 서로 접하게 하여 전도성 섬유 또는 일반 섬유로 바느질하는 단계를 포함하는 것이 바람직하다.The installation step of the fabric type semiconductor device package may include a step of making the lead part of the fabric type printed circuit board to which the semiconductor element is bonded and the lead pattern of the separate fabric type printed circuit board to be in contact with each other and stitching with conductive or general fiber. desirable.

본 발명에 따른 직물형 반도체 소자 패키지의 제조방법은 (a) 직물상에 전도성 물질을 패터닝하여 리드(Lead)부을 형성하는 단계를 포함하는 직물형 인쇄회로 기판 형성단계, (b) 반도체 소자의 전극부와 직물형 인쇄회로기판의 리드부를 본딩하는 단계 및 (c) 직물형 인쇄회로기판 및 반도체 소자를 밀봉하는 몰딩부를 형성하는 단계를 포함한다.A method of manufacturing a fabricated semiconductor device package according to the present invention includes the steps of: (a) forming a printed circuit board comprising patterning a conductive material on the fabric to form a lead portion, and (b) an electrode of the semiconductor device. Bonding the portion to the lead portion of the fabricated printed circuit board and (c) forming a molding portion for sealing the fabricated printed circuit board and the semiconductor element.

리드부를 형성하는 단계는 직물상에 리드부의 패턴에 대응하는 패턴을 갖는 스크린 마스크를 배치하는 단계 및 스크린 마스크를 통하여 직물상에 전도성 물질을 도포하는 단계를 포함하는 것이 바람직하다.Forming the lead portion preferably includes disposing a screen mask having a pattern corresponding to the pattern of the lead portion on the fabric and applying a conductive material onto the fabric through the screen mask.

전도성 물질은 은, 폴리머(Polymer), 용제인 솔벤트(Solvent), 나일론(Polyester) 및 아농(Cyclohexanone)을 포함하는 것이 바람직하다.The conductive material preferably includes silver, a polymer, a solvent (Solvent), nylon (Polyester), and cynohexanone.

리드부를 형성하는 단계는 스퍼터링 가스를 고진공 상태에서 타겟물질과 충돌시켜 플라즈마를 생성하는 단계 및 플라즈마를 리드부의 패턴에 대응하는 패턴을 갖는 마스크를 통하여 직물형 인쇄회로기판에 증착하는 단계를 포함하는 것이 바람직하다.Forming the lead portion may include generating a plasma by colliding the sputtering gas with the target material in a high vacuum state, and depositing the plasma on the fabricated printed circuit board through a mask having a pattern corresponding to the pattern of the lead portion. desirable.

반도체 소자는 반도체 칩, 수동 소자 및 집적회로 칩셋(IC Chipset) 중에서 적어도 어느 하나 이상을 포함하는 것이 바람직하다.The semiconductor device preferably includes at least one of semiconductor chips, passive devices, and IC chipsets.

(b) 단계는,(b) step,

직물형 인쇄회로기판상에 액상 에폭시(Epoxy)를 도포하는 단계, 액상 에폭시가 도포된 직물형 인쇄회로기판상에 반도체 소자를 위치시킨 후, 전극부에 와이어를 본딩하는 단계 및 전극부에 본딩된 와이어를 리드부에 본딩하는 단계를 포함하는 것이 바람직하다.Applying a liquid epoxy on the fabric printed circuit board, placing a semiconductor device on the fabric printed circuit board coated with liquid epoxy, bonding a wire to the electrode, and bonding the electrode to the electrode It is preferable to include bonding the wire to the lead portion.

(b) 단계는,(b) step,

직물형 인쇄회로기판의 리드부상에 금속판을 접착하고, 금속판상에 반도체 소자를 접착하는 단계, 금속판상에 접착된 반도체 소자의 전극부에 와이어를 본딩하는 단계 및 전극부에 본딩된 와이어를 금속판에 본딩하는 단계를 포함하는 것이 바람직하다.Bonding a metal plate to the lead portion of the fabricated printed circuit board, bonding the semiconductor element to the metal plate, bonding the wire to the electrode portion of the semiconductor element bonded to the metal plate, and attaching the wire bonded to the electrode portion to the metal plate It is preferable to include the step of bonding.

(b) 단계에는,In step (b),

직물형 인쇄회로기판의 리드부 및 반도체 소자의 전극부가 플립칩(Flip Chip)방식으로 본딩되는 것이 바람직하다.It is preferable that the lead portion of the fabricated printed circuit board and the electrode portion of the semiconductor element are bonded in a flip chip method.

(c) 단계는,(c) step,

반도체 소자가 본딩된 직물형 인쇄회로기판에 다수의 구멍을 형성하는 단계 및 구멍을 통해 직물형 인쇄회로기판의 상부 및 하부가 서로 연결되도록 플라스틱 몰딩부를 형성하는 단계를 포함하는 것이 바람직하다.Forming a plurality of holes in the fabricated printed circuit board bonded to the semiconductor device and forming a plastic molding so that the upper and lower portions of the fabricated printed circuit board are connected to each other through the holes.

본 발명에 따른 직물형 반도체 소자 패키지는 직물로 형성된 직물형 인쇄회로기판을 이용함으로써 이물감이 최소화될 수 있다. In the fabric type semiconductor device package according to the present invention, foreign matters can be minimized by using a fabric type printed circuit board formed of fabric.

또한, 직물형 반도체 소자 패키지가 용이하게 설치될 수 있다. In addition, the fabric type semiconductor device package can be easily installed.

또한, 직물형 반도체 소자 패키지의 생산성이 향상될 수 있다.In addition, the productivity of the woven semiconductor device package can be improved.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지에 대해 설명한다.Hereinafter, a fabric type semiconductor device package according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도1 내지 도4는 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패 키지를 나타낸 도면이다.1 to 4 are diagrams showing a fabric type semiconductor device package according to a preferred embodiment of the present invention.

도1을 참조하면, 본 발명에 따른 직물형 반도체 소자 패키지(101)는 직물과 직물상에 전도성 물질을 패터닝하여 형성된 리드(Lead)부(110)를 포함하는 직물형 인쇄회로기판(100), 전극부(210)가 직물형 인쇄회로기판(100)의 리드부(110)에 본딩된 반도체 소자(200) 및 직물형 인쇄회로기판(100) 및 반도체 소자(200)를 밀봉하는 몰딩부(300)를 포함한다.Referring to FIG. 1, a fabricated semiconductor device package 101 according to the present invention includes a fabricated printed circuit board 100 including a lead 110 formed by patterning a fabric and a conductive material on the fabric. The molding unit 300 in which the electrode unit 210 seals the semiconductor device 200 and the fabricated printed circuit board 100 and the semiconductor device 200 bonded to the lead unit 110 of the fabricated printed circuit board 100. ).

직물형 인쇄회로기판(100)은 직물상에 전도성 물질을 패터닝하여 형성된 리드부(110)를 포함한다. 리드부(110)는 직물상에 마스크를 이용하여 전도성 물질이 증착 또는 도포됨으로써 형성될 수 있다. 본 발명의 실시 예에 따른 마스크에는 사용자가 원하는 패턴의 모양대로 구멍이 형성될 수 있다. 따라서, 마스크의 표면에 전도성 물질이 분사되고, 분사된 전도성 물질이 마스크의 구멍으로 통과되어 직물상에 패턴으로 형성됨으로써 직물형 인쇄회로기판(100)이 마련될 수 있다.The fabricated printed circuit board 100 includes a lead part 110 formed by patterning a conductive material on a fabric. The lead unit 110 may be formed by depositing or applying a conductive material on a fabric using a mask. In the mask according to the embodiment of the present invention, holes may be formed in a shape of a pattern desired by a user. Therefore, the conductive material is sprayed on the surface of the mask, the sprayed conductive material is passed through the hole of the mask is formed in a pattern on the fabric can be provided with a fabric type printed circuit board 100.

직물형 인쇄회로기판(100)과 반도체 소자(200)는 와이어 본딩될 수 있다. 도1에서 도시된 바와 같이, 직물형 인쇄회로기판(100)의 리드부(110) 및 반도체 소자(200)의 전극부(210)는 와이어(220)를 통하여 와이어 본딩된다. 또한, 직물형 인쇄회로기판(100)의 리드부(110)상에 금속판이 형성되고, 금속판과 반도체 소자의 전극부(210)가 와이어를 통해 와이어 본딩될 수 있다.The fabricated printed circuit board 100 and the semiconductor device 200 may be wire bonded. As shown in FIG. 1, the lead unit 110 of the fabricated printed circuit board 100 and the electrode unit 210 of the semiconductor device 200 are wire bonded through the wire 220. In addition, a metal plate may be formed on the lead unit 110 of the fabricated printed circuit board 100, and the metal plate and the electrode unit 210 of the semiconductor device may be wire bonded through a wire.

직물형 인쇄회로기판(100) 및 반도체 소자(200)는 플립칩 본딩될 수 있다. 도2에서 도시된 바와 같이, 직물형 인쇄회로기판(100)의 리드부(110) 또는 반도체 소자(200)의 전극부(210)에 별도의 돌출부(150)가 형성되고, 반도체 소자(200)의 전극부(210)와 직물형 인쇄회로기판(100)의 리드부(110)는 돌출부(150)를 통하여 플립칩 본딩될 수 있다.The fabricated printed circuit board 100 and the semiconductor device 200 may be flip chip bonded. As shown in FIG. 2, a separate protrusion 150 is formed on the lead portion 110 of the fabricated printed circuit board 100 or the electrode portion 210 of the semiconductor element 200, and the semiconductor element 200. The electrode unit 210 and the lead unit 110 of the fabricated printed circuit board 100 may be flip chip bonded through the protrusion 150.

직물형 인쇄회로기판에 본딩되는 반도체 소자에는 반도체 칩, 수동 소자 및 집적회로 칩셋 중에서 하나 이상이 포함될 수 있다. 이에 따라, 도3에서 도시된 바와 같이, 다수의 수동 소자 또는 집적회로 칩셋 등이 실장될 수 있도록 다양한 리드부의 패턴을 갖는 직물형 인쇄회로기판(100')이 사용될 수 있다.The semiconductor device bonded to the woven printed circuit board may include one or more of a semiconductor chip, a passive device, and an integrated circuit chipset. Accordingly, as shown in FIG. 3, a fabricated printed circuit board 100 ′ having a pattern of various lead parts may be used so that a plurality of passive elements or an integrated circuit chipset may be mounted.

직물형 인쇄회로기판(100)상에 본딩된 반도체 소자(200)를 전기적, 물리적 및화학적 충격, 먼지 및 습도 등의 외부 환경으로부터 보호하기 위해 몰딩부(300)가 형성된다. 도4에서 도시된 바와 같이, 반도체 소자(200)가 본딩된 직물형 인쇄회로기판(100)에는 비아 홀(Via hole, 103)이 형성될 수 있다. 몰딩부(300)는 비아 홀(103) 및 반도체 소자(200)가 본딩된 직물형 인쇄회로기판(100)의 상부 및 하부에 형성될 수 있다. 직물형 인쇄회로기판(100)의 상부 및 하부에 형성된 몰딩영역은 직물형 인쇄회로기판(100)의 비아 홀(103)에 형성된 몰딩영역에 의해 서로 연결될 수 있다. 따라서, 몰딩부(300)에 의해 직물형 인쇄회로기판(100)의 상부 및 하부가 하나로 연결되도록 형성됨으로써, 직물형 반도체 소자 패키지(101)는 수평 방향으로 받는 압력에 잘 견딜 수 있게 된다.The molding part 300 is formed to protect the semiconductor device 200 bonded on the fabricated printed circuit board 100 from an external environment such as electrical, physical and chemical shock, dust, and humidity. As shown in FIG. 4, a via hole 103 may be formed in the fabricated printed circuit board 100 to which the semiconductor device 200 is bonded. The molding part 300 may be formed on and under the fabricated printed circuit board 100 to which the via hole 103 and the semiconductor device 200 are bonded. The molding regions formed on the upper and lower portions of the fabricated printed circuit board 100 may be connected to each other by molding regions formed in the via holes 103 of the fabricated printed circuit board 100. Therefore, the upper and lower portions of the fabricated printed circuit board 100 are connected to one by the molding part 300, so that the fabricated semiconductor device package 101 can withstand the pressure received in the horizontal direction.

본 발명에 따른 직물형 반도체 소자 패키지는 직물로 형성된 직물형 인쇄회로기판을 사용함으로써 이물감을 최소화할 수 있다. 또한, 직물형 반도체 소자 패키지는 직물형 인쇄회로기판의 상부 및 하부가 하나로 연결되도록 형성된 몰딩부를 통해 수평 방향의 압력에 대한 내구성이 향상될 수 있다.Fabric type semiconductor device package according to the present invention can minimize the foreign object by using a fabric type printed circuit board formed of a fabric. In addition, the fabric type semiconductor device package may improve durability against pressure in the horizontal direction through a molding part formed so that the top and bottom portions of the fabric type printed circuit board are connected to one.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지의 설치방법에 대해 설명한다.Hereinafter, with reference to the accompanying drawings will be described for the installation method of the fabric type semiconductor device package according to a preferred embodiment of the present invention.

도5 및 도6은 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지의 설치방법을 나타낸 도면이다.5 and 6 are views showing a method of installing a fabric type semiconductor device package according to an embodiment of the present invention.

도5는 본 발명의 바람직한 실시 예에 따라 의복에 설치된 직물형 반도체 소자 패키지를 나타낸 도면이다.5 is a view showing a fabric-type semiconductor device package installed in a garment according to a preferred embodiment of the present invention.

도5를 참조하면, 각각의 직물형 반도체 소자 패키지(101,101')는 전도성 섬유(400)를 이용하여 직물형 인쇄회로기판을 의복(500)에 박음질함으로써 의복(500)에 설치된다. Referring to FIG. 5, each of the woven semiconductor device packages 101 and 101 ′ is installed in the garment 500 by stitching the woven printed circuit board onto the garment 500 using the conductive fibers 400.

도6은 도5에서 도시된 바와 같이, 의복(500)에 분산 배치된 직물형 반도체 소자 패키지(101,101')를 전기적으로 연결하는 방법을 나타낸 도면이다.FIG. 6 is a diagram illustrating a method of electrically connecting the fabric type semiconductor device packages 101 and 101 ′ distributed in the garment 500 as shown in FIG. 5.

도6-a를 참조하면, 먼저, 각각의 직물형 반도체 소자 패키지(101,101')가 전도성 섬유(400)를 통해 의복 등에 박음질될 수 있다. 의복에 박음질된 전도성 섬유(400)의 전도체(401)가 일부 노출되도록 칼 또는 레이져를 이용하여 전도성 섬유(400)의 코팅막이 제거될 수 있다. 이후, 노출된 전도체(401) 부분과 직물형 반도체 소자 패키지(101)의 리드부(110)는 전도성 접착체(403)를 이용하여 접착될 수 있다. 또한, 직물형 반도체 소자 패키지(101)에 연결된 전도성 섬유(400)는 또 다른 직물형 반도체 소자 패키지(101')에 동일한 방법으로 연결될 수 있다.6A, first, each of the woven semiconductor device packages 101 and 101 'may be sewn onto a garment or the like through the conductive fiber 400. The coating film of the conductive fiber 400 may be removed using a knife or a laser so that the conductor 401 of the conductive fiber 400 sewn onto the garment is partially exposed. Thereafter, the exposed conductor 401 portion and the lead portion 110 of the woven semiconductor device package 101 may be bonded using the conductive adhesive 403. In addition, the conductive fiber 400 connected to the woven semiconductor device package 101 may be connected to another woven semiconductor device package 101 ′ in the same manner.

도6-b를 참조하면, 각각의 직물형 반도체 소자 패키지(101,101')는 리드패 턴(111)이 형성된 별도의 직물형 인쇄회로기판(100')을 이용하여 전기적으로 연결될 수 있다. 먼저, 각각의 직물형 반도체 소자 패키지(101,101')에 형성된 리드부(110,110')와 별도의 직물형 인쇄회로기판(100')에 형성된 리드패턴(111)을 서로 접하게 한다. 이후, 서로 접한 리드패턴(111)과 리드부(110,110')는 전도성 섬유 또는 일반 섬유(405)를 이용하여 바느질된다. 이에 따라, 의복에 설치된 각각의 직물형 반도체 소자 패키지(101,101')는 서로 전기적으로 연결될 수 있다.6B, each of the fabric type semiconductor device packages 101 and 101 ′ may be electrically connected using a separate fabric printed circuit board 100 ′ having a lead pattern 111 formed thereon. First, the lead portions 110 and 110 'formed in the respective fabric type semiconductor device packages 101 and 101' and the lead patterns 111 formed in the separate fabricated printed circuit board 100 'are brought into contact with each other. Thereafter, the lead patterns 111 and the lead portions 110 and 110 ′ in contact with each other are sewn using the conductive fibers or the normal fibers 405. Accordingly, each of the fabric type semiconductor device packages 101 and 101 'installed in the garment may be electrically connected to each other.

이에 따라, 도5에서 도시된 각각의 직물형 반도체 소자 패키지(101,101')는 전도성 섬유(400)를 이용하여 전기적으로 연결될 뿐만 아니라, 의복(500)에 설치될 수 있다.Accordingly, each of the woven semiconductor device packages 101 and 101 ′ shown in FIG. 5 may be installed in the garment 500 as well as electrically connected using the conductive fibers 400.

본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지의 설치방법은 박음질을 이용하여 직물형 반도체 소자 패키지를 의복에 용이하게 설치할 수 있는 효과가 있다.The installation method of the fabric type semiconductor device package according to the preferred embodiment of the present invention has the effect of easily installing the fabric type semiconductor device package on the garment by using stitching.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a fabric type semiconductor device package according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도7 내지 도12는 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지의 제조방법을 나타낸 도면이다.7 to 12 are views showing a method of manufacturing a fabric type semiconductor device package according to an embodiment of the present invention.

도7 내지 도12를 참조하면, 본 발명에 따른 직물형 반도체 소자 패키지의 제조방법은 직물상에 전도성 물질을 패터닝하여 리드부(110)를 형성하는 단계를 포함하는 직물형 인쇄회로기판(100) 형성단계, 반도체 소자(200)의 전극부(210)와 직물 형 인쇄회로기판(100)의 리드부(110)를 본딩하는 단계 및 직물형 인쇄회로기판(100) 및 반도체 소자(200)를 밀봉하는 몰딩부(300)를 형성하는 단계를 포함한다.7 to 12, a method of manufacturing a fabricated semiconductor device package according to the present invention includes fabricating a printed circuit board 100 including forming a lead unit 110 by patterning a conductive material on a fabric. Forming step, bonding the electrode portion 210 of the semiconductor device 200 and the lead portion 110 of the fabricated printed circuit board 100 and sealing the fabricated printed circuit board 100 and the semiconductor device 200 Forming the molding part 300.

<직물형 인쇄회로기판을 형성하는 단계><Step of Forming Fabric Printed Circuit Board>

도7은 본 발명의 바람직한 실시 예에 따른 직물형 인쇄회로기판(100)의 형성방법을 나타낸 도면이다.7 is a view showing a method of forming a woven printed circuit board 100 according to an embodiment of the present invention.

도7을 참조하면, 직물형 인쇄회로기판(100)을 형성하는 단계는 직물상에 전도성 물질을 패터닝하여 리드부(110)를 형성하는 단계를 포함한다. Referring to FIG. 7, the forming of the fabricated printed circuit board 100 may include forming the lead unit 110 by patterning a conductive material on the fabric.

직물형 인쇄회로기판(100)의 리드부(110)를 형성하는 방법은 먼저, 직물상에 리드부(110)의 패턴에 대응하는 패턴을 갖는 스크린 마스크가 배치된다. 이후, 직물상에 배치된 스크린 마스크 표면에 대하여 전도성 물질이 도포된다. 이 때, 전도성 물질은 스크린 마스크의 패턴을 통하여 직물상에 증착된다. 직물상에 증착된 전도성 물질은 소정의 패턴을 갖는 리드부(110)로 형성된다. 이에 따라, 리드부(110)가 형성된 직물형 인쇄회로기판(100)이 형성될 수 있다. 직물형 인쇄회로기판(100)의 리드부(110)를 형성하기 위해 사용되는 전도성 물질에는 은, 폴리머(Polymer), 용제인 솔벤트(Solvent), 나일론(Polyester) 및 아농(Cyclohexanone)이 포함될 수 있다.In the method of forming the lead portion 110 of the fabricated printed circuit board 100, first, a screen mask having a pattern corresponding to the pattern of the lead portion 110 is disposed on the fabric. Thereafter, a conductive material is applied to the screen mask surface disposed on the fabric. At this time, the conductive material is deposited on the fabric through the pattern of the screen mask. The conductive material deposited on the fabric is formed of the lead portion 110 having a predetermined pattern. Accordingly, the fabricated printed circuit board 100 having the lead unit 110 may be formed. The conductive material used to form the lead portion 110 of the fabricated printed circuit board 100 may include silver, a polymer, a solvent, a solvent, a nylon, and a cyclohexanone. .

직물형 인쇄회로기판(100)의 리드부(110)를 형성하는 또 다른 방법은 먼저, 스퍼터링(Sputtering) 가스를 고진공 상태에서 타겟물질과 충돌시켜 플라즈마를 생성한다. 이후, 플라즈마는 리드부(110)의 패턴에 대응하는 패턴을 갖는 마스크를 통하여 직물상에 분사된다. 이에 따라, 직물상에 소정의 패턴을 갖는 리드부(110)가 형성됨으로써, 직물형 인쇄회로기판(100)이 마련된다. 여기서, 직물형 인쇄회로기판(100)에 형성된 리드부(110)는 전도성 물질로 형성될 수 있다.Another method of forming the lead portion 110 of the fabricated printed circuit board 100, first, to generate a plasma by colliding the sputtering gas with the target material in a high vacuum state. Thereafter, the plasma is sprayed onto the fabric through a mask having a pattern corresponding to the pattern of the lead portion 110. Accordingly, the lead portion 110 having a predetermined pattern is formed on the fabric, thereby providing a fabricated printed circuit board 100. Here, the lead part 110 formed on the fabricated printed circuit board 100 may be formed of a conductive material.

도8은 직물형 인쇄회로기판으로 구현될 수 있는 다양한 수동 소자를 나타낸 도면이다. 후술되는 반도체 소자가 본딩될 직물형 인쇄회로기판은16핀용 패드(13), 12핀용 패드(15,17), 와이어(21), 인덕터(23,25), 커패시터(27,29,31) 및 저항(33) 등으로 구현될 수 있다.8 is a view showing various passive devices that may be implemented as a woven printed circuit board. The fabricated printed circuit board to which the semiconductor device to be described below will be bonded includes pads for 16 pins 13, pads 15 and 17 for 12 pins, wires 21, inductors 23 and 25, capacitors 27, 29 and 31, and The resistor 33 may be implemented.

<반도체 소자 및 직물형 인쇄회로기판을 본딩하는 단계>Bonding Semiconductor Devices and Fabricated Printed Circuit Boards

도9 내지 도11은 본 발명의 바람직한 실시 예에 따른 반도체 소자 및 직물형 인쇄회로기판의 본딩 방법을 나타낸 도면이다.9 to 11 illustrate a bonding method of a semiconductor device and a fabricated printed circuit board according to an exemplary embodiment of the present invention.

도9 및 도10을 참조하면, 반도체 소자(200)와 직물형 인쇄회로기판(100)은 반도체 소자(200)의 전극부(210)와 직물형 인쇄회로기판(100)의 리드부(110)가 와이어(220)를 통하여 본딩되는 와이어 본딩방식으로 본딩된다. 직물형 인쇄회로기판(100)에 본딩되는 반도체 소자에는 반도체 칩, 수동 소자 및 집적회로 칩셋(IC Chipset) 중에서 하나 이상이 포함될 수 있다.9 and 10, the semiconductor device 200 and the fabricated printed circuit board 100 may include the electrode portion 210 of the semiconductor device 200 and the lead portion 110 of the fabricated printed circuit board 100. Is bonded by a wire bonding method bonded through the wire 220. The semiconductor device bonded to the fabricated printed circuit board 100 may include one or more of a semiconductor chip, a passive device, and an integrated circuit chipset.

반도체 소자(200)가 직물형 인쇄회로기판(100)에 본딩될 경우, 직물형 인쇄회로기판(100)의 유연성으로 인해 본딩 작업을 용이하게 실시할 수 없게 된다. 이러한 문제점을 해결하기 위해 먼저, 반도체 소자(200)가 본딩될 직물형 인쇄회로기판(100)의 영역에 액상 에폭시(Epoxy)가 도포될 수 있다. 이후, 도9에서 도시된 바와 같이, 액상 에폭시가 도포된 직물형 인쇄회로기판(100)상에 반도체 소자(200)를 고정시킨다. When the semiconductor device 200 is bonded to the fabricated printed circuit board 100, the bonding operation may not be easily performed due to the flexibility of the fabricated printed circuit board 100. In order to solve this problem, first, a liquid epoxy may be applied to an area of the fabricated printed circuit board 100 to which the semiconductor device 200 is to be bonded. Thereafter, as shown in FIG. 9, the semiconductor device 200 is fixed on the fabric type printed circuit board 100 coated with liquid epoxy.

이후, 도10-a에서 도시된 바와 같이, 반도체 소자(200)의 전극부(210)에 와이어(220)의 일단을 1차 본딩시킨다. 이후, 전극부(210)에 본딩된 와이어(220)의 타단을 직물형 인쇄회로기판(100)의 리드부(110)에 2차 본딩시킨다. 여기서, 전극부(210)에 포함된 전극 및 리드부(110)에 포함된 리드를 단위로 하는 1차 본딩 및 2차 본딩을 실시한 후, 또 다른 전극 및 리드를 1차 본딩 및 2차 본딩할 수 있다. 이에 따라, 도10-b에서 도시된 바와 같이, 직물형 인쇄회로기판(100)상에 반도체 소자(200)가 와이어로 와이어 본딩될 수 있게 된다.Thereafter, as shown in FIG. 10-a, one end of the wire 220 is first bonded to the electrode portion 210 of the semiconductor device 200. Thereafter, the other end of the wire 220 bonded to the electrode unit 210 is secondarily bonded to the lead unit 110 of the fabricated printed circuit board 100. Here, after the first bonding and the second bonding using the electrodes included in the electrode unit 210 and the leads included in the lead unit 110 as a unit, another electrode and the lead may be primary bonded and secondary bonded. Can be. Accordingly, as shown in FIG. 10-b, the semiconductor device 200 may be wire bonded to the wire on the fabricated printed circuit board 100.

또한, 반도체 소자와 직물형 인쇄회로기판(100)의 와이어 본딩 시, 먼저, 직물형 인쇄회로기판(100)의 리드부(110)상에 금속판이 접착 될 수 있다. 이후, 리드부(110)상에 접착된 금속판상에 반도체 소자가 접착될 수 있다. 이후, 반도체 소자(200)의 전극부(210) 및 직물형 인쇄회로기판(100)상의 금속판은 전술된 와이어 본딩 방식과 동일하게 1차 본딩 및 2차 본딩을 통해 본딩될 수 있다.In addition, during wire bonding of the semiconductor device and the fabricated printed circuit board 100, first, a metal plate may be adhered onto the lead portion 110 of the fabricated printed circuit board 100. Thereafter, the semiconductor device may be adhered to the metal plate adhered on the lead unit 110. Subsequently, the electrode 210 of the semiconductor device 200 and the metal plate on the fabricated printed circuit board 100 may be bonded through primary bonding and secondary bonding in the same manner as the wire bonding method described above.

도11을 참조하면, 반도체 소자(200)의 전극부(210) 및 직물형 인쇄회로기판(100)의 리드부(110)는 플립칩(Flip Chip)방식으로 본딩될 수 있다.Referring to FIG. 11, the electrode unit 210 of the semiconductor device 200 and the lead unit 110 of the fabricated printed circuit board 100 may be bonded by a flip chip method.

플립칩 방식은 도11에 도시된 바와 같이, 직물형 인쇄회로기판(100)의 리드부(110) 또는 반도체 소자(200)의 전극부(210)에 형성된 별도의 돌출부(150)를 이용하여 반도체 소자(200)와 직물형 인쇄회로기판(100)을 전기적으로 연결하는 방식이다. As shown in FIG. 11, the flip chip method uses a separate protrusion 150 formed on the lead portion 110 of the fabricated printed circuit board 100 or the electrode portion 210 of the semiconductor device 200. The device 200 and the fabric printed circuit board 100 are electrically connected to each other.

<몰딩부를 형성하는단계><Step of forming molding part>

도12는 본 발명의 바람직한 실시 예에 따른 직물형 반도체 소자 패키지의 몰딩부 형성방법을 나타낸 도면이다.12 is a view showing a method of forming a molding part of a woven semiconductor device package according to an exemplary embodiment of the present invention.

도12-a를 참조하면, 반도체 소자(200)가 본딩된 직물형 인쇄회로기판(100)에 다수의 구멍(103)이 형성된다. 이후, 도12-b에서 도시된 바와 같이, 액상 몰딩 화합물 등이 증착된다. 이에 따라, 액상 몰딩 화합물은 반도체 소자(200)가 본딩된 직물형 인쇄회로기판(100)의 구멍(103)을 통하여 스며들게 된다. 이에 따라, 몰딩부(300)는 직물형 인쇄회로기판(100)의 상부 및 하부가 서로 연결되도록 형성될 수 있다. 즉, 직물형 인쇄회로기판(100)의 상부 및하부에 형성된 각각의 몰딩영역은 구멍에 형성된 몰딩영역으로 인해 하나로 연결될 수 있게 된다. 몰딩부(300)는 상부 및 하부가 서로 연결되도록 형성됨으로써, 직물형 반도체 소자 패키지(101)는 수평 방향의 압력에 보다 잘 견딜 수 있게 된다. Referring to FIG. 12-a, a plurality of holes 103 are formed in the fabricated printed circuit board 100 to which the semiconductor device 200 is bonded. Thereafter, as shown in Fig. 12-B, a liquid molding compound and the like are deposited. Accordingly, the liquid molding compound is permeated through the holes 103 of the fabricated printed circuit board 100 to which the semiconductor device 200 is bonded. Accordingly, the molding part 300 may be formed so that the upper and lower portions of the fabricated printed circuit board 100 are connected to each other. That is, each of the molding regions formed on the upper and lower portions of the fabricated printed circuit board 100 may be connected to one by the molding region formed in the hole. Since the molding part 300 is formed so that the upper part and the lower part are connected to each other, the fabric type semiconductor device package 101 may better withstand the pressure in the horizontal direction.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수있을 것이다. 그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As described above, those skilled in the art will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive, and the scope of the present invention is indicated by the following claims rather than the above description, and the meaning and scope of the claims And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도1 내지 도4는 본 발명의 실시 예에 따른 직물형 반도체 소자 패키지를 나타낸 도면.1 to 4 are diagrams showing a woven semiconductor device package according to an embodiment of the present invention.

도5 및 도6은 본 발명의 실시 예에 따른 직물형 반도체 소자 패키지의 설치방법을 나타낸 도면.5 and 6 are views showing a method of installing a fabric type semiconductor device package according to an embodiment of the present invention.

도7 내지 도12는 본 발명의 실시 예에 따른 직물형 반도체 소자 패키지의 제조방법을 나타낸 도면.7 to 12 are views showing a method of manufacturing a fabric type semiconductor device package according to an embodiment of the present invention.

******** 도면의 주요부분에 대한 부호의 설명 **************** Explanation of symbols for the main parts of the drawing ********

100: 직물형 인쇄회로기판100: fabric printed circuit board

110: 리드부110: lead portion

200: 반도체 소자200: semiconductor device

210: 전극부210: electrode portion

220: 와이어220: wire

300: 몰딩부300: molding part

Claims (18)

직물과 상기 직물상에 전도성 물질을 패터닝하여 형성된 리드(Lead)부를 포함하는 직물형 인쇄회로기판;A printed circuit board including a fabric and a lead formed by patterning a conductive material on the fabric; 전극부가 상기 직물형 인쇄회로기판의 리드부에 본딩된 반도체 소자; 및A semiconductor device having an electrode portion bonded to a lead portion of the fabric type printed circuit board; And 상기 직물형 인쇄회로기판 및 상기 반도체 소자를 밀봉하는 몰딩부를 포함하는, 직물형 반도체 소자 패키지.Fabric type semiconductor device package comprising a molding unit for sealing the fabric-type printed circuit board and the semiconductor device. 제1항에 있어서,The method of claim 1, 상기 반도체 소자의 전극부 및 상기 직물형 인쇄회로기판의 리드부는 와이어를 통하여 와이어 본딩된, 직물형 반도체소자 패키지.The electrode unit of the semiconductor device and the lead portion of the fabricated printed circuit board, wire-bonded through a wire, a fabric type semiconductor device package. 제1항에 있어서, The method of claim 1, 상기 직물형 인쇄회로기판은 리드부상에 형성된 금속판을 더 포함하고,The fabric printed circuit board further includes a metal plate formed on the lead portion, 상기 반도체 소자의 전극부 및 상기 직물형 인쇄회로기판의 금속판은 와이어를 통하여 와이어 본딩된, 직물형 반도체소자 패키지.The electrode part of the semiconductor device and the metal plate of the fabricated printed circuit board is wire-bonded through a wire, the fabric-type semiconductor device package. 제1항에 있어서,The method of claim 1, 상기 반도체 소자의 전극부 또는 상기 직물형 인쇄회로기판의 리드부에 별도의 돌출부가 형성되며, 상기 반도체 소자의 전극부와 상기 직물형 인쇄회로기판의 리드부는 상기 돌출부를 통하여 플립칩 본딩된, 직물형 반도체 소자 패키지. A separate protrusion is formed on the electrode portion of the semiconductor element or the lead portion of the fabricated printed circuit board, and the electrode portion of the semiconductor element and the lead portion of the fabricated printed circuit board are flip chip bonded through the protrusion. Semiconductor device package. 제1항에 있어서,The method of claim 1, 상기 반도체 소자는 반도체 칩, 수동 소자 및 집적회로 칩셋(IC Chipset) 중에서 하나 이상을 포함하는, 직물형 반도체 소자 패키지.The semiconductor device package includes a semiconductor chip, a passive device and an integrated circuit chipset (IC Chipset). 제1항에 있어서,The method of claim 1, 상기 직물형 인쇄회로기판에는 비아 홀(via hole)이 형성되어 있고,Via-holes are formed in the fabric type printed circuit board, 상기 몰딩부는 상기 비아 홀과 상기 직물형 인쇄회로기판의 상부 및 하부에 형성되고,The molding part is formed above and below the via hole and the fabricated printed circuit board. 상기 직물형 인쇄회로기판의 상부에 형성된 몰딩영역과 상기 직물형 인쇄회로기판의 하부에 형성된 몰딩영역은 상기 비아 홀에 형성된 몰딩영역에 의해 서로 연결된, 직물형 반도체 소자 패키지.And a molding region formed on an upper portion of the fabricated printed circuit board and a molding region formed on a lower portion of the fabricated printed circuit board are connected to each other by a molding region formed in the via hole. 제1항 내지 제6항 중 어느 한 항에 따른 직물형 반도체 소자 패키지는 전도성 섬유를 이용하여 상기 직물형 인쇄회로기판을 의복에 박음질함으로써 상기 의복에 설치되는, 직물형 반도체 소자 패키지의 설치방법.The fabric type semiconductor device package according to any one of claims 1 to 6, wherein the fabric type semiconductor device package is installed on the garment by stitching the fabric printed circuit board to the garment using conductive fibers. 제7항에 있어서,The method of claim 7, wherein 상기 직물형 반도체 소자 패키지의 설치단계는,The installation step of the fabric type semiconductor device package, 상기 의복에 박음질된 전도성 섬유의 전도체가 일부 노출되도록 칼 또는 레이져를 이용하여 상기 전도성 섬유의 코팅막을 제거하는 단계; 및Removing the coating film of the conductive fiber by using a knife or a laser to partially expose the conductor of the conductive fiber sewn onto the garment; And 상기 노출된 전도체 및 상기 직물형 인쇄회로기판의 리드부를 전도성 접착제를 이용하여 접착하는 단계;Bonding the exposed conductor and the lead portion of the fabricated printed circuit board using a conductive adhesive; 를 포함하는, 직물형 반도체 소자 패키지의 설치방법.Including, fabric type semiconductor device package installation method. 제7항에 있어서,The method of claim 7, wherein 상기 직물형 반도체 소자 패키지의 설치단계는,The installation step of the fabric type semiconductor device package, 상기 반도체 소자가 본딩된 직물형 인쇄회로기판의 리드부 및 별도의 직물형 인쇄회로기판의 리드패턴을 서로 접하게 하여 상기 전도성 섬유 또는 일반 섬유로 바느질하는 단계를 포함하는, 직물형 반도체 소자 패키지의 설치방법. Installation of the fabric type semiconductor device package, comprising the step of contacting the lead portion of the printed circuit board bonded to the semiconductor device and the lead pattern of the separate fabricated printed circuit board to each other and stitched with the conductive fiber or normal fiber. Way. (a) 직물상에 전도성 물질을 패터닝하여 리드(Lead)부을 형성하는 단계를 포함하는 직물형 인쇄회로기판 형성단계;(a) forming a printed circuit board comprising patterning a conductive material on the fabric to form a lead portion; (b) 반도체 소자의 전극부와 상기 직물형 인쇄회로기판의 리드부를 본딩하는 단계; 및(b) bonding an electrode part of the semiconductor device to a lead part of the fabricated printed circuit board; And (c) 상기 직물형 인쇄회로기판 및 상기 반도체 소자를 밀봉하는 몰딩부를 형성하는 단계를 포함하는, 직물형 반도체 소자 패키지의 제조방법.(c) forming a molding part for sealing the fabric type printed circuit board and the semiconductor element. 제10항에 있어서,The method of claim 10, 상기 리드부를 형성하는 단계는,Forming the lead portion, 상기 직물상에 상기 리드부의 패턴에 대응하는 패턴을 갖는 스크린 마스크를 배치하는 단계; 및Disposing a screen mask having a pattern corresponding to the pattern of the lead portion on the fabric; And 상기 스크린 마스크를 통하여 상기 직물상에 상기 전도성 물질을 도포하는 단계;Applying the conductive material onto the fabric through the screen mask; 를 포함하는, 직물형 반도체 소자 패키지의 제조방법.A manufacturing method of a woven semiconductor device package comprising a. 제11항에 있어서,The method of claim 11, 상기 전도성 물질은 은, 폴리머(Polymer), 용제인 솔벤트(Solvent), 나일론(Polyester) 및 아농(Cyclohexanone)을 포함하는, 직물형 반도체 소자 패키지의 제조방법.The conductive material includes silver, a polymer, a solvent, a solvent, a nylon, a polyester, and a cycloneone. 제10항에 있어서,The method of claim 10, 상기 리드부를 형성하는 단계는,Forming the lead portion, 스퍼터링 가스를 고진공 상태에서 타겟물질과 충돌시켜 플라즈마를 생성하는 단계; 및Generating a plasma by colliding the sputtering gas with the target material in a high vacuum state; And 상기 플라즈마를 상기 리드부의 패턴에 대응하는 패턴을 갖는 마스크를 통하여 상기 직물형 인쇄회로기판에 증착하는 단계;Depositing the plasma on the fabricated printed circuit board through a mask having a pattern corresponding to the pattern of the lead portion; 를 포함하는, 직물형 반도체 소자 패키지의 제조방법.A manufacturing method of a woven semiconductor device package comprising a. 제10항에 있어서,The method of claim 10, 상기 반도체 소자는 반도체 칩, 수동 소자 및 집적회로 칩셋(IC Chipset) 중에서 적어도 어느 하나 이상을 포함하는, 직물형 반도체 소자 패키지의 제조방법. The semiconductor device comprises at least one of a semiconductor chip, a passive device and an integrated circuit chipset (IC Chipset), manufacturing method of the fabric type semiconductor device package. 제10항에 있어서,The method of claim 10, 상기 (b) 단계는,In step (b), 상기 직물형 인쇄회로기판상에 액상 에폭시(Epoxy)를 도포하는 단계;Applying liquid epoxy on the fabric printed circuit board; 상기 액상 에폭시가 도포된 상기 직물형 인쇄회로기판상에 상기 반도체 소자를 위치시킨 후, 상기 전극부에 와이어를 본딩하는 단계; 및Bonding the wire to the electrode part after placing the semiconductor device on the fabric type printed circuit board coated with the liquid epoxy; And 상기 전극부에 본딩된 와이어를 상기 리드부에 본딩하는 단계;Bonding the wire bonded to the electrode to the lead; 를 포함하는, 직물형 반도체 소자 패키지의 제조방법.A manufacturing method of a woven semiconductor device package comprising a. 제10항에 있어서,The method of claim 10, 상기 (b) 단계는,In step (b), 상기 직물형 인쇄회로기판의 리드부상에 금속판을 접착하고, 상기 금속판상에 상기 반도체 소자를 접착하는 단계;Adhering a metal plate on a lead portion of the fabricated printed circuit board, and adhering the semiconductor element on the metal plate; 상기 금속판상에 접착된 상기 반도체 소자의 전극부에 와이어를 본딩하는 단계; 및Bonding a wire to an electrode portion of the semiconductor element bonded to the metal plate; And 상기 전극부에 본딩된 와이어를 상기 금속판에 본딩하는 단계;Bonding the wire bonded to the electrode to the metal plate; 를 포함하는, 직물형 반도체 소자 패키지의 제조방법.A manufacturing method of a woven semiconductor device package comprising a. 제10항에 있어서,The method of claim 10, 상기 (b) 단계에는,In step (b), 상기 직물형 인쇄회로기판의 리드부 및 상기 반도체 소자의 전극부가 플립칩(Flip Chip)방식으로 본딩되는, 직물형 반도체 소자 패키지의 제조방법.The lead portion of the fabric-type printed circuit board and the electrode portion of the semiconductor device is bonded by a flip chip method (Flip Chip) method of manufacturing a semiconductor device package. 제10항에 있어서,The method of claim 10, 상기 (c) 단계는,In step (c), 상기 반도체 소자가 본딩된 상기 직물형 인쇄회로기판에 다수의 구멍을 형성하는 단계; 및Forming a plurality of holes in the fabricated printed circuit board to which the semiconductor device is bonded; And 상기 구멍을 통해 상기 직물형 인쇄회로기판의 상부 및 하부가 서로 연결되도록 상기 플라스틱 몰딩부를 형성하는 단계;Forming the plastic molding part such that upper and lower portions of the fabricated printed circuit board are connected to each other through the holes; 를 포함하는, 직물형 반도체 소자 패키지의 제조방법.A manufacturing method of a woven semiconductor device package comprising a.
KR1020080002949A 2007-04-18 2008-01-10 Fabric type semiconductor device package, installing and manufacturing method thereof KR100894624B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102008011187A DE102008011187A1 (en) 2007-04-18 2008-02-26 Textile semiconductor package and assembly assembly process and manufacturing process
JP2008043931A JP4813506B2 (en) 2007-04-18 2008-02-26 Fabric semiconductor device package and manufacturing method thereof
US12/037,203 US7638885B2 (en) 2007-04-18 2008-02-26 Fabric type semiconductor device package and methods of installing and manufacturing same
JP2011148235A JP2011205134A (en) 2007-04-18 2011-07-04 Fabric type semiconductor device package, and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070037792 2007-04-18
KR1020070037792 2007-04-18

Publications (2)

Publication Number Publication Date
KR20080093856A KR20080093856A (en) 2008-10-22
KR100894624B1 true KR100894624B1 (en) 2009-04-24

Family

ID=40154301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002949A KR100894624B1 (en) 2007-04-18 2008-01-10 Fabric type semiconductor device package, installing and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP2011205134A (en)
KR (1) KR100894624B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8752285B2 (en) 2010-03-16 2014-06-17 Electronics And Telecommunications Research Institute Method for manufacturing a textile-type electronic component package
KR101635520B1 (en) * 2015-01-09 2016-07-01 상명대학교서울산학협력단 Interconnecting structures and thereof methods between conductive yarns and control board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141960B (en) * 2015-10-16 2021-05-14 国立研究开发法人科学技术振兴机构 Stress relaxation substrate and textile-type device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015459U (en) * 1999-03-11 2000-08-05 허주일 clothes capable for output of sound

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198798A (en) * 1985-02-28 1986-09-03 ソニー株式会社 Connection of fabric flexible substrate
JPH02235387A (en) * 1989-03-09 1990-09-18 Fujii Process Kk Flexible circuit board
US6493933B1 (en) * 1999-10-18 2002-12-17 Massachusetts Institute Of Technology Method of making flexible electronic circuitry
DE10202123A1 (en) * 2002-01-21 2003-07-31 Infineon Technologies Ag Method and device for integrating electronics in textiles

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015459U (en) * 1999-03-11 2000-08-05 허주일 clothes capable for output of sound

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8752285B2 (en) 2010-03-16 2014-06-17 Electronics And Telecommunications Research Institute Method for manufacturing a textile-type electronic component package
KR101635520B1 (en) * 2015-01-09 2016-07-01 상명대학교서울산학협력단 Interconnecting structures and thereof methods between conductive yarns and control board

Also Published As

Publication number Publication date
KR20080093856A (en) 2008-10-22
JP2011205134A (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP4813506B2 (en) Fabric semiconductor device package and manufacturing method thereof
US8717775B1 (en) Fingerprint sensor package and method
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
KR20010002214A (en) A semiconductor packages and manufacturing method for it
KR20000010668A (en) Molded flex circuit ball grid array and method of making
KR20020021597A (en) Semiconductor device and process of production of same
KR100894624B1 (en) Fabric type semiconductor device package, installing and manufacturing method thereof
JP2004047623A (en) Semiconductor device with built-in contact type sensor, and manufacturing method thereof
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US7380338B2 (en) Circuit board and manufacturing method thereof
CN106252346A (en) Fingerprint sensor module and preparation method thereof
CN106252345A (en) Fingerprint sensor module and preparation method thereof
US7135204B2 (en) Method of manufacturing a wiring board
CN113644033A (en) Moisture-proof chip on film package and manufacturing method thereof
US7118938B2 (en) Method for packaging a multi-chip module of a semiconductor device
WO2003013201A1 (en) Method for forming device-landing pad of multi-layered printed circuit board
KR100533761B1 (en) semi-conduSSor package
JP2003249743A (en) Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
US8089164B2 (en) Substrate having optional circuits and structure of flip chip bonding
JPH04179255A (en) Lcc-type semiconductor device and production thereof
KR100593763B1 (en) Circuit device
US6782612B2 (en) Manufacturing process of IC module
KR20090090717A (en) System in package module
KR101384342B1 (en) semiconductor package
KR100764684B1 (en) The method of semiconductor package, semiconductor device and the method of manufacturing therof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120404

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee